KR100589348B1 - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- KR100589348B1 KR100589348B1 KR1020040026978A KR20040026978A KR100589348B1 KR 100589348 B1 KR100589348 B1 KR 100589348B1 KR 1020040026978 A KR1020040026978 A KR 1020040026978A KR 20040026978 A KR20040026978 A KR 20040026978A KR 100589348 B1 KR100589348 B1 KR 100589348B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- electrode
- resistance portion
- electrodes
- discharge
- Prior art date
Links
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02F—DREDGING; SOIL-SHIFTING
- E02F3/00—Dredgers; Soil-shifting machines
- E02F3/04—Dredgers; Soil-shifting machines mechanically-driven
- E02F3/28—Dredgers; Soil-shifting machines mechanically-driven with digging tools mounted on a dipper- or bucket-arm, i.e. there is either one arm or a pair of arms, e.g. dippers, buckets
- E02F3/36—Component parts
- E02F3/3604—Devices to connect tools to arms, booms or the like
- E02F3/3609—Devices to connect tools to arms, booms or the like of the quick acting type, e.g. controlled from the operator seat
- E02F3/3618—Devices to connect tools to arms, booms or the like of the quick acting type, e.g. controlled from the operator seat with two separating hooks
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02F—DREDGING; SOIL-SHIFTING
- E02F3/00—Dredgers; Soil-shifting machines
- E02F3/04—Dredgers; Soil-shifting machines mechanically-driven
- E02F3/28—Dredgers; Soil-shifting machines mechanically-driven with digging tools mounted on a dipper- or bucket-arm, i.e. there is either one arm or a pair of arms, e.g. dippers, buckets
- E02F3/36—Component parts
- E02F3/3604—Devices to connect tools to arms, booms or the like
- E02F3/3609—Devices to connect tools to arms, booms or the like of the quick acting type, e.g. controlled from the operator seat
- E02F3/3622—Devices to connect tools to arms, booms or the like of the quick acting type, e.g. controlled from the operator seat with a hook and a locking element acting on a pin
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02F—DREDGING; SOIL-SHIFTING
- E02F3/00—Dredgers; Soil-shifting machines
- E02F3/04—Dredgers; Soil-shifting machines mechanically-driven
- E02F3/28—Dredgers; Soil-shifting machines mechanically-driven with digging tools mounted on a dipper- or bucket-arm, i.e. there is either one arm or a pair of arms, e.g. dippers, buckets
- E02F3/36—Component parts
- E02F3/3604—Devices to connect tools to arms, booms or the like
- E02F3/3609—Devices to connect tools to arms, booms or the like of the quick acting type, e.g. controlled from the operator seat
- E02F3/3663—Devices to connect tools to arms, booms or the like of the quick acting type, e.g. controlled from the operator seat hydraulically-operated
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
- B60Y2200/00—Type of vehicle
- B60Y2200/40—Special vehicles
- B60Y2200/41—Construction vehicles, e.g. graders, excavators
- B60Y2200/412—Excavators
Abstract
본 발명은 방전 전류를 낮추어 방전 전력을 최소화하는 플라즈마 디스플레이 패널을 제공하는 것이다.The present invention is to provide a plasma display panel that lowers the discharge current to minimize the discharge power.
본 발명에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판 및 제2 기판; 상기 제2 기판에 형성되는 어드레스전극들; 상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽들; 상기 각 방전셀들 내에 형성되는 형광층; 및 상기 제1 기판에, 상기 어드레스전극과 교차하는 방향을 따라 연장되면서 각 방전셀에 대응되게 형성되는 제1 전극과 제2 전극을 포함하며, 상기 제1, 제2 전극은 투명전극과 버스전극의 조합으로 이루어지며, 상기 투명전극은 고저항부와 저저항부로 이루어진다.A plasma display panel according to the present invention includes: a first substrate and a second substrate disposed to face each other; Address electrodes formed on the second substrate; Barrier ribs disposed in a space between the first substrate and the second substrate to partition a plurality of discharge cells; A fluorescent layer formed in each of the discharge cells; And a first electrode and a second electrode formed on the first substrate to correspond to each discharge cell while extending in a direction crossing the address electrode, wherein the first and second electrodes are transparent electrodes and bus electrodes. The transparent electrode is composed of a high resistance portion and a low resistance portion.
플라즈마 디스플레이, 투명전극, 전류, 저항, 고저항부Plasma display, transparent electrode, current, resistance, high resistance part
Description
도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 개략적으로 도시한 분해 사시도이다.1 is an exploded perspective view schematically showing a plasma display panel according to the present invention.
도 2는 도 1에 따른 플라즈마 디스플레이 패널의 조립된 상태의 A-A 선에 따른 부분 단면도이다.FIG. 2 is a partial cross-sectional view taken along line A-A of the plasma display panel of FIG. 1 in an assembled state.
도 3은 도 1에 따른 플라즈마 디스플레이 패널의 제1 실시예의 부분 평면도이다.3 is a partial plan view of a first embodiment of the plasma display panel according to FIG. 1.
도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 제2 실시예의 부분 평면도이다.4 is a partial plan view of a second embodiment of a plasma display panel according to the present invention.
도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 제3 실시예의 부분 평면도이다.5 is a partial plan view of a third embodiment of a plasma display panel according to the present invention.
도 6은 본 발명에 따른 플라즈마 디스플레이 패널의 제4 실시예의 부분 평면도이다.6 is a partial plan view of a fourth embodiment of a plasma display panel according to the present invention.
도 7은 본 발명에 따른 플라즈마 디스플레이 패널의 제5 실시예의 조립된 상태의 부분 단면도이다.Fig. 7 is a partial sectional view of the assembled state of the fifth embodiment of the plasma display panel according to the present invention.
도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 제6 실시예의 부분 평면도이다.8 is a partial plan view of a sixth embodiment of a plasma display panel according to the present invention.
도 9는 본 발명에 따른 플라즈마 디스플레이 패널의 제7 실시예의 부분 평면도이다.9 is a partial plan view of a seventh embodiment of a plasma display panel according to the present invention.
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 퍼스널 컴퓨터 또는 텔레비전의 화상 표시장치 등으로 이용되는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE
일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel : PDP, 이하 PDP라 한다)은 가스방전현상을 이용하여 화상을 표시하는 것으로서, 표시용량, 휘도, 콘트라스트, 잔상, 시야각 등의 각종 표시능력이 우수하여, CRT를 대체할 수 있는 장치로 각광을 받고 있다. 이 PDP는 전극에 인가되는 직류 또는 교류 전압에 의하여 전극 사이에서 가스 방전을 발생시키고 여기에서 수반되는 진공자외선의 방사에 의하여 형광체를 여기시켜 발광하게 된다.In general, a plasma display panel (PDP) is used to display an image using a gas discharge phenomenon. CRT is excellent in various display capacities such as display capacity, brightness, contrast, afterimage, viewing angle, and the like. It is in the spotlight as a device to replace. The PDP generates a gas discharge between the electrodes by a direct current or an alternating voltage applied to the electrodes, and excites the phosphors by the radiation of vacuum ultraviolet rays accompanying them to emit light.
특히, 교류형 플라즈마 디스플레이 패널은 제1 기판의 내표면에 방전유지전극에 해당하는 X 전극들과 Y 전극들을 구비하고, 제1 기판에 대향하는 제2 기판의 내표면에 어드레스전극들을 구비하고 있다. 방전유지전극들은 X 전극과 Y 전극의 쌍들로 이루어지고, 한 쌍의 X 전극과 Y 전극사이에서는 PDP 작동 시 유지방전이 일어난다. 이 X, Y 전극과 어드레스전극은 제1 기판 및 제2 기판의 내표면에 각각 스트라이프 형상으로 형성되며, 제1 기판과 제2 기판이 상호 조립되었을 때 서로에 대하여 직각으로 교차된다.In particular, the AC plasma display panel includes X electrodes and Y electrodes corresponding to the discharge sustaining electrode on the inner surface of the first substrate, and address electrodes on the inner surface of the second substrate facing the first substrate. . The discharge sustaining electrodes are composed of pairs of the X electrode and the Y electrode, and a sustain discharge occurs during the operation of the PDP between the pair of the X electrode and the Y electrode. The X and Y electrodes and the address electrodes are formed in stripe shapes on the inner surfaces of the first and second substrates, respectively, and cross each other at right angles to each other when the first and second substrates are assembled to each other.
이 제1 기판의 내표면에는 상기 X, Y 전극들을 덮도록 유전체로 이루어지는 유전층과 MgO 보호막이 차례로 적층되어 있다. 한편, 제2 기판 내표면에는 어드레스전극들을 덮도록 유전체로 이루어지는 유전층이 적층되고, 이 유전층의 상부에 격벽이 형성되며, 이 격벽에 의해 방전셀, 즉 화소가 형성된다. 이 격벽의 내면과 유전층의 상면에는 적(R), 녹(G), 청(B)의 각 형광체에 의한 형광층이 형성되어 있다. 이 방전셀 내에는 네온(Ne)과 제논(Xe)이 혼합된 불활성 가스가 충전되어 있다.On the inner surface of the first substrate, a dielectric layer made of a dielectric layer and an MgO protective film are sequentially stacked to cover the X and Y electrodes. On the other hand, a dielectric layer made of a dielectric is laminated on the inner surface of the second substrate to cover the address electrodes, and a partition wall is formed on the dielectric layer, and the partition wall forms a discharge cell, that is, a pixel. On the inner surface of the partition and the upper surface of the dielectric layer, a fluorescent layer made of red (R), green (G), and blue (B) phosphors is formed. The discharge cell is filled with an inert gas in which neon (Ne) and xenon (Xe) are mixed.
이 PDP는 어드레스전극과 Y 전극에 각각 어드레스전압과 스캔전압의 인가로 인하여 그 사이에서 어드레스 방전을 일으켜 방전셀 내의 유전층에 벽전하를 형성하고, 다음으로 Y 전극과 X 전극 사이에 방전유지전압의 인가로 인하여 상기 벽전하에 의하여 형성되는 벽전압에 더하여 방전개시전압을 넘어서게 하여 상기 방전셀 내에서 유지방전을 일으키게 된다. 따라서 이 PDP는 상기한 유지방전 상태에서 방전광 중 자외선 영역의 광들이 형광체에 충돌하여 가시광을 발광하게 되므로 각 방전셀 별로 형성되는 각각의 화소에 의하여 화상을 구현하게 된다.The PDP generates an address discharge between the address electrode and the Y electrode by applying an address voltage and a scan voltage, respectively, to form wall charges in the dielectric layer in the discharge cell. Next, the discharge sustain voltage is maintained between the Y electrode and the X electrode. The application causes a sustain discharge in the discharge cell by exceeding the discharge start voltage in addition to the wall voltage formed by the wall charge. Accordingly, the PDP emits visible light by colliding with phosphors in the ultraviolet region of the discharge light in the above-described sustain discharge state, thereby realizing an image by each pixel formed for each discharge cell.
상기 PDP에서, 방전셀 내에서 유지방전을 일으키는 X, Y 전극은 제2 기판의 형광체로부터 방출되어 제1 기판으로 투과되는 가시광의 투과효율을 높이기 위하여 투명한 ITO(Indium Tin Oxide)로 이루어진 투명전극과 낮은 전기 저항으로 투명전극에 전류를 인가하기 위하여 금속으로 이루어지는 버스전극의 조합으로 구성되어 있다.In the PDP, the X and Y electrodes causing the sustain discharge in the discharge cell are transparent electrodes made of transparent indium tin oxide (ITO) in order to increase the transmission efficiency of visible light emitted from the phosphor of the second substrate and transmitted to the first substrate; It consists of a combination of bus electrodes made of metal to apply current to the transparent electrode with low electrical resistance.
상기 X, Y 전극은 각각의 버스전극을 통하여 투명전극으로 인가되는 전류에 의하여 투명전극에서 면방전을 일으키게 된다. 즉 이 방전시에는 버스전극에서 투명전극으로 전류가 흐르고, 방전 정지시에는 투명전극에서 버스전극으로 전류가 흐른다. 이와 같이 버스전극과 투명전극 사이에서 형성되는 전류의 흐름 중, 방전시에 형성되는 전류는 유용하게 작용하지만, 방전 정지시에 형성되는 전류는 불필요하게 방전 전력의 소비만 증대시키게 된다.The X and Y electrodes cause surface discharge in the transparent electrode by a current applied to the transparent electrode through each bus electrode. In other words, current flows from the bus electrode to the transparent electrode during this discharge, and current flows from the transparent electrode to the bus electrode when the discharge is stopped. As described above, the current formed at the time of discharge is useful among the flow of currents formed between the bus electrode and the transparent electrode, but the current formed at the time of discharging stops unnecessarily increasing the consumption of discharge power.
PDP에서는 이 방전 전력을 최소화하는 것이 바람직하다. PDP의 유지방전을 위하여 X, Y 전극에 전압을 인가할 때, 전류가 일정하므로 방전 전력을 최소화하기 위해서는 X, Y 전극의 버스전극과 투명전극 사이의 전류를 낮추어야 한다. 이 전류는 투명전극과 버스전극 사이의 접속 저항에 의존하는 바, 이의 접속 저항을 증대시키면 전류는 낮아진다.It is desirable to minimize this discharge power in the PDP. When a voltage is applied to the X and Y electrodes for the sustain discharge of the PDP, the current is constant so that the current between the bus electrode and the transparent electrode of the X and Y electrodes must be lowered to minimize the discharge power. This current depends on the connection resistance between the transparent electrode and the bus electrode. As the connection resistance thereof increases, the current decreases.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, 그 목적은 방전 전류를 낮추어 방전 전력을 최소화하는 플라즈마 디스플레이 패널을 제공하는 것이다.The present invention was devised to solve the above problems, and an object thereof is to provide a plasma display panel which minimizes discharge power by lowering discharge current.
또한, 본 발명은 투명전극과 버스전극 사이의 접속 저항을 증대시켜 전류를 낮춤으로써 방전 전력을 최소화하고 발광효율을 향상시키는 플라즈마 디스플레이 패널을 제공하는 것이다.In addition, the present invention provides a plasma display panel which minimizes discharge power and improves luminous efficiency by lowering current by increasing connection resistance between a transparent electrode and a bus electrode.
상기의 목적을 달성하기 위하여 본 발명에 따른 플라즈마 디스플레이 패널 은,In order to achieve the above object, the plasma display panel according to the present invention,
서로 대향 배치되는 제1 기판 및 제2 기판;A first substrate and a second substrate disposed to face each other;
상기 제2 기판에 형성되는 어드레스전극들;Address electrodes formed on the second substrate;
상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽들;Barrier ribs disposed in a space between the first substrate and the second substrate to partition a plurality of discharge cells;
상기 각 방전셀들 내에 형성되는 형광층과; 및A fluorescent layer formed in each of the discharge cells; And
상기 제1 기판에, 상기 어드레스전극과 교차하는 방향을 따라 연장되면서 각 방전셀에 대응되게 형성되는 제1 전극과 제2 전극을 포함하며,The first substrate includes a first electrode and a second electrode extending in a direction crossing the address electrode and corresponding to each discharge cell.
상기 제1, 제2 전극은 투명전극과 버스전극의 조합으로 이루어지며,The first and second electrodes are made of a combination of a transparent electrode and a bus electrode,
상기 투명전극은 고저항부와 저저항부로 이루어진다.The transparent electrode includes a high resistance portion and a low resistance portion.
상기 고저항부와 저저항부는 버스전극과의 접속 면적의 대소로 구분 형성된다.The high resistance portion and the low resistance portion are formed by the magnitude of the connection area between the bus electrodes.
상기 고저항부와 저저항부는 투명전극에서 재질 저항값의 대소로 구분 형성된다.The high resistance portion and the low resistance portion are formed by the magnitude of the material resistance value in the transparent electrode.
상기 고저항부는 투명전극에서 버스전극과의 접속되는 부분에 형성된다.The high resistance portion is formed at a portion of the transparent electrode connected to the bus electrode.
상기 고저항부는 인접한 격벽들의 피치에 대응하는 투명전극의 폭보다 작은 폭으로 버스전극에 접속되는 구성을 이룬다.The high resistance portion is configured to be connected to the bus electrode with a width smaller than the width of the transparent electrode corresponding to the pitch of the adjacent partitions.
상기 투명전극의 폭보다 작은 폭의 고저항부는 두 부분으로 버스전극과 접속되다.The high resistance portion having a width smaller than that of the transparent electrode is connected to the bus electrode in two parts.
상기 투명전극의 폭보다 작은 폭의 고저항부는 한 부분으로 버스전극과 접속 된다.The high resistance portion having a width smaller than that of the transparent electrode is connected to the bus electrode in one portion.
상기 고저항부는 인접한 격벽들의 피치에 대응하는 투명전극의 폭과 동일한 폭으로 버스전극에 접속되는 구성을 이룬다.The high resistance portion is configured to be connected to the bus electrode in the same width as the width of the transparent electrode corresponding to the pitch of the adjacent partitions.
상기 고저항부는 인접한 격벽들의 피치에 대응하는 투명전극의 양단에 격벽 방향으로 형성되어 있다.The high resistance portion is formed in the partition wall direction at both ends of the transparent electrode corresponding to the pitch of the adjacent partition walls.
상기 고저항부는 저저항부에 비하여 얇은 두께로 형성된다.The high resistance portion is formed to a thin thickness compared to the low resistance portion.
상기 고저항부와 저저항부는 계단 구조로 이루어진다.The high resistance portion and the low resistance portion has a staircase structure.
상기 고저항부는 인접한 격벽들의 피치에 대응하는 투명전극의 폭과 동일한 폭으로 이의 선단에 형성되어 있다.The high resistance portion is formed at the tip thereof with the same width as that of the transparent electrode corresponding to the pitch of the adjacent partition walls.
상기 고저항부는 인접한 격벽들의 피치에 대응하는 투명전극의 폭보다 작은 폭으로 버스전극에 접속되고,The high resistance portion is connected to the bus electrode with a width smaller than the width of the transparent electrode corresponding to the pitch of the adjacent partition walls,
상기 저저항부는 그 선단에 롱 갭을 형성하는 오목 라운드로 이루어진다.The low resistance portion consists of a concave round that forms a long gap at its tip.
상기 격벽들은 방전셀은 개방형 또는 폐쇄형으로 형성할 수 있다.The partitions may be formed in the discharge cell of the open or closed type.
이하, 첨부한 도면을 참조하여 본 발명의 다양한 실시예를 상세하게 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 개략적으로 도시한 분해 사시도이고, 도 2는 도 1에 따른 플라즈마 디스플레이 패널의 조립된 상태의 A-A 선에 부분 단면도이며, 도 3은 도 1에 따른 플라즈마 디스플레이 패널의 제1 실시예의 부분 평면도이다.1 is an exploded perspective view schematically illustrating a plasma display panel according to the present invention, FIG. 2 is a partial cross-sectional view taken along line AA of the plasma display panel according to FIG. 1, and FIG. 3 is a plasma display according to FIG. 1. Partial plan view of a first embodiment of a panel.
이 도면들을 참조하여 PDP를 개략적으로 설명하면, 본 발명에 따른 PDP는 간 격을 유지하면서 서로 대향 배치되는 제1 기판(1)과 제2 기판(3)을 구비한다. 이 제2 기판(3) 상에는 제2 기판(3)의 일방향(도면의 X축 방향)을 따라 어드레스전극(5)들이 형성되고, 제1 기판(1) 상에는 이 어드레스전극(5)들과 직교하는 방향(도면의 Y축 방향)을 따라 제1 전극(7)들 및 제2 전극(9)들로 이루어지는 면방전전극들이 형성된다.Referring to the drawings, the PDP will be described schematically. The PDP according to the present invention includes a
이 제1 전극(7)과 제2 전극(9)은 각 방전셀(11)에 한 쌍씩 대응되어 유지방전에 관여하므로 이들을 통칭하여 방전유지전극이라 하며, 어드레스전극(5)과 교차하는 방향을 따라 길게 연장된다. 통상적으로 제1 전극(7)은 X 전극, 제2 전극(9)을 Y 전극이라 한다.Since the
상기 제1 기판(1)에는 제1 전극(7)과 제2 전극(9)을 덮으면서 유전층(13)과 보호막(15)이 차례로 적층 구조로 형성되고, 상기 제2 기판(3)에는 어드레스전극(5)을 덮으면서 유전층(17)이 형성된다.The
상기 제1 기판(1)과 제2 기판(3) 사이공간에는 격벽(19)들이 형성되며, 이 격벽(19)들은 서로 이웃하는 어드레스전극(5)들 사이에 각각 배치되면서 어드레스전극(5)들과 나란한 방향을 따라 형성되어 플라즈마 방전에 필요한 방전셀(11)을 구획하게 된다. 이 방전셀(11)을 형성하는 격벽(19)은 도 1에 도시된 바와 같은 개방형 또는 폐쇄형(미도시)으로 형성될 수도 있다. 이 방전셀(11)을 형성하는 격벽(19)의 내면과 유전층(17)의 상면에는 가시광을 발광하기 위한 적(R), 녹(G), 청(B)의 형광체에 의한 형광층(21)이 구비된다.
또한, 제1, 제2 전극(7, 9)은 각각 투명전극(7a, 9a)과 버스전극(7b, 9b)으 로 이루어진다. 여기서 투명전극(7a, 9a)은 방전셀(11) 내부에서 면방전을 일으키는 역할을 하는 것으로써 개구율을 확보하여 가시광의 투과율을 확보하기 위하여 투명한 소재가 사용되는 바, ITO 전극이 사용될 수 있으며, 버스전극(7b, 9b)은 이러한 투명전극(7a, 9a)의 높은 저항을 보상하여 통전성을 확보하기 위한 것으로써 금속전극을 사용하는 것이 바람직하다. 이 때, 각 방전셀(11)에 대응되는 한 쌍의 버스전극(7b, 9b)은 일자형으로 서로 나란히 형성되고, 투명전극(7a, 9a)은 상기 버스전극(7b, 9b)으로부터 방전셀(11)의 중심을 향해 돌출 형성되어 있다.In addition, the first and
상기와 같이 구성된 PDP에서, 어드레스전극(5)과 제2 전극(9)에 각각 어드레스전압과 스캔전압을 인가하면 어드레스전극(5)과 제2 전극(9) 사이에서 어드레스 방전을 일으켜 방전셀(11) 내의 유전층(13)에 벽전하가 형성된다. 이 벽전하 형성 후, 제2 전극(9)과 제1 전극(7) 사이에 방전유지전압을 인가하면, 상기 벽전하의 퇴적으로 방전개시전압을 넘어서 방전셀(11) 내에서 유지방전이 일어난다. 따라서, 이 PDP는 상기한 유지방전 상태에서 방전광 중 자외선 영역의 광들이 형광층(21)의 형광체에 충돌하여 가시광을 발광하여, 각 방전셀(11) 별로 형성되는 각각의 화소에 의한 화상을 구현하게 된다.In the PDP configured as described above, when an address voltage and a scan voltage are applied to the
이와 같이 화상을 구현하기 위하여, 제1, 제2 전극(7, 9)에 방전유지전압을 인가하게 되면, 즉 방전시에는 방전유지전압에 의한 전하는 각 버스전극(7b, 9b)에서 이에 접속된 투명전극(7a, 9a)으로 이동되었다가, 방전 정지시에는 각 투명전극(7a, 9a)에서 버스전극(7b, 9b)으로 이동된다.In order to implement an image as described above, when a discharge holding voltage is applied to the first and
이때 형광체를 여기시켜 가시광을 발생시키기 위해 진공자외선이 필요한데, 이 진공자외선의 생성을 위해서는 방전 가스의 전자궤도의 여기 및 탈 여기 사이클이 필요하며, 이로 인하여 전리된 자유전자가 발생된다.At this time, a vacuum ultraviolet ray is required to excite the phosphor to generate visible light. To generate the vacuum ultraviolet ray, excitation and deexcitation cycles of electron trajectories of the discharge gas are required, thereby generating free electrons.
이 자유전자 및 이온 등에 의한 방전 전류는 PDP의 방전 전력을 초소화시키도록 가능한 저감시키는 것이 바람직하다. 즉 버스전극(7b, 9b)에서 투명전극(7a, 9a)으로 이동하는 전자에 의한 방전 전류는 방전에 필요적으로 전력을 소비시키지만, 방전 정지시 투명전극(7a, 9a)에서 버스전극(7b, 9b)으로 이동되는 전자에 의한 방전 전류는 불필요하게 방전 전력을 소비시킨다.It is desirable to reduce the discharge current caused by the free electrons and ions as much as possible to minimize the discharge power of the PDP. That is, the discharge current caused by electrons moving from the
이 방전 전력은 전압과 전류에 의하여 결정되는 바, 전압이 일정할 때 전류를 낮추어 방전 전력을 저감시킬 수 있다. 이 전류는 저항에 반비례하므로 전류를 낮추어 저항을 증대시키고, 이로 인하여 전력을 저감시키게 된다.Since the discharge power is determined by the voltage and the current, the discharge power can be reduced by lowering the current when the voltage is constant. Since this current is inversely proportional to the resistance, the current is lowered to increase the resistance, thereby reducing the power.
이를 위하여, 제1, 2 전극(7, 9)은 투명전극(7a, 9a)들과 이에 대응하는 버스전극(7b, 9b)들의 접속부 저항을 높일 수 있도록 구성되어 있다. 즉 투명전극(7a, 9a)은 고저항부(Rh)와 저저항부(Rl)를 포함하여 이루어진다.To this end, the first and
상기 저저항부(Rl)는 통상의 투명전극(7a, 9a)과 동일한 저항값을 가지며, 고저항부(Rh)는 이 저저항부(Rl)보다 높은 저항값을 가진다. 이 투명전극(7a, 9a)에서의 저항값 차이로 인한 전압 차이는 방전시에는 문제가 되지 않으면서, 고저항부(Rh)에 의하여 방전 정지시 투명전극(7a, 9a)에서 버스전극(7b,9b)으로의 전하 이동을 제한하여 전류를 저감시키게 된다.The low resistance portion Rl has the same resistance value as the normal
이 고저항부(Rh)와 저저항부(Rl)는 다양한 방법 및 구조에 의하여 구분 형성될 수 있으며, 버스전극(7b, 9b)과 접속되는 접속 면적의 대소로 구분 형성될 수도 있다. 즉 접속 면적이 크면 그 저항값이 작아지고 접속 면적이 작으면 그 저항값이 상대적으로 커지는 것을 이용한다.The high resistance portion Rh and the low resistance portion Rl may be formed separately by various methods and structures, and may be formed by the size of the connection area connected to the
또한, 고저항부(Rh)와 저저항부(Rl)는 그 위치에 따라 구분 형성될 수 있으며, 고저항부(Rh)가 투명전극(7a, 9a)에서 버스전극(7b, 9b)과 접속되는 부분에 형성될 수도 있고, 반대로 버스전극(7b, 9b)에 멀리 형성될 수도 있다.In addition, the high resistance portion Rh and the low resistance portion Rl may be formed according to their positions, and the high resistance portion Rh is connected to the
도 1 내지 도 3의 제1 실시예에서, 고저항부(Rh)는 인접한 격벽(19)들의 피치(P)에 대응하는 투명전극(7a, 9a)의 폭(W)보다 작은 폭(W1+W2)으로 버스전극(7b, 9b)과 접속되는 부분에 형성되어 있다. 그리고 이 고저항부(Rh)는 두 부분으로 버스전극(7b, 9b)에 직접 접속되어 있다.1 to 3, the high resistance portion Rh has a width W1 + smaller than the width W of the
도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 제2 실시예의 부분 평면도이다. 제2 실시예에는 고저항부(Rh)가 한 부분으로 버스전극(7a, 9a)에 접속되어 있다.4 is a partial plan view of a second embodiment of a plasma display panel according to the present invention. In the second embodiment, the high resistance portion Rh is connected to the
이와 같이 제1, 제2 실시예의 고저항부(Rh)는 저저항부(Rl)의 폭(W)에 비하여 접속 폭(W1+W2)이 좁은 접속 면적을 형성하고 있기 때문에 저항값이 높아지고 이로 인하여 방전 정지시 전류를 저감시키게 된다.As described above, since the high resistance portion Rh of the first and second embodiments forms a connection area having a smaller connection width W1 + W2 than the width W of the low resistance portion Rl, the resistance value is high and thus Due to this, the current is reduced when the discharge is stopped.
또한, 이 고저항부(Rh)와 저저항부(Rl)는 투명전극(7a, 9a)에서 각 부분의 재질을 달리하여, 이 재질 고유 저항값의 대소로 구분 형성될 수도 있다.In addition, the high resistance portion Rh and the low resistance portion Rl may be formed in different sizes of the material specific resistance values by different materials of the respective portions of the
도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 제3 실시예의 부분 평면도이다.5 is a partial plan view of a third embodiment of a plasma display panel according to the present invention.
이 도면을 참조하여 투명전극(7a, 9a)을 설명하면, 이 투명전극(7a, 9a)의 고저항부(Rh)는 인접한 격벽(19)들의 피치(P)에 대응하는 투명전극(7a, 9a)의 폭(W)과 동일한 폭(W)으로 버스전극(7b, 9b)에 직접 접속된다. 즉 버스전극(7b, 9b) 측에 고저항부(Rh)가 구비되어 있다.Referring to the drawings, the
도 6은 본 발명에 따른 플라즈마 디스플레이 패널의 제4 실시예의 부분 평면도이다.6 is a partial plan view of a fourth embodiment of a plasma display panel according to the present invention.
이 도면을 참조하여 투명전극(7a, 9a)을 설명하면, 이 투명전극(7a, 9a)의 고저항부(Rh)는 인접한 격벽(19)들의 피치(P)에 대응하는 투명전극(7a, 9a)의 양단에 격벽(19) 방향으로 형성되어 버스전극(7b, 9b)에 직접 접속된다. 즉 버스전극(7b, 9b) 측에 2개의 고저항부(Rh)의 일부가 구비되어 있다.Referring to the drawings, the
도 7은 본 발명에 따른 플라즈마 디스플레이 패널의 제5 실시예의 조립된 상태의 부분 단면도이다.Fig. 7 is a partial sectional view of the assembled state of the fifth embodiment of the plasma display panel according to the present invention.
이 도면을 참조하여 투명전극(7a, 9a)을 설명하면, 이 투명전극(7a, 9a)의 고저항부(Rh)는 저저항부(Rl)에 비하여 얇은 두께로 형성된다. 즉 고저항부(Rh)와 저저항부(Rl)는 계단 구조로 이루어지며, 고저항부(Rh)는 버스전극(7b, 9b)에 직접접속된다.Referring to the drawings, the
도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 제6 실시예의 부분 평면도이다.8 is a partial plan view of a sixth embodiment of a plasma display panel according to the present invention.
이 도면을 참조하여 투명전극(7a, 9a)을 설명하면, 이 투명전극(7a, 9a)의 고저항부(Rh)는 인접한 격벽(19)들의 피치(P)에 대응하는 투명전극(7a, 9a)의 폭(W)과 동일한 폭(W)으로 투명전극(7a, 9a)의 선단에 형성되어 있다. 즉 버스전극(7b, 9b)의 반대측에 고저항부(Rh)가 구비되어 있다.Referring to the drawings, the
도 9는 본 발명에 따른 플라즈마 디스플레이 패널의 제7 실시예의 부분 평면도이다.9 is a partial plan view of a seventh embodiment of a plasma display panel according to the present invention.
이 도면을 참조하여 투명전극(7a, 9a)을 설명하면, 고저항부(Rh)는 인접한 격벽(19)들의 피치(P)에 대응하는 투명전극(7a, 9a)의 폭(W)보다 작은 폭(W1+W1)으로 버스전극(7b, 9b)에 접속되는 부분에 형성되고, 이에 더하여 그 저저항부(Rl)의 선단에 오목 라운드(r)를 형성하여, 롱 갭(long gab)에 의한 방전셀(11) 내에서의 보다 광범위한 방전을 가능하게 한다. 여기서도 고저항부(Rh)는 두 부분으로 버스전극(7b, 9b)과 직접 접속된다.Referring to the drawings, the
상기와 같은 전극 구조를 가지는 PDP는 개방형 또는 폐쇄형 격벽(19) 구조를 가지는 방전셀(11)에도 적용될 수 있으며, 도면에는 개방형 격벽 구조가 예시되어 있다.The PDP having the electrode structure as described above may be applied to the
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the scope of the invention.
이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 버스전극에 접속되는 투명전극을 고저항부와 저저항부로 형성함으로써, 방전시, 특히 방전 정지시 투명전극에서 버스전극으로의 전하 흐름을 제한하여 불필요하게 방전되는 전류를 감소시키고, 이로 인하여 방전 전력을 최소하고 발광 효율을 향상시키는 효과가 있다.As described above, according to the plasma display panel according to the present invention, the transparent electrode connected to the bus electrode is formed of a high resistance portion and a low resistance portion, thereby restricting the flow of charge from the transparent electrode to the bus electrode during discharge, particularly when the discharge is stopped. Therefore, unnecessary current is reduced, thereby minimizing discharge power and improving luminous efficiency.
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040026978A KR100589348B1 (en) | 2004-04-20 | 2004-04-20 | Plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040026978A KR100589348B1 (en) | 2004-04-20 | 2004-04-20 | Plasma display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050101773A KR20050101773A (en) | 2005-10-25 |
KR100589348B1 true KR100589348B1 (en) | 2006-06-14 |
Family
ID=37280148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040026978A KR100589348B1 (en) | 2004-04-20 | 2004-04-20 | Plasma display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100589348B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002324488A (en) * | 2000-08-29 | 2002-11-08 | Nec Corp | Ac surface discharge type plasma display panel |
KR20030042538A (en) * | 2001-11-23 | 2003-06-02 | 엘지전자 주식회사 | Plasma display panel |
-
2004
- 2004-04-20 KR KR1020040026978A patent/KR100589348B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002324488A (en) * | 2000-08-29 | 2002-11-08 | Nec Corp | Ac surface discharge type plasma display panel |
KR20030042538A (en) * | 2001-11-23 | 2003-06-02 | 엘지전자 주식회사 | Plasma display panel |
Also Published As
Publication number | Publication date |
---|---|
KR20050101773A (en) | 2005-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060001675A1 (en) | Plasma display panel | |
US20050285527A1 (en) | Plasma display panel | |
US7449836B2 (en) | Plasma display panel (pdp) having first, second, third and address electrodes | |
US7564188B2 (en) | Plasma display panel comprising a dielectric layer with a convex portion | |
KR100589348B1 (en) | Plasma display panel | |
KR100590104B1 (en) | Plasma display panel | |
JP2006156381A (en) | Plasma display panel | |
US20060197450A1 (en) | Dielectric layer structure and plasma display panel having the same | |
KR100421491B1 (en) | Plasma Display Panel | |
US20070063643A1 (en) | Plasma display panel | |
US20070152589A1 (en) | Plasma display panel | |
KR100589340B1 (en) | Plasma display panel | |
KR100592308B1 (en) | Plasma display panel | |
KR100551056B1 (en) | Plasma display panel | |
KR100599688B1 (en) | Plasma display panel | |
KR100581920B1 (en) | Plasma display panel | |
KR100536256B1 (en) | Plasma display panel | |
KR20050112307A (en) | Plasma display panel | |
KR100717786B1 (en) | Plasma display panel | |
KR100581957B1 (en) | Plasma display panel | |
KR20060016906A (en) | Plasma display panel | |
KR20050104184A (en) | Plasma display panel | |
KR20050112579A (en) | Plasma display panel | |
KR20060016905A (en) | Plasma display panel | |
KR20050112832A (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |