KR100587317B1 - Method and apparatus for detecting presumption consumption power of the ASIC - Google Patents

Method and apparatus for detecting presumption consumption power of the ASIC Download PDF

Info

Publication number
KR100587317B1
KR100587317B1 KR1019990016475A KR19990016475A KR100587317B1 KR 100587317 B1 KR100587317 B1 KR 100587317B1 KR 1019990016475 A KR1019990016475 A KR 1019990016475A KR 19990016475 A KR19990016475 A KR 19990016475A KR 100587317 B1 KR100587317 B1 KR 100587317B1
Authority
KR
South Korea
Prior art keywords
power consumption
target system
system board
analog
power supply
Prior art date
Application number
KR1019990016475A
Other languages
Korean (ko)
Other versions
KR20000073273A (en
Inventor
윤동구
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019990016475A priority Critical patent/KR100587317B1/en
Publication of KR20000073273A publication Critical patent/KR20000073273A/en
Application granted granted Critical
Publication of KR100587317B1 publication Critical patent/KR100587317B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R22/00Arrangements for measuring time integral of electric power or current, e.g. electricity meters
    • G01R22/06Arrangements for measuring time integral of electric power or current, e.g. electricity meters by electronic methods
    • G01R22/10Arrangements for measuring time integral of electric power or current, e.g. electricity meters by electronic methods using digital techniques
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

타깃 시스템 보드를 구비한 주문형 반도체의 예상 소비전력 감지장치에 관한 것으로 상기 타깃 시스템 보드에 전원을 공급하는 제 1 전원공급부와, 상기 타깃 시스템 보드 내 프로그래머블 로직 디바이스에 전원을 공급하는 제 2 전원공급부와, 상기 제 2 전원공급부를 통해 상기 프로그래머블 로직 디바이스에 공급되는 전류의 순시변화량을 아날로그 전류레벨 신호로 출력하는 커런트 미터와, 상기 커런트 미터를 통해 출력되는 아날로그 전류레벨 신호를 디지털 전류레벨 신호로 변환하는 아날로그/디지털 컨버터와, 상기 아날로그/디지털 컨버터 및 타깃 시스템 보드의 출력을 인가 받아 전력소비량을 분석하고, 그 분석결과를 화면상에 디스플레이 하기 위해 제어신호를 출력하는 제어부와, 상기 제어부의 제어신호에 따라 상기 분석결과를 화면상에 디스플레이하는 디스플레이부를 포함하여 구성된 것으로 타깃 시스템 보드의 실시간 동작진행 중 전력소비량의 상태를 모니터링 함과 동시에 분석에 필요한 주요 신호들을 전력소비량 측정과 관련된 신호들과 함께 디스플레이부상에 파형으로 디스플레이 하거나 추후 분석을 위하여 메모리에 저장함으로써 빠른 시간 안에 예상 전력소비량을 검출해낼 수 있다.An apparatus for detecting expected power consumption of an on-demand semiconductor having a target system board, the apparatus comprising: a first power supply unit supplying power to the target system board, a second power supply unit supplying power to a programmable logic device in the target system board; A current meter outputting an instantaneous change amount of the current supplied to the programmable logic device through the second power supply unit as an analog current level signal, and converting an analog current level signal output through the current meter into a digital current level signal. A controller which receives an analog / digital converter, the output of the analog / digital converter and the target system board, analyzes the power consumption, and outputs a control signal to display the analysis result on the screen; On the screen It consists of a display unit that displays the power consumption during real-time operation of the target system board, and displays the main signals necessary for analysis as waveforms on the display unit along with the signals related to power consumption measurement or further analysis. By storing it in memory, the estimated power consumption can be detected quickly.

주문형 반도체Custom semiconductor

Description

주문형 반도체의 예상 소비전력 검출장치 및 방법{Method and apparatus for detecting presumption consumption power of the ASIC}Method and apparatus for detecting presumption consumption power of the ASIC

도 1은 종래 기술에 따른 주문형 반도체의 소비전력 검출과정을 나타낸 도면1 is a view showing a power consumption detection process of a custom semiconductor according to the prior art

도 2는 종래 기술에 따른 주문형 반도체의 소비전력 검출장치를 나타낸 도면2 is a view showing a power consumption detection device of a custom semiconductor according to the prior art

도 3은 본 발명에 따른 주문형 반도체의 소비전력 검출장치를 나타낸 도면3 is a diagram illustrating an apparatus for detecting power consumption of an on-demand semiconductor according to the present invention.

도 4는 본 발명에 따른 실시예를 나타낸 도면4 shows an embodiment according to the invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

100 : FPGA 101 : 타깃 시스템 보드100: FPGA 101: Target System Board

102 : 제 1 전원공급부 103 : 제 2 전원공급부102: first power supply unit 103: second power supply unit

104 : 커런트 미터 105 : A/D 컨버터104: current meter 105: A / D converter

106 : 제어부 106a : 자극 I/F 보드106: control unit 106a: stimulation I / F board

106b : HDD 107 : 모니터106b: HDD 107: Monitor

본 발명은 반도체 장치에 관한 것으로, 특히 주문형 반도체의 예상 소비전력 검출장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to an apparatus and method for detecting expected power consumption of custom semiconductors.

일반적인 주문형 반도체(Application Specific Integrated Circuit : ASIC)의 응용범위와 활용 도구가 다양해 지면서, 칩(Chip)이 복잡해지고 기능 구현에 필요한 메모리의 양도 상당 부분을 차지하게 되었다.As the application scope and application tools of general application specific integrated circuits (ASICs) are diversified, the chip becomes complicated and the amount of memory required to implement the functions takes up a considerable portion.

이하, 첨부된 도면을 참조하여 종래 기술에 따른 주문형 반도체 장치를 설명하면 다음과 같다.Hereinafter, an on-demand semiconductor device according to the prior art will be described with reference to the accompanying drawings.

도 1은 종래 기술에 따른 주문형 반도체의 소비전력 산출방법을 나타낸 도면이고, 도 2는 종래 기술에 따른 주문형 반도체의 소비전력 산출장치를 나타낸 도면이다.1 is a view showing a power consumption calculation method of a custom semiconductor according to the prior art, Figure 2 is a view showing a power consumption calculation apparatus of a custom semiconductor according to the prior art.

도 1을 참조하면, 시뮬레이션 과정을 수행하기 위해 시뮬레이션 툴의 입력으로 디자인 넷리스트(1)와 시뮬레이션 벡터 파일(2)을 지정한다.Referring to FIG. 1, a design netlist 1 and a simulation vector file 2 are designated as inputs of a simulation tool to perform a simulation process.

시뮬레이션(4)은 본격적인 시뮬레이션을 수행하기 위한 준비 단계로서, 디자인 넷리스트(1)를 읽어들이는 과정을 통하여 전체적인 라이브러리 셀 중에서 디자인 넷리스트(1)가 사용하는 라이브러리 셀의 종류를 알아내고, 더불어 넷리스트를 구성하는 셀과 셀의 노드관계를 추출한다.The simulation (4) is a preparatory step for performing a full-scale simulation. Through the process of reading the design netlist (1), the type of library cell used by the design netlist (1) is found out from the entire library cells. The node relationship between the cells constituting the netlist and the cells is extracted.

또한, 시뮬레이터 벡터 파일(2)의 타이밍 스텝별 입력값을 디자인 넷리스트(1)의 해당 입/출력 포트에 가해 나가면서 디자인 넷리스트(1)의 내부적 네트들에 대한 상태의 전이를 유발시킨다.In addition, the input of each timing step of the simulator vector file 2 is applied to the corresponding input / output port of the design netlist 1, causing a state transition to the internal nets of the design netlist 1.

매 타이밍 스텝별로 상기 디자인 넷리스트(1)의 모든 네트중에서 상태의 전위가 발생된 것에 대해서는 토글 카운트를 하나씩 증가시킨다.For each timing step, the toggle count is increased by one for the occurrence of the potential of the state among all the nets of the design netlist 1.

누설전류와 단락전류에 의해 나타나는 고유전력 소비량과 네트전력 소비량으로 구분되는 전력소비량은 다음식에 의해 산출된다.

Figure 112006006419572-pat00014
The power consumption divided into intrinsic power consumption and net power consumption represented by leakage current and short circuit current is calculated by the following equation.
Figure 112006006419572-pat00014

삭제delete

(여기서, Pi는 단락전류에 의한 고유전력 소비량, C는 단위 라이브러리 셀의 출력 네트의 캐패시턴스, V는 입력전압, Tr은 셀 네트의 토글 레이트)Where Pi is the intrinsic power consumption due to short-circuit current, C is the capacitance of the output net of the unit library cell, V is the input voltage, and Tr is the toggle rate of the cell net.

상기 수학식을 통해 구해진 단위 전력소비량을 합산하여 구하고자 하는 전력소비량을 얻는다.The power consumption to be obtained is obtained by summing the unit power consumption calculated through the above equation.

이와 같은 방법이 적용되는 종래 기술에 따른 주문형 반도체 장치를 도 2를 참조하여 설명하면 다음과 같다.An on-demand semiconductor device according to the prior art to which the above method is applied will be described with reference to FIG. 2.

도 2에 도시된 바와 같이, 프로그램 로직 디바이스의 일종인 ASIC(10)와, 전체적인 시스템 환경을 의미하는 타깃 시스템 보드(20)와, 상기 타깃 시스템 보드(20)에 전원을 공급하기 위한 제 1 전원공급부(30)와, 상기 타깃 시스템 보드(20)상의 ASIC(10)에 전원을 공급하고, 전력 소비량을 표시하기 위한 전력계(40)로 구성된다.As shown in FIG. 2, an ASIC 10, which is a kind of program logic device, a target system board 20 representing an overall system environment, and a first power source for supplying power to the target system board 20. And a power meter 40 for supplying power to the ASIC 10 on the target system board 20 and displaying power consumption.

상기 전력계(40)는 상기 타깃 시스템 보드(20)상의 ASIC(10)로 전원을 공급하는 제 2 전원공급부(41)와, 상기 제 2 전원공급부(41)를 통해 유입되는 전류의 순시변화량을 아날로그 전류레벨로 출력하는 커런트 미터(42)와, 상기 커런트 미터(42)에서 출력되는 아날로그 전류레벨을 디지털 전류레벨로 변환하는 아날로그/디지털 컨버터(43)와, 상기 아날로그/디지털 컨버터(43)의 출력을 범위에 따라 표시하기 위한 표시부(45)와, 상기 표시부(45)에 표시하기 위한 표시용 값을 저장하는 룩업 테이블(LUT)(44)로 구성된다. 여기서, 상기 표시부(45)는 7-세그먼트 또는 LCD가 사용된다.The power meter 40 analogizes the instantaneous change amount of the current flowing through the second power supply unit 41 and the second power supply unit 41 to supply power to the ASIC 10 on the target system board 20. A current meter 42 for outputting at a current level, an analog / digital converter 43 for converting an analog current level output from the current meter 42 into a digital current level, and an output of the analog / digital converter 43. And a lookup table (LUT) 44 for storing display values for displaying on the display section 45. In this case, the display unit 45 uses 7-segment or LCD.

이와 같이 구성된 주문형 반도체의 소비전력 감지장치는 다음과 같은 동작을 한다.The power consumption sensing device of the custom semiconductor configured as described above operates as follows.

먼저, 상기 디자인 넷리스트(1)는 ASIC(10) 전용툴에 의한 프로세싱 과정을 거쳐서 ASIC(10)를 프로그래밍 할 수 있는 비트 스트림 파일로 변환된다.First, the design netlist 1 is converted into a bit stream file in which the ASIC 10 can be programmed after being processed by an ASIC 10 dedicated tool.

이어서, 상기 제 1 및 제 2 전원공급부(30)(40)를 온 시켜 상기 타깃 시스템 보드(20) 및 ASIC(10)에 전원을 공급한다. 단, ASIC(10)의 모든 VDD 및 VCC는 제 2 전원공급부(40)에 내장된 커런트 미터(42)의 출력단에 연결된다.Subsequently, the first and second power supply units 30 and 40 are turned on to supply power to the target system board 20 and the ASIC 10. However, all VDD and VCC of the ASIC 10 are connected to the output terminal of the current meter 42 embedded in the second power supply 40.

상기 디자인 넷리스트(1)를 ASIC(10)로 매핑시키기 위하여 상기 비트 스트림 파일을 ASIC(10)로 다운로드 시킨다.The bit stream file is downloaded to the ASIC 10 in order to map the design netlist 1 to the ASIC 10.

상기 ASIC(10)상에 디자인 매핑이 완료되면, 타깃 시스템보드(20)를 실제 시스템 환경하에서 동작시킨다.When the design mapping is completed on the ASIC 10, the target system board 20 is operated under the actual system environment.

그리고, 상기 타깃 시스템보드(20)의 동작 조건에 따라 상기 ASIC(10)로 유입되는 전류는 매 순간 변화가 생기고, 따라서 그 결과는 커런트 미터(42)의 아날로그 출력으로 반영된다.In addition, the current flowing into the ASIC 10 changes every minute according to the operating conditions of the target system board 20, and thus the result is reflected to the analog output of the current meter 42.

상기 커런트 미터(42)에서 변환된 아날로그 출력값은 아날로그/디지털 컨버터(43)를 통과하여 디지털 값으로 변환되며, 상기 아날로그/디지털 컨버터(43)에 의해 출력된 값은 상기 룩업 테이블(44)에 의하여 표시장치를 구동시키기 위한 값 으로 변환된다.The analog output value converted by the current meter 42 is converted into a digital value through the analog / digital converter 43, and the value output by the analog / digital converter 43 is converted by the lookup table 44. It is converted into a value for driving the display device.

또한, 상기 룩업 테이블(44)에 의해 변환된 값은 7-세그먼트나 LCD와 같은 표시부(45)로 전달되어 ASIC(10)로 유입되는 전류량을 표시하게 된다.In addition, the value converted by the lookup table 44 is transferred to the display unit 45 such as 7-segment or LCD to display the amount of current flowing into the ASIC 10.

그러나, 종래 기술에 따른 주문형 반도체의 예상 소비전력 감지장치 및 방법은 다음과 같은 문제점이 있다.However, the expected power consumption sensing apparatus and method of a custom semiconductor according to the prior art has the following problems.

첫째, 첨두값이 검출된 시점에 있어서 디자인의 동작조건을 알아내기가 모호하다.First, it is ambiguous to find out the operating conditions of the design at the time when the peak value is detected.

둘째, 첨두전력 소비량이 표시되지 않으므로 첨두전력 소비량을 분석하기 위해 주요 신호 모니터링에 의한 동작조건 분석이 어렵다.Second, since peak power consumption is not displayed, it is difficult to analyze the operating conditions by main signal monitoring to analyze peak power consumption.

본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로, 주문형 반도체 장치의 평균적인 전력소비량 또는 첨두치를 화면상에 표시하거나, 데이터 파일형태로 저장하여 다양한 동작모드에 따른 전력분석을 용이하게 할 수 있도록 한 주문형 반도체장치의 소비전력 감지장치 및 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, the average power consumption or peak value of the on-demand semiconductor device to display on the screen, or stored in the form of a data file to facilitate power analysis according to various operation modes It is an object of the present invention to provide an apparatus and method for detecting power consumption of an on-demand semiconductor device.

본 발명의 특징은 타깃 시스템 보드를 구비한 주문형 반도체에 있어서, 상기 타깃 시스템 보드에 전원을 공급하는 제 1 전원공급부와, 상기 타깃 시스템 보드 내 프로그래머블 로직 디바이스에 전원을 공급하는 제 2 전원공급부와, 상기 제 2 전원공급부를 통해 상기 프로그래머블 로직 디바이스에 공급되는 전류의 순시변화량을 아날로그 전류레벨 신호로 출력하는 커런트 미터와, 상기 커런트 미터를 통해 출력되는 아날로그 전류레벨 신호를 디지털 전류레벨 신호로 변환하는 아날로그/디지털 컨버터와, 상기 아날로그/디지털 컨버터 및 타깃 시스템 보드의 출력을 인가받아 전력소비량을 분석하고, 그 분석결과를 화면상에 디스플레이 하기 위해 제어신호를 출력하는 제어부와, 상기 제어부의 제어신호에 따라 상기 분석결과를 화면상에 디스플레이하는 디스플레이부를 포함하여 구성됨에 있다.In accordance with an aspect of the present invention, there is provided a custom semiconductor having a target system board, comprising: a first power supply for supplying power to the target system board, a second power supply for supplying power to a programmable logic device in the target system board; A current meter for outputting an instantaneous change amount of the current supplied to the programmable logic device through the second power supply unit as an analog current level signal, and an analog for converting the analog current level signal outputted through the current meter into a digital current level signal A control unit for outputting a control signal to analyze the power consumption by receiving the output of the digital converter, the analog / digital converter and the target system board, and to display the analysis result on the screen, according to the control signal of the control unit. Display the analysis result on the screen It is configured to include a display.

이하, 첨부된 도면을 참조하여 본 발명에 따른 주문형 반도체의 소비전력 감지장치 및 방법을 설명하면 다음과 같다.Hereinafter, an apparatus and method for detecting power consumption of an on-demand semiconductor according to the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명에 따른 주문형 반도체의 소비전력 감지장치를 나타낸 도면이다.3 is a view showing a power consumption detection device of a custom semiconductor according to the present invention.

도 3에 도시한 바와 같이, 본 발명에 따른 주문형 반도체의 소비전력 감지장치는 프로그래머블 로직 디바이스의 일종인 FPGA(100)와, 전체적인 시스템 환경을 의미하는 타깃 시스템 보드(101)와, 상기 타깃 시스템 보드(101)에 전원을 공급하기 위한 제 1 전원공급부(102)와, 상기 FPGA(100)에만 전원을 공급하기 위한 제 2 전원공급부(103)와, 상기 제 2 전원공급부(103)의 출력단과 FPGA(100)의 입력단 사이에 연결되어 상기 FPGA(100)로 유입되는 전류의 순시 변화량을 아날로그 전류값으로 출력하는 커런트 미터(104)와, 상기 커런트 미터(104)로부터 출력되는 아날로그 전류값을 디지털 전류레벨로 변환하는 아날로그/디지털 컨버터(105)와, 상기 아날로그/디지털 컨버터(105) 및 타깃 시스템 보드(100)의 출력을 인가받아 전력 소비량을 분석하고, 그에 따라 제어신호를 출력하는 제어부(106)와, 상기 제어부(106)의 제어신호에 따라 전력 소비량 분석 결과를 표시하는 모니터(107)로 구성된다.As shown in FIG. 3, an apparatus for detecting power consumption of an on-demand semiconductor according to the present invention includes an FPGA 100, which is a type of programmable logic device, a target system board 101 representing an overall system environment, and the target system board. A first power supply 102 for supplying power to the 101, a second power supply 103 for supplying power only to the FPGA 100, an output terminal of the second power supply 103, and an FPGA A current meter 104 connected between the input terminals of the output terminal 100 to output an instantaneous change amount of the current flowing into the FPGA 100 as an analog current value, and an analog current value output from the current meter 104 to a digital current. The analog / digital converter 105 for converting to a level and the output of the analog / digital converter 105 and the target system board 100 are applied to analyze the power consumption, and accordingly output a control signal. And a control unit 106, consists of a monitor 107 for displaying the power consumption analysis according to the control signal of the controller 106.

이와 같이 구성된 주문형 반도체 소비전력 감지장치는 먼저, 디자인 넷리스트를 FPGA 툴이 제공하는 컴파일러를 이용하여 상기 FPGA(100)와 같은 프로그래머블 로직 디바이스를 프로그래밍 할 수 있는 비트 스트림 파일로 변화시킨다.The customized semiconductor power consumption sensing device configured as described above first converts the design netlist into a bit stream file that can be programmed by using a compiler provided by an FPGA tool to program a programmable logic device such as the FPGA 100.

상기 타깃 시스템 보드(101)의 파워를 온 시킨 이후 시스템의 메인 동작 이전에 프로그래머블 로직 디바이스가 곧바로 프로그래밍 될 수 있도록 비트 스트림 파일을 다음과 같은 프로그래머블 로직 디바이스의 프로그래밍 조건으로 설정한다.After turning on the target system board 101 and before the main operation of the system, the bit stream file is set as the programming condition of the programmable logic device so that the programmable logic device can be programmed immediately.

즉, 하드디스크 드라이버(HDD)(106b)에 저장하고, 디바이스 자체를 비트 스트림 파일로 사전에 프로그램 해 놓는다.That is, it stores in the hard disk driver (HDD) 106b and preprograms the device itself as a bit stream file.

상기 타깃 시스템 보드(101)를 동작시키기 위하여 제 1 전원공급부(102) 및 제 2 전원공급부(102)의 전원을 온 상태로 하며, 이때 상기 FPGA(100)의 전원용 I/O들은 모두 한 곳에 연결되어 다시 커런트 미터(104)의 출력단에 연결된다.In order to operate the target system board 101, the power of the first power supply 102 and the second power supply 102 is turned on, and the power I / Os of the FPGA 100 are all connected in one place. Then, it is connected to the output terminal of the current meter 104 again.

상기 FPGA(100)에 디자인 매핑이 완료되었으면 상기 타깃 시스템 보드(101)를 동작시킨다.When design mapping is completed on the FPGA 100, the target system board 101 is operated.

상기 타깃 시스템 보드(101)가 동작을 행함에 따라서 상기 FPGA(100)도 매핑된 디자인 넷리스트의 동작을 수행하게 되고 이때, 제 2 전원공급부(103)와 FPGA(100)사이에 연결된 상기 커런트 미터(104)에는 상기 FPGA(100)로 유입되는 전류의 유입량이 아날로그 값으로 나타낸다.As the target system board 101 performs the operation, the FPGA 100 also performs the operation of the mapped design netlist. At this time, the current meter connected between the second power supply 103 and the FPGA 100. In 104, the amount of current flowing into the FPGA 100 is represented by an analog value.

상기 FPGA(100)로의 전류 유입량을 나타내는 커런트 미터(104)의 아날로그 출력값은 상기 A/D 컨버터(105)를 통해 디지털 값으로 변환된다.The analog output value of the current meter 104 indicating the current inflow into the FPGA 100 is converted into a digital value through the A / D converter 105.

상기 A/D 컨버터(105)에서 출력되는 디지털값과 분석시 필요한 상기 타깃 시스템 보드(101)상의 주요 신호들이 상기 제어부(106)의 내장된 자극 I/F 보드(106a)로 입력되면 입력되는 신호의 연속적인 데이터 변화를 듀얼-뱅크 메모리 구조를 갖는 자체 메모리의 한 뱅크에 저장하는 동작을 수행한다.Signals that are input when the digital values output from the A / D converter 105 and the main signals on the target system board 101 required for analysis are input to the built-in stimulus I / F board 106a of the controller 106. Stores a continuous data change in a bank of its own memory having a dual-bank memory structure.

상기 뱅크 메모리(도시생략)가 완전히 채워지면 다른 쪽 뱅크 메모리(도시생략)로 연속적으로 입력데이터를 저장하는 동안, 이미 완전히 채워진 반대쪽 뱅크 메모리(도시생략)의 내용을 주 메모리(도시생략)로 전송하는 동작을 반복적으로 수행한다.When the bank memory (not shown) is completely filled, while the input data is continuously stored in the other bank memory (not shown), the contents of the already opposite fully filled bank memory (not shown) are transferred to the main memory (not shown). Iteratively performs the operation.

즉, 상기 자극 I/F 보드(106a)로부터 주 메모리(도시생략)로 전달된 데이터는 매핑정보에 따라서 하나의 뱅크-메모리(도시생략)와 크기를 같이하는 청크-메모리 단위로 화면상에 디스플레이한다.That is, the data transferred from the stimulus I / F board 106a to the main memory (not shown) is displayed on the screen in chunk-memory units having the same size as one bank-memory (not shown) according to mapping information. do.

이때, 상기 A/D 컨버터(105)의 출력데이터는 디스트리뷰션-뷰의 형태로 모니터(107)상에 출력되고, 이외 다른 입력신호들은 '0' 혹은 '1'로 표현된다.In this case, the output data of the A / D converter 105 is output on the monitor 107 in the form of a distribution-view, and other input signals are expressed as '0' or '1'.

예를 들어, 메인 윈도우의 메뉴판에서 최고 첨두 전력 소비량으로 최대 5개에 해당하는 윈도우가 저장되어질 것으로 지정되었다면, 소프트웨어는 입력되는 데이터에서 피크치를 검출하여 임시 메모리에 기억시켜 놓았다가 연이어 들어오는 다음 데이터와 비교하는 방식으로 처리하여 새로운 피크치를 임시 메모리상에 업-데이트 시킨다.For example, if the menu window of the main window specifies that up to five windows are to be stored with the highest peak power consumption, the software detects the peak value from the incoming data and stores it in temporary memory, followed by the next incoming data. The new peak value is updated on temporary memory by processing in a way that compares with.

연속적으로 입력되는 입력 데이터를 일정단위의 윈도우로 처리하는 과정에서, 현재까지의 평균 전력소비량과 최대 전력소비량을 수치적으로 표현할 수 있도 록 처리하여 전력 소비량에 대한 실시간 모니터가 가능하다.In the process of processing input data continuously as a window of a certain unit, it is possible to process the power consumption so that the average power consumption and the maximum power consumption can be expressed numerically, it is possible to monitor the power consumption in real time.

또한, 전력소비량 분석에 필요한 기타 주요신호들을 참고하여 상세한 전력 소비량 분석을 실시하며, 이 과정에서 FPGA(100)와 같은 프로그래머블 로직 디바이스에 매핑된 디자인이 어떠한 동작모드의 어떤 조건하에서 최대 전력소비량이 나타나는가를 분석할 수 있다.In addition, detailed power consumption analysis is performed by referring to other important signals required for power consumption analysis. In this process, the design mapped to the programmable logic device such as the FPGA 100 shows the maximum power consumption under what conditions of operation mode. Can be analyzed.

상기 FPGA(100)를 최종 타깃 디바이스로 하는 경우에는 상기의 과정을 통하여 검출된 첨두전류값에 제 2 전원공급부(103)에서 설정된 입력전압을 곱한값을 첨두전력 소비량으로 간주하여도 되지만, 만일 타깃 디바이스를 ASIC로 하는 경우에는 상기 과정을 거쳐서 검출된 전력소비량에 일정한 값의 보정치로써 조정을 해주어야한다.When the FPGA 100 is the final target device, the peak current value detected through the above process times the input voltage set by the second power supply 103 may be regarded as the peak power consumption. When the device is an ASIC, it is necessary to adjust the power consumption detected through the above process as a fixed value.

이와 같이 전력 소비량 보정문제는 다음과 같은 방법으로 그 차이를 최소화 시킬 수 있다.The power consumption correction problem can be minimized in the following ways.

일반적으로 전력 소비량은 사이즈가 커짐에 따라서 증가하고, 또한 디자인의 동작중 전체 대비 한 순간에 활성화되는 숫자의 평균치 즉, 토글 레이트에 따라 차이를 보인다.In general, power consumption increases as the size increases, and also varies according to the toggle rate, the average of the numbers that are activated at one instant relative to the overall operation of the design.

토글이 상대적으로 큰 디자인은 그렇지 않은 경우의 디자인보다도 전력 소비량이 많다. 이러한 사실을 고려할 때 전력소비량은 다음식에 의해 나타낼 수 있다.Designs with large toggles consume more power than designs without. Considering this fact, the power consumption can be expressed by the following equation.

Figure 112006006419572-pat00015
Figure 112006006419572-pat00015

Figure 112006006419572-pat00016

(단, CLopt는 일정값, Tgr은 전체 디자인의 토글레이트, PF는 디자인이 FPGA로 매핑된 경우 FPGA의 전력소비량, PFR은 대기상태에서 FPGA의 전력소비량, PR은 실제 ASIC의 전력소비량, PRS는 대기상태에서 실제 ASIC의 전력소비량)
Figure 112006006419572-pat00016

(Where C Lopt is a constant value, Tgr is the toggle rate of the entire design, P F is the power consumption of the FPGA when the design is mapped to the FPGA, P FR is the power consumption of the FPGA in the standby state, and P R is the power of the actual ASIC Consumption, P RS is the actual power consumption of the ASIC in the standby state)

삭제delete

삭제delete

상기의 관계식에서, 이미 ASIC로 만들어진 디자인을 FPGA로 매핑한 뒤에 상기 수학식 2,3이 등식관계가 성립되도록 하는 비례상수의 A,B가 결정된다.In the above relation, after mapping a design already made of an ASIC to an FPGA, Equations 2 and 3 determine the proportional constants A and B such that the equation relation is established.

여기서, 상기 수학식 간의 전력 소비량의 관계를 다음과 같이 표현할 수 있다.Here, the relationship between the power consumption amount of the above equation can be expressed as follows.

삭제delete

삭제delete

삭제delete

Figure 111999004450856-pat00009
Figure 111999004450856-pat00009

단, 보정변수를 C, D라 하면 다음과 같이 표현된다.However, when the correction variables are C and D, they are expressed as follows.

C = B/A, D = (A×PRS - B×PFS)C = B / A, D = (A × P RS -B × P FS )

상술한 바와 같이, 상기 타깃 시스템 보드(101) 환경하에서 동작되는 프로그래머블 로직 디바이스인 FPGA(100)에 실행된 디자인의 실시간 전력 소비량은 제 2 전원공급부(103)에 설정된 전압과 커런트 미터(104)를 통해 상기 자극 I/F 보드(106a)로 유입된 실시간 전류의 순간 검출치에 상기 수학식4의 보정변수 C를 곱하고, D를 더한것을 ASIC용의 실시간 전력 소비량으로 간주한다. 그리고, 상기 자극 I/F 보드(106a)는 자극 입력(stimulus input)을 연속적으로 PC의 메인 메모리(main memory)로 전달시켜 주는 기능을 수행한다.As described above, the real-time power consumption of the design executed in the FPGA 100, which is a programmable logic device operated under the target system board 101 environment, is determined by the voltage and current meter 104 set in the second power supply 103. Through the instantaneous detection value of the real-time current flowed into the stimulus I / F board 106a through multiplying the correction variable C of Equation 4, and add the D is regarded as the real-time power consumption for the ASIC. The stimulus I / F board 106a performs a function of continuously delivering a stimulus input to a main memory of the PC.

본 발명에 따른 주문형 반도체의 소비전력 감지장치는 다음과 같은 효과가 있다.Apparatus for detecting power consumption of an on-demand semiconductor according to the present invention has the following effects.

첫째, 타깃 시스템 보드 환경하의 프로그래머블 로직 디바이스에 디자인이 매핑 되어 동작하므로 시뮬레이션에 의한 전력소비량 산출의 경우와 같이 시뮬레이션과 시뮬레이션 벡터에 크게 영향을 미치지 않는다.First, since the design is mapped and operated on the programmable logic device under the target system board environment, it does not affect the simulation and the simulation vector as in the case of calculating the power consumption by the simulation.

둘째, 디자인의 대형화 경향에도 쉽게 대응할 수 있다.Second, it can easily cope with the trend of larger design.

셋째, 타깃 시스템 보드의 실시간 동작진행 중 전력소비량의 상태를 모니터링함과 동시에 분석에 필요한 주요 신호들을 전력소비량 측정과 관련된 신호들과 함께 웨이브 형태로 모니터상에 디스플레이 하거나 추후 분석을 위하여 메모리에 저장함으로써 빠른 시간 안에 예상 전력 소비량을 검출해낼 수 있다.Third, by monitoring the status of power consumption during real-time operation of the target system board, the main signals necessary for analysis are displayed on the monitor in wave form along with the signals related to power consumption measurement or stored in memory for later analysis. The estimated power consumption can be detected in a short time.

Claims (4)

타깃 시스템 보드를 구비한 주문형 반도체에 있어서,In the custom semiconductor having a target system board, 상기 타깃 시스템 보드에 전원을 공급하는 제 1 전원공급부;A first power supply unit supplying power to the target system board; 상기 타깃 시스템 보드 내 프로그래머블 로직 디바이스에 전원을 공급하는 제 2 전원공급부;A second power supply unit supplying power to a programmable logic device in the target system board; 상기 제 2 전원공급부를 통해 상기 프로그래머블 로직 디바이스에 공급되는 전류의 순시변화량을 아날로그 전류레벨 신호로 출력하는 커런트 미터;A current meter outputting an instantaneous change amount of the current supplied to the programmable logic device through the second power supply as an analog current level signal; 상기 커런트 미터를 통해 출력되는 아날로그 전류레벨 신호를 디지털 전류레벨 신호로 변환하는 아날로그/디지털 컨버터;An analog / digital converter for converting an analog current level signal output through the current meter into a digital current level signal; 상기 아날로그/디지털 컨버터 및 타깃 시스템 보드의 출력을 인가 받아 전력소비량을 분석하고, 그 분석결과를 화면상에 디스플레이 하기 위해 제어신호를 출력하는 제어부; 그리고,A controller which receives the output of the analog / digital converter and the target system board, analyzes the power consumption, and outputs a control signal to display the analysis result on the screen; And, 상기 제어부의 제어신호에 따라 상기 분석결과를 화면상에 디스플레이하는 디스플레이부를 포함하여 구성됨을 특징으로 하는 주문형 반도체의 예상 소비전력 감지장치.And a display unit configured to display the analysis result on the screen according to a control signal of the controller. 제 1 항에 있어서,The method of claim 1, 상기 제어부는 상기 아날로그/디지털 컨버터 및 타깃 시스템 보드의 출력을 인가받아 화면상에 표시할 수 있도록 신호처리하는 자극 I/F 보드와, The control unit is a stimulus I / F board for processing the signal to be displayed on the screen by receiving the output of the analog / digital converter and the target system board; 상기 자극 I/F 보드에서 처리된 신호를 저장하기 위한 하드디스크 드라이버로 구성됨을 특징으로 하는 주문형 반도체의 예상 소비전력 검출장치.Estimated power consumption of the on-demand semiconductor, characterized in that consisting of a hard disk driver for storing the signal processed in the stimulus I / F board. 제 1 항에 있어서,The method of claim 1, 상기 프로그래머블 로직 디바이스는 FPGA임을 특징으로 하는 주문형 반도체의 예상 소비전력 검출장치.And said programmable logic device is an FPGA. 제 1 항에 있어서,The method of claim 1, 상기 제어부는 최대 전력소비량과 계속해서 입력되는 전력소비량을 비교 판단하여 예상 소비전력량을 검출하도록 제어함을 특징으로 하는 주문형 반도체의 예상 소비전력 검출장치.And the controller controls to detect the estimated power consumption by comparing and determining the maximum power consumption and the input power consumption continuously.
KR1019990016475A 1999-05-08 1999-05-08 Method and apparatus for detecting presumption consumption power of the ASIC KR100587317B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990016475A KR100587317B1 (en) 1999-05-08 1999-05-08 Method and apparatus for detecting presumption consumption power of the ASIC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990016475A KR100587317B1 (en) 1999-05-08 1999-05-08 Method and apparatus for detecting presumption consumption power of the ASIC

Publications (2)

Publication Number Publication Date
KR20000073273A KR20000073273A (en) 2000-12-05
KR100587317B1 true KR100587317B1 (en) 2006-06-08

Family

ID=19584340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990016475A KR100587317B1 (en) 1999-05-08 1999-05-08 Method and apparatus for detecting presumption consumption power of the ASIC

Country Status (1)

Country Link
KR (1) KR100587317B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04142635A (en) * 1990-10-03 1992-05-15 Nippondenso Co Ltd Abnormal operation detecting device for processor
US5664202A (en) * 1995-04-20 1997-09-02 C & C Tech Ets Intelligent power consumption monitoring and control system
JPH10154172A (en) * 1996-06-05 1998-06-09 Sharp Corp Power consumption detection system of integrated circuit and recording medium recording computer program calculating power consumption of integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04142635A (en) * 1990-10-03 1992-05-15 Nippondenso Co Ltd Abnormal operation detecting device for processor
US5664202A (en) * 1995-04-20 1997-09-02 C & C Tech Ets Intelligent power consumption monitoring and control system
JPH10154172A (en) * 1996-06-05 1998-06-09 Sharp Corp Power consumption detection system of integrated circuit and recording medium recording computer program calculating power consumption of integrated circuit

Also Published As

Publication number Publication date
KR20000073273A (en) 2000-12-05

Similar Documents

Publication Publication Date Title
US8788882B2 (en) Customizing code modules of software and programmable hardware for a test instrument
US9135131B2 (en) Customizing operation of a test instrument based on information from a system under test
EP1667103A1 (en) Methods and systems to control electronic display brightness
US20100306592A1 (en) Computer system on and off test apparatus and method
CN112858793B (en) Capacitance detection circuit and method
CN113705136A (en) Integrated circuit automation logic synthesis system, method, device and medium
KR100587317B1 (en) Method and apparatus for detecting presumption consumption power of the ASIC
KR101601323B1 (en) Method for detecting switch input in the sleep mode
CN102809725B (en) Sensitive element device for bypass signal of sensing circuit and detection method of sensitive element device
CN107306445A (en) Poewr control method and its device
CN105447439A (en) Fingerprint detection circuit and electronic device
JPH09325835A (en) Power supply device for central processing unit, and method for supplying power in computer system
CN104270632B (en) Measuring instrument and method for screen parameters of television set
US6510404B1 (en) Gate delay calculation apparatus and method thereof using parameter expressing RC model source resistance value
CN107194258B (en) The method, apparatus and electronic equipment of monitoring code loophole, storage medium
CN107656169A (en) The detection method of display panel, display device and display panel
CN107450774A (en) Touch control detecting method, circuit, storage medium, processor and terminal
JPH04191678A (en) Apparatus for inspecting integrated circuit
EP0513826A2 (en) Method for measuring AC specifications of microprocessor
CN206060522U (en) A kind of anti-back flow circuit
CN113741672B (en) Mainboard power supply leakage detection method, system and related components
CN211786058U (en) Batch detection tool for current sensors
CN211577371U (en) Electric energy metering system
JPH10334253A (en) Curve approximation method and simulation device using the approximation method
JPS6238374A (en) Evaluation system for electronic circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee