KR100583123B1 - Method for testing wafer - Google Patents

Method for testing wafer Download PDF

Info

Publication number
KR100583123B1
KR100583123B1 KR1020040024964A KR20040024964A KR100583123B1 KR 100583123 B1 KR100583123 B1 KR 100583123B1 KR 1020040024964 A KR1020040024964 A KR 1020040024964A KR 20040024964 A KR20040024964 A KR 20040024964A KR 100583123 B1 KR100583123 B1 KR 100583123B1
Authority
KR
South Korea
Prior art keywords
pattern
sector
wafer
peripheral circuit
pattern information
Prior art date
Application number
KR1020040024964A
Other languages
Korean (ko)
Other versions
KR20050099772A (en
Inventor
임동규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040024964A priority Critical patent/KR100583123B1/en
Publication of KR20050099772A publication Critical patent/KR20050099772A/en
Application granted granted Critical
Publication of KR100583123B1 publication Critical patent/KR100583123B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8887—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G01N2021/95615—Inspecting patterns on the surface of objects using a comparative method with stored comparision signal

Abstract

본 발명은 웨이퍼 검사 방법에 관한 것으로 반도체 기판의 주변회로 영역 섹터의 패턴과 데이터 베이스화된 웨이퍼 디자인 상의 섹터의 패턴 정보를 비교함으로써 각각의 패턴 정보의 차이(Deviation)를 정량화하여 패턴 형성시 정확도를 향상시킬 수 있는 기술이다. The present invention relates to a wafer inspection method. By comparing the pattern information of a sector of a peripheral circuit region of a semiconductor substrate with the pattern information of a sector on a database-designed wafer design, the pattern information is quantified to improve the accuracy in pattern formation. It is a technology that can be done.

Description

웨이퍼 검사 방법{METHOD FOR TESTING WAFER}Wafer inspection method {METHOD FOR TESTING WAFER}

도 1 은 종래 기술에 따른 웨이퍼 검사 방법을 도시한 평면도.1 is a plan view showing a wafer inspection method according to the prior art.

도 2a 내지 도 2c는 종래 기술에 따른 웨이퍼 검사 방법을 위한 주변회로의 기준 패턴을 도시한 사진. 2a to 2c are photographs showing the reference pattern of the peripheral circuit for the wafer inspection method according to the prior art.

도 3a 내지 3c는 종래 기술에 따른 웨이퍼 검사 방법을 위해 패턴된 마스크를 도시한 사진.3A to 3C are photographs showing a patterned mask for a wafer inspection method according to the prior art.

도 4는 본 발명에 따른 웨이퍼 검사 방법을 도시한 평면도.4 is a plan view showing a wafer inspection method according to the present invention.

< 도면의 주요 부분에 대한 부호 설명 ><Explanation of Signs of Major Parts of Drawings>

10 : 주변회로 영역의 기준 패턴 20, 40 : 새로 형성된 최종 패턴     10: reference pattern of the peripheral circuit area 20, 40: newly formed final pattern

30 : 웨이퍼상의 디자인 패턴        30: design pattern on the wafer

본 발명은 웨이퍼 검사 방법에 관한 것으로, 특히 반도체 기판의 주변회로 영역의 패턴과 웨이퍼 디자인상의 패턴의 정보를 데이터 베이스화하여 비교하는 웨이퍼 검사 방법이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a wafer inspection method, and more particularly, to a wafer inspection method in which information of a pattern of a peripheral circuit region of a semiconductor substrate and a pattern on a wafer design are compared by database.

도 1 은 종래 기술에 따른 웨이퍼 검사 방법을 도시한 평면도이다.1 is a plan view showing a wafer inspection method according to the prior art.

반도체 기판의 주변회로 영역의 패턴중 임의로 선택된 한 패턴을 샘플로 지정하여 주변회로 영역의 기준 패턴(10)으로 정한 후 주변회로 영역의 기준 패턴(10)과 비교하기 위해 웨이퍼에 새로 형성된 최종 패턴(20)을 선택한다. The final pattern newly formed on the wafer for comparison with the reference pattern 10 of the peripheral circuit region after designating a randomly selected pattern among the patterns of the peripheral circuit region of the semiconductor substrate as a sample and defining the reference pattern 10 of the peripheral circuit region ( 20).

도 2a 내지 도 2c는 종래 기술에 따른 웨이퍼 검사 방법을 위한 주변회로 영역의 기준 패턴을 도시한 사진이며 도 3a 내지 도 3c는 종래 기술에 따른 웨이퍼 검사 방법을 위한 웨이퍼에 새로 형성된 주변회로 영역의 최종 패턴을 도시한 사진이다. 2A to 2C are photographs showing a reference pattern of a peripheral circuit region for the wafer inspection method according to the prior art, and FIGS. 3A to 3C are views of the final peripheral circuit region newly formed on the wafer for the wafer inspection method according to the prior art. It is a photograph showing a pattern.

종래 기술에 따른 웨이퍼 검사 방법에서는 도 2a 내지 도 2c와 같이 샘플로 지정된 패턴(10)과 도 3a 내지 도 3c와 같이 웨이퍼 상에 실제로 형성된 패턴(20)을 각각 상대 비교하여 차이가 있는 부분을 수동으로 찾아내어 분석하게 된다.In the wafer inspection method according to the related art, the pattern 10 designated as the sample as shown in FIGS. 2A to 2C and the pattern 20 actually formed on the wafer as shown in FIGS. Will be found and analyzed.

상술한 종래 기술에 따른 웨이퍼 검사 방법에서, 주변 회로의 일부 패턴을 샘플로 지정하여 소수의 데이터가 상기 패턴의 전 영역을 대변하여 반도체 소자를 양산하여 왔으나, 상기 주변회로의 상기 소수 데이터들을 전영역에 모두 반영하는 것은 현실적으로 어려우며 각각의 패턴을 비교하는 과정을 사람이 직접 수행하여 정확도가 감소하는 문제점이 있다.In the above-described wafer inspection method according to the related art, although some patterns of the peripheral circuits are designated as samples and a few data represent the entire region of the pattern, the semiconductor device has been mass-produced. It is difficult to reflect them all in a realistic way, and there is a problem in that accuracy is reduced by a person performing a process of comparing each pattern.

상기 문제점을 해결하기 위하여, 반도체 기판의 주변회로 영역 섹터의 모든 패턴과 데이터 베이스화된 웨이퍼 디자인 상의 섹터의 패턴 정보를 자동화하여 비교함으로써 주변 회로의 전 영역을 검사할 수 있으며 웨이퍼 디자인 상의 패턴과의 정확도를 향상시키는 웨이퍼 검사 방법을 제공하는 것을 그 목적으로 한다. In order to solve the above problem, all patterns of the peripheral circuit area sector of the semiconductor substrate and the pattern information of the sector on the database-designed wafer design can be automatically compared to inspect the entire area of the peripheral circuit and the accuracy of the pattern on the wafer design It is an object of the present invention to provide a wafer inspection method for improving the quality of the wafer.

본 발명에 따른 웨이퍼 검사 방법은
(a) 반도체 기판의 주변회로 영역을 소정의 섹터로 분할하는 단계와,
(b) 상기 주변회로 영역의 섹터 중 선택된 하나의 섹터와 이에 대응하는 웨이퍼 디자인상의 섹터를 각각 2차원 이미지화하는 단계와,
(c) 상기 2차원 이미지로부터 얻어진 상기 웨이퍼 디자인 상의 섹터의 패턴 정보를 데이터 베이스화하여 저장하는 단계와,
(d) 상기 주변회로 영역의 섹터의 2차원 이미지 패턴 정보와 상기 데이터 베이스화된 웨이퍼 디자인 상의 섹터의 패턴 정보를 비교하되, 상기 패턴의 직선부분과 상기 패턴의 곡선부분을 구별하여 비교하는 단계와,
(e) 패턴 정보의 차이(Deviation)를 정량화하는 단계를 포함하되, The wafer inspection method according to the present invention
(a) dividing the peripheral circuit area of the semiconductor substrate into predetermined sectors,
(b) two-dimensional imaging each of the selected one of the sectors of the peripheral circuit area and the corresponding sector on the wafer design;
(c) database-saving the pattern information of the sector on the wafer design obtained from the two-dimensional image;
(d) comparing the two-dimensional image pattern information of the sector of the peripheral circuit area with the pattern information of the sector on the database wafer design, distinguishing and comparing the straight portion of the pattern and the curved portion of the pattern;
(e) quantifying the difference of the pattern information,

상기 (b) 내지 (e)단계를 전 섹터에 대하여 순차적으로 수행하는 것을 특징으로 한다. Steps (b) to (e) are sequentially performed for all sectors.

삭제delete

삭제delete

삭제delete

삭제delete

이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다. Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.

도 4는 본 발명에 따른 웨이퍼 검사 방법을 도시한 사진이다. 4 is a photograph showing a wafer inspection method according to the present invention.

도 4를 참조하면, 주변회로 영역의 섹터(40)의 2차원 이미지화된 패턴 정보와 대응하는 데이터 베이스화된 웨이퍼 디자인 상의 섹터(30)의 패턴 정보를 비교하는 사진이다. Referring to FIG. 4, a photograph comparing two-dimensional imaged pattern information of a sector 40 of a peripheral circuit region with pattern information of a sector 30 on a corresponding databased wafer design.

먼저 반도체 기판의 주변회로 영역과 디자인상의 영역을 소정의 섹터로 분할한다. First, the peripheral circuit area and the design area of the semiconductor substrate are divided into predetermined sectors.

다음에는 임의로 하나의 섹터를 선택하여 주변회로 영역의 섹터(40)와 대응하는 웨이퍼 디자인상의 섹터(30)를 각각 2차원 이미지화한다. 여기서, 주변회로 영역의 섹터(40)와 대응하는 웨이퍼 디자인상의 섹터(30)가 각각 다른 배율로 이미지화 되었을 경우 정확한 비교를 위하여 소정의 배율로 변환하는 표준화 단계를 수행하는 것이 바람직하다. Next, one sector is arbitrarily selected, and the sector 40 of the peripheral circuit region and the sector 30 on the wafer design corresponding to each other are two-dimensionally imaged. Here, when the sector 40 of the peripheral circuit area and the sector 30 on the wafer design corresponding to each other are imaged at different magnifications, it is preferable to perform a standardization step of converting the magnification to a predetermined magnification for accurate comparison.

그 다음에, 주변회로 영역의 섹터(40)와 대응하는 웨이퍼 디자인 상의 섹터(30)의 패턴 정보, 예를 들면 각 패턴의 위치, 길이 및 폭 등의 정량화된 값을 데이터 베이스화하여 저장한다.Next, pattern information of the sector 30 in the wafer design corresponding to the sector 40 in the peripheral circuit area, for example, the quantified values such as the position, length and width of each pattern, are stored in a database.

다음에는, 주변회로 영역의 섹터(40)의 2차원 이미지로부터 얻어진 패턴 정보와 상기 데이터 베이스화되어 저장된 웨이퍼 디자인 상의 섹터(30)의 패턴 정보를 비교하여 패턴 정보의 차이를 정량화한다. Next, the pattern information obtained from the two-dimensional image of the sector 40 of the peripheral circuit area is compared with the pattern information of the sector 30 on the wafer design which is databased and stored to quantify the difference of the pattern information.

여기서, 상기 주변회로 영역의 실제 패턴의 코너 부분은 라운딩되어 형성되므로 이를 주변회로 영역의 이미지화된 패턴 정보 중 라운딩된 코너 부분에 대응하는 웨이퍼 디자인 패턴의 코너 부분과 다른 것으로 판단하지 않도록, 상기 코너의 곡선 부분과 직선 부분을 각각 분할하여 검사하는 것이 바람직하다. Here, the corner portion of the actual pattern of the peripheral circuit region is rounded and formed so that it is not determined that it is different from the corner portion of the wafer design pattern corresponding to the rounded corner portion of the imaged pattern information of the peripheral circuit region. It is preferable to divide and examine a curved part and a straight part, respectively.

또한, 상기 정량화한 값을 소정의 옵셋 CD값에 대응시킬 수도 있다. 예를 들면, 10 내지 20nm의 차이는 1000포인트, 20 내지 30nm의 차이는 2000포인트로 지정하는 것이다. In addition, the quantified value may correspond to a predetermined offset CD value. For example, a difference of 10 to 20 nm is designated as 1000 points, and a difference of 20 to 30 nm is designated as 2000 points.

상기 기술한 과정은 임의로 선택된 하나의 섹터를 비교하는 과정이므로 주변회로 전 영역의 패턴 정보를 비교하기 위하여 상기 (b) 내지 (d) 단계를 전 섹터에 대하여 순차적으로 수행하는 것이 바람직하다. Since the above-described process compares one sector arbitrarily selected, it is preferable to perform steps (b) to (d) sequentially for all sectors in order to compare pattern information of the entire area of the peripheral circuit.

본 발명에 따른 웨이퍼 검사 방법은 반도체 기판의 주변회로 영역 섹터의 패턴 정보와 데이터 베이스화된 웨이퍼 디자인 상의 섹터의 패턴 정보를 비교함으로써 각각의 패턴 정보의 차이(Deviation)를 사람이 직접 측정하지 않으며, 주변회로영역의 일부 패턴에 대한 패턴 정보가 주변 회로의 전 영역에 적용되는 것을 방지하여 웨이퍼 디자인 상의 패턴과의 정확도를 향상시키는 효과가 있다. According to the present invention, the wafer inspection method compares pattern information of a sector of a peripheral circuit region of a semiconductor substrate with pattern information of a sector of a database-designed wafer design, and thus does not directly measure the difference of each pattern information. The pattern information of some patterns of the circuit area is prevented from being applied to the entire area of the peripheral circuit, thereby improving the accuracy with the pattern on the wafer design.

Claims (4)

(a) 반도체 기판의 주변회로 영역을 소정의 섹터로 분할하는 단계;(a) dividing the peripheral circuit area of the semiconductor substrate into predetermined sectors; (b) 상기 주변회로 영역의 섹터 중 선택된 하나의 섹터와 이에 대응하는 웨이퍼 디자인상의 섹터를 각각 2차원 이미지화하는 단계;(b) two-dimensional imaging each of the selected one of the sectors of the peripheral circuit area and the corresponding sector on the wafer design; (c) 상기 2차원 이미지로부터 얻어진 상기 웨이퍼 디자인 상의 섹터의 패턴 정보를 데이터 베이스화하여 저장하는 단계;(c) database-forming and storing pattern information of sectors on the wafer design obtained from the two-dimensional image; (d) 상기 주변회로 영역의 섹터의 2차원 이미지 패턴 정보와 상기 데이터 베이스화된 웨이퍼 디자인 상의 섹터의 패턴 정보를 비교하되, 상기 패턴의 직선부분과 상기 패턴의 곡선부분을 구별하여 비교하는 단계;(d) comparing two-dimensional image pattern information of a sector of the peripheral circuit area with pattern information of a sector on the databased wafer design, distinguishing and comparing a straight portion of the pattern and a curved portion of the pattern; (e) 패턴 정보의 차이(Deviation)를 정량화하는 단계를 포함하되, (e) quantifying the difference of the pattern information, 상기 (b) 내지 (e)단계를 전 섹터에 대하여 순차적으로 수행하는 것을 특징으로 하는 웨이퍼 검사 방법.A method of inspecting a wafer, wherein steps (b) to (e) are performed sequentially for all sectors. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 (e)단계는 상기 정량화한 차이를 소정의 옵셋 CD값에 대응시키는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.The step (e) further comprises the step of mapping the quantified difference to a predetermined offset CD value. 제 1항에 있어서,The method of claim 1, 상기 (b) 단계는 상기 2차원 이미지를 표준화하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.The step (b) further comprises the step of normalizing the two-dimensional image.
KR1020040024964A 2004-04-12 2004-04-12 Method for testing wafer KR100583123B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040024964A KR100583123B1 (en) 2004-04-12 2004-04-12 Method for testing wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040024964A KR100583123B1 (en) 2004-04-12 2004-04-12 Method for testing wafer

Publications (2)

Publication Number Publication Date
KR20050099772A KR20050099772A (en) 2005-10-17
KR100583123B1 true KR100583123B1 (en) 2006-05-23

Family

ID=37278772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040024964A KR100583123B1 (en) 2004-04-12 2004-04-12 Method for testing wafer

Country Status (1)

Country Link
KR (1) KR100583123B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140638A (en) * 1997-07-17 1999-02-12 Sony Corp Device and method for inspecting pattern defect of semiconductor
KR20010039251A (en) * 1999-10-29 2001-05-15 윤종용 Method of detecting defects in reticle pattern by comparing pattern of chip with normal pattern
KR20030029045A (en) * 2000-06-27 2003-04-11 가부시키 가이샤 에바라 세이사꾸쇼 Charged particle beam inspection apparatus and method for fabricating device using that inspection apparatus
KR20040038998A (en) * 2002-10-30 2004-05-10 삼성전자주식회사 Apparatus for inspecting a substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140638A (en) * 1997-07-17 1999-02-12 Sony Corp Device and method for inspecting pattern defect of semiconductor
KR20010039251A (en) * 1999-10-29 2001-05-15 윤종용 Method of detecting defects in reticle pattern by comparing pattern of chip with normal pattern
KR20030029045A (en) * 2000-06-27 2003-04-11 가부시키 가이샤 에바라 세이사꾸쇼 Charged particle beam inspection apparatus and method for fabricating device using that inspection apparatus
KR20040038998A (en) * 2002-10-30 2004-05-10 삼성전자주식회사 Apparatus for inspecting a substrate

Also Published As

Publication number Publication date
KR20050099772A (en) 2005-10-17

Similar Documents

Publication Publication Date Title
JP6043662B2 (en) Inspection method and inspection apparatus
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
TWI716684B (en) Critical dimension measuring method and image processing apparatus for measuring critical dimension
JP5556274B2 (en) Pattern evaluation method and pattern evaluation apparatus
TW201517192A (en) Image inspection method of die to database
US9733640B2 (en) Method and apparatus for database-assisted requalification reticle inspection
TWI524079B (en) Inspection method for contact by die to database
KR100914297B1 (en) Method of OPC by using wafer pattern measure data
JP2016528497A (en) Monitoring changes in photomask defects
JP7281547B2 (en) In-die metrology method and system for process control
CN113990770A (en) Wafer detection method and detection device
US20160110859A1 (en) Inspection method for contact by die to database
US20060017927A1 (en) Method and apparatus for aligning a substrate and for inspecting a pattern on a substrate
JP2005259830A (en) Method and apparatus for evaluating pattern shape of semiconductor device
KR100583123B1 (en) Method for testing wafer
US10282509B2 (en) Non-transitory computer readable storage medium, mask evaluation method and inspection apparatus
JP4288415B2 (en) Method, system, apparatus, and program for creating defect data for reticle inspection apparatus evaluation
CN110553581B (en) Critical dimension measuring method and image processing device for measuring critical dimension
JP2010231044A (en) Pattern inspection apparatus and pattern inspection method
JP2007081292A (en) Inspection method, inspection system and program
US8014587B2 (en) Pattern test method of testing, in only specific region, defect of pattern on sample formed by charged beam lithography apparatus
CN112099310B (en) Method for acquiring light intensity threshold and method for detecting development condition of auxiliary pattern
KR100906053B1 (en) Method for inspecting cd of a semiconductor device
CN115797249A (en) Mask inspection for semiconductor sample fabrication
JP2023524095A (en) Systems, methods, and program products for manufacturing photomasks

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee