KR100578229B1 - Method for forming fine contact hole in semiconductor device - Google Patents

Method for forming fine contact hole in semiconductor device Download PDF

Info

Publication number
KR100578229B1
KR100578229B1 KR1020040088451A KR20040088451A KR100578229B1 KR 100578229 B1 KR100578229 B1 KR 100578229B1 KR 1020040088451 A KR1020040088451 A KR 1020040088451A KR 20040088451 A KR20040088451 A KR 20040088451A KR 100578229 B1 KR100578229 B1 KR 100578229B1
Authority
KR
South Korea
Prior art keywords
layer
contact hole
crosslinking
forming
relacs
Prior art date
Application number
KR1020040088451A
Other languages
Korean (ko)
Other versions
KR20060039313A (en
Inventor
이홍구
박동혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040088451A priority Critical patent/KR100578229B1/en
Publication of KR20060039313A publication Critical patent/KR20060039313A/en
Application granted granted Critical
Publication of KR100578229B1 publication Critical patent/KR100578229B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Abstract

본 발명에 따른 반도체 소자의 미세 콘택 홀 형성 방법은, 소정 패턴의 감광막이 형성된 반도체 기판 상에 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink) 물질을 도포하여 RELACS층을 형성하는 단계와, 베이킹 공정을 수행하여 상기 RELACS층과 상기 감광막 사이에 가교 결합층을 형성하는 단계와, 상기 가교 결합층의 형성후 남아 있는 RELACS층을 제거하여 1차 미세 콘택 홀을 형성하는 단계와, 상기 1차 미세 콘택 홀의 상부에 산을 발생시키는 가교성 유기 물질을 적층하여 가교성 유기층을 형성하는 단계와, 상기 가교성 유기층에서 발생되는 산과 가교 결합을 일으키는 재료를 도포하여 축소 지원막을 형성하는 단계와, 베이킹 공정을 수행하여 상기 가교성 유기층과 상기 축소 지원막간의 가교 결합에 의한 가교 결합층을 형성하는 단계와, 상기 가교 결합되지 않고 남아 있는 축소 지원막을 제거하여 최종 미세 콘택 홀을 형성하는 단계를 포함하여 구성됨으로써, 종래의 RELACS 물질을 이용하여 형성된 미세 콘택 홀에 비해 훨씬 미세한 규모의 컨택 홀을 안정적으로 형성할 수 있다.The method for forming a micro contact hole of a semiconductor device according to the present invention includes forming a RELACS layer by applying a RELACS (Resolution Enhancement Lithography Assisted by Chemical Shrink) material on a semiconductor substrate on which a predetermined pattern of photoresist is formed, and performing a baking process. Forming a crosslinking layer between the RELACS layer and the photoresist layer, removing a RELACS layer remaining after the formation of the crosslinking layer to form a primary microcontact hole, and an upper portion of the primary microcontact hole Laminating a crosslinkable organic material generating an acid to form a crosslinkable organic layer, applying a material causing crosslinking with the acid generated in the crosslinkable organic layer to form a reduction support film, and performing a baking process Forming a crosslinking layer by crosslinking between the crosslinkable organic layer and the reduction support film, and By forming the final fine contact hole by removing the remaining unsupported shrinkage support film, it is possible to stably form a contact hole of a much finer scale than the fine contact hole formed using a conventional RELACS material .

반도체소자, 미세콘택홀, 가교성 유기층Semiconductor device, micro contact hole, crosslinkable organic layer

Description

반도체 소자의 미세 콘택 홀 형성 방법{METHOD FOR FORMING FINE CONTACT HOLE IN SEMICONDUCTOR DEVICE} METHOD FOR FORMING FINE CONTACT HOLE IN SEMICONDUCTOR DEVICE}             

도 1a 내지 도 1d는 종래 기술에 따라 RELACS 물질을 이용하여 미세 콘택 홀을 형성하는 과정을 설명하기 위한 순차 단면도,1A to 1D are sequential cross-sectional views illustrating a process of forming a micro contact hole using a RELACS material according to the prior art;

도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 미세 콘택 홀 형성 방법을 설명하기 위한 순차 단면도.2A to 2H are sequential cross-sectional views illustrating a method for forming a fine contact hole in a semiconductor device according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

20 : 피식각층 21 : 반사방지막20: etching layer 21: antireflection film

22 : 감광막 패턴 23 : RELACS층22: photosensitive film pattern 23: RELACS layer

24 : 가교 결합층 25a : 가교성 유기층24: crosslinking layer 25a: crosslinkable organic layer

25b : 축소 지원막 25 : 제 2 가교 결합층25b: reduction support film 25: second crosslinking layer

본 발명은 반도체 소자의 미세 콘택 홀 형성 방법에 관한 것으로, 보다 구체적으로는 개선된 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink) 기술을 이용한 미세 콘택 홀 형성 방법에 대한 것이다.The present invention relates to a method for forming a fine contact hole in a semiconductor device, and more particularly, to a method for forming a fine contact hole using an improved Resolution Enhancement Lithography Assisted by Chemical Shrink (RELACS) technique.

일반적으로 반도체 회로가 고집적화 됨에 따라 반도체 소자에서 요구되는 크기가 점차 줄어들고 있어, 반도체 소자가 점점 미세화 되어감에 따라 포토레지스트의 코팅 두께도 함께 낮아지는 추세에 있다.In general, as the semiconductor circuit is highly integrated, the size required for the semiconductor device is gradually decreasing, and as the semiconductor device becomes smaller, the coating thickness of the photoresist is also decreasing.

이와 같이, 포토레지스트의 코팅 두께가 낮아짐으로 인해 후속 공정인 식각 공정에서 피식각층을 효과적으로 제거하지 못하게 되어 회로 형성이 불가능해지는 문제점이 있다.As such, since the coating thickness of the photoresist is lowered, there is a problem that the circuit formation is impossible because the etching target layer is not effectively removed in the subsequent etching process.

이에 대한 해결책으로 새로운 식각 공정을 개발하거나 또는 하드 마스크 공정을 추가로 도입할 수 있는데, 이러한 해결책은 생산 단가를 높이는 문제점을 야기하고, 종횡비(aspect ratio; 포토레지스트 두께, 즉 형성된 패턴의 높이/선폭)를 높이게 되면 패턴이 붕괴하는 문제가 발생한다.As a solution to this, a new etching process or a hard mask process may be further introduced, which raises the problem of increasing production costs, and is responsible for the aspect ratio (photoresist thickness, i.e., the height / line width of the formed pattern). Increasing) will cause the pattern to collapse.

그러한 문제를 해결하기 위한 일환으로서, RELACS 물질을 이용하여 콘택 홀의 패턴을 축소하는 방법이 개발되고 있는 바, 도 1a 내지 도 1d를 참조하여 종래의 RELACS 물질을 이용한 미세 콘택 홀 형성 방법을 설명하면 다음과 같다.In order to solve such a problem, a method of reducing a pattern of a contact hole using a RELACS material has been developed. Referring to FIGS. 1A to 1D, a method of forming a fine contact hole using a conventional RELACS material will be described below. Same as

먼저, 도 1a를 참조하면, 피식각층(10)의 상부에 난반사 방지막(11)을 도포하고, 다시 난반사 방지막(11)의 상부에 포토레지스트를 도포하여 감광막을 형성한 후, 감광막을 선택적으로 노광 및 현상하여 감광막 패턴(12)을 형성한다.First, referring to FIG. 1A, after the antireflection film 11 is coated on the etched layer 10, a photoresist is applied again on the antireflection film 11 to form a photoresist film, and then the photoresist film is selectively exposed. And the photosensitive film pattern 12 is formed.

이어서, 도 1b에 도시된 바와 같이, 감광막 패턴(12)의 상부에 RELACS 물질 을 도포하여 RELACS층(13)을 형성한 다음, 베이킹 공정을 수행한다. 그 결과, 도 1c에 도시된 바와 같이, 감광막 패턴(12)의 포토레지스터 가장 자리에 남아 있는 산이 RELACS층(13)쪽으로 확산되어 RELACS 물질과 포토레지스트 사이에 가교 반응이 일어나 가교 결합층(14)이 형성된다.Subsequently, as shown in FIG. 1B, a RELACS layer 13 is formed by applying a RELACS material on the photoresist pattern 12 to perform a baking process. As a result, as shown in FIG. 1C, an acid remaining at the edge of the photoresist of the photoresist pattern 12 is diffused toward the RELACS layer 13, so that a crosslinking reaction occurs between the RELACS material and the photoresist, thereby forming the crosslinking layer 14. Is formed.

그 다음, 도 1d에 도시된 바와 같이 순수(DI Water) 세정을 수행하면, RELACS 물질이 수용성 재료이므로, 가교 반응이 일어나지 않은 RELACS층(14)이 제거되고, 미세 콘택 홀 패턴은 가교 결합층(14)만큼 축소된다.Then, when DI water cleaning is performed as shown in FIG. 1D, since the RELACS material is a water-soluble material, the RELACS layer 14 having no crosslinking reaction is removed, and the fine contact hole pattern is formed of a crosslinking layer ( By 14).

그러나, 상술한 바와 같이, RELACS 물질을 이용한 미세 콘택 홀 패턴의 경우 가교 결합층이 형성되는 폭 이상으로 콘택 홀을 축소하기는 어려워, 고집적화 되어가는 반도체 장치에서 요구되는 미세 콘택 홀의 크기를 충족하기에는 어려움이 있다.However, as described above, in the case of the micro contact hole pattern using the RELACS material, it is difficult to reduce the contact hole beyond the width at which the crosslinking layer is formed, and thus it is difficult to satisfy the size of the micro contact hole required in the highly integrated semiconductor device. There is this.

따라서, 본 발명에서는, RELACS 물질을 이용한 미세 콘택 홀 형성 공정을 더욱 개선하여, 보다 미세한 콘택 홀을 형성하는 방법을 제공하는데 그 목적이 있다.
Accordingly, an object of the present invention is to provide a method for forming a finer contact hole by further improving a fine contact hole forming process using a RELACS material.

본 발명에 따른 반도체 소자의 미세 콘택 홀 형성 방법은, 소정 패턴의 감광막이 형성된 반도체 기판 상에 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink) 물질을 도포하여 RELACS층을 형성하는 단계와, 베이 킹 공정을 수행하여 상기 RELACS층과 상기 감광막 사이에 제 1 가교 결합층을 형성하는 단계와, 상기 제 1 가교 결합층의 형성후 남아 있는 RELACS층을 제거하여 1차 미세 콘택 홀을 형성하는 단계와, 상기 1차 미세 콘택 홀의 상부에 산을 발생시키는 가교성 유기 물질을 적층하여 가교성 유기층을 형성하는 단계와, 상기 가교성 유기층에서 발생되는 산과 가교 결합을 일으키는 재료를 도포하여 축소 지원막을 형성하는 단계와, 베이킹 공정을 수행하여 상기 가교성 유기층과 상기 축소 지원막간의 가교 결합에 의한 제 2 가교 결합층을 형성하는 단계와, 상기 가교 결합되지 않고 남아 있는 축소 지원막을 제거하여 최종 미세 콘택 홀을 형성하는 단계를 포함한다.The method for forming a micro contact hole of a semiconductor device according to the present invention may include forming a RELACS layer by coating a RELACS (Resolution Enhancement Lithography Assisted by Chemical Shrink) material on a semiconductor substrate on which a predetermined pattern of photoresist is formed; Performing a step of forming a first crosslinking layer between the RELACS layer and the photosensitive film; removing the RELACS layer remaining after the formation of the first crosslinking layer to form a primary fine contact hole; Forming a crosslinkable organic layer by stacking a crosslinkable organic material that generates an acid on an upper portion of the primary fine contact hole, and applying a material causing crosslinking with an acid generated in the crosslinkable organic layer to form a reduction support film; Performing a baking process to form a second crosslinked layer by crosslinking between the crosslinkable organic layer and the reduction support film; And, removing said cross-linking is not reduced that binding remaining support film by a step of forming a final fine contact hole.

여기에서, 산을 발생시키는 가교성 유기 물질의 바람직한 예로서는 HMDS(Hexa Methylene Disilarane)을 들 수 있으며, 이 때 축소 지원막은 폴리 비닐 알코올, 폴리 하이드록시 스타일렌, 노볼락 중 하나 또는 둘 이상의 혼합물을 기본 레진으로 하여 만들어진 유기 화합물로 형성할 수 있다.Here, a preferred example of a crosslinkable organic material that generates an acid may be Hexa Methylene Disilarane (HMDS), wherein the reduction support membrane may be formed of a polyvinyl alcohol, polyhydroxy styrene, or a mixture of two or more of novolac based resins. It can form with the organic compound produced by it.

또한, 가교 결합시, 메틸3-메톡시프로피오테이트, 에틸3-에톡시프로피오네이트, 메틸 에틸 케톤을 용매로서 이용하여 결합을 촉진시키는 것이 바람직하다.In addition, during crosslinking, it is preferable to use methyl3-methoxypropiotate, ethyl3-ethoxypropionate, methyl ethyl ketone as a solvent to promote the bonding.

그 결과, 종래의 RELACS 물질을 이용하여 형성된 미세 콘택 홀에 비해 훨씬 미세한 규모의 컨택 홀을 안정적으로 형성할 수 있다.As a result, contact holes of much finer scale can be stably formed than the fine contact holes formed using conventional RELACS materials.

이하, 바람직한 실시예를 들어, 첨부된 도 2a 내지 2h를 참조하면서 본 발명에 따른 반도체 소자의 미세 콘택 홀 형성 방법에 대해서 설명한다. 첨부된 도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 미세 콘택 홀 형성 방법을 설명하 기 위한 순차 단면도이다.Hereinafter, a method of forming a fine contact hole in a semiconductor device according to the present invention will be described with reference to the accompanying drawings, FIGS. 2A to 2H. 2A through 2H are sequential cross-sectional views illustrating a method of forming a fine contact hole in a semiconductor device according to the present invention.

(실시예)(Example)

먼저, 도 2a를 참조하면, 피식각층(20)의 상부에 난반사 방지막(21)을 도포하고, 다시 난반사 방지막(21)의 상부에 포토레지스트를 도포하여 감광막을 형성한 후, 감광막을 선택적으로 노광 및 현상하여 감광막 패턴(22)을 형성한다.First, referring to FIG. 2A, after the antireflection film 21 is coated on the etched layer 20, a photoresist is formed on the upper part of the antireflection film 21 to form a photoresist film, and then the photoresist film is selectively exposed. And the photosensitive film pattern 22 is formed.

이어서, 도 2b에 도시된 바와 같이, 감광막 패턴(22)의 상부에 RELACS 물질을 도포하여 RELACS층(23)을 형성한 후, 베이킹 공정을 수행한다. 그 결과, 도 2c에 도시된 바와 같이, 감광막 패턴(22)의 포토레지스터 가장 자리에 남아 있는 산이 RELACS층(23)쪽으로 확산되어 RELACS 물질과 포토레지스트 사이에 가교 반응이 일어나 제 1 가교 결합층(24)이 형성된다.
여기서, RELACS 물질이란, 클라리언트(Clariant)사에서 라이센스(licence)를 가지고 상품화하고 있는 물질로서, 주로 콘택홀의 크기를 축소시키는 공정에 사용되고 있는 물질이다(Laura J.Peters, 'Resist Join the Sub-λ Revolution', Semiconductor International, Sep. 1999; Toshiyuki Toyoshima, '0.1㎛ Level contact hole pattern formation with KrF lithography by Resist Enhancement Lithography Assisted by Chemical Shrink', IEEE, 1998).Subsequently, as shown in FIG. 2B, a RELACS layer 23 is formed by applying a RELACS material on the photoresist pattern 22 to perform a baking process. As a result, as shown in FIG. 2C, an acid remaining at the edge of the photoresist of the photoresist pattern 22 diffuses toward the RELACS layer 23, and a crosslinking reaction occurs between the RELACS material and the photoresist, thereby forming a first crosslinking layer ( 24) is formed.
Here, RELACS material is a material commercialized by Clariant Inc. with a license and is mainly used in a process of reducing the size of a contact hole (Laura J. Peters, 'Resist Join the Sub-λ' Revolution ', Semiconductor International, Sep. 1999; Toshiyuki Toyoshima,' 0.1 μm Level contact hole pattern formation with KrF lithography by Resist Enhancement Lithography Assisted by Chemical Shrink ', IEEE, 1998).

그 다음, 2d를 참조하면, 순수(DI Water) 세정을 수행하여 가교 반응이 일어나지 않은 RELACS층(24)을 제거함으로써 1차 미세 콘택 홀을 형성한다. 상술한 바와 같이, RELACS 물질이 수용성 재료이므로 DI 세정에 의해서 제거되며, 이때 1차 미세 콘택 홀의 크기는 도 2d에 도시된 바와 같이 가교 결합층(24)만큼 축소된다.Next, referring to 2d, a primary fine contact hole is formed by performing DI water cleaning to remove the RELACS layer 24 where no crosslinking reaction occurs. As described above, since the RELACS material is a water-soluble material, it is removed by DI cleaning, where the size of the primary fine contact hole is reduced by the crosslinking layer 24 as shown in FIG. 2D.

이어서, 도 2e를 참조하면, 가교 결합층(24)이 형성된 반도체 기판의 전면에 산을 발생시키는 가교성 유기 물질, 예컨대, HMDS(Hexa Methylene Disilarane)을 도포하여 가교성 유기층(25a)을 형성한다.Subsequently, referring to FIG. 2E, a crosslinkable organic material that generates an acid, for example, Hexa Methylene Disilarane (HMDS), is coated on the entire surface of the semiconductor substrate on which the crosslinking layer 24 is formed to form a crosslinkable organic layer 25a. .

그 다음, 도 2f를 참조하면, 가교성 유기층(25a)의 전면에 가교성 유기층에서 발생되는 산과 가교 결합을 일으키는 재료, 예컨대, 폴리 비닐 알코올, 폴리 하 이드록시 스타일렌, 노볼락 중 하나 또는 둘 이상의 혼합물을 기본 레진으로 하여 만들어진 유기 화합물을 도포하여 축소 지원막(25b)을 형성한다.Next, referring to FIG. 2F, one or two or more of a material causing crosslinking with an acid generated in the crosslinkable organic layer on the front surface of the crosslinkable organic layer 25a, for example, polyvinyl alcohol, polyhydroxy styrene, and novolac An organic compound made of the mixture as a base resin is applied to form a reduction support film 25b.

이어서, 도 2g를 참조하면, 소정 온도, 예컨대, 90∼150℃의 온도 범위에서 베이킹 공정을 수행하여, 가교성 유기층(25a)과 축소 지원막(25b)간의 가교 결합에 의한 제 2 가교 결합층(25)을 형성한다. 이때, 베이킹 공정의 온도를 조절하여 가교 결합의 정도를 조절함으로써, 원하는 콘택 홀의 크기를 얻을 수 있을 것이다. 또한, 메틸3-메톡시프로피오테이트, 에틸3-에톡시프로피오네이트, 메틸 에틸 케톤을 용매로서 이용하여 결합을 촉진시킬 수도 있다.Next, referring to FIG. 2G, a second crosslinking layer is formed by crosslinking between the crosslinkable organic layer 25a and the reduced support layer 25b by performing a baking process at a predetermined temperature, for example, a temperature range of 90 to 150 ° C. To form 25. At this time, by controlling the degree of crosslinking by adjusting the temperature of the baking process, it is possible to obtain the desired contact hole size. In addition, methyl 3-methoxy propionate, ethyl 3-ethoxy propionate and methyl ethyl ketone can also be used as a solvent to promote bonding.

이어서, 2h를 참조하면, 상기 가교 결합되지 않고 남아 있는 축소 지원막을 제거하여 최종 미세 콘택 홀(C2)을 형성한다.Subsequently, referring to 2h, the reduction support film remaining without crosslinking is removed to form a final fine contact hole C2.

상술한 바와 같이, 본 실시예에서는 감광막과 RELACS층간의 가교 결합에 의한 패턴 축소 후, 가교성 유기층과 축소 지원막의 가교 결합에 의한 패턴 축소를 부가하여 패턴의 크기를 보다 미세하게 축소할 수 있다.As described above, in the present embodiment, after the pattern shrinkage due to crosslinking between the photosensitive film and the RELACS layer, the size of the pattern may be further finely reduced by adding a pattern shrinkage due to the crosslinking of the crosslinkable organic layer and the reduction support layer.

본 발명의 다른 실시예에서는, 원하는 미세 콘택 홀의 패턴 크기에 따라서 도 2e∼도 2h의 과정을 복수 반복할 수도 있다.In another embodiment of the present invention, a plurality of processes of FIGS. 2E to 2H may be repeated according to a desired pattern size of the fine contact hole.

본 발명에 따르면, 종래의 RELACS 물질을 이용하여 형성된 미세 콘택 홀에 비해 훨씬 미세한 규모의 컨택 홀을 안정적으로 형성할 수 있다.According to the present invention, it is possible to stably form a contact hole of a much finer scale than a fine contact hole formed using a conventional RELACS material.

Claims (4)

소정 패턴의 감광막이 형성된 반도체 기판 상에 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink) 물질을 도포하여 RELACS층을 형성하는 단계와,Forming a RELACS layer by applying a RELACS (Resolution Enhancement Lithography Assisted by Chemical Shrink) material on a semiconductor substrate having a predetermined pattern of photoresist; 베이킹 공정을 수행하여 상기 RELACS층과 상기 감광막 사이에 제 1 가교 결합층을 형성하는 단계와,Performing a baking process to form a first crosslinked layer between the RELACS layer and the photosensitive film; 상기 제 1 가교 결합층의 형성 후 남아 있는 RELACS층을 제거하여 1차 미세 콘택 홀을 형성하는 단계와,Removing the RELACS layer remaining after the formation of the first crosslinking layer to form a primary fine contact hole; 상기 1차 미세 콘택 홀의 상부에 산을 발생시키는 가교성 유기 물질을 적층하여 가교성 유기층을 형성하는 단계와,Forming a crosslinkable organic layer by stacking a crosslinkable organic material that generates an acid on an upper portion of the first fine contact hole; 상기 가교성 유기층에서 발생되는 산과 가교 결합을 일으키는 재료를 상기 가교성 유기층의 상부에 도포하여 축소 지원막을 형성하는 단계와, Forming a reduction support film by applying a material causing crosslinking with an acid generated in the crosslinkable organic layer to an upper portion of the crosslinkable organic layer; 베이킹 공정을 수행하여 상기 가교성 유기층과 상기 축소 지원막간의 가교 결합에 의한 제 2 가교 결합층을 형성하는 단계와,Performing a baking process to form a second crosslinking layer by crosslinking between the crosslinkable organic layer and the reduction support film; 상기 가교 결합되지 않고 남아 있는 축소 지원막을 제거하여 최종 미세 콘택 홀을 형성하는 단계Removing the reduction support film remaining without crosslinking to form a final fine contact hole 를 포함하는 것을 특징으로 하는 반도체 소자의 미세 콘택 홀 형성 방법.Method for forming a fine contact hole of a semiconductor device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 산을 발생시키는 가교성 유기 물질은 HMDS(Hexa Methylene Disilarane)인 것을 특징으로 하는 반도체 소자의 미세 콘택 홀 형성 방법.The cross-linkable organic material generating the acid is HMDS (Hexa Methylene Disilarane) characterized in that the method for forming a fine contact hole of a semiconductor device. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 축소 지원막은, 폴리 비닐 알코올, 폴리 하이드록시 스타일렌, 노볼락 중 하나 또는 둘 이상의 혼합물을 기본 레진으로 하여 만들어진 유기 화합물로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 콘택 홀 형성 방법.The reduction support film is a method of forming a fine contact hole in a semiconductor device, characterized in that the organic compound made of a polyvinyl alcohol, poly hydroxy styrene, or a mixture of two or more of novolac as a basic resin. 제 3 항에 있어서,The method of claim 3, wherein 상기 가교 결합시, 메틸3-메톡시프로피오테이트, 에틸3-에톡시프로피오네이트, 메틸 에틸 케톤을 용매로서 이용하여 결합을 촉진시키는 것을 특징으로 하는 반도체 소자의 미세 콘택 홀 형성 방법.At the time of the crosslinking, a method of forming a fine contact hole in a semiconductor device, wherein the bonding is promoted by using methyl 3-methoxy propionate, ethyl 3-ethoxypropionate, and methyl ethyl ketone as a solvent.
KR1020040088451A 2004-11-02 2004-11-02 Method for forming fine contact hole in semiconductor device KR100578229B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040088451A KR100578229B1 (en) 2004-11-02 2004-11-02 Method for forming fine contact hole in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040088451A KR100578229B1 (en) 2004-11-02 2004-11-02 Method for forming fine contact hole in semiconductor device

Publications (2)

Publication Number Publication Date
KR20060039313A KR20060039313A (en) 2006-05-08
KR100578229B1 true KR100578229B1 (en) 2006-05-12

Family

ID=37146612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040088451A KR100578229B1 (en) 2004-11-02 2004-11-02 Method for forming fine contact hole in semiconductor device

Country Status (1)

Country Link
KR (1) KR100578229B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018307B2 (en) * 2006-09-26 2012-09-05 富士通株式会社 Resist pattern thickening material, resist pattern forming method, semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20060039313A (en) 2006-05-08

Similar Documents

Publication Publication Date Title
US7419771B2 (en) Method for forming a finely patterned resist
JP5418923B2 (en) Substrate manufacturing method
KR100732289B1 (en) Method for Forming Submicron Contact of Semiconductor Device
US8173358B2 (en) Method of forming fine patterns of a semiconductor device
KR101438384B1 (en) Composition for forming silicon-containing fine pattern and method for forming fine pattern using the same
US9406526B2 (en) Method for patterning contact openings on a substrate
JP4302065B2 (en) Pattern formation method
JP5425514B2 (en) Fine pattern forming method
KR20080061651A (en) Method for forming semiconductor device
US6329124B1 (en) Method to produce high density memory cells and small spaces by using nitride spacer
US9698014B2 (en) Photoresist composition to reduce photoresist pattern collapse
CN101335184B (en) Method for forming fine pattern in semiconductor device
US8697342B2 (en) Method of modifying chemically amplified resist pattern, modifier for chemically amplified resist pattern, and resist pattern structure
KR100578229B1 (en) Method for forming fine contact hole in semiconductor device
WO2010024988A2 (en) Methods of forming a photoresist-comprising pattern on a substrate
JP2012109322A (en) Pattern formation method
US20040152329A1 (en) Method for manufacturing semiconductor electronic devices
KR20090086821A (en) Method for forming semiconductor device
KR100866681B1 (en) Method for forming pattern of semiconductor device
Smith et al. Incorporation of direct current superposition as a means for high quality contact and slotted contact structures utilizing litho-freeze-litho-etch
KR100702114B1 (en) Method for solution gap of photoresist by photoresist processing
KR20050100537A (en) Manufacturing method for photo resist on semiconductor device
JP2006186020A (en) Method of manufacturing semiconductor device
KR100510616B1 (en) Patterning and etching method in a semiconductor manufacturing process
KR100596860B1 (en) A method for forming a fine pattern transistor of a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee