KR100577794B1 - Digital X-ray detector - Google Patents

Digital X-ray detector Download PDF

Info

Publication number
KR100577794B1
KR100577794B1 KR1020030056472A KR20030056472A KR100577794B1 KR 100577794 B1 KR100577794 B1 KR 100577794B1 KR 1020030056472 A KR1020030056472 A KR 1020030056472A KR 20030056472 A KR20030056472 A KR 20030056472A KR 100577794 B1 KR100577794 B1 KR 100577794B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
line
transparent electrode
passivation layer
Prior art date
Application number
KR1020030056472A
Other languages
Korean (ko)
Other versions
KR20050017524A (en
Inventor
장순주
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020030056472A priority Critical patent/KR100577794B1/en
Publication of KR20050017524A publication Critical patent/KR20050017524A/en
Application granted granted Critical
Publication of KR100577794B1 publication Critical patent/KR100577794B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer
    • H01L27/14676X-ray, gamma-ray or corpuscular radiation imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 디지털 엑스레이 디텍터(Digital X-ray detector)를 개시한다. 개시된 본 발명의 디지털 엑스레이 디텍터는, 투명성 절연 기판 상에 형성된 박막트랜지스터 및 공통 라인과, 상기 박막트랜지스터 및 공통 라인을 덮도록 기판 전면 상에 도포된 제1보호막과, 상기 제1보호막 상에 박막트랜지스터 및 공통 라인과 콘택되게 형성된 제1투명전극과, 상기 제1투명전극을 덮도록 형성된 제2보호막; 상기 제2보호막 상에 박막트랜지스터와 콘택된 제1투명전극 부분과 콘택되게 형성된 제2투명전극과, 상기 제2보호막 상에 상기 제2투명전극과 동일 재질로 박막트랜지스터 상부에 배치되는 돌출부를 포함하여 상기 박막트랜지스터의 게이트 라인 및 데이터 라인 중에서 적어도 어느 하나와 평행 배치되게 형성된 내부 가드 라인과, 상기 제2보호막 상에 상기 제2투명전극과 동일 재질로 화소영역 외측을 둘러싸는 형태이면서 내부 가드 라인의 일단 및 타단 모두와 연결되게 형성된 외부 가드 라인을 포함한다. 본 발명에 따르면, 가드 라인을 추가 설치하여 박막트랜지스터 상부의 전하를 미리 제거해줌으로써 스토리지 캐패시터에 저장되어 있는 전하를 읽어낼 때 발생하는 누설 전류의 증가를 효과적으로 방지할 수 있다. The present invention discloses a digital X-ray detector. The disclosed digital X-ray detector includes a thin film transistor and a common line formed on a transparent insulating substrate, a first protective film coated on the entire surface of the substrate to cover the thin film transistor and the common line, and a thin film transistor on the first protective film. A first transparent electrode formed to contact the common line, and a second protective layer formed to cover the first transparent electrode; A second transparent electrode formed on the second passivation layer to be in contact with the first transparent electrode portion in contact with the thin film transistor, and a protrusion disposed on the thin film transistor on the second passivation layer with the same material as the second transparent electrode. An inner guard line formed to be parallel to at least one of the gate line and the data line of the thin film transistor, and an inner guard line on the second passivation layer to surround the outside of the pixel region with the same material as the second transparent electrode. And an outer guard line formed to be connected to both one end and the other end of the. According to the present invention, an additional guard line is provided to remove the charge on the thin film transistor in advance, thereby effectively preventing an increase in leakage current generated when reading the charge stored in the storage capacitor.

엑스레이 디텍터, 내부 가드 라인, 외부 가드 라인X-ray detector, inner guard line, outer guard line

Description

디지털 엑스레이 디텍터{Digital X-ray detector} Digital X-ray Detector

도 1은 종래의 디지털 엑스레인 디텍터를 설명하기 위한 개략도. 1 is a schematic diagram for explaining a conventional digital x-ray detector.

도 2a 및 도 2b는 종래의 다른 디지털 엑스레이 디텍터를 설명하기 위한 평면도 및 단면도. 2A and 2B are plan and cross-sectional views for explaining another conventional digital X-ray detector.

도 3은 종래 디지털 엑스레이 디텍터에서 전하채집전극에의 전압 변화에 따른 박막트랜지스터 특성 변화를 나타내는 도면. 3 is a view showing a change in thin film transistor characteristics according to the voltage change to the charge collecting electrode in the conventional digital x-ray detector.

도 4a 및 도 4b는 종래의 또 다른 디지털 엑스레이 디텍터를 설명하기 위한 평면도 및 단면도.4A and 4B are a plan view and a sectional view for explaining another conventional digital x-ray detector.

도 5는 박막트랜지스터 상부에의 공통 신호 인가시 상기 박막트랜지스터 특성 변화를 나타내는 도면. 5 is a view showing a characteristic change of the thin film transistor when the common signal is applied to the upper portion of the thin film transistor.

도 6a 및 도 6b는 본 발명의 일실시예에 따른 디지털 엑스레이 디텍터의 평면도 및 단면도. 6A and 6B are a plan view and a cross-sectional view of a digital x-ray detector according to an embodiment of the present invention.

도 7은 본 발명에 따른 디지털 엑스레이 디텍터의 내부 가드 라인 및 외부 가드 라인을 나타내는 평면도. 7 is a plan view showing an inner guard line and an outer guard line of the digital x-ray detector according to the present invention.

도 8은 본 발명의 다른 실시예에 따른 디지털 엑스레이 디텍터의 단면도. 8 is a cross-sectional view of a digital x-ray detector according to another embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

20 : 유리기판 21 : 게이트 라인20: glass substrate 21: gate line

22 : 게이트절연막 23 : 액티브층22 gate insulating film 23 active layer

24 : 데이터 라인 24a : 소오스전극24: data line 24a: source electrode

24b : 드레인 전극 25 : 공통 라인24b: drain electrode 25: common line

26 : 제1보호막 27 : 제1투명전극26: first protective film 27: the first transparent electrode

28 : 제2보호막 29 : 제2투명전극28: second protective film 29: second transparent electrode

V1,V2 : 비아홀 60 : 내부 가드 라인V1, V2: Via hole 60: Internal guard line

62 : 외부 가드 라인 63 : 가드 라인 신호 추출선62: external guard line 63: guard line signal extraction line

64 : 게이트 패드 66 : 데이터 패드64: gate pad 66: data pad

본 발명은 디지털 엑스레이 디텍터(Digital X-ray detector)에 관한 것으로, 보다 상세하게는, 박막트랜지스터 상부에 발생된 전하가 효과적으로 제거되도록 한 디지털 엑스레이 디텍터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital x-ray detector, and more particularly, to a digital x-ray detector for effectively removing a charge generated on a thin film transistor.

현재 의료용으로 사용하고 있는 엑스레이(X-ray) 검사방법은 엑스레이 감지필름을 사용하여 촬영하는 방식으로 그 결과를 알기 위해서는 필름 현상 시간이 경과해야 하고, 또한, 이들 필름을 보관/관리하기 위한 많은 노력이 필요하다. 이에, 상기한 단점들을 보완하기 위해서 박막트랜지스터를 이용한 디지털 엑스레이 디텍터(DXD: Digital X-ray Detector)가 개발되었고, 이러한 디지털 엑스레이 디텍터로 인해 엑스레이 촬영 후 실시간으로 결과를 진단하는 것이 가능하게 되었다. The X-ray inspection method currently used for medical imaging uses X-ray detection film, and film development time has to elapse in order to know the result, and many efforts are made to store / manage these films. This is necessary. Accordingly, in order to compensate for the above disadvantages, a digital x-ray detector (DXD) using a thin film transistor has been developed, and the digital x-ray detector makes it possible to diagnose a result in real time after x-ray imaging.

도 1은 종래의 디지털 엑스레이 디텍터의 구성 및 작용을 설명하기 위한 도면으로서, 도시된 바와 같이, 종래 디지털 엑스레이 디텍터는 하부기판 상에 박막트랜지스터(TFT), 스토리지 캐패시터(Cap) 및 전하채집전극(Chage Collecting Electrode : 10)이 형성되고, 상기 전하채집전극(9) 상에 광도전막(Photoconductor : 10)과 도전전극(11)이 차례로 형성된 구조이다. 1 is a view for explaining the configuration and operation of the conventional digital X-ray detector, as shown, the conventional digital X-ray detector is a thin film transistor (TFT), a storage capacitor (Cap) and a charge collecting electrode (Chage) on the lower substrate Collecting Electrode (10) is formed, and a photoconductor (10) and a conductive electrode (11) are sequentially formed on the charge collecting electrode (9).

이와 같은 종래의 디지털 엑스레이 디텍터에 따르면, 박막트랜지스터(TFT) 상부에 위치한 광도전막(10)은 엑스레이를 그 신호 강도에 비례하여 전기적인 신호로 변환한다. 즉, 엑스레이가 조사되면, 광도전막(10) 내에 전자-정공 쌍이 형성되고, 이는 그 상부에 위치한 도전전극(11)에 인가되는 수 kV의 전압에 의해 박막트랜지스터(TFT) 상부의 전하채집전극(9)에 전하의 형태로 모인 후, 스토리지 캐패시터(Cap)에 저장되게 되고, 이렇게 저장된 전하는 외부신호에 의해 박막트랜지스터 (TFT)가 턴-온(Turn-On)될 때, 리드아웃(read out) 회로로 빠져나가 엑스레이 영상을 나타내게 된다. 이때, 외부호로로 빠져나가지 못하고 스토리지 캐패시터(Cap)에 잔류하는 전하는 그라운드 라인을 통해 제거된다.  According to the conventional digital x-ray detector, the photoconductive film 10 located above the thin film transistor (TFT) converts the x-ray into an electrical signal in proportion to the signal intensity. That is, when the X-rays are irradiated, electron-hole pairs are formed in the photoconductive film 10, which is formed by the charge collection electrode (TFT) above the thin film transistor (TFT) by a voltage of several kV applied to the conductive electrode 11 located thereon. 9) in the form of charge, and then stored in the storage capacitor (Cap), the stored charge is read out when the thin film transistor (TFT) is turned on (Turn-On) by an external signal The circuit exits to show the X-ray image. At this time, the charge remaining in the storage capacitor (Cap) without exiting the outer arc is removed through the ground line.

따라서, 이와 같은 디지털 엑스레이 디텍터는 박막트랜지스터(TFT)를 스위칭 소자로 이용하여 엑스레이 촬영후 바로 그 결과물을 확인할 수 있으며, 디스털 신호로 결과물이 출력되도록 하기 때문에 결과물의 보관이 용이하며 반영구적으로도 보존할 수 있다.Therefore, such a digital X-ray detector can check the result immediately after the X-ray photographing using a thin film transistor (TFT) as a switching element, and it is easy to store the result as a digital signal, so that the result can be easily stored and semi-permanently preserved. can do.

그런데, 상기한 종래의 디지털 엑스레이 디텍터는 광도전막에 발생한 전하가 전하채집전극 뿐만 아니라, 박막트랜지스터의 채널영역을 보호하는 보호막 상부에 도 모이게 되고, 그래서, 채널영역에 전하가 유도되어 박막트랜지스터가 오프 상태일 때도 누설전류를 크게 발생시키게 된다. However, in the conventional digital X-ray detector, charges generated in the photoconductive film are collected not only on the charge collecting electrode but also on the passivation layer protecting the channel region of the thin film transistor, so that the charge is induced to the channel region so that the thin film transistor is turned off. Even in the state, a large leakage current is generated.

따라서, 이를 방지하기 위해서 도전전극을 박막트랜지스터 상부까지 연장하여 상기 박막트랜지스터 상부에 존재하는 전하들까지 외부회로로 빠져 나갈 수 있게 한 이른바 머쉬룸(mushroom; 미국특허 5,498,880) 구조가 제안된 바 있으며, 그 구조는 도 2a 및 도 2b에 도시된 바와 같다. Therefore, in order to prevent this, a so-called mushroom (US Patent No. 5,498, 880) structure has been proposed in which a conductive electrode extends to the upper portion of the thin film transistor so that electric charges existing in the upper portion of the thin film transistor can escape to an external circuit. The structure is as shown in Figs. 2A and 2B.

도 2a 및 도 2b에서, 도면부호 20은 유리기판, 21은 게이트 라인, 22는 게이트절연막, 23은 액티브층, 24는 데이터 라인, 24a는 소오스전극, 24b는 드레인 전극, 25는 공통 라인(common line), 26은 제1보호막, 27은 제1투명전극, 28은 제2보호막, 29는 전하채집전극에 해당하는 제2투명전극, 그리고, V1 및 V2는 각각 제1 및 제2비아홀을 나타낸다. 2A and 2B, reference numeral 20 denotes a glass substrate, 21 gate line, 22 gate insulating film, 23 active layer, 24 data line, 24a source electrode, 24b drain electrode, and 25 common line. line), 26 is a first protective film, 27 is a first transparent electrode, 28 is a second protective film, 29 is a second transparent electrode corresponding to a charge collection electrode, and V1 and V2 represent first and second via holes, respectively. .

그러나, 이러한 머쉬룸 구조는 엑스레이에 의해 생성된 전하가 전하채집전극, 즉, 제2투명전극(29)에 모일수록 스토리지 캐패시터의 전위가 상승하게 되는 바, 박막트랜지스터(TFT)와 제2투명전극(29) 사이에서 기생 캐패시터를 형성되게 된다. 이에 따라, 상기한 기생 캐패시터에 의해 박막트랜지스터(TFT)의 채널영역에 전하가 유도되어 전하채집전극에 (+)전하가 모일 때는 누설전류가 증가하게 되고, 반대로, 전하채집전극에 (-)전하가 모일 때는 온 전류가 저하되게 된다. However, in the mushroom structure, as the charge generated by the X-rays is collected at the charge collecting electrode, that is, the second transparent electrode 29, the potential of the storage capacitor is increased, and thus, the thin film transistor TFT and the second transparent electrode ( Between the parasitic capacitors. Accordingly, when the charge is induced in the channel region of the thin film transistor TFT by the parasitic capacitor, the leakage current increases when the positive charge is collected at the charge collecting electrode. On the contrary, the negative charge is charged to the charge collecting electrode. Gathers, the on-current decreases.

실제로 엑스레이 구동시 전하채집전극 전하에 의해 박막트랜지스터(TFT) 상부에 걸리는 전압은 대략 ±10V 수준이며, 도 3은 이에 의한 TFT 특성의 영향을 실측한 데이터를 그래프로 나타낸 것이다.In fact, the voltage applied to the upper portion of the thin film transistor (TFT) by the charge collecting electrode charge during X-ray driving is approximately ± 10V, and FIG. 3 is a graph showing data measuring the influence of TFT characteristics.

따라서, 이와 같은 기생 캐패시터에 의한 결함 발생을 방지하기 위하여, 즉, 기생 캐패시터 용량을 감소시키기 위하여, 보호막으로서 유전율이 작은 유기절연막 물질(BCB, 아크릴, 폴리이미드)을 2㎛ 이상 형성시키는 구조가 대한민국 특허출원 제10-1999-0011516호로 제안되었다. Therefore, in order to prevent defects caused by such parasitic capacitors, that is, to reduce parasitic capacitor capacity, a structure in which an organic dielectric film material (BCB, acrylic, polyimide) having a low dielectric constant is formed as a protective film of 2 μm or more is proposed in Korea. It was proposed as a patent application 10-1999-0011516.

그러나, 도시하고 설명하지는 않았지만, 이 구조에서는 유기절연막을 형성하기 위한 공정이 추가되어야 하는 바, 그에 따른 생산설비 투자의 문제점이 있고, 아울러, 높은 단차로 인해 불량율이 증가하는 문제점이 있다. However, although not shown and described, in this structure, a process for forming an organic insulating film needs to be added, and thus there is a problem of investment in production equipment, and a problem of increasing a defective rate due to a high step.

또한, 상기한 문제를 해결하기 위한 다른 방법으로서, 그라운드 배선, 즉, 공통 라인과 연결되어 있는 제1투명전극을 박막트랜지스터 상부에 배치시켜 상기 박막트랜지스터 상부가 항상 그라운드 상태가 유지될 수 있도록 한 그라운드 쉴딩 (ground shilding) 구조가 대한민국 특허출원 제10-2001-0042124호로 제안된 바 있으며, 그 구조는 도 4a 및 도 4b에 도시된 바와 같다. In addition, as another method for solving the above problem, a ground line, that is, a first transparent electrode connected to a common line is disposed on the upper portion of the thin film transistor so that the ground state of the thin film transistor is always maintained in the ground state. A ground shilding structure has been proposed in Korean Patent Application No. 10-2001-0042124, the structure of which is as shown in FIGS. 4A and 4B.

도 4a 및 도 4b에서, 도 2a 및 도 2b와 동일한 부분은 동일한 도면부호로 나타내며, 도면부호 31은 에치스톱퍼를 나타낸다. In Figs. 4A and 4B, the same parts as Figs. 2A and 2B are denoted by the same reference numerals, and 31 denotes an etch stopper.

그러나, 이와 같은 구조에 따르면, 기생 캐패시터에 의한 결함 발생은 억제시킬 수 있지만, 박막트랜지스터(TFT) 상부에 신호가 인가될 경우 상기 박막트랜지스터(TFT) 특성이 오른쪽으로 이동하여, 도 5와 같이, 온 전류(On current : Ion)가 감소하는 현상이 나타난다. 실제 데이터에 의하면, 박막트랜지스터 상부에 공통신호 인가 전후에 대략 33% 정도의 온 전류 감소가 발생한다.However, according to such a structure, defects caused by parasitic capacitors can be suppressed. However, when a signal is applied to the TFT, the TFT characteristics move to the right, as shown in FIG. 5. On current (Ion) decreases. According to the actual data, on-current reduction of about 33% occurs before and after the common signal is applied to the thin film transistor.

(Vg=20V, Vd=10V, W/L=13/11 박막트랜지스터의 경우, Ion: 1.3㎶ ⇒ 0.87㎶)(Ion: 1.3V ⇒ 0.87㎶ for Vg = 20V, Vd = 10V, W / L = 13/11 thin film transistor)

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 박막트랜지스터 상부에 모이는 전하를 효과적으로 제거하여 기생 캐패시터에 의한 결함 발생이 억제되도록 함은 물론 박막트랜지스터의 특성 변화가 방지되도록 한 디지털 엑스레이 디텍터를 제공함에 그 목적이 있다. Accordingly, the present invention has been made to solve the above problems, the digital x-ray to effectively remove the charges collected on the thin film transistor to prevent defects caused by parasitic capacitors, as well as to prevent changes in the characteristics of the thin film transistor. The purpose is to provide a detector.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 투명성 절연 기판 상에 형성된 박막트랜지스터 및 공통 라인; 상기 박막트랜지스터 및 공통 라인을 덮도록 기판 전면 상에 도포된 제1보호막; 상기 제1보호막 상에 박막트랜지스터 및 공통 라인과 콘택되게 형성된 제1투명전극; 상기 제1투명전극을 덮도록 형성된 제2보호막; 상기 제2보호막 상에 박막트랜지스터와 콘택된 제1투명전극 부분과 콘택되게 형성된 제2투명전극; 상기 제2보호막 상에 상기 제2투명전극과 동일 재질로 박막트랜지스터 상부에 배치되는 돌출부를 포함하여 상기 박막트랜지스터의 게이트 라인 및 데이터 라인 중에서 적어도 어느 하나와 평행 배치되게 형성된 내부 가드 라인; 및 상기 제2보호막 상에 상기 제2투명전극과 동일 재질로 화소영역 외측을 둘러싸는 형태이면서 내부 가드 라인의 일단 및 타단 모두와 연결되게 형성된 외부 가드 라인을 포함하는 디지털 엑스레이 디텍터를 제공한다. In order to achieve the above object, the present invention, a thin film transistor and a common line formed on a transparent insulating substrate; A first passivation layer coated on an entire surface of the substrate to cover the thin film transistor and the common line; A first transparent electrode formed on the first passivation layer to be in contact with the thin film transistor and the common line; A second passivation layer formed to cover the first transparent electrode; A second transparent electrode formed on the second passivation layer to be in contact with the first transparent electrode portion in contact with the thin film transistor; An inner guard line formed on the second passivation layer in parallel with at least one of a gate line and a data line of the thin film transistor including a protrusion disposed on the thin film transistor with the same material as the second transparent electrode; And an outer guard line formed on the second passivation layer to surround the outside of the pixel region with the same material as the second transparent electrode and connected to both one end and the other end of the inner guard line.

또한, 본 발명은, 투명성 절연 기판 상에 형성된 박막트랜지스터 및 공통 라인; 상기 박막트랜지스터 및 공통 라인을 덮도록 기판 전면 상에 도포된 제1보호막; 상기 제1보호막 상에 박막트랜지스터 및 공통 라인과 콘택되게 형성된 제1투명 전극; 상기 제1투명전극을 덮도록 형성된 제2보호막; 상기 제2보호막 상에 박막트랜지스터와 콘택된 제1투명전극 부분과 콘택되게 형성된 제2투명전극; 상기 제1보호막 및 제2보호막 상에 각각 제1 및 제2투명전극과 동일 재질이면서 상호 콘택되어 박막트랜지스터 상부에 배치되는 돌출부를 포함하여 상기 박막트랜지스터의 게이트 라인 및 데이터 라인 중에서 적어도 어느 하나와 평행 배치되게 형성된 이중 구조의 내부 가드 라인; 및 상기 제2보호막 상에 상기 제2투명전극과 동일 재질로 화소영역 외측을 둘러싸는 형태이면서 내부 가드 라인의 일단 및 타단 모두와 연결되게 형성된 외부 가드 라인을 포함하는 디지털 엑스레이 디텍터를 제공한다. In addition, the present invention, a thin film transistor and a common line formed on the transparent insulating substrate; A first passivation layer coated on an entire surface of the substrate to cover the thin film transistor and the common line; A first transparent electrode formed on the first passivation layer in contact with the thin film transistor and the common line; A second passivation layer formed to cover the first transparent electrode; A second transparent electrode formed on the second passivation layer to be in contact with the first transparent electrode portion in contact with the thin film transistor; Parallel to at least one of the gate line and the data line of the thin film transistor, including protrusions on the first protective layer and the second protective layer, the protrusions being made of the same material and being in contact with each other and disposed on the thin film transistor, respectively. An internal guard line of a dual structure formed to be disposed; And an outer guard line formed on the second passivation layer to surround the outside of the pixel region with the same material as the second transparent electrode and connected to both one end and the other end of the inner guard line.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하세 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 6a는 본 발명에 따른 디지털 엑스레이 디텍터의 평면도이고, 도 6b는 도 6a의 A-A'선에 따라 절단하여 도시한 단면도이다. 여기서, 도 2a 및 도 2b와 동일한 부분은 동일한 도면부호로 나타낸다. FIG. 6A is a plan view of a digital X-ray detector according to the present invention, and FIG. 6B is a cross-sectional view taken along the line AA ′ of FIG. 6A. 2A and 2B are denoted by the same reference numerals.

도시된 바와 같이, 본 발명에 따른 디지털 엑스레이 디텍터는 박막트랜지스터 (TFT) 상부에 전하제거용 패턴, 즉, 내부 가드 라인(60)이 추가 형성되고, 이러한 내부 가드 라인(60)이 형성됨에 따라 전하채집전극에 해당하는 제2투명전극(29)은 박막트랜지스터(TFT) 상부에는 배치되지 않는 것을 그 특징으로 하며, 이때, 이러한 내부 가드 라인(60)은 전하채집전극에 해당하는 제2투명전극의 형성시 함께 형성된다. As shown, the digital X-ray detector according to the present invention has a charge removing pattern, that is, an inner guard line 60 is further formed on the TFT, and as the inner guard line 60 is formed, The second transparent electrode 29 corresponding to the collecting electrode is not disposed on the thin film transistor TFT, wherein the inner guard line 60 is formed of the second transparent electrode corresponding to the charge collecting electrode. When formed together.

여기서, 상기 내부 가드 라인(60)은 박막트랜지스터(TFT) 상부에 배치되는 돌출부를 포함하여 게이트 라인(21)과 평행하도록 형성된다. 또한, 상기 내부 가드 라인(60)은, 도 7에 도시된 바와 같이, 전하 제거를 위해 표시영역 외측을 둘러싸도록 형성되는 외부 가드 라인(62)에 그 일단 및 타단이 각각 연결된다. 아울러, 외부 가드 라인(62)은 게이트 패드(64)와 가드 라인 신호 추출선(63)에 의해 연결된다. Here, the inner guard line 60 is formed to be parallel to the gate line 21 including a protrusion disposed on the thin film transistor TFT. In addition, as shown in FIG. 7, one end and the other end of the inner guard line 60 are connected to an outer guard line 62 formed to surround the outside of the display area for charge removal. In addition, the external guard line 62 is connected by the gate pad 64 and the guard line signal extraction line 63.

이와 같은 본 발명의 디지털 엑스레이 디텍터에 따르면, 내부 가드 라인(60) 상에 쌓인 전하는 박막트랜지스터(TFT)의 동작전에 외부 가드 라인(62) 상에 모인 전하 추출시 함께 제거되며, 이에 따라, 스토리지 캐패시터에 저장되어 있는 전하를 읽어내기 위한 박막트랜지스터(TFT)의 동작시에는 상기 박막트랜지스터 특성에 악영향을 주는 요소가 제거된다.According to the digital x-ray detector of the present invention, the charge accumulated on the inner guard line 60 is removed together with the charge extraction on the outer guard line 62 before the thin film transistor (TFT) operation, and thus, the storage capacitor During operation of the thin film transistor (TFT) for reading out the charge stored in the element, which adversely affects the thin film transistor characteristic is removed.

자세하게, 본 발명에 따른 디지털 엑스레이 디텍터의 동작은 다음과 같다. In detail, the operation of the digital x-ray detector according to the present invention is as follows.

예컨데, 인체를 통과한 엑스레이가 조사되면, 광도전막 내에 전자-정공 쌍이 형성되고, 이렇게 형성된 전하는 고전압에 의해 전하채집전극에 모이게 된다. For example, when X-rays are irradiated through the human body, electron-hole pairs are formed in the photoconductive film, and the charges thus collected are collected at the charge collecting electrode by the high voltage.

이 상태에서, 먼저, 스토리지 캐패시터에 저장된 전하를 읽기 전에 박막트랜지스터 상부 및 게이트 라인과 평행하게 형성된 내부 가드 라인과 화소영역 외측의 외부 가드 라인에 쌓인 전하를 추출한다. 그런다음, 게이트 라인에 신호를 인가하여 박막트랜지스터를 턴-온시킨 후, 데이터 라인에 신호를 인가하여 스토리지 캐패시터에 저장된 전하를 읽어낸다. In this state, first, before the charges stored in the storage capacitor are read out, the charges accumulated in the inner guard line formed in parallel with the thin film transistor and the gate line and the outer guard line outside the pixel region are extracted. Then, the thin film transistor is turned on by applying a signal to the gate line, and then a signal is applied to the data line to read the charge stored in the storage capacitor.

따라서, 본 발명의 디지털 엑스레이 디텍터는 박막트랜지스터 동작시 그 상 부에 쌓였던 전하가 이미 외부로 빠져나간 상태이므로, 상기 박막트랜지스터의 백 채널에 영향을 미치지 못하게 되며, 그래서, 누설 전류의 증가 및 온 전류의 저하없이 엑스레이에 의해 발생한 전하를 효율적으로 읽어낼 수 있게 된다. Accordingly, the digital x-ray detector of the present invention does not affect the back channel of the thin film transistor because the charge accumulated in the upper portion of the thin film transistor is already out. The charge generated by the X-rays can be read efficiently without deterioration.

상기한 본 발명에 일실시예에 따른 디지털 엑스레이 디텍터의 제조방법은 다음과 같다. Method of manufacturing a digital x-ray detector according to an embodiment of the present invention described above is as follows.

먼저, 투명성 절연기판인 유리기판(20) 상에 전기 전도성이 좋은 금속, 예컨데, 알루미늄이나 알루미늄 합금 등으로 게이트 전극을 포함한 게이트 라인(21)을 형성한 후, 상기 게이트 라인(21)을 덮도록 포함한 기판(20) 전면 상에 SiNx 또는 SiON 등으로 이루어진 게이트절연막(22)을 증착한다. 그런다음, 게이트절연막(22) 상에 비도핑된 비정질실리콘막과 도핑된 비정질실리콘막을 차례로 증착한 후, 이를 식각하여 액티브층(23)을 형성한다. First, a gate line 21 including a gate electrode is formed on a glass substrate 20 that is a transparent insulating substrate, for example, a metal having good electrical conductivity, such as aluminum or an aluminum alloy, and then covers the gate line 21. A gate insulating film 22 made of SiNx, SiON, or the like is deposited on the entire surface of the substrate 20 including the substrate 20. Then, an undoped amorphous silicon film and a doped amorphous silicon film are sequentially deposited on the gate insulating film 22, and then etched to form an active layer 23.

다음으로, 기판 전면 상에 전기 전도성이 우수한 금속막을 증착한 후, 이를 식각하여 소오스/드레인 전극(24a, 24b)을 포함한 데이터 라인(24)을 형성함과 동시에 화소영역에 공통 라인(25)을 형성한다. 이때, 상기 소오스/드레인 전극(24a, 24b) 형성시에는 상기 소오스 전극(24a)과 드레인 전극(24b) 사이의 도핑된 비정질실리콘막과 비도핑된 비정질실리콘막의 소정 두께만큼이 함께 식각되어 채널이 형성됨과 동시에 박막트랜지스터(TFT)가 구성된다. Next, a metal film having excellent electrical conductivity is deposited on the entire surface of the substrate, and then etched to form a data line 24 including the source / drain electrodes 24a and 24b, and at the same time, the common line 25 is formed in the pixel region. Form. In this case, when the source / drain electrodes 24a and 24b are formed, the channel is etched by a predetermined thickness between the doped amorphous silicon film and the undoped amorphous silicon film between the source electrode 24a and the drain electrode 24b. At the same time, a thin film transistor (TFT) is formed.

그 다음, 박막트랜지스터(TFT)를 포함한 기판 전면 상에 제1보호막(26)을 도포한 후, 상기 제1보호막(26)을 식각하여 각각 공통 라인(25) 및 소오스 전극(24a)을 노출시키는 제1비아홀들(V1)을 형성한다. 그런다음, 상기 제1보호막(26) 상에 투명 금속막, 예컨데, ITO 또는 IZO 금속막을 증착한 후, 이를 식각하여 상기 제1비아홀(V1)을 통해 상기 소오스 전극(24a) 및 공통 라인(25)과 콘택되는 제1투명전극(27)을 형성한다. Next, after applying the first passivation layer 26 on the entire surface of the substrate including the thin film transistor TFT, the first passivation layer 26 is etched to expose the common line 25 and the source electrode 24a, respectively. First via holes V1 are formed. Thereafter, a transparent metal film, for example, an ITO or IZO metal film, is deposited on the first passivation layer 26, and then etched to form the source electrode 24a and the common line 25 through the first via hole V1. ) Is formed to contact the first transparent electrode 27.

다음으로, 제1투명전극(27)을 덮도록 제1보호막(26) 상에 제2보호막(28)을 도포한 후, 상기 제2보호막(28)을 식각하여 소오스 전극(24a)과 콘택된 제1투명전극 부분을 노출시키는 제2비아홀(V2)을 형성한다. 그런다음, 상기 제2비아홀(V2) 표면 및 제2보호막(28) 상에 ITO 금속막을 증착한 후, 이를 식각하여 상기 소오스 전극(24a)과 콘택된 제1투명전극 부분과 콘택되는 전하채집전극에 해당하는 제2투명전극(29)을 형성함과 동시에 박막트랜지스터(TFT) 상부에 배치되는 돌출부를 포함하여 게이트 라인(21)과 평행하게 배치되는 내부 가드 라인(60) 및 상기 내부 가드 라인(60)의 일단 및 타단과 각각 연결되면서 화소영역 외측을 둘러싸는 형태의 외측 가드 라인(62)을 형성한다. Next, after applying the second protective film 28 on the first protective film 26 to cover the first transparent electrode 27, the second protective film 28 is etched to contact the source electrode 24a. A second via hole V2 exposing the first transparent electrode part is formed. Thereafter, an ITO metal film is deposited on the second via hole V2 and the second passivation layer 28, and then etched to form a charge collection electrode contacting the first transparent electrode portion in contact with the source electrode 24a. The inner guard line 60 and the inner guard line disposed parallel to the gate line 21, including the second transparent electrode 29 corresponding to each other and a protrusion disposed on the TFT, The outer guard line 62 is formed to surround the outside of the pixel area while being connected to one end and the other end of the 60.

여기서, 상기 내부 가드 라인(60)은 단순히 박막트랜지스터(TFT) 상부에 배치되고 게이트 라인(21)과 평행하게 배치되도록 형성하였지만, 본 발명의 다른 실시예로서, 도 8에 도시된 바와 같이, 제1투명전극(27)과 제2투명전극(29)을 연결하여 이중 가드 구조로도 형성할 수 있다. Here, the inner guard line 60 is simply formed above the thin film transistor (TFT) and formed to be parallel to the gate line 21. As another embodiment of the present invention, as shown in FIG. The first transparent electrode 27 and the second transparent electrode 29 may be connected to each other to form a double guard structure.

또한, 상기 내부 가드 라인(60)은 게이트 라인(21)과 평행하도록 형성하였지만, 본 발명의 또 다른 실시예로서 데이터 라인(24)과 평행하도록 형성하는 것도 가능하고, 아울러, 게이트 라인(21) 및 데이터 라인(24) 모두와 평행한 형태의 패턴으로 형성하는 것도 가능하다. In addition, although the internal guard line 60 is formed to be parallel to the gate line 21, as another embodiment of the present invention, the internal guard line 60 may be formed to be parallel to the data line 24, and the gate line 21 may also be formed. And a pattern in the form parallel to all of the data lines 24.

게다가, 상기 내부 가드 라인(60)은 라인 캐패시턴스 증가를 고려하여 게이트 라인(21) 또는 데이터 라인(24)과의 오버랩 정도를 최소화하며, 아울러, 격자 또는 여러 라인들로 형성할 수 있다. In addition, the inner guard line 60 minimizes the overlapping degree with the gate line 21 or the data line 24 in consideration of an increase in line capacitance, and may be formed of a lattice or several lines.

따라서, 상기에서는 본 발명의 바람직한 실시형태를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수가 있고, 상기 실시예들을 적절히 변형하여 동일하게 응용할 수가 있음은 명확하며, 그러므로, 상기 기재 내용은 하기의 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것은 아니다.Therefore, although the preferred embodiment of the present invention has been described above, it is clear that the present invention can use various changes, modifications, and equivalents, and that the above embodiments can be appropriately modified and applied in the same manner. Does not limit the scope of the invention as defined by the limitations of the following claims.

이상에서와 같이, 본 발명은 전하채집전극에 해당하는 제2투명전극의 형성시 박막트랜지스터 상부에 전하 제거용 패턴, 즉, 가드 라인을 추가 형성해주고, 이러한 가드 라인을 이용해서 박막트랜지스터의 동작 전에 상기 박막트랜지스터 상부에 쌓인 전하가 추출되도록 함으로써, 스토리지 캐패시터에 저장되어 있는 데이터를 읽어낼 때 발생하는 박막트랜지스터와 전하채집전극 사이에서의 기생 캐패시터에 의한 박막트랜지스터의 특성 변화도 방지할 수 있고, 그래서, 누설 전류의 증가 및 온 전류의 저하없이 엑스레이에 의해 발생한 전하를 효율적으로 읽어낼 수 있는 디지털 엑스레이 디텍터를 제공할 수 있다. As described above, the present invention further forms a charge removing pattern, that is, a guard line on the thin film transistor when the second transparent electrode corresponding to the charge collecting electrode is formed, and before the operation of the thin film transistor using the guard line. By allowing the charge accumulated on the thin film transistor to be extracted, the characteristics of the thin film transistor due to the parasitic capacitor between the thin film transistor and the charge collecting electrode, which are generated when reading data stored in the storage capacitor, can be prevented. In addition, the present invention can provide a digital x-ray detector that can efficiently read out the charge generated by the x-ray without increasing the leakage current and decreasing the on-current.

Claims (2)

투명성 절연 기판 상에 형성된 박막트랜지스터 및 공통 라인; A thin film transistor and a common line formed on the transparent insulating substrate; 상기 박막트랜지스터 및 공통 라인을 덮도록 기판 전면 상에 도포된 제1보호막; A first passivation layer coated on an entire surface of the substrate to cover the thin film transistor and the common line; 상기 제1보호막 상에 박막트랜지스터 및 공통 라인과 콘택되게 형성된 제1투명전극; A first transparent electrode formed on the first passivation layer to be in contact with the thin film transistor and the common line; 상기 제1투명전극을 덮도록 형성된 제2보호막; A second passivation layer formed to cover the first transparent electrode; 상기 제2보호막 상에 박막트랜지스터와 콘택된 제1투명전극 부분과 콘택되게 형성된 제2투명전극; A second transparent electrode formed on the second passivation layer to be in contact with the first transparent electrode portion in contact with the thin film transistor; 상기 제2보호막 상에 상기 제2투명전극과 동일 재질로 박막트랜지스터 상부에 배치되는 돌출부를 포함하여 상기 박막트랜지스터의 게이트 라인 및 데이터 라인 중에서 적어도 어느 하나와 평행 배치되게 형성된 내부 가드 라인; 및 An inner guard line formed on the second passivation layer in parallel with at least one of a gate line and a data line of the thin film transistor including a protrusion disposed on the thin film transistor with the same material as the second transparent electrode; And 상기 제2보호막 상에 상기 제2투명전극과 동일 재질로 화소영역 외측을 둘러싸는 형태이면서 내부 가드 라인의 일단 및 타단 모두와 연결되게 형성된 외부 가드 라인을 포함하는 것을 특징으로 하는 디지털 엑스레이 디텍터.And an outer guard line formed on the second passivation layer to surround the outside of the pixel region with the same material as the second transparent electrode and connected to both one end and the other end of the inner guard line. 투명성 절연 기판 상에 형성된 박막트랜지스터 및 공통 라인; A thin film transistor and a common line formed on the transparent insulating substrate; 상기 박막트랜지스터 및 공통 라인을 덮도록 기판 전면 상에 도포된 제1보호막; A first passivation layer coated on an entire surface of the substrate to cover the thin film transistor and the common line; 상기 제1보호막 상에 박막트랜지스터 및 공통 라인과 콘택되게 형성된 제1투명전극; A first transparent electrode formed on the first passivation layer to be in contact with the thin film transistor and the common line; 상기 제1투명전극을 덮도록 형성된 제2보호막; A second passivation layer formed to cover the first transparent electrode; 상기 제2보호막 상에 박막트랜지스터와 콘택된 제1투명전극 부분과 콘택되게 형성된 제2투명전극; A second transparent electrode formed on the second passivation layer to be in contact with the first transparent electrode portion in contact with the thin film transistor; 상기 제1보호막 및 제2보호막 상에 각각 제1 및 제2투명전극과 동일 재질이면서 상호 콘택되어 박막트랜지스터 상부에 배치되는 돌출부를 포함하여 상기 박막트랜지스터의 게이트 라인 및 데이터 라인 중에서 적어도 어느 하나와 평행 배치되게 형성된 이중 구조의 내부 가드 라인; 및 Parallel to at least one of the gate line and the data line of the thin film transistor, including protrusions on the first protective layer and the second protective layer, the protrusions being made of the same material and being in contact with each other and disposed on the thin film transistor, respectively. An internal guard line of a dual structure formed to be disposed; And 상기 제2보호막 상에 상기 제2투명전극과 동일 재질로 화소영역 외측을 둘러싸는 형태이면서 내부 가드 라인의 일단 및 타단 모두와 연결되게 형성된 외부 가드 라인을 포함하는 것을 특징으로 하는 디지털 엑스레이 디텍터.And an outer guard line formed on the second passivation layer to surround the outside of the pixel region with the same material as the second transparent electrode and connected to both one end and the other end of the inner guard line.
KR1020030056472A 2003-08-14 2003-08-14 Digital X-ray detector KR100577794B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030056472A KR100577794B1 (en) 2003-08-14 2003-08-14 Digital X-ray detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030056472A KR100577794B1 (en) 2003-08-14 2003-08-14 Digital X-ray detector

Publications (2)

Publication Number Publication Date
KR20050017524A KR20050017524A (en) 2005-02-22
KR100577794B1 true KR100577794B1 (en) 2006-05-11

Family

ID=37227213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030056472A KR100577794B1 (en) 2003-08-14 2003-08-14 Digital X-ray detector

Country Status (1)

Country Link
KR (1) KR100577794B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701087B1 (en) * 2004-02-27 2007-03-29 비오이 하이디스 테크놀로지 주식회사 X-ray detector

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019853A (en) * 1998-09-16 2000-04-15 Lg Philips Lcd Co Ltd Device for sensing x-ray video and manufacturing method thereof
KR20030040837A (en) * 2001-11-16 2003-05-23 비오이 하이디스 테크놀로지 주식회사 Appratus for x-ray detector and method for manufacturing the same
KR20030053566A (en) * 2001-12-22 2003-07-02 비오이 하이디스 테크놀로지 주식회사 a method for manufacturing of TFT array panel of digital X-ray detector device
KR20030058538A (en) * 2001-12-31 2003-07-07 비오이 하이디스 테크놀로지 주식회사 method for fabricating digital X-ray detector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019853A (en) * 1998-09-16 2000-04-15 Lg Philips Lcd Co Ltd Device for sensing x-ray video and manufacturing method thereof
KR20030040837A (en) * 2001-11-16 2003-05-23 비오이 하이디스 테크놀로지 주식회사 Appratus for x-ray detector and method for manufacturing the same
KR20030053566A (en) * 2001-12-22 2003-07-02 비오이 하이디스 테크놀로지 주식회사 a method for manufacturing of TFT array panel of digital X-ray detector device
KR20030058538A (en) * 2001-12-31 2003-07-07 비오이 하이디스 테크놀로지 주식회사 method for fabricating digital X-ray detector

Also Published As

Publication number Publication date
KR20050017524A (en) 2005-02-22

Similar Documents

Publication Publication Date Title
KR100630880B1 (en) X-ray image sensor and a method for fabricating the same
KR100732877B1 (en) X-ray detecter and manufacturing method of the same
KR100577410B1 (en) X-ray image sensor and a method for fabricating the same
US8816294B2 (en) Photo diode for detecting X-ray and manufacturing method thereof
KR100310179B1 (en) X-ray image sensor and a method for fabricating the same
KR100443902B1 (en) X-ray image decector and a method for fabricating the same
KR100463337B1 (en) X-ray image sensor and mothed for fabricating the same
US7829861B2 (en) Digital x-ray detector and fabrication method thereof
KR100577794B1 (en) Digital X-ray detector
KR100524081B1 (en) X-ray image sensor
KR20050018516A (en) Digital X-ray detector
KR100852516B1 (en) Method for manufacturing x-ray detector
KR100891567B1 (en) Digital X-ray detector and fabricating method thereof
KR100683526B1 (en) Method Of Fabricating Detecting X-ray Device
KR100886973B1 (en) Digital x-ray detector and method for fabricating it
KR100824084B1 (en) Method for manufacturing x-ray detector
KR100463594B1 (en) A X-ray detector and a method for fabricating thereof
KR100476054B1 (en) Appratus for x-ray detector
KR100867473B1 (en) method for fabricating digital X-ray detector
KR100886974B1 (en) X-ray detector
KR100488951B1 (en) method for fabricating digital X-ray detector
KR100730064B1 (en) Fabricating Method of Thin Film Transistor Substrate For Detecting X-ray
KR100520382B1 (en) Appratus for x-ray detector and method for manufacturing the same
KR100701087B1 (en) X-ray detector
KR100698238B1 (en) Detecting X-ray Device And Method of Fabricating The Same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 14