KR100701087B1

KR100701087B1 - X-ray detector

Info

Publication number: KR100701087B1
Application number: KR1020040013301A
Authority: KR
Inventors: 임병천
Original assignee: 비오이 하이디스 테크놀로지 주식회사
Priority date: 2004-02-27
Filing date: 2004-02-27
Publication date: 2007-03-29
Also published as: KR20050087475A

Abstract

본 발명은 데이터 라인의 캐패시턴스를 감소시키며 광 변환부 내 잔류 전하에 의한 백 게이트 효과를 감소시킬 수 있는 엑스-레이 검출기를 개시한다. 개시된 본 발명의 엑스-레이 검출기는, 기판; 상기 기판 상에 형성되며, 게이트 전극, 게이트 절연막, 활성층, 에치스토퍼층, 오믹 접촉층, 소오스 전극 및 데이터 라인으로부터 연장된 드레인 전극을 포함하는 박막 트랜지스터; 상기 게이트 절연막 상에 형성된 공통 전극; 상기 박막 트랜지스터 및 공통 전극을 덮도록 형성된 제1 보호막; 상기 박막 트랜지스터 상부를 덮으면서 드레인 전극과 연결되도록 형성된 제1 부분 및 상기 공통 전극 상부를 덮으면서 공통 전극과 연결되도록 형성된 제2 부분을 포함하는 제1 화소 전극; 상기 제1 화소 전극과 박막 트랜지스터 상부를 덮도록 형성된 제2 보호막; 및 상기 제2 보호막 상에 소오스 전극과 연결되도록 형성된 제2 화소 전극;을 포함하는 것을 특징으로 한다.The present invention discloses an x-ray detector capable of reducing the capacitance of the data line and reducing the back gate effect due to residual charge in the photoconversion. The disclosed X-ray detector includes a substrate; A thin film transistor formed on the substrate and including a gate electrode, a gate insulating film, an active layer, an etch stopper layer, an ohmic contact layer, a source electrode, and a drain electrode extending from the data line; A common electrode formed on the gate insulating layer; A first passivation layer formed to cover the thin film transistor and the common electrode; A first pixel electrode including a first portion covering the upper portion of the thin film transistor and connected to the drain electrode and a second portion covering the upper portion of the thin film transistor and connected to the common electrode; A second passivation layer formed to cover the first pixel electrode and the thin film transistor; And a second pixel electrode formed to be connected to the source electrode on the second passivation layer.

엑스-레이, 검출기X-ray detector

Description

X-ray detector {X-RAY DETECTOR}

도 1은 본 발명의 제1 실시예에 따른 엑스-레이 검출기의 구성을 나타낸 평면도.1 is a plan view showing the configuration of an X-ray detector according to a first embodiment of the present invention.

도 2는 도 1에 도시된 엑스-레이 검출기의 단면도.2 is a cross-sectional view of the x-ray detector shown in FIG.

도 3은 본 발명의 제2 실시예에 따른 엑스-레이 검출기의 구성을 나타낸 평면도.3 is a plan view illustrating a configuration of an X-ray detector according to a second exemplary embodiment of the present invention.

도 4는 도 3에 도시된 엑스-레이 검출기의 단면도.4 is a cross-sectional view of the x-ray detector shown in FIG.

도 5는 본 발명의 제3 실시예에 따른 엑스-레이 검출기의 구성을 나타낸 평면도.5 is a plan view illustrating a configuration of an X-ray detector according to a third exemplary embodiment of the present invention.

도 6은 도 5에 도시된 엑스-레이 검출기의 단면도.6 is a cross-sectional view of the x-ray detector shown in FIG.

도 7은 본 발명의 제4 실시예에 따른 엑스-레이 검출기의 구성을 나타낸 평면도.7 is a plan view showing the configuration of an X-ray detector according to a fourth embodiment of the present invention.

도 8은 도 7에 도시된 엑스-레이 검출기의 단면도.8 is a cross-sectional view of the x-ray detector shown in FIG.

도 9는 본 발명의 제5 실시예에 따른 엑스-레이 검출기의 구성을 나타낸 평면도.9 is a plan view showing the configuration of an X-ray detector according to a fifth embodiment of the present invention.

도 10은 도 9에 도시된 엑스-레이 검출기의 단면도.10 is a cross-sectional view of the x-ray detector shown in FIG.

도 11은 본 발명의 제6 실시예에 따른 엑스-레이 검출기의 구성을 나타낸 평면도.11 is a plan view showing the configuration of an X-ray detector according to a sixth embodiment of the present invention.

도 12는 도 11에 도시된 엑스-레이 검출기의 단면도.12 is a cross-sectional view of the x-ray detector shown in FIG.

*도면의 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *

102, 302, 502, 702, 902, 1102 : 기판 102, 302, 502, 702, 902, 1102: substrate

104, 304, 504, 704, 904, 1104 : 박막트랜지스터104, 304, 504, 704, 904, 1104: thin film transistor

106, 306, 506, 706, 906, 1106 : 공통 전극 106, 306, 506, 706, 906, 1106: common electrode

108, 308, 508, 708, 908, 1108 : 제1 보호막 108, 308, 508, 708, 908, 1108: first protective film

110, 310, 510, 710, 910, 1110 : 제1 화소 전극 110, 310, 510, 710, 910, 1110: first pixel electrode

114, 314, 514, 714, 914, 1114 : 제2 보호막114, 314, 514, 714, 914, 1114: second protective film

111, 311, 516, 716, 916, 1116 : 제2 화소 전극 111, 311, 516, 716, 916, 1116: second pixel electrode

202, 402, 602, 802, 1002, 1202 : 게이트 전극202, 402, 602, 802, 1002, 1202: gate electrode

204, 404, 604, 804, 1004, 1204 : 게이트 절연막 204, 404, 604, 804, 1004, 1204: gate insulating film

206, 406, 606, 806, 1006, 1206 : 활성층206, 406, 606, 806, 1006, 1206: active layer

208, 408, 608, 808, 1008, 1208 : 에치스토퍼층208, 408, 608, 808, 1008, 1208: etch stopper layer

210, 410, 610, 810, 1010, 1210 : 오믹 접촉층210, 410, 610, 810, 1010, 1210: ohmic contact layer

212, 412, 612, 812, 1012, 1212 : 소오스 전극212, 412, 612, 812, 1012, 1212 source electrodes

213, 413, 613, 813, 1013, 1213 : 데이터 라인
214, 414, 614, 814, 1014, 1214 : 드레인 전극213, 413, 613, 813, 1013, 1213: data line
214, 414, 614, 814, 1014, 1214: drain electrode

703, 903, 1103 : 게이트 라인703, 903, 1103: gate line

118, 318, 518, 718, 918, 1108 : 제1 콘택홀118, 318, 518, 718, 918, 1108: first contact hole

119, 319, 519, 719, 919, 1109 : 제2 콘택홀119, 319, 519, 719, 919, 1109: second contact hole

본 발명은 엑스-레이(X-RAY) 검출기에 관한 것으로, 보다 상세하게는, 박막 트랜지스터 어레이 공정을 이용한 디지털 엑스-레이 검출기에 관한 것이다.The present invention relates to an X-ray detector, and more particularly, to a digital x-ray detector using a thin film transistor array process.

현재, 의료용으로 널리 이용되고 있는 필름 인화에 의한 엑스-레이 촬영 방법은 필름 촬영후, 인화 과정을 거쳐야 하기 때문에, 일정 시간이 흐른 후에 그 결과물을 인지할 수 있다는 단점이 존재하고, 촬영 후 필름의 보관 및 보존 또한 많은 문제점을 가지고 있다.Currently, the X-ray imaging method using film printing, which is widely used for medical purposes, has to undergo a printing process after film shooting, so that the result can be recognized after a certain time. Storage and preservation also have many problems.

이러한 단점을 보완하기 위하여 최근 TFT 어레이를 사용한 디지털 엑스-레이 검출기의 제조에 관한 많은 연구가 진행되고 있다. 상기 방법은 박막 트랜지스터를 이용하여 엑스-레이 촬영 후, 바로 결과물을 확인할 수 있고, 디지털 신호로 결과물이 나오기 때문에, 보관이 용이하고 반 영구적으로 자료를 보관할 수 있다는 장점을 갖는다.In order to make up for this drawback, a lot of researches have recently been conducted on the fabrication of digital X-ray detectors using TFT arrays. The method has the advantage of being able to check the result immediately after the X-ray imaging using the thin film transistor and the result of the digital signal, which is easy to store and semi-permanently store the data.

현재 보편적으로 제안되고 있는 디지털 엑스-레이 검출기의 구성 및 동작 원리는 다음과 같다. 디지털 엑스-레이 검출기는 절연 기판 위에 엑스-레이에 의하여 발생된 전하를 충전하는 캐패시터, 상기 캐패시터에 충전된 전하를 외부의 리드아웃 집적 회로로 출력하는 스위칭 소자, 엑스-레이를 상기 캐패시터에 충전시킬 수 있는 전하로 변환하는 광 변환부(Se 또는 p-i-n 포토 다이오드), 상기 광 변환부에 의해 발생된 전하를 수집하는 전하 수집 전극(charge collecting electrode; CCE라 함), 및 상기 광 변환부에 의해 발생된 전하를 상기 캐패시터로 이동시키기 위하여 전압을 인가하는 고압 직류 장치를 포함한다.The construction and operation principle of the digital X-ray detector which is currently universally proposed are as follows. The digital x-ray detector includes a capacitor that charges the charge generated by the x-ray on an insulating substrate, a switching element that outputs the charge charged by the capacitor to an external readout integrated circuit, and the x-ray to charge the capacitor. Generated by the light conversion unit (Se or pin photodiode), a charge collecting electrode (CCE) for collecting charges generated by the light conversion unit, and the light conversion unit And a high voltage direct current device for applying a voltage to transfer the charged charge to the capacitor.

디지털 엑스-레이 검출기의 동작을 간략하게 설명하면, 다음과 같다. The operation of the digital x-ray detector will be briefly described as follows.

먼저, 엑스-레이 신호가 디지털 엑스-레이 검출기에 입력되면, 엑스-레이에 의하여 광 변환부에서 전자-정공 쌍을 형성시킨다. 이렇게 형성된 전자-정공 쌍은 고압 직류 장치에 의해서 각각의 방향으로 분리가 되고, 전하는 CCE를 통하여 캐패시터에 저장된다. 이렇게 저장된 전하는 박막 트랜지스터를 구동시켜 데이터 배선의 끝단에 연결된 집적 회로부로 이동된다. 집적 회로부에서는 이렇게 전달된 전하를 영상 신호로 변환시켜 엑스-레이 촬영 결과를 표시하게 된다.First, when the X-ray signal is input to the digital X-ray detector, the X-ray forms an electron-hole pair in the light conversion unit. The electron-hole pairs thus formed are separated in each direction by the high-voltage direct current device, and the charge is stored in the capacitor through the CCE. The stored charge drives the thin film transistor and is moved to the integrated circuit portion connected to the end of the data line. In the integrated circuit unit, the transferred charge is converted into an image signal to display an X-ray photographing result.

초기 CCE를 이용하여 광 변환부에서 발생한 전하를 수집할 때, CCE가 형성되지 않는 부분의 광 변환부에서는 발생한 전하들이 CCE를 통하여 외부 집적 회로로 빠져 나가지 못하고, 광 변환부 내에 트랩되게 된다. 이렇게 트랩된 전하는 지속적인 엑스-레이 촬영에 따라 점점 증가하며, 박막 트랜지스터 배면에 쌓여 박막 트랜지스터의 오프 전류를 증가시키게 된다. 이를 방지하기 위하여, CCE를 박막 트랜지스터 상부까지 확장시켜 박막 트랜지스터 상부에 존재하는 전하 까지 외부 집적 회로로 출력할 수 있게 하는 구성이 미합중국 특허 제 5,498,880 호에 개시되어 있다.When the charge generated in the light conversion unit is collected by using the initial CCE, in the light conversion unit of the portion where the CCE is not formed, the generated charges are not escaped to the external integrated circuit through the CCE, and are trapped in the light conversion unit. The trapped charge increases gradually with continuous X-ray imaging, and is accumulated on the back side of the thin film transistor to increase the off current of the thin film transistor. To prevent this, a configuration is disclosed in US Pat. No. 5,498,880 that extends the CCE to the top of the thin film transistor to output the charge present on the top of the thin film transistor to an external integrated circuit.

그러나, 상기 특허는 지속적인 전하 트랩은 방지하나, 박막 트랜지스터 상부에 존재하는 CCE 자체로서, 박막 트랜지스터에 백 게이트 효과를 준다는 단점이 있다. 이러한 단점을 보완하기 위하여, CCE와 박막 트랜지스터 백 채널 사이에 보호막을 두껍게 증착하거나 수지를 사용하여 백 게이트 효과를 감소시키는 방법이 대 한 민국 특허 등록 번호 제 10-0310179 호에 개시되어 있다. However, the patent prevents continuous charge trapping, but has a disadvantage of providing a back gate effect to the thin film transistor as CCE itself existing on the thin film transistor. In order to compensate for this disadvantage, a method of reducing the back gate effect by thickly depositing a protective film between the CCE and the thin film transistor back channel or by using a resin is disclosed in Korean Patent Registration No. 10-0310179.

하지만 상기 방법을 이용하면 캐패시터의 충전 용량을 확보하기 위하여 하나의 투명 전극이 추가되어야 하고, 또한 캐패시터에 충전된 후, 자기 단 박막 트랜지스터를 구동하여 캐패시터에 충전된 전하를 집적 회로로 이동시킬 때, 자기 단 CCE의 전위가 변하기 때문에, 박막 트랜지스터에 미치는 백 게이트 효과가 달라 지게 되는 단점이 있다. 따라서, 일률적으로 박막 트랜지스터의 오프 전류를 제어하는 것이 어렵게 된다.However, when using the above method, one transparent electrode must be added to secure the charge capacity of the capacitor, and when the capacitor is charged, the magnetic stage thin film transistor is driven to move the charge charged in the capacitor to the integrated circuit. Since the potential of the magnetic terminal CCE is changed, there is a disadvantage that the back gate effect on the thin film transistor is changed. Therefore, it is difficult to uniformly control the off current of the thin film transistor.

따라서, 본 발명은 상기한 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 데이터 라인의 캐패시턴스를 감소시키며 광 변환부 내 잔류 전하에 의한 백 게이트 효과를 감소시킬 수 있는 엑스-레이 검출기를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned problems of the prior art, to provide an X-ray detector that can reduce the capacitance of the data line and reduce the back gate effect due to residual charge in the light conversion unit. The purpose is.

상기 목적을 달성하기 위하여, 본 발명은, 기판; 상기 기판 상에 형성되며, 게이트 전극, 게이트 절연막, 활성층, 에치스토퍼층, 오믹 접촉층, 소오스 전극 및 데이터 라인으로부터 연장된 드레인 전극을 포함하는 박막 트랜지스터; 상기 게이트 절연막 상에 형성된 공통 전극; 상기 박막 트랜지스터 및 공통 전극을 덮도록 형성된 제1 보호막; 상기 박막 트랜지스터 상부를 덮으면서 드레인 전극과 연결되도록 형성된 제1 부분 및 상기 공통 전극 상부를 덮으면서 공통 전극과 연결되도록 형성된 제2 부분을 포함하는 제1 화소 전극; 상기 제1 화소 전극과 박막 트랜지스터 상부를 덮도록 형성된 제2 보호막; 및 상기 제2 보호막 상에 소오스 전극과 연결되도록 형성된 제2 화소 전극;을 포함하는 엑스-레이 검출기를 제공한다. In order to achieve the above object, the present invention, a substrate; A thin film transistor formed on the substrate and including a gate electrode, a gate insulating film, an active layer, an etch stopper layer, an ohmic contact layer, a source electrode, and a drain electrode extending from the data line; A common electrode formed on the gate insulating layer; A first passivation layer formed to cover the thin film transistor and the common electrode; A first pixel electrode including a first portion covering the upper portion of the thin film transistor and connected to the drain electrode and a second portion covering the upper portion of the thin film transistor and connected to the common electrode; A second passivation layer formed to cover the first pixel electrode and the thin film transistor; And a second pixel electrode formed on the second passivation layer so as to be connected to the source electrode.

여기에서, 상기 제2 화소 전극은 박막 트랜지스터 상부를 덮는 것을 특징으로 한다.The second pixel electrode may cover the top of the thin film transistor.

상기 제2 화소 전극은 박막 트랜지스터 상부를 덮지 않는 것을 특징으로 한다.The second pixel electrode does not cover the upper portion of the thin film transistor.

상기 제1 화소 전극은 박막 트랜지스터의 상부를 덮는 제1 부분과 상기 공통 전극 상부를 덮는 제2 부분이 전기적으로 연결되어 있지 않은 것을 특징으로 한다.The first pixel electrode is not electrically connected to a first portion covering the upper portion of the thin film transistor and a second portion covering the upper portion of the common electrode.

또한, 본 발명은, 기판; 상기 기판 상에 형성되며, 게이트 전극, 게이트 절연막, 활성층, 에치스토퍼층, 오믹 접촉층, 소오스 전극 및 데이터 라인으로부터 연장된 드레인 전극을 포함하는 박막 트랜지스터; 상기 게이트 절연막 상에 형성된 공통 전극; 상기 박막 트랜지스터 및 공통 전극을 덮도록 형성된 제1 보호막; 상기 박막 트랜지스터 상부를 덮지 않으면서 상기 공통 전극과 연결되도록 형성된 제1 화소 전극; 상기 제1 화소 전극과 박막 트랜지스터 상부를 덮도록 형성된 제2 보호막; 및 상기 박막 트랜지스터 상부를 덮으면서 드레인 전극과 연결되도록 형성된 제1 부분과 상기 소오스 전극과 연결되도록 형성된 제2 부분을 포함하는 제2 화소 전극;을 포함하는 엑스-레이 검출기를 제공한다. In addition, the present invention, a substrate; A thin film transistor formed on the substrate and including a gate electrode, a gate insulating film, an active layer, an etch stopper layer, an ohmic contact layer, a source electrode, and a drain electrode extending from the data line; A common electrode formed on the gate insulating layer; A first passivation layer formed to cover the thin film transistor and the common electrode; A first pixel electrode formed to be connected to the common electrode without covering an upper portion of the thin film transistor; A second passivation layer formed to cover the first pixel electrode and the thin film transistor; And a second pixel electrode covering an upper portion of the thin film transistor and having a first portion formed to be connected to a drain electrode and a second portion formed to be connected to the source electrode.

여기에서, 상기 제2 화소 전극은 상기 제1 보호막 및 제2 보호막을 관통하는 콘택홀을 통하여 상기 데이터 라인과 연결되는 것을 특징으로 한다.The second pixel electrode may be connected to the data line through a contact hole passing through the first passivation layer and the second passivation layer.

상기 제2 화소 전극은 상기 박막 트랜지스터 상부에 형성된 제1 부분과 상기 소오스 전극과 연결되도록 형성된 제2 부분이 전기적으로 연결되어 있지 않은 것을 특징으로 한다. The second pixel electrode may not be electrically connected to a first portion formed above the thin film transistor and a second portion formed to be connected to the source electrode.

게다가, 본 발명은, 기판; 상기 기판 상에 형성되며, 게이트 라인으로부터 연장된 게이트 전극, 게이트 절연막, 활성층, 에치스토퍼층, 오믹 접촉층, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 상기 게이트 절연막 상에 형성된 공통 전극; 상기 박막 트랜지스터 및 공통 전극을 덮도록 형성된 제1 보호막; 상기 제1 보호막 상에 공통전극과 연결되도록 형성된 제1 화소 전극; 상기 박막 트랜지스터 및 제1 화소 전극을 덮도록 형성된 제2 보호막; 및 상기 박막 트랜지스터 상부를 덮으면서 게이트 라인과 연결되도록 형성된 제1 부분과 상기 제1 화소 전극 상부에 형성되고 소오스 전극과 연결되도록 형성된 제2 부분을 포함하는 제2 화소 전극;을 포함하는 엑스-레이 검출기를 제공한다. In addition, the present invention, a substrate; A thin film transistor formed on the substrate and including a gate electrode, a gate insulating film, an active layer, an etch stopper layer, an ohmic contact layer, a source electrode, and a drain electrode extending from the gate line; A common electrode formed on the gate insulating layer; A first passivation layer formed to cover the thin film transistor and the common electrode; A first pixel electrode formed on the first passivation layer so as to be connected to the common electrode; A second passivation layer formed to cover the thin film transistor and the first pixel electrode; And a second pixel electrode covering an upper portion of the thin film transistor and connected to a gate line, and a second portion formed on the first pixel electrode and connected to a source electrode. Provide a detector.

여기에서, 상기 제2 화소 전극은 상기 제1 보호막과 제2 보호막 및 게이트 절연막을 관통하는 콘택홀을 통해 상기 게이트 라인과 연결된 것을 특징으로 한다. The second pixel electrode may be connected to the gate line through a contact hole passing through the first passivation layer, the second passivation layer, and the gate insulating layer.

아울러, 본 발명은, 기판; 상기 기판 상에 형성되며, 게이트 라인으로부터 연장된 게이트 전극, 게이트 절연막, 활성층, 에치스토퍼층, 오믹 접촉층, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 상기 게이트 절연막 상에 형성된 공통 전극; 상기 박막 트랜지스터 및 공통 전극을 덮도록 형성된 제1 보호막; 상기 박막 트랜지스터 상부를 덮으면서 게이트 라인과 연결되도록 형성된 제1 부분과 상기 공통 전극 상부를 덮으면서 공통 전극과 연결되도록 형성된 제2 부분을 포함하는 제1 화소 전극; 상기 제1 화소 전극을 덮도록 형성된 제2 보호막; 및 상기 제2 보호막 상에 형성되며, 상기 박막 트랜지스터의 소오스 전극과 연결되도록 형성된 제2 화소 전극;을 포함하는 엑스-레이 검출기를 제공한다. In addition, the present invention, the substrate; A thin film transistor formed on the substrate and including a gate electrode, a gate insulating film, an active layer, an etch stopper layer, an ohmic contact layer, a source electrode, and a drain electrode extending from the gate line; A common electrode formed on the gate insulating layer; A first passivation layer formed to cover the thin film transistor and the common electrode; A first pixel electrode including a first portion covering the upper portion of the thin film transistor and connected to a gate line and a second portion covering the upper portion of the common electrode and connected to the common electrode; A second passivation layer formed to cover the first pixel electrode; And a second pixel electrode formed on the second passivation layer and connected to the source electrode of the thin film transistor.

상기 제1 화소 전극은 박막 트랜지스터 상부에 형성된 제1 부분과 상기 공통 전극 상부에 형성된 제2 부분이 전기적으로 연결되어 있지 않는 것을 특징으로 한다. The first pixel electrode is not electrically connected to a first portion formed over the thin film transistor and a second portion formed over the common electrode.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예에 따른 엑스-레이 검출기의 구성을 나타낸 평면도이고, 도 2는 도 1에 도시된 엑스-레이 검출기의 단면도이다.1 is a plan view showing the configuration of an X-ray detector according to a first embodiment of the present invention, Figure 2 is a cross-sectional view of the X-ray detector shown in FIG.

본 발명의 제1 실시예에 따른 엑스-레이 검출기는 기판(102), 박막 트랜지스터(104), 공통 전극(106), 제1 보호막(108), 제1 화소 전극(110), 제2 보호막(114) 및 제2 화소 전극(111)을 포함한다.The X-ray detector according to the first embodiment of the present invention includes a substrate 102, a thin film transistor 104, a common electrode 106, a first passivation layer 108, a first pixel electrode 110, and a second passivation layer ( 114 and the second pixel electrode 111.

박막 트랜지스터(104)는 상기 기판(102) 상에 순차적으로 형성된 게이트 전극(202), 게이트 절연막(204), 활성층(206), 에치스토퍼층(208), 오믹 접촉층(210), 소오스 전극(212) 및 데이터 라인(213)으로부터 연장된 드레인 전극(214)을 갖는다. The thin film transistor 104 may include a gate electrode 202, a gate insulating layer 204, an active layer 206, an etch stopper layer 208, an ohmic contact layer 210, and a source electrode sequentially formed on the substrate 102. 212 and a drain electrode 214 extending from the data line 213.

공통 전극(106)은 화소를 가로 질러 상기 게이트 절연막(204) 상에 형성된다. 제1 보호막(108)은 상기 박막 트랜지스터(104) 및 상기 공통 전극(106)을 덮는다.The common electrode 106 is formed on the gate insulating film 204 across the pixel. The first passivation layer 108 covers the thin film transistor 104 and the common electrode 106.

제1 화소 전극(110)은 상기 박막 트랜지스터(104) 상부의 제1 보호막 부분 상에 형성되면서 드레인 전극(214)과 연결되도록 형성된 제1 부분(110a) 및 상기 공통 전극(106) 상부의 제1 보호막 부분 상에 형성되면서 공통 전극(106)과 연결되도록 형성된 제2 부분(110b)을 포함한다. 이때, 상기 박막 트랜지스터(104)의 드레인 전극(214)은 제1 보호막(108)을 관통하는 제1 콘택홀(118)을 통하여 상기 제1 화소 전극(110)의 제1 부분(110a)과 연결되고, 그리고, 상기 공통 전극(106)은 제1 보호막(108)을 관통하는 제2 콘택홀(119)을 통하여 상기 제1 화소 전극(110)의 제2 부분(110b)과 연결된다. The first pixel electrode 110 is formed on the first passivation layer portion on the thin film transistor 104 and is connected to the drain electrode 214 and the first portion on the common electrode 106. The second part 110b is formed on the passivation layer to be connected to the common electrode 106. In this case, the drain electrode 214 of the thin film transistor 104 is connected to the first portion 110a of the first pixel electrode 110 through the first contact hole 118 passing through the first passivation layer 108. The common electrode 106 is connected to the second portion 110b of the first pixel electrode 110 through the second contact hole 119 passing through the first passivation layer 108.

여기에서, 도 2에 도시된 바와 같이, 상기 제1 화소 전극(110)은 박막 트랜지스터 상부에 형성된 제1 부분(110a)과 공통 전극(106) 상부에 형성된 제2 부분(110b)이 분리되어 형성되는 것이 바람직하다. As illustrated in FIG. 2, the first pixel electrode 110 is formed by separating the first portion 110a formed on the thin film transistor and the second portion 110b formed on the common electrode 106. It is desirable to be.

제2 보호막(114)은 상기 제1 화소 전극(110)을 덮는다. 상기 제2 화소 전극(111)이 제2 보호막(114) 상부를 덮으면서 소오스 전극(212)과 연결되도록 형성된다. 상기 제1 화소 전극(110)의 제2 부분(110b)과 상기 제2 화소 전극(111)은 캐패시터부를 형성한다. 상기 제2 화소 전극(111)은 박막 트랜지스터(104)의 상부를 덮는 형태로 형성한다. The second passivation layer 114 covers the first pixel electrode 110. The second pixel electrode 111 covers the upper portion of the second passivation layer 114 and is connected to the source electrode 212. The second portion 110b of the first pixel electrode 110 and the second pixel electrode 111 form a capacitor portion. The second pixel electrode 111 is formed to cover an upper portion of the thin film transistor 104.

본 발명의 제1 실시예에 따른 엑스-레이 검출기의 동작을 이하에 설명한다.The operation of the X-ray detector according to the first embodiment of the present invention will be described below.

상기 제2 화소 전극(111)의 상부에는 엑스-레이 조사에 의해서 전자-정공 쌍을 방출하는 광 변환부(도시안됨)가 증착되어 있다. 상기 제2 화소 전극(111)은 상기 광 변환부가 방출한 전자 또는 정공 중 하나를 포획하여 상기 캐패시터부에 저장하게 된다. A light converter (not shown) that emits an electron-hole pair by X-ray irradiation is deposited on the second pixel electrode 111. The second pixel electrode 111 captures one of electrons or holes emitted by the light conversion unit and stores it in the capacitor unit.

이렇게 저장된 전하는 박막 트랜지스터(104)가 턴 온되었을 경우, 소오스 전극(212)과 박막 트랜지스터(104)의 채널을 통과하여 데이터 라인(213)의 끝단에 물려 있는 집적 회로로 리드 아웃되게 된다. 엑스-레이 검출기는 상기 캐패시터부에 충전된 전하량의 차이로 촬영 정보를 표시하기 때문에, 박막 트랜지스터(104)의 누설 전류, 데이터 라인의 캐패시턴스 등에 의한 신호 왜곡이 엑스-레이 촬영 정보에 많은 영향을 미친다. 따라서, 데이터 라인의 캐패시턴스를 감소시키며, 박막 트랜지스터(104)의 누설 전류를 감소시키는 것이 제품 특성을 향상시키는데 주된 역할을 한다. When the thin film transistor 104 is turned on, the stored charge passes through the source electrode 212 and the channel of the thin film transistor 104 to be read out to the integrated circuit bited at the end of the data line 213. Since the X-ray detector displays imaging information by a difference in the amount of charge charged in the capacitor unit, signal distortion due to leakage current of the thin film transistor 104, capacitance of the data line, and the like greatly affect the X-ray imaging information. . Therefore, reducing the capacitance of the data line, and reducing the leakage current of the thin film transistor 104 plays a major role in improving product characteristics.

상기 제1 화소 전극(110)의 제1 부분(110a)을 이용하여 박막 트랜지스터(104)의 채널 상부를 실드(Shiled)한 후, 상기 제1 화소 전극(110)의 제1 부분(110a)을 데이터 라인(213)에 연결함으로써 기존 제품에서 수반되던 백-게이트 효과에 의한 박막 트랜지스터(104)를 통한 전하 누설 문제를 해결할 수 있다. 즉, 상기 데이터 라인(213)에 연결된 제1 화소 전극(110)의 제1 부분(110a)은, 박막트랜지스터의 오프(Off)시, 상기 데이터 라인(213)으로부터 박막 트랜지스터(104)에서 채널층이 형성되지 않을 정도인 예를들어 +2V 정도의 전압을 인가받으며, 특히, 상기 데이터 라인(213)과 연결되어 있음으로 인해 전기적으로 플로팅되어 엑스-레이 검출시 박막 트랜지스터(채널층)에 대한 실드 역할을 하게 된다. 이후, 게이트에 전압이 인가되면, 박막 트랜지스터(104)가 온(On)되어 제2 화소 전극(111)에 엑스-레이에 의해 축적된 홀(hole) 전압이 데이터 라인(213)을 통해 검출되고, 이때, 상기 데이터 라인(213)에 인가되어 있던 +2V와의 차이전압 만큼 검출된다.
따라서, 상기 데이터 라인(213)과 연결된 상기 제1 화소 전극(110)의 제1 부분(110)으로 박막 트랜지스터(104) 상부를 실드함으로써, 제2 화소 전극(111)에 의한 백-게이트 효과를 제1 화소 전극(110)의 제1 부분(110a)을 이용하여 블로킹하기 때문에, 엑스-레이 촬영후 박막 트랜지스터(104)가 턴 온되기 전 전하가 상기 캐패시터부에 저장되어 있는 동안, 전하가 박막 트랜지스터(104)를 통하여 누설되는 것을 방지할 수 있다. After shielding the upper portion of the channel of the thin film transistor 104 using the first portion 110a of the first pixel electrode 110, the first portion 110a of the first pixel electrode 110 is opened. By connecting to the data line 213, the problem of charge leakage through the thin film transistor 104 due to the back-gate effect, which has been involved in the existing products, can be solved. That is, the first portion 110a of the first pixel electrode 110 connected to the data line 213 is a channel layer in the thin film transistor 104 from the data line 213 when the thin film transistor is turned off. Is not formed, for example, a voltage of about + 2V is applied, and in particular, is electrically connected due to being connected to the data line 213 to shield the thin film transistor (channel layer) during X-ray detection. It will play a role. Subsequently, when a voltage is applied to the gate, the thin film transistor 104 is turned on so that a hole voltage accumulated by the X-ray in the second pixel electrode 111 is detected through the data line 213. At this time, the difference voltage with + 2V applied to the data line 213 is detected.
Accordingly, by shielding the upper portion of the thin film transistor 104 to the first portion 110 of the first pixel electrode 110 connected to the data line 213, the back-gate effect by the second pixel electrode 111 is achieved. Since the blocking is performed using the first portion 110a of the first pixel electrode 110, while the charge is stored in the capacitor portion before the thin film transistor 104 is turned on after X-ray imaging, the charge is thinned. Leakage through the transistor 104 can be prevented.

이는 제2 화소 전극(111)에 상기 광 변환부에서 방출된 전하에 의해서 고 전압이 걸리면 이 전압에 의하여 박막 트랜지스터(104)의 백 채널이 온 상태로 바뀌는 것을 제1 화소 전극(110)의 제1 부분(110a)이 방지하기 때문이다. 상기 제2 화소 전극(111)은 상기 박막 트랜지스터(104)의 제1 화소 전극(110)을 덮거나 또는 덮지 않을 수 있다.This is because when the high voltage is applied to the second pixel electrode 111 by the charge emitted from the light conversion unit, the back channel of the thin film transistor 104 is turned on by the voltage. This is because the one part 110a prevents it. The second pixel electrode 111 may or may not cover the first pixel electrode 110 of the thin film transistor 104.

도 3은 본 발명의 제2 실시예에 따른 엑스-레이 검출기의 구성을 나타낸 평면도이고, 도 4는 도 3에 도시된 엑스-레이 검출기의 단면도이다.3 is a plan view illustrating a configuration of an X-ray detector according to a second exemplary embodiment of the present invention, and FIG. 4 is a cross-sectional view of the X-ray detector illustrated in FIG. 3.

본 발명의 제2 실시예에 따른 엑스-레이 검출기는 기판(302), 박막 트랜지스터(304), 공통 전극(306), 제1 보호막(308), 제1 화소 전극(310), 제2 보호막(314) 및 제2 화소 전극(311)을 포함한다.The X-ray detector according to the second embodiment of the present invention may include a substrate 302, a thin film transistor 304, a common electrode 306, a first passivation layer 308, a first pixel electrode 310, and a second passivation layer ( 314 and a second pixel electrode 311.

박막 트랜지스터(304)는 상기 기판(302) 상에 순차적으로 형성된 게이트 전극(402), 게이트 절연막(404), 활성층(406), 에치스토퍼층(408), 오믹 접촉층(410), 소오스 전극(412) 및 데이터 라인(413)으로부터 연장된 드레인 전극(414)을 갖는다. 공통 전극(306)은 화소를 가로 질러 상기 게이트 절연막(404) 상에 형성된다.The thin film transistor 304 may include a gate electrode 402, a gate insulating layer 404, an active layer 406, an etch stopper layer 408, an ohmic contact layer 410, and a source electrode sequentially formed on the substrate 302. 412 and drain electrode 414 extending from data line 413. The common electrode 306 is formed on the gate insulating film 404 across the pixel.

제1 보호막(308)은 상기 박막 트랜지스터(304) 및 상기 공통 전극(306)을 덮는다. 상기 제1 화소 전극(310)은 드레인 전극(414)과 연결되도록 형성된 제1 부분(310a)과 상기 공통 전극(306)과 연결되도록 형성된 제2 부분(310b)을 포함한다. 여기에서, 상기 제1 화소 전극(310)의 상기 박막 트랜지스터(304) 상부에 형성된 제1 부분(310a)과 상기 공통 전극(306) 상부에 형성된 제2 부분(310b)은 분리되어 있는 것이 바람직하다. 상기 제1 화소 전극(310)의 제1 부분(310a)은 제1 보호막(308)을 관통하는 제1 콘택홀(318)을 통하여 박막 트랜지스터(304)의 드레인 전극(414) 및 이에 연결된 데이터 라인(413)에 연결된다. The first passivation layer 308 covers the thin film transistor 304 and the common electrode 306. The first pixel electrode 310 includes a first portion 310a formed to be connected to the drain electrode 414 and a second portion 310b formed to be connected to the common electrode 306. The first portion 310a formed on the thin film transistor 304 and the second portion 310b formed on the common electrode 306 of the first pixel electrode 310 may be separated from each other. . The first portion 310a of the first pixel electrode 310 may have a drain electrode 414 of the thin film transistor 304 and a data line connected thereto through the first contact hole 318 passing through the first passivation layer 308. 413 is connected.

제2 보호막(314)은 제1 화소 전극(310)을 덮도록 형성된다. 상기 제2 화소 전극(311)은 상기 제1 화소 전극(310)의 제1 부분(310a) 상부를 덮지 않으면서 상기 소오스 전극(412)과 연결되도록 형성된다. 상기 제2 화소 전극(311)은 제1 보호막(308) 및 제2 보호막(314)을 관통하는 제2 콘택홀(319)을 통하여 박막 트랜지스터(304)의 소오스 전극(412)에 연결된다.
이러한 본 발명의 제2 실시예에 따른 엑스-레이 검출기 또한 이전 제1 실시예와 마찬가지의 동작을 통해 엑스-레이 촬영후 박막 트랜지스터(104)가 턴 온되기 전 전하가 상기 캐패시터부에 저장되어 있는 동안에 전하가 박막 트랜지스터(104)를 통하여 누설되는 것을 방지할 수 있다. The second passivation layer 314 is formed to cover the first pixel electrode 310. The second pixel electrode 311 is formed to be connected to the source electrode 412 without covering an upper portion of the first portion 310a of the first pixel electrode 310. The second pixel electrode 311 is connected to the source electrode 412 of the thin film transistor 304 through a second contact hole 319 passing through the first passivation layer 308 and the second passivation layer 314.
In the X-ray detector according to the second exemplary embodiment of the present invention, charge is stored in the capacitor unit before the thin film transistor 104 is turned on after the X-ray imaging through the same operation as in the first exemplary embodiment. Can be prevented from leaking through the thin film transistor 104.

도 5는 본 발명의 제3 실시예에 따른 엑스-레이 검출기의 구성을 나타낸 평면도이고, 도 6은 도 5에 도시된 엑스-레이 검출기의 단면도이다.5 is a plan view illustrating a configuration of an X-ray detector according to a third exemplary embodiment of the present invention, and FIG. 6 is a cross-sectional view of the X-ray detector illustrated in FIG. 5.

본 발명의 제3 실시예에 따른 엑스-레이 검출기는 기판(502), 박막 트랜지스터(504), 공통 전극(506), 제1 보호막(508), 제1 화소 전극(510), 제2 보호막(514), 제2 화소 전극(516)을 포함한다.The X-ray detector according to the third embodiment of the present invention may include a substrate 502, a thin film transistor 504, a common electrode 506, a first passivation layer 508, a first pixel electrode 510, and a second passivation layer ( 514 and a second pixel electrode 516.

박막 트랜지스터(504)는 상기 기판(502) 상에 순차적으로 형성된 게이트 전극(602), 게이트 절연막(604), 활성층(606), 에치스토퍼층(608), 오믹 접촉층(610), 소오스 전극(612) 및 데이터 라인(613)으로부터 연장된 드레인 전극(614)을 갖는다. 공통 전극(506)은 화소를 가로 질러 상기 게이트 절연막(604) 상에 형성된다.The thin film transistor 504 may include a gate electrode 602, a gate insulating layer 604, an active layer 606, an etch stopper layer 608, an ohmic contact layer 610, and a source electrode sequentially formed on the substrate 502. 612 and the drain electrode 614 extending from the data line 613. The common electrode 506 is formed on the gate insulating layer 604 across the pixel.

제1 보호막(508)은 상기 박막 트랜지스터(504) 및 상기 공통 전극(506)을 덮는다. 제1 화소 전극(510)은 상기 박막 트랜지스터(504) 상부를 덮지 않으며, 공통 전극(506)과 연결되도록 형성한다.The first passivation layer 508 covers the thin film transistor 504 and the common electrode 506. The first pixel electrode 510 does not cover the upper portion of the thin film transistor 504 and is formed to be connected to the common electrode 506.

제2 보호막(514)은 상기 제1 화소 전극(510)을 덮는다. 제2 화소 전극(516)은 상기 박막 트랜지스터(504)를 실드하면서 드레인 전극(614)를 통해 데이터 라인(613)에 연결되는 제1 부분(516a)과 공통 전극(506) 상부에 형성되면서 소오스 전극(612)과 연결되는 제2 부분(516b)을 포함한다. 여기에서, 상기 제2 화소 전극(516)의 제1 부분(516a)과 제2 부분(516b)은 분리되어 있는 것이 바람직하다.
상기의 제3 실시예에 따른 엑스-레이 검출기도 이전 실시예들과 마찬가지로 전하가 박막 트랜지스터를 통하여 누설되는 것을 방지할 수 있다. The second passivation layer 514 covers the first pixel electrode 510. The second pixel electrode 516 is formed on the first portion 516a and the common electrode 506 connected to the data line 613 through the drain electrode 614 while shielding the thin film transistor 504, and then the source electrode. And a second portion 516b connected with 612. Here, it is preferable that the first portion 516a and the second portion 516b of the second pixel electrode 516 are separated.
Similar to the previous embodiments, the X-ray detector according to the third embodiment may prevent the charge from leaking through the thin film transistor.

도 7은 본 발명의 제4 실시예에 따른 엑스-레이 검출기의 구성을 나타낸 평면도이고, 도 8은 도 7에 도시된 엑스-레이 검출기의 단면도이다.7 is a plan view illustrating a configuration of an X-ray detector according to a fourth exemplary embodiment of the present invention, and FIG. 8 is a cross-sectional view of the X-ray detector illustrated in FIG. 7.

본 발명의 제4 실시예에 따른 엑스-레이 검출기는 기판(702), 박막 트랜지스터(704), 공통 전극(706), 제1 보호막(708), 제1 화소 전극(710), 제2 보호막(714) 및 제2 화소 전극(716)을 포함한다.The X-ray detector according to the fourth embodiment of the present invention may include a substrate 702, a thin film transistor 704, a common electrode 706, a first passivation layer 708, a first pixel electrode 710, and a second passivation layer ( 714 and a second pixel electrode 716.

박막 트랜지스터(704)는 상기 기판(702) 상에 순차적으로 형성된 게이트 라인(703)으로부터 연장된 게이트 전극(802), 게이트 절연막(804), 활성층(806), 에치스토퍼층(808), 오믹 접촉층(810), 소오스 전극(812) 및 데이터 라인(813)으로부터 연장된 드레인 전극(814)을 갖는다. 공통 전극(706)은 화소를 가로 질러 상기 게이트 절연막(804) 상에 형성된다.The thin film transistor 704 may include a gate electrode 802, a gate insulating layer 804, an active layer 806, an etch stopper layer 808, and an ohmic contact extending from a gate line 703 sequentially formed on the substrate 702. It has a layer 810, a source electrode 812, and a drain electrode 814 extending from the data line 813. The common electrode 706 is formed on the gate insulating layer 804 across the pixel.

제1 보호막(708)은 상기 박막 트랜지스터(704) 및 상기 공통 전극(706)을 덮는다. 제1 화소 전극(710)은 박막 트랜지스터(704)의 상부를 덮지 않으며, 공통 전극(706)과 연결되도록 형성한다. 상기 제1 화소 전극(710)은 상기 박막 트랜지스터(704) 상부를 실드하도록 형성할 수 있다. The first passivation layer 708 covers the thin film transistor 704 and the common electrode 706. The first pixel electrode 710 does not cover the top of the thin film transistor 704 and is formed to be connected to the common electrode 706. The first pixel electrode 710 may be formed to shield an upper portion of the thin film transistor 704.

제2 보호막(714)은 상기 제1 화소 전극(710)을 덮는다. 제2 화소 전극(716)은 상기 박막 트랜지스터(704)의 상부를 실드하면서 게이트 라인(703)과 연결되는 제1 부분(716a)과 제1 화소 전극(710) 상부에 형성되면서 소오스 전극(812)과 연결되는 제2 부분(716b)을 포함한다. 여기에서, 상기 제2 화소 전극(716)은 박막 트랜지스터(704) 상부의 제1 부분(716a)과 상기 공통 전극(706) 영역의 제2 부분(716b)이 분리되어 있는 것이 바람직하다.
전술한 본 발명의 제4 실시예에 따른 엑스-레이 검출기는 잔류전하 제거 수단, 즉, 제2 화소 전극(716)의 제1 부분(716a)이 게이트 라인(703)에 연결되는 바, 박막 트랜지스터(704)의 오프시 상기 제2 화소 전극(716)의 제1 부분(716a)은 게이트 라인(703)으로부터 박막 트랜지스터(704)에서 채널층이 형성되지 않을 정도인 예를들어 -5V 정도의 음의 전압을 인가받으며, 특히, 상기 게이트 라인(703)과 연결되어 있음으로 인해 전기적으로 플로팅되어 엑스-레이 검출시 박막트랜지스터(채널층)에 대한 실드 역할을 하고, 이후, 게이트에 양 전압이 인가되면, 박막 트랜지스터(704)가 온되어 제2 화소 전극(716)의 제2 부분(716b)에 엑스-레이에 의해 축적된 홀(hole) 전압이 데이터 라인(813)을 통해 검출되는데, 이때, 상기 제2 화소 전극(716)의 제1 부분(716a)으로도 게이트 양전압이 인가됨으로써 상기 박막 트랜지스터(704)와의 사이에 있는 보호층에서 채널이 형성되어 보조적인 채널층 역할을 하게 된다.
따라서, 본 발명의 제4 실시예에 따른 엑스-레이 검출기 또한 엑스-레이 촬영후 박막 트랜지스터가 턴 온되기 전 전하가 상기 캐패시터부에 저장되어 있는 동안에 전하가 박막 트랜지스터를 통하여 누설되는 것을 방지할 수 있다. The second passivation layer 714 covers the first pixel electrode 710. The second pixel electrode 716 is formed on the first portion 716a and the first pixel electrode 710 connected to the gate line 703 while shielding the upper portion of the thin film transistor 704, and the source electrode 812. And a second portion 716b that is connected to the. In the second pixel electrode 716, the first portion 716a on the thin film transistor 704 and the second portion 716b of the common electrode 706 are separated from each other.
In the X-ray detector according to the fourth embodiment of the present invention described above, the thin film transistor is formed by the remaining charge removing means, that is, the first portion 716a of the second pixel electrode 716 is connected to the gate line 703. The first portion 716a of the second pixel electrode 716 at the turn-off of 704 is such that a channel layer is not formed in the thin film transistor 704 from the gate line 703, for example, about -5V. In particular, since it is electrically connected to the gate line 703, it is electrically floated to serve as a shield for the thin film transistor (channel layer) during X-ray detection, and then a positive voltage is applied to the gate. When the thin film transistor 704 is turned on, the hole voltage accumulated by the X-ray in the second portion 716b of the second pixel electrode 716 is detected through the data line 813. A positive gate voltage is also applied to the first portion 716a of the second pixel electrode 716. If the channel in a protective layer in between the thin film transistor 704 is formed by the channel layer is an auxiliary role.
Therefore, the X-ray detector according to the fourth embodiment of the present invention can also prevent the charge from leaking through the thin film transistor while the charge is stored in the capacitor portion before the thin film transistor is turned on after the X-ray imaging. have.

도 9는 본 발명의 제5 실시예에 따른 엑스-레이 검출기의 구성을 나타낸 평면도이고, 도 10은 도 9에 도시된 엑스-레이 검출기의 단면도이다.9 is a plan view illustrating a configuration of an X-ray detector according to a fifth exemplary embodiment of the present invention, and FIG. 10 is a cross-sectional view of the X-ray detector illustrated in FIG. 9.

본 발명의 제5 실시예에 따른 엑스-레이 검출기는 기판(902), 박막 트랜지스터(904), 공통 전극(906), 제1 보호막(908), 제1 화소 전극(910), 제2 화소 전극(916) 및 제2 보호막(914)을 포함한다.The X-ray detector according to the fifth embodiment of the present invention includes a substrate 902, a thin film transistor 904, a common electrode 906, a first passivation layer 908, a first pixel electrode 910, and a second pixel electrode. 916 and a second passivation layer 914.

박막 트랜지스터(904)는 상기 기판(902) 상에 순차적으로 형성된 게이트 라인(903)으로부터 연장된 게이트 전극(1002), 게이트 절연막(1004), 활성층(1006), 에치스토퍼층(1008), 오믹 접촉층(1010), 소오스 전극(1012) 및 데이터 라인(1013)으로부터 연장된 드레인 전극(1014)을 갖는다. 공통 전극(906)은 화소를 가로 질러 상기 게이트 절연막(1004) 상에 형성된다. 제1 보호막(908)은 상기 박막 트랜지스터(904) 및 상기 공통 전극(906)을 덮는다.The thin film transistor 904 may include a gate electrode 1002, a gate insulating film 1004, an active layer 1006, an etch stopper layer 1008, and ohmic contact extending from a gate line 903 sequentially formed on the substrate 902. It has a layer 1010, a source electrode 1012 and a drain electrode 1014 extending from the data line 1013. The common electrode 906 is formed on the gate insulating film 1004 across the pixel. The first passivation layer 908 covers the thin film transistor 904 and the common electrode 906.

제1 화소 전극(910)은 상기 박막 트랜지스터(904)의 상부를 덮으면서 게이트 라인(903)과 연결되는 제1 부분(910a)과 상기 공통 전극(906)의 상부를 덮으면서 상기 공통 전극(906)과 연결되는 제2 부분(910b)을 포함한다. The first pixel electrode 910 covers the upper portion of the thin film transistor 904 and covers the first portion 910a connected to the gate line 903 and the upper portion of the common electrode 906. ) And a second portion 910b connected to it.

제2 보호막(914)은 상기 제1 화소 전극(910)을 덮는다. 제2 화소 전극(916)은 상기 박막 트랜지스터(904) 상부를 덮지 않도록 형성되고, 상기 소오스 전극(1012)과 연결되도록 형성된다. 상기 제1 화소 전극(910)의 제2 부분(910b)과 제2 화소 전극(916)은 캐패시터부를 형성한다. 상기 제1 화소 전극(910)은 박막 트랜지스터(904)의 상부를 덮는 제1 부분(910a)과 캐패시터를 이루는 제2 부분(910b)이 분리되어 있는 것이 바람직하다.
상기 제5 실시예에 따른 엑스-레이 검출기도 이전 제4 실시예와 마찬가지로 전하가 박막 트랜지스터를 통하여 누설되는 것을 방지할 수 있다. The second passivation layer 914 covers the first pixel electrode 910. The second pixel electrode 916 is formed not to cover the upper portion of the thin film transistor 904 and is connected to the source electrode 1012. The second portion 910b and the second pixel electrode 916 of the first pixel electrode 910 form a capacitor portion. In the first pixel electrode 910, the first portion 910a covering the upper portion of the thin film transistor 904 and the second portion 910b constituting the capacitor are separated.
The X-ray detector according to the fifth embodiment may prevent leakage of charge through the thin film transistor like the previous fourth embodiment.

도 11은 본 발명의 제6 실시예에 따른 엑스-레이 검출기의 구성을 나타낸 평면도이고, 도 12는 도 11에 도시된 엑스-레이 검출기의 단면도이다.11 is a plan view illustrating a configuration of an X-ray detector according to a sixth exemplary embodiment of the present invention, and FIG. 12 is a cross-sectional view of the X-ray detector illustrated in FIG. 11.

본 발명의 제6 실시예에 따른 엑스-레이 검출기는 기판(1102), 박막 트랜지스터(1104), 공통 전극(1106), 제1 보호막(1108), 제1 화소 전극(1110), 제2 보호막(1114) 및 제2 화소 전극(1116)을 포함한다.The X-ray detector according to the sixth embodiment of the present invention may include a substrate 1102, a thin film transistor 1104, a common electrode 1106, a first passivation layer 1108, a first pixel electrode 1110, and a second passivation layer ( 1114 and the second pixel electrode 1116.

박막 트랜지스터(1104)는 상기 기판(1102) 상에 순차적으로 형성된 게이트 라인(1213)으로부터 연장된 게이트 전극(1202), 게이트 절연막(1204), 활성층(1206), 에치스토퍼층(1208), 오믹 접촉층(1210), 소오스 전극(1212) 및 데이터 라인(1213)으로부터 연장된 드레인 전극(1214)을 갖는다.The thin film transistor 1104 may include a gate electrode 1202, a gate insulating film 1204, an active layer 1206, an etch stopper layer 1208, and an ohmic contact extending from the gate line 1213 sequentially formed on the substrate 1102. It has a layer 1210, a source electrode 1212 and a drain electrode 1214 extending from the data line 1213.

공통 전극(1106)은 화소를 가로 질러 상기 게이트 절연막(1204) 상에 형성된다. 제1 보호막(1108)은 상기 박막 트랜지스터(1104) 및 상기 공통 전극(1106)을 덮는다. 제1 화소 전극(1110)은 상기 박막 트랜지스터(1104)의 상부를 덮으면서 게이트 라인(1213)과 연결되도록 형성된 제1 부분(1110a)과 상기 공통 전극(1006)의 상부를 덮으면서 상기 공통 전극(1106)과 연결되도록 형성된 제2 부분(1110b)를 포함한다.The common electrode 1106 is formed on the gate insulating film 1204 across the pixel. The first passivation layer 1108 covers the thin film transistor 1104 and the common electrode 1106. The first pixel electrode 1110 covers the upper portion of the thin film transistor 1104 and is connected to the gate line 1213 and covers the upper portion of the common electrode 1006 and the common electrode 1006. And a second portion 1110b formed to connect with 1106.

제2 보호막(1114)은 상기 제1 화소 전극(1110)을 덮는다. 제2 화소 전극(1116)은 상기 박막 트랜지스터(1104) 및 제1 화소전극(1110)의 제2 부분(1110b)을 덮으면서 상기 소오스 전극(1212)과 연결되도록 형성된다. 상기 제1 화소 전극(1110)의 제2 부분(1110b)과 제2 화소 전극(1116)은 캐패시터부를 형성한다.
상기 제6 실시예에 따른 엑스-레이 검출기 또한 이전의 제4 및 제5 실시예들과 마찬가지로 전하가 박막 트랜지스터를 통하여 누설되는 것을 방지할 수 있다. The second passivation layer 1114 covers the first pixel electrode 1110. The second pixel electrode 1116 is formed to be connected to the source electrode 1212 while covering the thin film transistor 1104 and the second portion 1110b of the first pixel electrode 1110. The second portion 1110b and the second pixel electrode 1116 of the first pixel electrode 1110 form a capacitor.
The X-ray detector according to the sixth embodiment may also prevent the charge from leaking through the thin film transistor like the previous fourth and fifth embodiments.

이상에서는 본 발명을 특정의 바람직한 실시예로서 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 특허 청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.Although the present invention has been described as a specific preferred embodiment, the present invention is not limited to the above-described embodiments, and the present invention is not limited to the above-described embodiments without departing from the gist of the present invention as claimed in the claims. Anyone with a variety of variations will be possible.

이상에서와 같이, 본 발명은 기존 머쉬 룸 구조에서 나타나지는 백 게이트 효과에 의한 전하 누설로 발생하는 디지털 엑스-레이의 성능 저하를 제1 화소 전극 또는 제2 화소 전극을 데이터 라인 또는 게이트 라인과 연결시키는 구조를 이용해 기존 공정을 크게 변경하지 않으면서 해결함으로써 고 품위 디지털 엑스-레이 검출기를 제작할 수 있다. 부가적으로, 본 발명은 데이터 라인의 기생 캐패시턴스를 감소시킴으로써 디지털 엑스-레이 검출기의 두 가지 문제인 백 게이트 효과와 데이터 라인 캐패시턴스 감소 문제를 동시에 해결할 수 있다. As described above, the present invention connects the first pixel electrode or the second pixel electrode with the data line or the gate line to reduce the performance of the digital X-ray caused by the leakage of charge due to the back gate effect which is shown in the existing mushroom structure. The high resolution digital x-ray detector can be manufactured by solving the existing process without making a major change. In addition, the present invention can simultaneously solve two problems of a digital x-ray detector, a back gate effect and a data line capacitance reduction problem, by reducing the parasitic capacitance of the data line.

또한, 본 발명은 또한 듀얼 게이트 구동에 의해 박막 트랜지스터의 특성을 향상시킴으로써 디지털 엑스-레이 검출기의 리드-아웃 시간을 감소시켜 구동 시간을 단축시킬 수 있다.In addition, the present invention can also shorten the driving time by reducing the read-out time of the digital X-ray detector by improving the characteristics of the thin film transistor by dual gate driving.

Claims

Board;

A thin film transistor formed on the substrate and including a gate electrode, a gate insulating film, an active layer, an etch stopper layer, an ohmic contact layer, a source electrode, and a drain electrode extending from the data line;

A common electrode formed on the gate insulating layer;

A first passivation layer formed to cover the thin film transistor and the common electrode;

A first pixel electrode including a first portion covering the upper portion of the thin film transistor and connected to the drain electrode and a second portion covering the upper portion of the thin film transistor and connected to the common electrode;

A second passivation layer formed to cover the first pixel electrode and the thin film transistor; And

A second pixel electrode formed on the second passivation layer so as to be connected to a source electrode;

X-ray detector comprising a.

The x-ray detector of claim 1, wherein the second pixel electrode covers an upper portion of the thin film transistor.

The x-ray detector of claim 1, wherein the second pixel electrode does not cover the top of the thin film transistor.

The X-ray detector of claim 1, wherein the first pixel electrode is not electrically connected to a first portion covering an upper portion of the thin film transistor and a second portion covering an upper portion of the common electrode.

Board;

A common electrode formed on the gate insulating layer;

A first pixel electrode formed to be connected to the common electrode without covering an upper portion of the thin film transistor;

A second pixel electrode covering an upper portion of the thin film transistor and including a first portion formed to be connected to a drain electrode and a second portion formed to be connected to the source electrode;

X-ray detector comprising a.

The X-ray detector of claim 5, wherein the second pixel electrode is connected to the data line through a contact hole passing through the first passivation layer and the second passivation layer.

The x-ray detector of claim 5, wherein the second pixel electrode is not electrically connected to a first portion formed on the thin film transistor and a second portion formed to be connected to the source electrode.

Board;

A thin film transistor formed on the substrate and including a gate electrode, a gate insulating film, an active layer, an etch stopper layer, an ohmic contact layer, a source electrode, and a drain electrode extending from the gate line;

A common electrode formed on the gate insulating layer;

A first pixel electrode formed on the first passivation layer so as to be connected to the common electrode;

A second passivation layer formed to cover the thin film transistor and the first pixel electrode; And

A second pixel electrode covering a top portion of the thin film transistor and including a first portion formed to be connected to a gate line and a second portion formed on the first pixel electrode and connected to a source electrode;

X-ray detector comprising a.

The X-ray detector of claim 8, wherein the second pixel electrode is connected to the gate line through a contact hole passing through the first passivation layer, the second passivation layer, and the gate insulating layer.

The X-ray detector of claim 8, wherein the second pixel electrode is not electrically connected to a first portion formed on the thin film transistor and a second portion formed to be connected to the source electrode.

Board;

A common electrode formed on the gate insulating layer;

A first pixel electrode including a first portion covering the upper portion of the thin film transistor and connected to a gate line and a second portion covering the upper portion of the common electrode and connected to the common electrode;

A second passivation layer formed to cover the first pixel electrode; And

A second pixel electrode formed on the second passivation layer and connected to the source electrode of the thin film transistor;

X-ray detector comprising a.

The x-ray detector of claim 11, wherein the second pixel electrode covers an upper portion of the thin film transistor.

The x-ray detector of claim 11, wherein the second pixel electrode does not cover the top of the thin film transistor.

The X-ray detector of claim 11, wherein the first pixel electrode is not electrically connected to a first portion formed over the thin film transistor and a second portion formed over the common electrode.