KR100572880B1 - Hole manufacturing method using plazma - Google Patents
Hole manufacturing method using plazma Download PDFInfo
- Publication number
- KR100572880B1 KR100572880B1 KR1020000040527A KR20000040527A KR100572880B1 KR 100572880 B1 KR100572880 B1 KR 100572880B1 KR 1020000040527 A KR1020000040527 A KR 1020000040527A KR 20000040527 A KR20000040527 A KR 20000040527A KR 100572880 B1 KR100572880 B1 KR 100572880B1
- Authority
- KR
- South Korea
- Prior art keywords
- plasma
- hole
- substrate
- voltage
- insulating material
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/005—Punching of holes
Abstract
본 발명은 플라즈마를 이용한 기판의 홀가공방법에 관한 것이다. 본 발명은 기판의 상하면에 형성되는 회로패턴을 전기적으로 연결하기 위한 홀(35)을 이방성 플라즈마를 이용하여 가공하는 것이다. 본 발명에서는 플라즈마를 모재(30)에 가함에 있어서, 모재(30)의 하면동박(32')에 직류음전압을 가해 플라즈마의 수직방향 운동량을 크게 하여 언더컷없이 절연재(31)를 제거하여 홀(35)을 형성하도록 한 것이다. 특히 상기 직류음전압은 가변할 수 있도록 하여 상기 홀(35)의 측벽 경사를 조절하였다. 이와 같은 본 발명에 의하면 홀(35)의 크기와 절연재(31)의 두께에 상관없이 정확하고 신속하게 홀(35)을 형성할 수 있게 되는 이점이 있다.The present invention relates to a hole processing method of a substrate using a plasma. In the present invention, holes 35 for electrically connecting circuit patterns formed on upper and lower surfaces of a substrate are processed using anisotropic plasma. In the present invention, in applying the plasma to the base material 30, a direct current negative voltage is applied to the lower surface copper foil 32 'of the base material 30 to increase the vertical momentum of the plasma, thereby removing the insulating material 31 without undercutting the hole ( 35) to form. In particular, the DC negative voltage was variable so that the sidewall slope of the hole 35 was adjusted. According to the present invention as described above, there is an advantage that the hole 35 can be formed accurately and quickly regardless of the size of the hole 35 and the thickness of the insulating material 31.
기판, 플라즈마, 언더컷Substrate, Plasma, Undercut
Description
도 1a 및 도 1b는 종래 기술에 의한 홀가공방법을 설명하는 단면도.1A and 1B are cross-sectional views illustrating a hole processing method according to the prior art.
도 2는 종래 기술에 의한 플라즈마를 이용한 기판의 홀가공방법의 문제점을 보인 단면도.Figure 2 is a cross-sectional view showing a problem of the hole processing method of the substrate using a plasma according to the prior art.
도 3은 본 발명에 의한 플라즈마를 이용한 기판의 홀가공방법의 바람직한 실시예가 수행되는 것을 보인 작업상태도. Figure 3 is a working state showing that a preferred embodiment of the hole processing method of the substrate using the plasma according to the present invention is carried out.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10: 플라즈마쳄버 12: 작업공간10: plasma chamber 12: workspace
14: 가스투입구 20: 플라즈마전극14
22: 접지단자 24: 입력단자22: ground terminal 24: input terminal
26: 가변조정부 30: 모재26: variable adjustment unit 30: the base material
31: 절연재 32: 상면동박31: insulation material 32: top copper foil
32': 하면동박 33: 개구부32 ': copper foil 33: opening
35: 홀35: hall
본 발명은 회로가 형성되는 기판에 관한 것으로, 더욱 상세하게는 플라즈마를 이용하여 기판의 상하면을 전기적으로 연결하는 홀을 가공하는 방법에 관한 것이다.The present invention relates to a substrate on which a circuit is formed, and more particularly, to a method of processing a hole for electrically connecting upper and lower surfaces of a substrate using plasma.
도 1a 및 도 1b에는 종래 기술에 의한 홀가공방법을 설명하는 단면도가 도시되어 있다.1A and 1B are sectional views illustrating the hole processing method according to the prior art.
먼저 도 1a에 도시된 바에 따르면, 기판을 제조하기 위한 모재(1)는 중앙에 절연재(2)가 구비되고 상기 절연재(2)의 상하면에 각각 동박(3,3')이 구비된다. 상기 동박(3,3')은 추후에 회로패턴으로 될 부분이다.First, as shown in FIG. 1A, the
그리고 상기 상하면에 형성되는 회로패턴을 전기적으로 연결하기 위한 홀(5)이 형성된다. 상기 홀(5)은 상기 회로패턴에 따라 그 크기 및 개수가 결정되고, 상기 홀(5)의 내부에 도금층을 형성하거나 별도의 도전성 페이스트를 충진시켜 상하면의 회로패턴을 전기적으로 연결하게 된다.A
이와 같은 홀(5)은 그 형성 위치의 동박(3,3')을 미리 제거하여 홀윈도우(4)를 형성하고, 드릴이나 레이저를 사용하여 절연재(2)를 제거하여 형성한다. 한편, 상기 홀윈도우(4)를 형성하지 않고 동박(3)과 절연재(1)를 동시에 가공하여 홀(5)을 형성할 수도 있다.Such a
도 1a에는 상기 홀(5)의 내면이 수직으로 형성된 것이 도시되어 있고, 도 1b에는 홀(5)의 내면이 소정의 경사를 가지고 형성된 것이 도시되어 있다. 이와 같은 홀(5)의 내면 경사는 필요에 따라 조절할 수 있다.FIG. 1A shows that the inner surface of the
그러나 기판의 상하면을 연결하기 위한 홀(5)은 하나의 기판에 많은 수가 형성되는 것이 일반적이다. 하지만 드릴이나 레이저를 이용하여 홀을 가공하는 경우에는 1개의 홀을 1개의 드릴이나 레이저로 가공하여야 하므로 홀가공시간이 많이 걸려 기판의 생산성이 저하되는 문제점이 있다.However, a large number of
이와 같은 문제점을 해결하기 위해서 동시에 다수개의 홀(5)을 가공할 수 있는 플라즈마를 이용한 홀가공방법이 제시되었다. 즉 모재(1)를 플라즈마쳄버 내에 위치시켜 플라즈마를 가해서 상기 절연재(2)를 제거하여 홀(5)을 형성하는 것이다.In order to solve such a problem, a hole processing method using plasma capable of processing a plurality of
하지만 플라즈마를 사용하여 홀(5)을 가공하게 되면, 다수개의 홀(5)을 동시에 가공하는 것은 가능하게 되지만, 플라즈마의 온도에 의해 전자(+)나 이온(-)이 운동하여, 도 2에 도시된 바와 같이, 동박(3) 바로 아래의 절연재(2)가 제거되는 언더컷현상이 발생하게 된다. 이와 같이 언더컷이 발생하게 되면 회로패턴의 형성 후 그 신뢰성이 저하되고, 언더컷 현상을 감안하면 가공될 홀(5)의 크기가 제한되는 문제점이 있다.However, when the
따라서 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 기판의 상하면을 전기적으로 연결하기 위한 홀을 보다 정확하게 가공할 수 있는 방법을 제공하는 것이다.Accordingly, an object of the present invention is to solve the problems of the prior art as described above, and to provide a method for more accurately processing holes for electrically connecting upper and lower surfaces of a substrate.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 플라즈마 쳄버 내에서 절연재의 상면 또는 하면에 개구부를 형성된 금속층을 구 비한 기판에 홀을 천공함에 있어서 기판의 상면과 마주보게 플라즈마 형성을 위한 전극을 설치하고, 상기 기판의 상면 금속층은 접지시키고, 상기 기판의 하면 금속층에는 가변직류전압을 공급하여, 상기 전극에 소정의 전압을 가해서 플라즈마를 형성하고 별도의 플라즈마촉진을 위한 가스를 공급하면서 상기 절연재를 제거함을 특징으로 한다.According to a feature of the present invention for achieving the above object, the present invention provides a plasma facing the upper surface of the substrate in drilling holes in the substrate having a metal layer formed with an opening on the upper or lower surface of the insulating material in the plasma chamber Forming an electrode, grounding the upper metal layer of the substrate, supplying a variable DC voltage to the lower metal layer of the substrate, applying a predetermined voltage to the electrode to form a plasma, and supplying a gas for separate plasma promotion. The insulating material is removed while supplying.
상기 가변직류전압은 음전압이고, 상기 상면 금속층과 마주보는 전극에는 300에서 1200W의 출력이 가해진다.The variable DC voltage is a negative voltage, and an output of 300 to 1200 W is applied to the electrode facing the upper metal layer.
상기 플라즈마촉진을 위한 가스는 산소(O2)를 포함하는 가스이고, 상기 가변직류전압의 세기를 조절하여 가공되는 홀의 측벽 각도를 결정한다.The gas for promoting the plasma is a gas containing oxygen (O 2 ), and determines the sidewall angle of the hole to be processed by adjusting the intensity of the variable DC voltage.
이와 같은 본 발명에 의한 홀가공방법에 의하면 플라즈마를 이용하여 동시에 다수개의 홀을 가공하면서도 홀을 정확하게 형성할 수 있게 되어 기판 제조가 간단해지면서도 제품의 신뢰성이 커지게 되는 이점이 있다.The hole processing method according to the present invention has the advantage of being able to form a hole accurately while processing a plurality of holes at the same time using a plasma, thereby simplifying the manufacturing of the substrate, while increasing the reliability of the product.
이하 상기한 바와 같은 본 발명에 의한 플라즈마를 이용한 기판의 홀가공방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.Hereinafter, a preferred embodiment of a hole processing method of a substrate using a plasma according to the present invention as described above will be described in detail with reference to the accompanying drawings.
도 3에는 본 발명의 바람직한 실시예의 홀가공방법이 진행되는 것을 보인 작업상태도가 도시되어 있다. 이에 도시된 바에 따르면, 본 발명의 홀가공방법은 플라즈마쳄버(10) 내에서 진행된다. 상기 플라즈마쳄버(10)의 내부에는 홀가공작업을 작업공간(12)이 구비된다. 그리고 상기 플라즈마쳄버(10)의 상부 일측에는 상기 작업공간(12)의 내부로 플라즈마의 대전을 촉진하기 위한 가스의 공급을 위한 가스투 입구(14)가 형성되어 있다.3 is a working state diagram showing that the hole processing method of the preferred embodiment of the present invention is in progress. As shown in the drawing, the hole processing method of the present invention proceeds in the
상기 플라즈마쳄버(10)의 내부 상측에는 플라즈마전극(20)이 설치된다. 그리고 상기 플라즈마쳄버(10)의 하부에는 기판의 재료인 모재(30)의 상면동박(32)을 접지시키는 접지단자(22)가 구비된다. 또한 상기 모재(30)의 하면동박(32')에 직류전압을 인가하기 위한 입력단자(24)가 플라즈마쳄버(10)의 하부에 구비된다. 상기 입력단자(24)로의 전압공급은 가변조정부(26)를 통해 이루어진다.The
그리고 상기 플라즈마쳄버(10)에 투입되는 모재(30)는 절연재(31)의 양면에 각각 상면동박(32)과 하면동박(32')이 구비되어 있고, 플라즈마에 의해 홀(35)이 천공될 위치에 미리 상기 상면동박(32)과 하면동박(32')이 제거된 개구부(33)가 형성되어 있다.In addition, the
이와 같은 구성을 가지는 플라즈마쳄버(10)에서는 다음과 같은 과정을 통해 홀(35)을 가공하게 된다.In the
먼저, 모재(30)의 상면동박(32)과 하면동박(32')에 개구부(33)를 형성한다. 상기 개구부(33)는 홀(35)이 형성될 위치에 형성된다. 이때에는 상기 개구부(33)에 대응되는 절연층(31)은 아직 제거되지 않은 상태로 도 3에서는 제거되지 않은 절연층(31)이 점선으로 표시되어 있다.First, the
이와 같은 모재(30)를 작업공간(12)의 내부에 투입하고, 상면동박(32)과 접지단자(22)를 연결하고, 하면동박(32')에는 입력단자(24)를 연결한다.The
그리고 상기 플라즈마전극(20)에 약 300에서 1200W의 출력을 가한다. 이와 같이 되면 상기 플라즈마전극(20)으로부터 상기 작업공간(12) 내로 마이크로파 또 는 고주파가 주사되면서 플라즈마가 형성된다. 또한 상기 가스투입구(14)를 통해서는 O2가스를 투입하여 플라즈마의 형성을 촉진시킨다.Then, an output of about 300 to 1200 W is applied to the
이와 동시에 상기 입력단자(24)를 통해서는 직류음전압을 상기 하면동박(32')에 가한다. 따라서 상기 하면동박(32')은 네가티브상태가 되고, 대전중인 플라즈마의 이온(+)이 수직방향으로 이동하려는 힘이 커지게 된다.At the same time, a DC negative voltage is applied to the lower surface copper foil 32 'through the
이때 상기 가변조정부(26)에서 전압의 세기를 조정하게 되면 하면동박(32')의 네가티브의 상태의 크기가 가변되고, 따라서 이온(+)의 운동량의 크기가 가변하게 된다.At this time, if the
한편, 이온(+)의 수직방향 운동량이 수평방향의 운동량보다 클때, 언더컷의 형성에 영향을 주는 수평방향의 운동량에 의한 절연재(31)의 탈락의 진행보다 훨씬 빠른 속도로 절연재(31)의 수직방향의 탈락이 진행됨에 의해 홀(35)이 천공된다.On the other hand, when the vertical momentum of the ions (+) is greater than the horizontal momentum, the vertical direction of the
전자온도가 3에서 5eV임을 감안할 때, 수직방향의 운동크기를 수평방향의 운동크기의 10에서 20배정도의 크기로 하고자 할 때, 가해지는 전압은 100에서 500V의 범위에서 조정가능하다.Given that the electron temperature is 3 to 5 eV, when the vertical motion size is about 10 to 20 times the horizontal motion size, the applied voltage is adjustable in the range of 100 to 500V.
예를 들어 상기 절연재(31)의 두께가 50㎛이고 재질이 폴리이미드(Polyimid)일 경우에 절연력(strength)의 한계는 약 700V이므로 전압의 조정 범위는 충분하게 된다.For example, in the case where the thickness of the
수직방향 운동량을 수평방향 보다 약 11배의 크기로 할 때 가공되어지는 홀의 각도 θ는 약 15도가 된다. 따라서 가해지는 전압의 크기를 가변시켜 다양한 각 도로 경사진 형태의 홀(35)을 형성할 수 있다. 또한 예를 들어 가해지는 전압을 더 크게 하면 홀(35)의 측벽을 거의 수직에 가깝게 하는 것도 가능하게 된다.When the vertical momentum is about 11 times larger than the horizontal direction, the angle θ of the hole to be machined is about 15 degrees. Therefore, by varying the magnitude of the applied voltage, it is possible to form the
상기와 같은 방식으로 플라즈마를 상기 모재(30)에 가해 상기 개구부(33)에 해당되는 절연재(31)를 제거하면 홀(35)이 형성되어, 다음의 공정에서 상기 홀(35)의 내부에 도금층을 형성하거나 도전성 페이스트를 충진시켜 상기 상면동박(32)과 하면동박(32')에 형성되는 회로를 전기적으로 연결시킬 수 있게 된다.When the plasma is applied to the
위에서 상세히 설명한 바와 같은 본 발명에 의한 플라즈마를 이용한 기판의 홀가공방법에 의하면 기판 전체에 형성되는 다수개의 홀을 동시에 천공할 수 있어 기판의 제조시간을 줄일 수 있으며, 특히 플라즈마의 이방성운동을 자유롭게 제어하여 절연재의 두께와 홀의 직경에 상관없이 정확한 형태의 홀을 형성할 수 있으며, 가해지는 직류전압의 세기를 조절하여 홀의 측벽 경사를 조절할 수 있게 되는 이점이 있다.According to the hole processing method of the substrate using the plasma according to the present invention as described in detail above, it is possible to simultaneously drill a plurality of holes formed in the entire substrate to reduce the manufacturing time of the substrate, in particular to freely control the anisotropic motion of the plasma Therefore, it is possible to form a hole of a precise shape irrespective of the thickness of the insulating material and the diameter of the hole, there is an advantage that can be adjusted the slope of the side wall of the hole by adjusting the intensity of the applied DC voltage.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000040527A KR100572880B1 (en) | 2000-07-14 | 2000-07-14 | Hole manufacturing method using plazma |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000040527A KR100572880B1 (en) | 2000-07-14 | 2000-07-14 | Hole manufacturing method using plazma |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000063462A KR20000063462A (en) | 2000-11-06 |
KR100572880B1 true KR100572880B1 (en) | 2006-04-24 |
Family
ID=19678083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000040527A KR100572880B1 (en) | 2000-07-14 | 2000-07-14 | Hole manufacturing method using plazma |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100572880B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100866495B1 (en) * | 2007-05-21 | 2008-11-03 | (주) 알에프세미 | Dry etching method using plasma |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06338478A (en) * | 1993-03-31 | 1994-12-06 | Fujitsu Ltd | Manufacture of semiconductor device manufacturing apparatus and semiconductor device |
US5639389A (en) * | 1994-02-21 | 1997-06-17 | Dyconex Patente Ag | Process for the production of structures |
JPH1154870A (en) * | 1997-08-01 | 1999-02-26 | Oki Densen Kk | Printed circuit board and its manufacture |
KR19990038653A (en) * | 1997-11-06 | 1999-06-05 | 김정식 | Via hole formation method of multilayer printed circuit board |
KR20000005834A (en) * | 1998-06-02 | 2000-01-25 | 오히라 아끼라 | Printed wiring borard having highly reliably via hole and process for forming via hole |
-
2000
- 2000-07-14 KR KR1020000040527A patent/KR100572880B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06338478A (en) * | 1993-03-31 | 1994-12-06 | Fujitsu Ltd | Manufacture of semiconductor device manufacturing apparatus and semiconductor device |
US5639389A (en) * | 1994-02-21 | 1997-06-17 | Dyconex Patente Ag | Process for the production of structures |
JPH1154870A (en) * | 1997-08-01 | 1999-02-26 | Oki Densen Kk | Printed circuit board and its manufacture |
KR19990038653A (en) * | 1997-11-06 | 1999-06-05 | 김정식 | Via hole formation method of multilayer printed circuit board |
KR20000005834A (en) * | 1998-06-02 | 2000-01-25 | 오히라 아끼라 | Printed wiring borard having highly reliably via hole and process for forming via hole |
Non-Patent Citations (1)
Title |
---|
06338478 |
Also Published As
Publication number | Publication date |
---|---|
KR20000063462A (en) | 2000-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4885074A (en) | Plasma reactor having segmented electrodes | |
US4495399A (en) | Micro-arc milling of metallic and non-metallic substrates | |
EP1090407B1 (en) | Semiconductor process chamber electrode | |
US4844767A (en) | Method of and apparatus for etching | |
JP2002176036A (en) | Use of pulsed grounding source in plasma reactor | |
CN111354672B (en) | Electrostatic chuck and plasma processing apparatus | |
JP2000156370A5 (en) | ||
KR100572880B1 (en) | Hole manufacturing method using plazma | |
US6573190B1 (en) | Dry etching device and dry etching method | |
US6197664B1 (en) | Method for electroplating vias or through holes in substrates having conductors on both sides | |
JP2002009043A (en) | Etching device and manufacturing method of semiconductor device using it | |
EP0209109A2 (en) | Method of and apparatus for forming film by utilizing low-temperature plasma | |
EP0280074A2 (en) | Plasma reactor | |
CN101542677B (en) | Device for the pre-treatment of substrates | |
US11862440B2 (en) | Semiconductor processing equipment including electrostatic chuck for plasma processing | |
KR100593381B1 (en) | Hole processing method and apparatus of substrate using arc | |
KR20220067267A (en) | Grid apparatus having a beam control function in semiconductor processing system | |
US20060071182A1 (en) | Method of processing semiconductor apparatus | |
JPH03138382A (en) | Reactive ion etching device | |
KR101784387B1 (en) | Plasma chamber being capable of controlling the homogenization of plasma potential distribution for a charged particle beam output apparatus | |
JP2862088B2 (en) | Plasma generator | |
KR20150019232A (en) | Ceramic mono block, and process of forming in/out port and coupling pattern on ceramic filter | |
US20230360889A1 (en) | Apparatus for Edge Control During Plasma Processing | |
JPH06252097A (en) | Plasma etching device | |
KR200313832Y1 (en) | Sputtering device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130306 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140305 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150305 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160304 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170307 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |