KR100572007B1 - Heat interference prevention type wafer - Google Patents

Heat interference prevention type wafer Download PDF

Info

Publication number
KR100572007B1
KR100572007B1 KR1020040045857A KR20040045857A KR100572007B1 KR 100572007 B1 KR100572007 B1 KR 100572007B1 KR 1020040045857 A KR1020040045857 A KR 1020040045857A KR 20040045857 A KR20040045857 A KR 20040045857A KR 100572007 B1 KR100572007 B1 KR 100572007B1
Authority
KR
South Korea
Prior art keywords
wafer
heat transfer
zones
heat
zone
Prior art date
Application number
KR1020040045857A
Other languages
Korean (ko)
Other versions
KR20050120493A (en
Inventor
이영원
Original Assignee
주식회사 좋은기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 좋은기술 filed Critical 주식회사 좋은기술
Priority to KR1020040045857A priority Critical patent/KR100572007B1/en
Publication of KR20050120493A publication Critical patent/KR20050120493A/en
Application granted granted Critical
Publication of KR100572007B1 publication Critical patent/KR100572007B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70858—Environment aspects, e.g. pressure of beam-path gas, temperature
    • G03F7/70866—Environment aspects, e.g. pressure of beam-path gas, temperature of mask or workpiece
    • G03F7/70875—Temperature, e.g. temperature control of masks or workpieces via control of stage temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Abstract

본 발명은 웨이퍼 내부에서 일어나는 열간섭을 방지하여 반도체 수율을 향상시킬 수 있게 하는 열간섭 방지형 웨이퍼 및 이의 제조방법에 관한 것으로서, 반도체 웨이퍼를 구성함에 있어서, 여러개의 구역으로 구획하고, 구획된 각 구역간의 열전달을 방지하도록 구역과 구역 사이에 열전달 차단수단을 형성하는 것을 특징으로 하기 때문에 웨이퍼를 멀티구역화하여 웨이퍼의 각 구역간 열간섭을 줄임으로써 온도 제어를 용이하게 하는 동시에 온도의 정확도 및 정밀도를 향상시키고, 웨이퍼 내부의 열간섭으로 인한 피해를 최소화할 수 있는 효과를 갖는다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a heat-interference prevention wafer and a method for manufacturing the same, which can improve the semiconductor yield by preventing thermal interference occurring inside the wafer. Heat transfer blocking means is formed between the zones to prevent heat transfer between the zones. Thus, the wafers are multi-zoned to reduce thermal interference between the zones of the wafers, thereby facilitating temperature control and improving temperature accuracy and precision. It is effective to minimize damage caused by thermal interference inside the wafer.

Description

열간섭 방지형 웨이퍼 및 이의 제조방법{Heat interference prevention type wafer}Heat interference prevention wafer and manufacturing method thereof {Heat interference prevention type wafer}

도 1은 종래의 웨이퍼가 반도체 히팅장치에 안착된 상태를 나타내는 측단면도이다.1 is a side cross-sectional view showing a state where a conventional wafer is seated in a semiconductor heating apparatus.

도 2는 본 발명의 바람직한 일 실시예에 따른 열간섭 방지형 웨이퍼가 반도체 히팅장치에 안착된 상태를 나타내는 측단면도이다.2 is a side cross-sectional view illustrating a state in which a thermal interference prevention wafer is mounted on a semiconductor heating apparatus according to an exemplary embodiment of the present invention.

도 3 내지 도 7은 본 발명의 바람직한 여러 실시예에 따른 열간섭 방지형 웨이퍼를 나타내는 측단면도이다.3 to 7 are side cross-sectional views illustrating a thermal interference prevention wafer according to various embodiments of the present invention.

도 8은 도 2의 열간섭 방지형 웨이퍼의 일례를 나타내는 평면도이다.8 is a plan view illustrating an example of the thermal interference prevention wafer of FIG. 2.

본 발명은 열간섭 방지형 웨이퍼 및 이의 제조방법에 관한 것으로서, 더욱 상세하게는 웨이퍼 내부에서 일어나는 열간섭을 방지하여 반도체 수율을 향상시킬 수 있게 하는 열간섭 방지형 웨이퍼 및 이의 제조방법에 관한 것이다. The present invention relates to a thermal interference prevention wafer and a method of manufacturing the same, and more particularly, to a thermal interference prevention wafer and a method of manufacturing the same to prevent thermal interference occurring inside the wafer to improve the semiconductor yield.

일반적으로 반도체 소자는 이온주입 공정, 막 증착 공정, 확산공정, 사진공정 등과 같은 다수의 공정들을 거쳐 제조된다. 이러한 공정들 중에서, 원하는 패턴 을 형성하기 위한 사진공정은 반도체 소자 제조에 필수적으로 요구되는 공정이다. In general, semiconductor devices are manufactured through a plurality of processes such as ion implantation, film deposition, diffusion, and photography. Among these processes, a photo process for forming a desired pattern is an essential step for manufacturing a semiconductor device.

이러한, 사진식각공정은 식각이나 이온주입이 될 부위와 보호될 부위를 선택적으로 정의하기 위해 마스크나 레티클의 패턴을 소자 위에 만드는 것으로 크게, 소자 상에 포토레지스트를 떨어뜨린 후 고속으로 회전시켜 소자 위에 원하는 두께로 입히는 도포공정, 포토레지스트가 도포된 소자와 정해진 마스크를 서로 정렬시킨 후 자외선과 같은 빛이 상기 마스크를 통하여 소자 상의 포토레지스트에 조사되도록 하여 마스크 또는 레티클의 패턴을 소자에 옮기는 노광공정 및 상기 노광공정이 완료된 소자의 포토레지스트를 현상하여 원하는 포토레지스트 패턴을 형성하는 현상공정으로 이루어진다.The photolithography process is to make a pattern of a mask or a reticle on the device to selectively define the areas to be etched or ion implanted and the areas to be protected. The photoresist is dropped on the device and then rotated at a high speed. A coating process of coating a desired thickness, an exposure process of aligning a device to which a photoresist is applied and a predetermined mask with each other and then irradiating a photoresist on the device with light such as ultraviolet rays through the mask to transfer a pattern of a mask or a reticle to the device; and The photoresist of the device in which the exposure process is completed is developed to form a desired photoresist pattern.

또한, 상기 사진식각공정에는 반도체 소자를 소정 온도하에서 굽는 베이크 공정이 포함된다. 즉, 상기 베이크 공정은 포토레지스트를 도포하기 전에 소자에 흡착된 수분을 제거하기 위한 베이크, 소정의 유기용제 및 포토레지스트의 도포시에 생긴 전단응력을 완화시키기 위해 가열된 핫플레이트 상에서 소자를 가열하는 소프트 베이크, 노광시 자외선의 산란으로 인한 노광 부위의 화학적 구조의 불안정을 회복시키기 위한 노광 후 베이크 등이 있다.In addition, the photolithography process includes a baking process of baking a semiconductor device at a predetermined temperature. That is, the bake process heats the device on a heated hot plate to alleviate the shear stress generated during the application of the bake to remove moisture adsorbed to the device, the application of a predetermined organic solvent and the photoresist before the photoresist is applied. Soft bake, and post-exposure bake for restoring the instability of the chemical structure of the exposure site due to scattering of ultraviolet light during exposure.

상기와 같이, 반도체 소자를 베이킹하기 위해서는 실질적으로 베이크 챔버 내에서 웨이퍼의 베이크 공정을 진행하는 반도체 제조공정 설비의 한 형태인 반도체 히팅 시스템을 사용한다.As described above, in order to bake a semiconductor device, a semiconductor heating system, which is a type of semiconductor manufacturing process facility that performs a baking process of a wafer in a baking chamber, is used.

이러한, 종래의 반도체 히팅 시스템은, 통상적으로 소자에 열을 전달하도록 소자와 근접되게 설치되고, 평평한 히팅 플레이트 및 상기 히팅 플레이트의 하면에 설치되고, 상기 히팅 플레이트를 가열할 수 있는 히터 등을 구비하여 이루어지는 구성이였다.Such a conventional semiconductor heating system is typically provided in close proximity to the device to transfer heat to the device, and is provided on a flat heating plate and a lower surface of the heating plate, and includes a heater or the like capable of heating the heating plate. It was a configuration made.

그러나, 종래의 반도체 히팅 시스템의 히팅 플레이트는 중심부와 테두리부간의 온도편차나 베이크 챔버 내부의 환경에 따라 각 부분의 온도편차가 심하게 발생하였고, 이러한 온도편차로 인하여 소자의 균일한 베이크가 이루어지지 않아서 선폭이 포토레지스트의 베이크 온도 균일성이 사진공정시 커다란 영향을 미치는 최근에는 미세 패턴을 패터닝하는 경우, 반도체 소자의 수율이 크게 떨어지는 문제점이 있었다. However, in the heating plate of the conventional semiconductor heating system, the temperature deviation of each part is severely generated according to the temperature deviation between the center and the edge portion or the environment inside the baking chamber, and due to such temperature deviation, the device is not uniformly baked. In recent years, where the width of the photoresist has a large influence on the baking temperature uniformity of the photoresist, there has been a problem in that the yield of the semiconductor device is greatly decreased when the fine pattern is patterned.

즉, 소자가 챔버 내에 실장되었을 때, 반도체 히팅 시스템에 의하여 소자를 일정온도까지 얼마나 빨리 그리고 미세한 오차를 가지는 균일한 베이크 온도를 유지시킬 수 있느냐가 반도체 소자의 수율에 직접적인 영향을 미치므로 온도조절이 정밀하고, 온도 보상시간이 빠른 소자의 베이크 장치가 절실히 요구되고 있는 실정이다.In other words, when the device is mounted in a chamber, how quickly the semiconductor heating system can maintain the uniform baking temperature with a certain temperature and a minute error has a direct influence on the yield of the semiconductor device. There is an urgent need for a bake device for an accurate and fast temperature compensation device.

한편, 이러한 종래의 문제점들을 개선하기 위하여 히팅 플레이트를 멀티존화하고 각각의 구역을 개별 온도 제어하여 소자 각 부분의 미세한 온도편차를 줄일 수 있고, 아울러 히팅 플레이트의 각 구역들 간의 온도 간섭을 최소화할 수 있게 하는 대한민국 특허출원 제2003-41425호가 출원되었다.On the other hand, in order to improve these problems, the heating plate is multi-zoned and each zone is individually controlled for temperature to reduce the minute temperature deviation of each part of the device, and also to minimize the temperature interference between the zones of the heating plate. Korean Patent Application No. 2003-41425 has been filed.

이러한 종래의 대한민국 특허출원 제2003-41425호에 의하면, 도 1에 도시된 바와 같이, 히팅 플레이트(2)와 히터(3)를 여러개의 구역(예를 들어, SECTION 1, SECTION 2,....SECTION N 등)으로 멀티존화한 것으로서, 상기 히팅 플레이트(2)는, 웨이퍼(1)에 열을 전달하도록 소자와 근접되게 설치되고, 중심부, 중간부, 테두리부 등으로 나누거나 또는 중심을 기준으로 소정 각도 등각으로 나누는 등 다중 구역(멀티존)으로 구획할 수 있고, 상기 히터(3)는, 상기 히팅 플레이트(2)의 하면에 설치되어 상기 히팅 플레이트(2) 각각의 구역을 개별적으로 가열할 수 있는 것이다.According to the conventional Korean Patent Application No. 2003-41425, as shown in FIG. 1, the heating plate 2 and the heater 3 are divided into several zones (for example, SECTION 1, SECTION 2, ... .SECTION N, etc.), the heating plate 2 is installed in close proximity to the element to transfer heat to the wafer 1, divided into a central portion, a middle portion, an edge portion, or the like or based on the center. It can be divided into multiple zones (multi-zone), such as divided into a predetermined angle isometric, the heater (3) is installed on the lower surface of the heating plate (2) to heat each zone of each of the heating plate (2) individually You can do it.

그러나, 이러한 종래의 대한민국 특허출원 제2003-41425호와 같이, 상기 히팅 플레이트(2)와 히터(3)를 여러개의 구역으로 멀티존화하더라도, 웨이퍼(1)의 내부에서 전도에 의한 열간섭이 일어나 온도 제어를 어렵게 하는 문제점이 있었다.However, as in the conventional Korean Patent Application No. 2003-41425, even if the heating plate 2 and the heater 3 are multi-zoned into several zones, thermal interference due to conduction occurs inside the wafer 1. There was a problem that makes temperature control difficult.

즉, 예를 들어, 온도가 기준치 보다 떨어지는 특정 구역의 히터 온도를 높이면, 그 구역의 상방에 있는 웨이퍼의 특정 위치의 온도만 올라가는 것이 아니라 웨이퍼 내부에서 열간섭(열전도)이 일어나서 그 특정 위치(예를 들어 SECTION 1) 상방의 웨이퍼 온도가 올라가면 이웃하는 부근(예를 들어 SECTION 2) 상방의 웨이퍼의 온도까지 함께 동반하여 올라가게 되는 문제점이 있었다.That is, for example, if the heater temperature is raised in a particular zone where the temperature falls below a reference value, the temperature of a specific location of the wafer above the zone is not raised, but thermal interference (heat conduction) occurs inside the wafer, and thus the specific location (eg, For example, when the wafer temperature above SECTION 1) increases, there is a problem that the temperature rises along with the temperature of the wafer above the neighboring neighbor (for example, SECTION 2).

따라서, 특정 구역의 히터 온도를 높이려면 이웃하는 구역의 히터 온도를 낮추어야 하는 등 온도 제어가 매우 어렵고, 이러한 불명확성으로 인하여 온도에 매우 민감한 반도체 웨이퍼 소자의 수율이 떨어지게 되는 문제점이 있었다.Therefore, in order to increase the heater temperature of a specific zone, it is very difficult to control the temperature such as to lower the heater temperature of a neighboring zone, and due to such ambiguity, there is a problem in that the yield of a semiconductor wafer device which is very sensitive to temperature is reduced.

또한, 웨이퍼 특정 위치의 온도 이상으로 인한 피해가 열간섭으로 인하여 부근으로 확대되는 등 많은 문제점이 있었다. In addition, there are a number of problems, such as damage due to the temperature abnormality of the wafer specific location is expanded to the vicinity due to thermal interference.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 웨이퍼를 멀티구역 화하여 웨이퍼의 각 구역간 열간섭을 줄임으로써 온도 제어를 용이하게 하는 동시에 온도의 정확도 및 정밀도를 향상시키고, 웨이퍼 내부의 열간섭으로 인한 피해를 최소화할 수 있게 하는 열간섭 방지형 웨이퍼 및 이의 제조방법을 제공함에 있다.An object of the present invention for solving the above problems is to multi-zone the wafer to reduce the thermal interference between the zones of the wafer to facilitate temperature control while improving the accuracy and precision of the temperature, and the heat inside the wafer It is to provide a thermal interference prevention wafer and a method of manufacturing the same that can minimize the damage caused by interference.

상기 목적을 달성하기 위한 본 발명의 열간섭 방지형 웨이퍼는, 반도체 웨이퍼를 구성함에 있어서, 여러개의 구역으로 구획하고, 구획된 각 구역간의 열전달을 방지하도록 구역과 구역 사이에 열전달 차단수단을 형성하는 것을 특징으로 한다.The thermal interference prevention wafer of the present invention for achieving the above object, in the construction of a semiconductor wafer, partitioned into a plurality of zones, and forming a heat transfer blocking means between the zones to prevent heat transfer between each partitioned zone It is characterized by.

또한, 상기 열전달 차단수단은, 웨이퍼의 두께방향으로 위에서 아래 또는 아래에서 위로 형성되고, 소정의 폭을 갖는 단열홈인 것이 바람직하다.In addition, the heat transfer blocking means is formed from the top to the bottom or top to bottom in the thickness direction of the wafer, it is preferable that the heat insulating groove having a predetermined width.

또한, 각 구역은 웨이퍼 표면에 형성된 적어도 하나 이상의 반도체 소자의 칩을 단위로 하여 중심(위치중심 및/또는 열중심)으로부터의 거리나 열특성을 기준으로 블록화하여 구획될 수 있다.In addition, each zone may be partitioned by block based on a distance from a center (position center and / or heat center) or thermal characteristics based on a chip of at least one semiconductor element formed on a wafer surface.

한편, 상기 목적을 달성하기 위한 본 발명의 열간섭 방지형 웨이퍼의 제조방법은, 반도체 웨이퍼의 제조방법에 있어서, 여러개의 구역으로 구획하고, 구획된 각 구역간의 열전달을 방지하도록 구역과 구역 사이에 열전달 차단수단을 형성하는 열전달 차단공정을 포함하여 이루어지는 것을 특징으로 한다.On the other hand, the method of manufacturing a thermal interference prevention wafer of the present invention for achieving the above object, in the method of manufacturing a semiconductor wafer, partitioned into a plurality of zones, between the zones to prevent heat transfer between each partitioned zone It characterized in that it comprises a heat transfer blocking step of forming a heat transfer blocking means.

이하, 본 발명의 바람직한 여러 실시예에 따른 열간섭 방지형 웨이퍼 및 이의 제조방법을 도면을 참조하여 상세히 설명한다.Hereinafter, a thermal interference prevention wafer and a method of manufacturing the same according to various exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 도 2에 도시된 바와 같이, 본 발명의 바람직한 일 실시예에 따른 열간섭 방지형 웨이퍼는, 여러개의 구역으로 구획하고, 구획된 각 구역간의 열전달을 방지하도록 구역과 구역 사이에 열전달 차단수단의 일종으로서, 웨이퍼(10)의 두께방향으로 아래에서 위로 소정의 폭을 갖는 단열홈(12)이 형성되는 구성이다.First, as shown in Figure 2, the thermal interference prevention wafer according to a preferred embodiment of the present invention, partitioned into several zones, heat transfer blocking means between the zones to prevent heat transfer between each partitioned zone As an example, a heat insulating groove 12 having a predetermined width from bottom to top in the thickness direction of the wafer 10 is formed.

여기서, 이러한 상기 단열홈(12)은, 웨이퍼(10)를 다수개의 특정 구역으로 나누어 형성되거나, 다중 구역으로 구획된 반도체 히팅 시스템의 히팅 플레이트(20) 및/또는 히터(30)의 각 구역간 경계선과 대응되는 위치에 형성될 수 있다.Here, the insulating groove 12 is formed by dividing the wafer 10 into a plurality of specific regions, or between the regions of the heating plate 20 and / or the heater 30 of the semiconductor heating system divided into multiple regions. It may be formed at a position corresponding to the boundary line.

따라서, 상기 단열홈(12)에 의하여, 즉 단열홈(12) 사이 공기층의 단열효과에 의하여 구역과 구역간의 열간섭(열전달)이 차단되기 때문에 다중 구역화된 상기 히팅 플레이트(20) 및/또는 히터(30)를 이용한 온도 제어가 용이한 것이다.Therefore, the heating plate 20 and / or the heater that is multi-zoned because the heat interference (heat transfer) between the zones is blocked by the heat insulating grooves 12, that is, by the heat insulating effect of the air layer between the heat insulating grooves 12. Temperature control using (30) is easy.

즉, 예를 들어, 온도가 기준치 보다 떨어지는 특정 구역(예를 들어, SECTION 1)의 히터 온도를 높이면, 그 구역의 상방에 있는 웨이퍼의 특정 구역의 온도만 올라가고, 웨이퍼 내부에서 구역 간 열간섭(열전도)이 일어나지 않아서 그 이웃하는 부근 구역(예를 들어, SECTION 2))의 온도는 올라가지 않으므로 이웃하는 구역(SECTION 2)의 히터 온도를 낮출 필요가 없고, 이러한 제어 과정에서의 불명확성 제거로 인하여 정밀한 온도 제어를 통해 반도체 웨이퍼 소자의 수율이 향상시킬 수 있고, 웨이퍼(10) 특정 구역의 온도 이상으로 인한 피해가 부근으로 확대되는 것 등을 방지할 수 있는 것이다.That is, for example, increasing the heater temperature in a particular zone where the temperature is lower than the reference (eg SECTION 1) raises only the temperature of a particular zone of the wafer above that zone and causes thermal interference between zones within the wafer. Since no heat conduction occurs, the temperature of the neighboring neighboring zone (e.g. SECTION 2) does not rise, so there is no need to lower the heater temperature of the neighboring zone SECTION 2, and the precision Through temperature control, the yield of the semiconductor wafer device can be improved, and damage due to the temperature abnormality of the specific region of the wafer 10 can be prevented from expanding to the vicinity.

한편, 도 3에 도시된 바와 같이, 이러한 상기 단열홈(12)은 웨이퍼(10)의 위에서 아래로 수직 형성될 수 있고, 도 5에 도시된 바와 같이, 웨이퍼(10)의 아래에서 위로 수직 형성될 수도 있으며, 여기에, 도 4 및 도 6에 도시된 바와 같이, 상 기 단열홈(12)에 세라믹이나 합성수지나 고분자물질 등 각종 단열재(14)가 충진되는 것도 가능하다.On the other hand, as shown in Figure 3, the insulating groove 12 may be formed vertically from the top of the wafer 10, as shown in Figure 5, vertically formed from the bottom of the wafer 10 as shown 4 and 6, the heat insulating groove 12 may be filled with various heat insulating materials 14 such as ceramics, synthetic resins, or polymer materials.

또한, 이러한 부분 절단식 단열홈(12) 이외에도, 도 7에 도시된 바와 같이, 상기 열전달 차단수단의 일종으로서, 웨이퍼(10)의 각 구역과 구역을 소정 거리(t) 이격시키고, 이격된 사이에 단열재(14)가 충진되는 것도 가능하다.In addition to the partially cut insulating groove 12, as shown in FIG. 7, as a kind of the heat transfer blocking means, each zone and the zone of the wafer 10 are spaced a predetermined distance t apart from each other. It is also possible to fill the heat insulator 14.

여기서, 이러한 단열홈(12)의 깊이나 폭이나 단열재(14)의 종류나 형태 등은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 웨이퍼(10) 각 구역간의 열간섭(열전달)을 최소화할 수 있도록 최적화 설계되는 것이 바람직하다.Here, the depth or width of the heat insulating groove 12 or the type or shape of the heat insulating material 14 can minimize the thermal interference (heat transfer) between the regions of the wafer 10 within the scope of the technical spirit of the present invention. It is desirable to be designed so that it is optimized.

한편, 도 8에 예시된 바와 같이, 웨이퍼(10)의 각 구역은 웨이퍼(10) 표면에 형성된 적어도 하나 이상의 4각진 반도체 소자의 칩을 단위로 하여 중심(위치중심 및/또는 열중심)으로부터의 거리나 열특성을 기준으로(도 8에서는 중심을 기준으로) 블록화하여 구획되는 것이 바람직하고, 통상 4(2ㅧ2)개, 9(3ㅧ3)개, 16(4ㅧ4)개 등 N의 자승 개의 반도체 소자의 칩을 하나의 구역으로 구획할 수 있으며, 근본적으로는 1개의 반도체 소자의 칩을 1개의 구역으로까지 구획하는 것도 가능하다.On the other hand, as illustrated in FIG. 8, each zone of the wafer 10 is located from the center (position center and / or heat center) in units of chips of at least one quadrangular semiconductor element formed on the surface of the wafer 10. It is preferable to block and partition based on distance or thermal characteristics (relative to the center in FIG. 8), and usually 4 (2 ㅧ 2), 9 (3 ㅧ 3), 16 (4 ㅧ 4), etc. It is possible to divide the chips of the square of four semiconductor elements into one zone, and essentially divide the chips of one semiconductor element into one zone.

이외에도 각종 공정챔버의 특성이나 반도체 웨이퍼 소자의 형태나 웨이퍼의 특성 등을 고려하여 매우 다양한 형태의 웨이퍼 구역의 블록화가 가능한 것이다. In addition, various types of wafer zones can be blocked in consideration of the characteristics of various process chambers, the shape of semiconductor wafer elements, the characteristics of wafers, and the like.

이러한 본 발명의 열간섭 방지형 웨이퍼의 제조방법은, 반도체 웨이퍼 제조공정 중에서, 웨이퍼를 여러개의 구역으로 구획하고, 구획된 각 구역간의 열전달을 방지하도록 구역과 구역 사이에 열전달 차단수단을 형성하는 열전달 차단공정을 포함하여 이루어지는 것으로서, 상기 열전달 차단공정은, 웨이퍼의 두께방향으로 위 에서 아래 또는 아래에서 위로 소정의 폭을 갖는 단열홈을 형성하고, 상기 단열홈에 단열재를 충진시키는 단계를 포함하여 이루어질 수 있는 것이다.In the method of manufacturing a heat-interference preventing wafer of the present invention, in a semiconductor wafer manufacturing process, a heat transfer means for partitioning a wafer into a plurality of zones and forming heat transfer blocking means between the zones to prevent heat transfer between each divided zones. Including the blocking step, the heat transfer blocking step is formed by forming a heat insulating groove having a predetermined width from the top to the bottom or bottom to top in the thickness direction of the wafer, and filling the heat insulating material in the insulating groove is made. It can be.

본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 사상을 해치지 않는 범위 내에서 당업자에 의한 변형이 가능함은 물론이다.The present invention is not limited to the above-described embodiments, and of course, modifications may be made by those skilled in the art without departing from the spirit of the present invention.

예컨대, 본 발명에서는 히터를 구비한 반도체 히팅 공정에서 웨이퍼 열전도를 방지하기 위한 것이나 본 발명의 기술적 사상은, 반드시 히팅 공정에 국한되는 것이 아니라, 쿨러를 구비한 반도체 쿨링 공정에도 동일하게 적용될 수 있는 것이다.For example, in the present invention, to prevent wafer thermal conduction in a semiconductor heating process with a heater, the technical idea of the present invention is not necessarily limited to the heating process, but may be similarly applied to a semiconductor cooling process with a cooler. .

따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 후술되는 청구범위와 이의 기술적 사상에 의해 한정될 것이다. Therefore, the scope of the claims in the present invention will not be defined within the scope of the detailed description, but will be defined by the following claims and the technical spirit thereof.

이상에서와 같이 본 발명의 열간섭 방지형 웨이퍼 및 이의 제조방법에 의하면, 웨이퍼를 멀티구역화하여 웨이퍼의 각 구역간 열간섭을 줄임으로써 온도 제어를 용이하게 하는 동시에 온도의 정확도 및 정밀도를 향상시키고, 웨이퍼 내부의 열간섭으로 인한 피해를 최소화할 수 있는 효과를 갖는 것이다.As described above, according to the thermal interference prevention wafer of the present invention and a method of manufacturing the same, the wafer is multi-zoned to reduce thermal interference between sections of the wafer to facilitate temperature control and to improve temperature accuracy and precision, It has an effect of minimizing damage due to thermal interference inside the wafer.

Claims (8)

반도체 웨이퍼를 구성함에 있어서,In constructing a semiconductor wafer, 여러개의 구역으로 구획하고, 구획된 각 구역간의 열전달을 방지하도록 구역과 구역 사이에 열전달 차단수단을 형성하는 것을 특징으로 하는 열간섭 방지형 웨 이퍼.A heat interference preventing wafer, which is partitioned into several zones and forms heat transfer blocking means between the zones to prevent heat transfer between each partitioned zone. 제 1항에 있어서,The method of claim 1, 상기 열전달 차단수단은, 웨이퍼의 두께방향으로 위에서 아래 또는 아래에서 위로 형성되고, 소정의 폭을 갖는 단열홈인 것을 특징으로 하는 열간섭 방지형 웨이퍼.The heat transfer blocking means is a heat interference prevention wafer, characterized in that formed in the top or bottom from the bottom in the thickness direction of the wafer, the insulating groove having a predetermined width. 제 2항에 있어서,The method of claim 2, 상기 단열홈은, 다중 구역으로 구획된 반도체 히팅 시스템의 히팅 플레이트 및/또는 히터의 각 구역간 경계선과 대응되는 위치에 형성되는 것을 특징으로 하는 열간섭 방지형 웨이퍼.The insulating groove is a thermal interference prevention wafer, characterized in that formed in a position corresponding to the boundary line between each zone of the heating plate and / or heater of the semiconductor heating system divided into multiple zones. 제 2항에 있어서,The method of claim 2, 상기 단열홈에 단열재가 충진되는 것을 특징으로 하는 열간섭 방지형 웨이퍼.Thermal interference prevention wafer, characterized in that the insulating material is filled in the insulating groove. 제 1항에 있어서,The method of claim 1, 상기 열전달 차단수단은, 웨이퍼의 각 구역과 구역을 소정 거리 이격시키고, 이격된 사이에 단열재가 충진되는 것을 특징으로 하는 열간섭 방지형 웨이퍼.The heat transfer blocking means is a thermal interference preventing wafer, characterized in that the spaced apart the predetermined distance between each zone and the area of the wafer, and the spaced apart. 제 1항에 있어서,The method of claim 1, 각 구역은 웨이퍼 표면에 형성된 적어도 하나 이상의 반도체 소자의 칩을 단위로 하여 중심(위치중심 및/또는 열중심)으로부터의 거리나 열특성을 기준으로 블록화하여 구획되는 것을 특징으로 하는 열간섭 방지형 웨이퍼.Each zone is partitioned by partitioning on the basis of the distance from the center (position center and / or heat center) or the thermal characteristics on the basis of the chip of at least one semiconductor element formed on the wafer surface unit . 반도체 웨이퍼의 제조방법에 있어서,In the manufacturing method of a semiconductor wafer, 여러개의 구역으로 구획하고, 구획된 각 구역간의 열전달을 방지하도록 구역과 구역 사이에 열전달 차단수단을 형성하는 열전달 차단공정을 포함하여 이루어지는 것을 특징으로 하는 열간섭 방지형 웨이퍼의 제조방법.And a heat transfer blocking step of partitioning into several zones and forming a heat transfer blocking means between the zones to prevent heat transfer between each of the divided zones. 제 7항에 있어서,The method of claim 7, wherein 상기 열전달 차단공정은, 웨이퍼의 두께방향으로 위에서 아래 또는 아래에서 위로 소정의 폭을 갖는 단열홈을 형성하고, 상기 단열홈에 단열재를 충진시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 열간섭 방지형 웨이퍼의 제조방법.The heat transfer blocking process may include forming a heat insulating groove having a predetermined width from top to bottom or top to bottom in a thickness direction of the wafer, and filling a heat insulating material into the heat insulating groove. Manufacturing method.
KR1020040045857A 2004-06-19 2004-06-19 Heat interference prevention type wafer KR100572007B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040045857A KR100572007B1 (en) 2004-06-19 2004-06-19 Heat interference prevention type wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040045857A KR100572007B1 (en) 2004-06-19 2004-06-19 Heat interference prevention type wafer

Publications (2)

Publication Number Publication Date
KR20050120493A KR20050120493A (en) 2005-12-22
KR100572007B1 true KR100572007B1 (en) 2006-04-18

Family

ID=37292998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040045857A KR100572007B1 (en) 2004-06-19 2004-06-19 Heat interference prevention type wafer

Country Status (1)

Country Link
KR (1) KR100572007B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101958636B1 (en) * 2016-10-31 2019-03-18 세메스 주식회사 Apparatus for supporting substrate, System for treating substrate, and Method for treating substrate
KR102039429B1 (en) * 2017-11-09 2019-11-04 한국표준과학연구원 Wafer Sensor with Heat Dissipating Function and Method for Fabricating the Same
CN112049873A (en) * 2019-06-06 2020-12-08 河北艾斯特瑞亚科技有限责任公司 Thrust frame

Also Published As

Publication number Publication date
KR20050120493A (en) 2005-12-22

Similar Documents

Publication Publication Date Title
KR101071004B1 (en) Integrated thermal unit
KR101121354B1 (en) Method and system of controlling critical dimensions of structures formed on a wafer in semiconductor processing
JPH11274030A (en) Method and device for resist processing, and method for coating resist
US20060151462A1 (en) Semiconductor wafer baking apparatus
KR100890874B1 (en) Temperature-controlled chuck and method for controlling the temperature of a substantially flat object
JP2001143850A (en) Substrate heat treatment apparatus, substrate heat treatment method, substrate processing apparatus and substrate processing method
KR20120023172A (en) Guard ring for improved matching
KR100572007B1 (en) Heat interference prevention type wafer
US7628612B2 (en) Heat treatment apparatus, heat treatment method, and computer readable storage medium
JP3368200B2 (en) Photomask making method and heat treatment apparatus
KR100543873B1 (en) Heat interference prevention type semiconductor wafer heating system
JPS63184330A (en) Baking device for photoresist
KR100512260B1 (en) Semiconductor heating system and its control method
KR100580960B1 (en) Semiconductor heating plate
KR100814719B1 (en) Manufacturing apparatus for heating plate and manufacturing method using of it
US10103033B2 (en) Manufacturing method of semiconductor device
US6573480B1 (en) Use of thermal flow to remove side lobes
US6399926B2 (en) Heat-treating apparatus capable of high temperature uniformity
KR100645975B1 (en) Heating and cooling apparatus for semiconductor wafer
KR20000033084A (en) Plate for controlling board temperature and method for manufacturing the same
KR101060764B1 (en) Photoresist Pattern Formation Method
KR20110013566A (en) Appararus for baking
US20080236787A1 (en) Method to cool bake plates in a track lithography tool
KR101343030B1 (en) Semiconductor heating system
KR20200021818A (en) Hot plate and apparatus for heat-treating substrate with the hot plate, and fabricating method of the hot plate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130409

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140411

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee