KR100568291B1 - A package manufacturing method for chip device - Google Patents

A package manufacturing method for chip device Download PDF

Info

Publication number
KR100568291B1
KR100568291B1 KR1020040110875A KR20040110875A KR100568291B1 KR 100568291 B1 KR100568291 B1 KR 100568291B1 KR 1020040110875 A KR1020040110875 A KR 1020040110875A KR 20040110875 A KR20040110875 A KR 20040110875A KR 100568291 B1 KR100568291 B1 KR 100568291B1
Authority
KR
South Korea
Prior art keywords
substrate
film
chip component
chip
package
Prior art date
Application number
KR1020040110875A
Other languages
Korean (ko)
Inventor
박주훈
김태훈
전문수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040110875A priority Critical patent/KR100568291B1/en
Application granted granted Critical
Publication of KR100568291B1 publication Critical patent/KR100568291B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 필름 라미네이팅에 의한 패키지 제조시 칩과 필름사이의 간격을 최소화함으로서 패키지 사이즈를 감소시킬 수 있는 칩 부품의 패키지 제조 방법을 제공하기 위한 것으로서, 그 구성은 복수의 칩부품을 기판상에 일정 간격으로 플립 본딩하는 단계; 상기 칩부품이 플립 본딩된 기판의 상면에 필름, 러버를 순서대로 배치한 후, 소정 압력의 에어(air)를 가하여 필름을 칩부품 및 기판 표면에 라미네이팅시키는 단계; 상기 러버를 제거하고 기판 상에 절단선을 형성하는 단계; 상기 라미네이팅된 필름의 상면에 메탈 쉴드층을 형성하는 단계; 및 상기 메탈 쉴드층이 형성된 기판을 절단선을 따라 절단하여 개별 패키지로 분리하는 단계를 포함하여 이루어진다.The present invention is to provide a method for manufacturing a package of a chip component that can reduce the package size by minimizing the gap between the chip and the film during the package manufacturing by film lamination, the configuration is a plurality of chip components on a substrate Flip bonding at intervals; Arranging a film and a rubber on the upper surface of the substrate on which the chip component is flip-bonded, and then laminating the film on the chip component and the surface of the substrate by applying air at a predetermined pressure; Removing the rubber and forming a cutting line on the substrate; Forming a metal shield layer on an upper surface of the laminated film; And cutting the substrate on which the metal shield layer is formed along a cutting line to separate the substrate into individual packages.

칩 부품, 라미네이팅, 에어, 필름, 열경화성 수지Chip Component, Laminating, Air, Film, Thermosetting Resin

Description

칩 부품의 패키지 제조 방법{A package manufacturing method for chip device} A package manufacturing method for chip device             

도 1은 종래의 칩 부품 패키지 제조 방법을 나타내는 공정도이다.1 is a process chart showing a conventional chip component package manufacturing method.

도 2는 종래 방법에 있어서, 라미네이팅 상태를 나타낸 도면이다.2 is a view showing a laminating state in the conventional method.

도 3은 본 발명에 의한 칩 부품 패키지 제조 방법을 개략적으로 나타낸 플로우챠트이다.3 is a flowchart schematically illustrating a method of manufacturing a chip component package according to the present invention.

도 4는 본 발명에 의한 칩 부품 패키지 제조 방법을 구체적으로 도시한 공정도이다.4 is a flowchart illustrating a method of manufacturing a chip component package according to the present invention in detail.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

41 : 기판41: substrate

42 : 칩 부품42: chip parts

43 : 열경화성 수지43: thermosetting resin

44 : 러버(Rubber)44: rubber

45 : 절단선45: cutting line

46 : 메탈 쉴드층46: metal shield layer

본 발명은 칩 부품 패키지 제조 방법에 관한 것으로서, 보다 상세하게는 라미네이팅에 의한 패키지 제조시 칩과 필름사이의 간격을 최소화함으로서 패키지 사이즈를 감소시킬 수 있는 칩 부품의 패키지 제조 방법에 관한 것이다.The present invention relates to a chip component package manufacturing method, and more particularly, to a package manufacturing method of a chip component that can reduce the package size by minimizing the gap between the chip and the film in the package manufacturing by laminating.

통신산업이 발달되면서, 무선통신 제품은 점차 소형화, 고품질화 및 다기능화되어 가고 있다. 이러한 경향에 맞추어 무선통신 제품에 사용되는 부품, 예를 들어, 필터, 듀플렉서 등에 대해서도 소형화 및 다기능화가 요구되고 있다.As the communication industry develops, wireless communication products are gradually becoming smaller, higher quality and more versatile. In accordance with this trend, miniaturization and multifunctionality are also required for components used in wireless communication products, such as filters and duplexers.

이러한 부품은 쏘 소자, FBAR 소자 등으로 구현된다. 이러한 부품, 예를 들어, 쏘 소자는 IDT 전극의 전극폭, 길이, 간격 등에 소자의 특성이 결정되기 때문에, 상기 IDT 전극에 손상이 있거나, 먼지나 티끌과 같은 미세한 크기의 이물질이 묻을 경우 소자의 특성이 변하게 된다. 따라서, 이러한 부품을 외부 환경으로 보호하기 위한 패키지 구조가 요구된다.These components are implemented as saw devices, FBAR devices, and the like. Such components, for example, the saw element, because the characteristics of the element are determined, such as the electrode width, length, spacing, etc. of the IDT electrode, if the IDT electrode is damaged or foreign matter of a small size such as dust or dust The characteristics will change. Therefore, a package structure for protecting such components to the external environment is required.

이러한 칩 부품의 패키지 제조 방법으로서, 세라믹 시트를 적층하는 방법, 필름(열경화성 수지)를 라미네이팅하는 방법등이 제안되어 있는데, 이 중 라미네이팅 방법이 소형화에 더 유리하다.As a method of manufacturing a package of chip components, a method of laminating a ceramic sheet, a method of laminating a film (thermosetting resin), and the like have been proposed, of which a laminating method is more advantageous for miniaturization.

도 1은 종래 필름을 이용한 패키지 제조 방법을 나타낸 공정도로서, 이를 참조하면, 종래 칩 부품의 패키지 제조는 다음과 같이 이루어진다.1 is a process chart showing a package manufacturing method using a conventional film, referring to this, the package manufacturing of a conventional chip component is performed as follows.

먼저, 도 1의 (a)에 도시된 바와 같이, 소정 사이즈의 표면적을 갖는 기판(11) 상에 다수의 칩 부품(12)을 일정 간격으로 다수의 행과 열로 배치시켜 플립 본딩(flip bonding)한다.First, as shown in FIG. 1A, a plurality of chip components 12 are arranged in a plurality of rows and columns at regular intervals on a substrate 11 having a surface area of a predetermined size to flip bonding. do.

그리고, 도 1의 (b)에 도시된 바와 같이, 상기 다수 칩부품(12)이 플립 본딩된 기판(11)의 상면에 필름(13)을 라미네이팅(laminating)시킨다. 이때, 라미네이팅 공정에 사용하는 필름은 열경화성 또는 가소성의 수지로 이루어진다. 이때, 라미네이팅 공정은, 칩부품(12)이 플립 본딩된 기판(11)의 상면에 필름(13)을 놓고, 그 위에 러버(rubber)를 얹어 필름을 보호한 후 , 그 상부를 기계적으로 가압하여 이루어진다. 상기 라미네이팅된 필름(13)은 큐어링(curing) 등을 통해 경화되어 경도가 향상된다.As shown in FIG. 1B, the film 13 is laminated on the upper surface of the substrate 11 on which the plurality of chip components 12 are flip-bonded. At this time, the film used for a laminating process consists of a thermosetting or plastic resin. At this time, in the laminating process, the film 13 is placed on the upper surface of the substrate 11 on which the chip component 12 is flip-bonded, a rubber is placed thereon to protect the film, and the upper part is mechanically pressed. Is done. The laminated film 13 is cured through curing or the like to improve hardness.

이와 같이, 필름(13)의 라미네이팅이 완료되면, 도 1의 (c)에 도시된 바와 같이, 상기 기판(11) 상에 절단선(14)을 형성한 후, 이어 (d)에 도시된 바와 같이, 필름(13)의 상부 전체에 메탈 쉴드층(15)을 형성한다. 상기 절단선(14)은 칩부품(12) 사이에 형성된다.As such, when laminating of the film 13 is completed, as shown in (c) of FIG. 1, after forming the cutting line 14 on the substrate 11, as shown in (d). Likewise, the metal shield layer 15 is formed on the entire upper portion of the film 13. The cutting line 14 is formed between the chip parts 12.

그리고, 마지막으로 상기 형성된 절단선(14)을 따라서, 기판(11)을 절단하여, 다수의 칩 부품 패키지를 완성한다.Finally, the substrate 11 is cut along the formed cutting line 14 to complete a plurality of chip component packages.

그런데, 이상과 같은 종래의 패키지 제조 방법에 따르면, 상기 라미네이팅 공정에서, 칩부품(12)과 기판(11)이 연결된 부분에서 필름(13)이 직각으로 밀착되지 않고, 완만한 곡선을 그린다.However, according to the conventional package manufacturing method as described above, in the laminating step, the film 13 is not closely contacted at right angles at the portion where the chip component 12 and the substrate 11 are connected, and draws a gentle curve.

더 구체적으로 설명하면, 기계적으로 필름(13)을 라미네이팅시키는 경우, 도 2에 도시된 바와 같이, 칩 부품(12)의 측면과 기판(11)이 이어지는 모서리 부분에서 필름(13)이 완만한 곡선을 나타내므로, 필름(13)과 기판(11)이 밀착되지 않은 구간 b가 나타난다. 즉, 필름(13)은 칩 부품(12)의 측면에서 b 만큼 떨어진 지점에서부터 기판(11)과 접합된다.More specifically, in the case of mechanically laminating the film 13, as shown in FIG. 2, the smooth curve of the film 13 at the edge portion where the side of the chip component 12 and the substrate 11 extend. Therefore, the section b in which the film 13 and the substrate 11 are not in close contact with each other appears. That is, the film 13 is joined to the substrate 11 from a point apart from the side of the chip component 12 by b.

이러한 필름을 이용한 패키지에 있서는 상기 필름(13)과 기판(11)의 접합 부분이 일정치 이상 유지되어야 외부 환경으로부터 칩부품(12)을 안정되게 보호할 수 있다.In the package using the film, the bonding portion of the film 13 and the substrate 11 must be maintained at a predetermined value or more to stably protect the chip component 12 from the external environment.

따라서, 종래의 필름을 이용한 패키지 제조 방법에 따르면, 패키지의 크기가 칩부품(12)의 크기에서 비접합 영역 b와 기판(11)의 기본 접합 구간의 합만큼 커지게 된다.Therefore, according to the package manufacturing method using the conventional film, the size of the package is increased by the sum of the non-bonded region b and the basic bonding section of the substrate 11 in the size of the chip component 12.

즉, 상기와 같이 필름(13)이 칩부품(11)의 측벽에서 기판(11)으로 완전히 밀착되지 않으므로, 그 만큼 불필요한 패키지의 사이즈 증가가 발생한다는 문제점이 있다.That is, since the film 13 is not completely in contact with the substrate 11 from the sidewall of the chip component 11 as described above, there is a problem that unnecessary size increase occurs.

또한, 기판(11) 상에 배치되는 칩부품(12)간의 간격 a가 비접합 영역 b에 비례하여 넓어지게 되므로, 동시에 패키징 가능한 칩부품의 수가 그 만큼 감소된다.In addition, since the distance a between the chip parts 12 arranged on the substrate 11 becomes wider in proportion to the non-bonded area b, the number of chip parts that can be packaged at the same time is reduced by that much.

본 발명은 상술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 필름 라미네이팅에 의한 패키지 제조시 칩과 필름사이의 간격을 최소화함으로서 패키지 사이즈를 감소시킬 수 있는 칩 부품의 패키지 제조 방법을 제공하는 것이다.
The present invention has been proposed to solve the above-mentioned conventional problems, and an object thereof is to provide a method of manufacturing a package of chip components, which can reduce the package size by minimizing the gap between the chip and the film when manufacturing the package by film lamination. It is.

상술한 본 발명의 목적을 달성하기 위한 구성수단으로서, 본 발명의 칩 부품 패키지 제조 방법은, As a constitutional means for achieving the above object of the present invention, the chip component package manufacturing method of the present invention,

복수의 칩부품을 기판상에 일정 간격으로 플립 본딩하는 단계;Flip bonding a plurality of chip components on a substrate at regular intervals;

상기 칩부품이 플립 본딩된 기판의 상면에 필름, 러버를 순서대로 배치한 후, 소정 압력의 에어(air)를 가하여 상기 필름을 상기 칩부품 및 기판 표면에 라미네이팅시키는 단계;Arranging a film and a rubber on the upper surface of the substrate on which the chip component is flip-bonded, and then laminating the film on the chip component and the substrate surface by applying air at a predetermined pressure;

상기 러버를 제거하고 상기 기판 상에 절단선을 형성하는 단계;Removing the rubber and forming a cutting line on the substrate;

상기 라미네이팅된 필름의 상면에 메탈 쉴드층을 형성하는 단계; 및Forming a metal shield layer on an upper surface of the laminated film; And

상기 메탈 쉴드층이 형성된 기판을 절단선을 따라 절단하여 개별 패키지로 분리하는 단계를 포함하는 것을 특징으로 한다.And cutting the substrate on which the metal shield layer is formed along a cutting line to separate the substrate into individual packages.

상기 본 발명에 의한 칩 부품의 패키지 제조 방법에 있어서, 상기 라미네이팅 단계에서 에어의 압력은 바람직하게 0.3 ~ 1.5 MPa 이며, 더 바람직하게는 1 Mpa 인 것을 특징으로 한다.In the method of manufacturing a package of chip components according to the present invention, the pressure of air in the laminating step is preferably 0.3 to 1.5 MPa, more preferably 1 Mpa.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description and the annexed drawings, detailed descriptions of well-known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.

도 3은 본 발명에 의한 패키지 제조 방법을 순차적으로 설명하는 플로우챠트이다.3 is a flowchart for sequentially explaining a package manufacturing method according to the present invention.

상기 도 3을 참조하면, 본 발명의 패키지 제조 방법은, 칩부품을 기판상에 플립 본딩하는 단계(301)와, 칩부품이 플립 본딩된 기판의 상면에 필름/러버 순으로 배치한 후, 소정 압력의 에어(air)를 가하여 필름을 라미네이팅시키는 단계(302)와, 상기 러버를 제거하고 기판 상에 절단선을 형성하는 단계(303)와, 상기 라미네이팅 필름의 상면에 메탈 쉴드층을 형성하는 단계(304)와, 상기 기판을 절단선을 따라 다이싱하여 단일 패키지 별로 분리하는 단계(305)를 포함하여 이루어진다.Referring to FIG. 3, in the package manufacturing method of the present invention, the step of flip-bonding a chip component on a substrate (301), the chip component is arranged on the top surface of the substrate on which the chip component is flip-bonded, and then in a predetermined order. Laminating the film by applying pressure air (302), removing the rubber and forming a cutting line on the substrate (303), and forming a metal shield layer on the upper surface of the laminating film 304, and dicing the substrate along a cutting line to separate the single package into single packages 305.

상술한 본 발명의 패키지 제조 방법은 필름을 칩부품 및 기판의 표면에 라미네이팅 시키는 단계(302)에 있어서, 종래와는 다른 기술적 차이를 갖는다. 즉, 상기 라미네이팅 단계(302)에서 메카닉 프레스(press)법이 아닌 소정 압력의 에어(air)를 분사하는 에어 프레스법에 의하여, 종래보다 완벽하게 필름을 칩부품/기판에 밀착시킬 수 있도록 한 것이다. 이외에 다른 단계, 플립 본딩(301), 절단선 형성(303), 메탈 쉴드층 형성(304) 및 분리(305)시에는 일반적으로 알려진 공정을 이 용할 수 있다.The package manufacturing method of the present invention described above has a technical difference from the prior art in the step 302 of laminating the film on the surface of the chip component and the substrate. That is, by the air press method of injecting air of a predetermined pressure rather than the mechanical press method in the laminating step 302, the film can be brought into close contact with the chip part / substrate more completely than in the prior art. . In addition to the other steps, the flip bonding 301, the cutting line formation 303, the metal shield layer formation 304 and separation 305 may be used a generally known process.

이하, 상술한 본 발명의 패키지 제조 방법의 각 단계를 도 4에 도시한 공정도를 참조하여 더 구체적으로 설명한다.Hereinafter, each step of the above-described package manufacturing method of the present invention will be described in more detail with reference to the process diagram shown in FIG. 4.

본 발명에 따른 칩 부품의 패키지 방법은 일반적인 방법과 마찬가지로, 소정 사이즈의 표면적을 갖는 기판(41)을 마련하여, 상기 기판(41)의 상부에 다수의 칩부품(42)을 다수의 행과 열로 배치하여 플립 본딩(flip bonding)한다. 도 4의 (a)는 이러한 플립 본딩 단계(301)의 공정도이다.In the method for packaging a chip component according to the present invention, a substrate 41 having a surface area having a predetermined size is provided in the same manner as a general method, and a plurality of chip components 42 are arranged in a plurality of rows and columns on the substrate 41. It is arranged and flip bonded. 4A is a flowchart of this flip bonding step 301.

상기에서, 칩 부품(42)은 내부 입출력 전극 패드상에 범프 볼이 형성되고, 상기 범프 볼을 기판(41)상에 직접 접합시키며, 상기 범프 볼에 의하여 칩 부품(42)과 기판(41) 사이에 소정의 갭이 존재하게 되며, 더불어, 칩 부품(42)의 칩 기판(도시생략)은 패키지의 지붕 역활을 수행하게 된다.In the chip component 42, bump balls are formed on internal input / output electrode pads, and the bump balls are directly bonded to the substrate 41, and the chip components 42 and the substrate 41 are formed by the bump balls. There is a predetermined gap therebetween, and the chip substrate (not shown) of the chip component 42 serves as a roof of the package.

더하여, 상기 기판(41)은 하부 패키징 수단으로서, 보통 세라믹이나 유전체 등과 같은 비전도성 물질로 이루어지며, 필요에 따라서 상기 칩부품(42)과의 전기적 연결을 위한 회로 패턴 등이 형성되며, 상기 칩 부품(42)의 범프 볼은 상기 형성된 회로 패턴상에 본딩된다.In addition, as the lower packaging means, the substrate 41 is usually made of a non-conductive material such as ceramic or dielectric, and a circuit pattern for electrical connection with the chip component 42 is formed as necessary. Bump balls of component 42 are bonded onto the formed circuit pattern.

다음으로, 도 4 (b)에 도시된 바와 같이, 상기 칩 부품(42)이 플립 본딩된 기판(41)의 상면에 필름(43)과 러버(44)를 순서대로 배치한 후, 소정 압력의 에어를 가하여, 필름(43)을 칩부품(42)과 기판(41)의 표면에 밀착시킨다. 이때, 러버(44)는 라미네이팅 공정중에 필름(43) 및 칩 부품(42)의 손상을 방지하기 위한 것으로서, 실리콘 등의 신축성이 있는 재질로 이루어지며, 라미네이팅 완료후 제거된다.Next, as shown in FIG. 4B, the film 43 and the rubber 44 are sequentially disposed on the upper surface of the substrate 41 on which the chip component 42 is flip-bonded, and then, at a predetermined pressure. Air is applied to bring the film 43 into close contact with the surface of the chip component 42 and the substrate 41. At this time, the rubber 44 is to prevent damage to the film 43 and the chip component 42 during the laminating process, and is made of a flexible material such as silicon, and is removed after lamination is completed.

상기와 같은 라미네이팅 단계(302)에 있어서, 가압을 위한 에어의 압력은 0.3~1.5 MPa 의 범위로서, 바람직하게는 1Mpa로 한다. 상기 에어 압력 범위는 일반적으로 사용되는 필름(43)의 두께와 러버(44)의 두께 범위를 감안하여 산정된 것이다. 이러한 라미네이팅 공정은 대략 150~200℃ 온도 범위에서 이루어진다.In the laminating step 302 as described above, the pressure of the air for pressurization is in the range of 0.3 to 1.5 MPa, preferably 1 Mpa. The air pressure range is calculated by considering the thickness of the film 43 and the thickness of the rubber 44 which are generally used. This laminating process takes place in the temperature range of about 150 ~ 200 ℃.

상기와 같이 에어 프레스에 의한 라미네이팅시, 도 4의 (c)에 도시된 바와 같이, 필름(43)은 칩부품(42) 및 기판(41)과 거의 완벽하게 밀착된다.When laminating by air press as described above, as shown in Fig. 4 (c), the film 43 is in close contact with the chip part 42 and the substrate 41 almost completely.

특히, 칩부품(42)의 측면에서 기판(41)으로 이어지는 모서리 부분에서 거의 수직에 가까운 형태로 필름(43)이 접합되며, 따라서, 필름(43)과 기판(41)의 접합이 칩 부품(42)에서 더 가까운 곳에서 시작된다. 이 경우, 도 2에 보인 비접합구간 b 가 종래에 비하여 훨씬 감소되고, 그 만큼 칩부품(42) 간의 간격이 좁아질 수 있다. 더불어, 패키지의 사이즈를 그 만큼 감소시킬 수 있다. In particular, the film 43 is bonded in a nearly vertical form at the edge portion leading to the substrate 41 from the side of the chip component 42, so that the bonding of the film 43 and the substrate 41 is performed by the chip component ( Begin at 42). In this case, the non-joint section b shown in FIG. 2 is much reduced as compared with the conventional one, and the distance between the chip components 42 can be narrowed by that much. In addition, the size of the package can be reduced by that amount.

또한, 상기 필름(43)과 기판(41)의 접합 면적을 종래보다 향상시킴으로서, 제품의 신뢰성을 확보할 수 있게 된다. In addition, by improving the bonding area between the film 43 and the substrate 41 than before, it is possible to ensure the reliability of the product.

상기 필름(43)은 기존의 라미네이팅 공정에서와 마찬가지인 열경화성 수지로 이루어질 수 있다.The film 43 may be made of the same thermosetting resin as in the conventional laminating process.

더하여, 기존의 필름 라미네이팅을 이용한 패키지 제조 방법에서와 마찬가지로, 상기 라미네이팅된 필름(43)을 소정 압력의 에어로 기판(41) 및 칩부품(42)에 밀착시킨 상태에서, 큐어링공정을 통해 상기 필름(43)을 경화시켜, 경도를 향상시킬 수 있다.In addition, as in the conventional method of manufacturing a package using film laminating, the laminated film 43 is in close contact with the aero substrate 41 and the chip part 42 at a predetermined pressure. Hardening can be improved by hardening (43).

이와 같은 라미네이팅 공정에 의하여, 상기 플립 본딩된 칩부품(42)는 기판(41)과 필름(43)에 의해 둘러쌓여 외부로부터 밀폐된다. 이물질이 침투되어 칩 부품(42)의 특성을 악화시키는 것을 방지할 수 있다.By this laminating process, the flip bonded chip part 42 is surrounded by the substrate 41 and the film 43 to be sealed from the outside. It is possible to prevent foreign matter from penetrating and deteriorating the characteristics of the chip component 42.

다음으로, 도 4의 (d)에 도시된 바와 같이, 러버(44)를 제거한 후, 다수 칩부품(42)간을 구분하기 위한 절단선(45)을 기판(41)상에 형성한다. 상기 절단선(45)은 레이저 또는 다이싱(dicing) 또는 에칭(etching) 공정에 의하여 형성될 수 있으며, 칩부품(42) 사이의 기판(41) 상에 형성된다.Next, as shown in FIG. 4D, after the rubber 44 is removed, a cutting line 45 for separating the plurality of chip components 42 is formed on the substrate 41. The cutting line 45 may be formed by a laser or dicing or etching process, and is formed on the substrate 41 between the chip parts 42.

상기와 같이 절단선(45)까지 형성되면, 도 4의 (e)에 도시된 바와 같이, 상기 라미네이팅된 필름(43)의 상부에 메탈 쉴드층(46)을 형성한다. 상기 메탈 쉴드층(46)은 상기 필름(43)을 보호하며, 물리적 자극으로부터 필름(43) 및 칩 부품 (42)을 보호할 수 있다. When the cutting line 45 is formed as described above, as shown in FIG. 4E, the metal shield layer 46 is formed on the laminated film 43. The metal shield layer 46 may protect the film 43, and may protect the film 43 and the chip component 42 from physical stimuli.

상기와 같이, 메탈 쉴드층(46)까지 형성된 후, 상기 절단선(45)을 따라서 개별 패키지들을 분리시킨다. 도 4의 (f)는 절단된 상태를 나타낸다. 상기 패키지 분리 공정은 다이싱 또는 에칭 공정에 의해 이루어질 수 있다.As described above, after the metal shield layer 46 is formed, the individual packages are separated along the cutting line 45. 4 (f) shows a cut state. The package separation process may be performed by a dicing or etching process.

한편 상술한 설명 및 도면은 본 발명에 의한 패키지 제조 방법의 실시형태를 설명한 것일 뿐 본 발명의 범위를 한정하는 것은 아니다. 따라서, 본 발명은 상기에 한정되지 않으며 여러 가지 변형이 본 발명의 범위에서 벗어나지 않은 한 이루어질 수 있다. In addition, the above-mentioned description and drawings are only for explaining embodiment of the package manufacturing method by this invention, and do not limit the scope of the present invention. Accordingly, the present invention is not limited to the above and various modifications can be made without departing from the scope of the present invention.

상술한 바에 의하면, 본 발명의 패키지 제조 방법은 라미네이팅 공정을 이용하여 칩 부품의 패키지를 제조하는데 있어서, 라미네이팅되는 필름과 칩부품과의 밀착도를 향상시킬 수 있으며, 그 결과, 플립 본딩된 칩부품의 측면에서 기판으로 이어지는 영역에서 필름이 기판에서 떨어지는 구간을 최소화시킴으로서, 패키지 사이즈를 보다 더 감소시킬 수 있는 우수한 효과를 제공한다.
According to the above, the method for manufacturing a package of the present invention may improve the adhesion between the laminated film and the chip component in manufacturing the package of the chip component using a laminating process, and as a result, the flip-bonded chip component By minimizing the section where the film falls off the substrate in the area leading from the side to the substrate, it provides an excellent effect that can further reduce the package size.

또한, 본 발명은 상기 라미네이팅되는 필름과 기판과의 접합이 칩부품에 더 가깝게 이루어짐으로서, 패키지 제조 공정에 있어서 패키지 기판상에 복수 칩 부품 의 플립 본딩시, 칩 부품간의 간격을 종래보다 더 좁게 할 수 있으며, 그 결과 동일 기판상에 플립 본딩되는 칩 부품의 수를 증가시킴으로서, 패키지 제조 공정의 생산성을 향상시킬 수 있는 우수한 효과가 있다.In addition, the present invention is that the bonding between the laminated film and the substrate is made closer to the chip component, so that when the flip bonding of a plurality of chip components on the package substrate in the package manufacturing process, the spacing between the chip components is narrower than before. As a result, by increasing the number of the chip components flip-bonded on the same substrate, there is an excellent effect that can improve the productivity of the package manufacturing process.

Claims (6)

복수의 칩부품을 기판상에 일정 간격으로 플립 본딩하는 단계;Flip bonding a plurality of chip components on a substrate at regular intervals; 상기 칩부품이 플립 본딩된 기판의 상면에 필름, 러버를 순서대로 배치한 후, 소정 압력의 에어(air)를 가하여 상기 필름을 상기 칩부품 및 기판 표면에 라미네이팅시키는 단계;Arranging a film and a rubber on the upper surface of the substrate on which the chip component is flip-bonded, and then laminating the film on the chip component and the substrate surface by applying air at a predetermined pressure; 상기 러버를 제거하고 상기 기판 상에 절단선을 형성하는 단계;Removing the rubber and forming a cutting line on the substrate; 상기 라미네이팅된 필름의 상면에 메탈 쉴드층을 형성하는 단계; 및Forming a metal shield layer on an upper surface of the laminated film; And 상기 메탈 쉴드층이 형성된 기판을 절단선을 따라 절단하여 개별 패키지로 분리하는 단계를 포함하는 것을 특징으로 하는 칩 부품의 패키지 제조 방법.And cutting the substrate on which the metal shield layer is formed along a cutting line to separate the substrate into individual packages. 제 1 항에 있어서, 상기 필름은The method of claim 1, wherein the film 열경화성 수지로 이루어지는 것을 특징으로 하는 칩 부품의 패키지 제조 방법.A package manufacturing method for a chip component comprising a thermosetting resin. 제 1 항에 있어서, The method of claim 1, 상기 러버는 신축성이 있는 물질로 이루어지는 것을 특징으로 하는 칩 부품의 패키지 제조 방법.The rubber is a package manufacturing method of the chip component, characterized in that made of a flexible material. 제 1 항에 있어서, 상기 라미네이팅 단계에서 에어의 압력은 According to claim 1, wherein the pressure of the air in the laminating step is 0.3 ~ 1.5 MPa 인 것을 특징으로 하는 칩 부품의 패키지 제조 방법.Package manufacturing method of the chip component, characterized in that 0.3 ~ 1.5 MPa. 제 4 항에 있어서, 상기 에어의 압력은The pressure of the air according to claim 4 1 Mpa 인 것을 특징으로 하는 칩 부품의 패키지 제조 방법.A package manufacturing method for chip parts, characterized in that 1 Mpa. 제 1 항에 있어서,The method of claim 1, 상기 라미네이팅된 필름을 경화시키는 단계를 더 포함하는 것을 특징으로 하는 칩 부품의 패키지 제조 방법.The method of claim 1, further comprising curing the laminated film.
KR1020040110875A 2004-12-23 2004-12-23 A package manufacturing method for chip device KR100568291B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040110875A KR100568291B1 (en) 2004-12-23 2004-12-23 A package manufacturing method for chip device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040110875A KR100568291B1 (en) 2004-12-23 2004-12-23 A package manufacturing method for chip device

Publications (1)

Publication Number Publication Date
KR100568291B1 true KR100568291B1 (en) 2006-04-05

Family

ID=37180268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040110875A KR100568291B1 (en) 2004-12-23 2004-12-23 A package manufacturing method for chip device

Country Status (1)

Country Link
KR (1) KR100568291B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009266A (en) 2000-06-23 2002-01-11 Sony Corp Solid-state image pickup element and its manufacturing method
KR20020074280A (en) * 2001-03-19 2002-09-30 앰코 테크놀로지 코리아 주식회사 Manufacturing method of adhesive means for manufacturing semiconductor package
JP2003133395A (en) 2001-10-19 2003-05-09 Fujitsu Ltd Tool for semiconductor substrate, and method for manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009266A (en) 2000-06-23 2002-01-11 Sony Corp Solid-state image pickup element and its manufacturing method
KR20020074280A (en) * 2001-03-19 2002-09-30 앰코 테크놀로지 코리아 주식회사 Manufacturing method of adhesive means for manufacturing semiconductor package
JP2003133395A (en) 2001-10-19 2003-05-09 Fujitsu Ltd Tool for semiconductor substrate, and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR100691160B1 (en) A Stack Type Surface Acoustic Wave Package and Fabrication Method Thereof
US7969072B2 (en) Electronic device and manufacturing method thereof
US7183124B2 (en) Surface mount saw device manufacturing method
US10637431B2 (en) Electronic component and manufacturing method therefor
US7545083B2 (en) Piezoelectric device and method for manufacturing the same
US20080314627A1 (en) Electronic component and method for manufacturing the same
JP2006352617A (en) Method of manufacturing electronic components
JP2007005948A (en) Electronic component and manufacturing method thereof
KR20130022821A (en) Stacked package and method of manufacturing the same
US7670878B2 (en) Method for manufacturing semiconductor package
JP2005110199A (en) Fbar based duplexer device and manufacturing method thereof
JP2007042786A (en) Micro device and its packaging method
KR100568291B1 (en) A package manufacturing method for chip device
JP2004007051A (en) Sealing member, and method for producing surface acoustic wave apparatus by using the same
KR20060115531A (en) Surface acoustic wave device package and method for manufacturing the same
JP2003243344A (en) Method of manufacturing semiconductor device
KR100843419B1 (en) Semiconductor chip package and manufacturing the same
KR102414843B1 (en) Acoustic wave device and method of manufacturing method thereofthe same)
KR101145258B1 (en) System and method for production of semiconductor package
KR20240123129A (en) Filter package with enhanced surface flatness including saw filters and fabricating method of the same
KR20050030752A (en) A package manufacturing method of surface acoustic wave device
KR20110077781A (en) Duplexer device and manufacturing method thereof
KR100431182B1 (en) Surface acoustic wave device package and method
US11011505B2 (en) Semiconductor memory and manufacturing method thereof
JP5268335B2 (en) Piezoelectric parts

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee
R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20110331

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150317

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160314

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 15