KR100567756B1 - Method of fabricating semiconductor device - Google Patents

Method of fabricating semiconductor device Download PDF

Info

Publication number
KR100567756B1
KR100567756B1 KR1020030101783A KR20030101783A KR100567756B1 KR 100567756 B1 KR100567756 B1 KR 100567756B1 KR 1020030101783 A KR1020030101783 A KR 1020030101783A KR 20030101783 A KR20030101783 A KR 20030101783A KR 100567756 B1 KR100567756 B1 KR 100567756B1
Authority
KR
South Korea
Prior art keywords
oxide film
furnace
semiconductor device
device isolation
temperature
Prior art date
Application number
KR1020030101783A
Other languages
Korean (ko)
Other versions
KR20050071016A (en
Inventor
정승영
이양범
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030101783A priority Critical patent/KR100567756B1/en
Publication of KR20050071016A publication Critical patent/KR20050071016A/en
Application granted granted Critical
Publication of KR100567756B1 publication Critical patent/KR100567756B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 자세하게는 STI 소자분리막을 치밀화하기 위한 열처리 단계의 마지막에 버퍼산화막을 형성함으로서 공정의 단순화를 이룰 수 있는 방법에 관한 것이다. The present invention relates to a method of fabricating a semiconductor device, and more particularly, to a method of simplifying a process by forming a buffer oxide film at the end of a heat treatment step for densifying an STI device isolation film.

본 발명의 반도체 소자 제조방법은 반도체 기판에 트렌치를 형성하고 TEOS 산화막을 매립하여 STI 소자분리막을 형성하는 단계; 및 상기 기판을 열처리하면서 동시에 버퍼 산화막을 형성하는 단계로 이루어짐에 기술적 특징이 있다.A method of manufacturing a semiconductor device of the present invention includes forming a trench in a semiconductor substrate and embedding a TEOS oxide film to form an STI device isolation film; And forming a buffer oxide film at the same time as heat treating the substrate.

따라서, 본 발명의 반도체 소자 제조방법은 STI 소자분리막을 치밀화하기 위한 열처리 단계의 마지막에 버퍼산화막을 형성함으로서 공정의 단순화를 이룰 수 있는 효과가 있다.Therefore, the method of manufacturing a semiconductor device of the present invention has the effect of simplifying the process by forming a buffer oxide film at the end of the heat treatment step for densifying the STI device isolation film.

버퍼산화막, TEOS, STIBuffer Oxide, TEOS, STI

Description

반도체 소자 제조방법 {Method of fabricating semiconductor device} Method of manufacturing semiconductor device {Method of fabricating semiconductor device}             

도 1은 종래기술에 의한 TEOS 소자분리막 열처리 공정의 순서도.1 is a flow chart of the TEOS device isolation film heat treatment process according to the prior art.

도 2는 본 발명에 의한 TEOS 소자분리막 열처리 공정의 순서도.Figure 2 is a flow chart of the TEOS device isolation film heat treatment process according to the present invention.

본 발명은 반도체 소자 제조방법에 관한 것으로, 보다 자세하게는 STI(shallow trench isolation) 소자분리막을 치밀화하기 위한 열처리 단계의 마지막에 버퍼산화막을 형성함으로써 공정의 단순화를 이룰 수 있는 방법에 관한 것이다. The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of simplifying a process by forming a buffer oxide film at the end of a heat treatment step for densifying a shallow trench isolation (STI) device isolation film.

종래에는 일반적으로 반도체 소자를 분리하는 방법으로 LOCOS(Local Oxidation of Sillicon) 방법이 이용되어 왔다. LOCOS 소자분리 방법은 질화막을 마스크로 해서 실리콘 웨이퍼 자체를 열산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 이점이 있다. 그러나, LOCOS 소자 분리 방법을 이용하면 소자 분리 영역이 크기 때문에 소자의 미세화에 한계가 있을 뿐만 아니라 버즈비크(bird's beak)의 결함이 발생하게 된다.Conventionally, LOCOS (Local Oxidation of Sillicon) has been used as a method of separating semiconductor devices. Since the LOCOS device isolation method thermally oxidizes the silicon wafer itself using a nitride film as a mask, the process is simple, and there is an advantage that the device stress problem of the oxide film is small, and the resulting oxide film quality is good. However, when the LOCOS device isolation method is used, the device isolation region is large, thereby limiting the miniaturization of the device and generating a bird's beak defect.

이러한 LOCOS 소자분리 방법을 대체하는 기술로서 STI(Shallow Trench Isolation)가 있다. STI를 이용한 소자 분리는 실리콘 웨이퍼에 트렌치를 만들어 절연물을 채워주기 때문에 소자 분리 영역이 차지하는 면적이 작아서 소자의 미세화에 유리하다. 현재 적용되는 STI 공정은 반도체 기판을 건식식각하여 트렌치를 형성한 후 건식식각으로 인한 손상을 큐어링(curing)한 후, 계면특성 및 활성영역과 소자격리 영역의 모서리 라운딩 특성을 향상시키기 위해 트렌치 내부를 열산화하여 산화막을 형성하는 공정을 진행한다. 이 후 산화막이 형성된 트렌치를 메우도록 반도체 기판 전면에 절연막을 두껍게 증착하고 CMP(Chemical Mechanical Polishing)를 진행하여 반도체 기판을 평탄화한다.A technique for replacing the LOCOS device isolation method is STI (Shallow Trench Isolation). Device isolation using STI fills the insulator by making a trench in the silicon wafer, so the area of the device isolation region is small, which is advantageous for miniaturization of the device. Currently applied STI process is to dry the semiconductor substrate to form the trench, and then to cure the damage caused by the dry etching, and then to improve the interface characteristics and the corner rounding characteristics of the active region and the device isolation region inside the trench Is thermally oxidized to form an oxide film. Thereafter, an insulating film is thickly deposited on the entire surface of the semiconductor substrate so as to fill the trench in which the oxide film is formed, and CMP (Chemical Mechanical Polishing) is performed to planarize the semiconductor substrate.

그러나, 상기와 같은 종래의 STI 공정은 고집적화된 소자일수록 소자간 간격이 좁아짐과 동시에 트렌치 기울기(Trench Slope)도 거의 직각을 이룰 수 밖에 없다. 따라서 산화막의 갭필(gap-fill)이 이루어지지 않아 보이드(void)가 발생할 수 있는 문제점이 있다. 또한 상기 트렌치를 갭필하는 산화막으로는 갭필 특성과 평탄화 특성이 양호한 TEOS(TetraEthylOrthoSilicate) 산화막이 주로 사용되어 오고 있다. 하지만 TEOS 산화막은 부드러운 특성을 가지고 있어서 모우트 습식 에칭(Moat-Wet Etch)이나 CMP 등의 후속공정 식각율을 관리하기가 힘들고 열산화막에 비해 파티클(particle)을 유발시킬 가능성이 높다는 단점이 있다. 따라서 상기 TEOS를 치밀화시켜서 단단하게 해주는 열처리 공정이 추가적으로 요구된다.However, in the conventional STI process as described above, the spacing between the devices becomes narrower and the trench slopes are almost right at the same time as the integrated devices become higher. Therefore, there is a problem that voids may occur because a gap-fill of the oxide layer is not performed. In addition, a TEOS (TetraEthylOrthoSilicate) oxide film having good gap fill characteristics and planarization characteristics has been mainly used as the oxide film to gap fill the trench. However, since TEOS oxide has a soft property, it is difficult to manage subsequent process etching rates such as Moat-Wet Etch and CMP, and has a high possibility of causing particles compared to thermal oxide. Therefore, there is a further need for a heat treatment process that densifies and hardens the TEOS.

도 1은 상술한 TEOS 소자분리막을 치밀화하기 위한 종래의 열처리 공정의 단 계를 보여주는 도면이다.1 is a view showing a step of a conventional heat treatment process for densifying the above-described TEOS device isolation film.

또한 소자분리막을 형성한 이후에는 실리콘 기판의 전면에 버퍼 산화막을 형성하게 되는데, 이는 차후 소오스/드레인 영역을 형성하기 위한 이온주입 공정 등의 다양한 후속공정시 실리콘 기판의 표면을 보호하고, 높은 에너지로 주입되는 이온에 대한 완충막 역할을 하여 기판의 손상을 방지하기 위해 형성한다.In addition, after the device isolation layer is formed, a buffer oxide film is formed on the entire surface of the silicon substrate, which protects the surface of the silicon substrate during various subsequent processes such as an ion implantation process to form a source / drain region later, It acts as a buffer for the implanted ions and is formed to prevent damage to the substrate.

하지만 종래에는 상기 TEOS 소자분리막을 치밀화하기 위한 열처리와 버퍼 산화막을 형성하기 위한 열처리를 별도로 진행함으로써 공정이 복잡해지고, 제조단가가 상승하는 문제점이 있었다.However, in the related art, a process is complicated and manufacturing costs are increased by separately performing a heat treatment for densifying the TEOS device isolation film and a heat treatment for forming a buffer oxide film.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, STI 소자분리막을 치밀화하기 위한 열처리 단계의 마지막에 버퍼산화막을 형성함으로써 공정의 단순화를 이룰 수 있는 방법을 제공함에 본 발명의 목적이 있다.
Accordingly, an object of the present invention is to provide a method that can simplify the process by forming a buffer oxide film at the end of the heat treatment step for densifying the STI device isolation film. There is this.

본 발명의 상기 목적은 반도체 기판에 트렌치를 형성하고 TEOS 산화막을 매립하여 STI 소자분리막을 형성하는 단계; 및 상기 기판을 열처리하면서 동시에 버퍼 산화막을 형성하는 단계로 이루어진 반도체 소자 제조방법에 의해 달성된다.The object of the present invention is to form a trench in the semiconductor substrate and filling the TEOS oxide film to form an STI device isolation film; And forming a buffer oxide film while simultaneously heat-treating the substrate.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설 명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.

우선, 실리콘 기판에 소자분리막이 형성될 영역을 개방하는 패턴을 형성한다. 이후 상기 패턴을 식각마스크로 하여 식각을 진행하여 소정 두께의 트렌치(trench)를 형성한다. 이후 상기 트렌치를 TEOS 산화막으로 갭필(gap-fill)하여 STI 소자분리막을 완성한다.First, a pattern is formed on a silicon substrate to open a region where an isolation layer is to be formed. Thereafter, etching is performed using the pattern as an etching mask to form a trench having a predetermined thickness. Thereafter, the trench is gap-filled with a TEOS oxide film to complete an STI device isolation film.

이후 상기 TEOS 산화막을 매립한 소자분리막을 치밀화하기 위한 열처리 단계를 진행한다.Thereafter, a heat treatment step for densifying the device isolation film having the TEOS oxide film embedded therein is performed.

도 2는 상기 열처리 단계를 과정을 열처리 경과 시간과 온도 그리고 사용하는 가스를 중심으로 도시한 도면이다. 우선 열처리를 실시할 퍼니스(furnace)가 소정의 온도에 도달할 때까지 20ℓ의 질소를 흘려준다. 이후 퍼니스의 온도가 800℃에 이르면 기판을 장입하고 20ℓ의 질소를 흘려준다. 이후 퍼니스가 900℃에 이를때 까지 2ℓ의 산소를 흘려주고, 다시 1190℃에 이를 때까지 20ℓ의 질소를 흘려준다. 이후 1190℃의 온도에서 산소 2ℓ를 공급하면서 산화와 함께 치밀화 단계를 완료한다. 2 is a diagram illustrating the heat treatment step based on the elapsed time and temperature of the heat treatment and the gas used. First, 20 liters of nitrogen are flowed until the furnace to be subjected to the heat treatment reaches a predetermined temperature. Then, when the temperature of the furnace reaches 800 ℃ charge the substrate and flowing 20L of nitrogen. Thereafter, 2 liters of oxygen is flowed until the furnace reaches 900 ° C, and 20 liters of nitrogen is flowed again until it reaches 1190 ° C. Then, the densification step is completed with oxidation while supplying 2 L of oxygen at a temperature of 1190 ° C.

본 발명의 특징은 상기 치밀화를 위한 열처리 이후 퍼니스의 온도를 종래와 같이 바로 800℃로 하강시키지 않고 치밀화 단계 직후 1000℃의 온도에서 버퍼 산화막을 형성한다는 것이다. 이때 1ℓ의 산소를 공급하면서 버퍼 산화막을 형성한다. 이후 온도를 하강시켜 버퍼산화막과 형성과 TEOS 산화막의 치밀화 열처리를 완료한다. 따라서 버퍼 산화막을 형성하기 위해 추가로 열처리 공정을 진행할 경우에 소요되는 공정시간과, 질소 가스의 사용량을 줄일 수 있다.A feature of the present invention is that the buffer oxide film is formed at a temperature of 1000 ° C. immediately after the densification step, without directly lowering the temperature of the furnace to 800 ° C. after the heat treatment for densification. At this time, a buffer oxide film is formed while supplying 1 L of oxygen. The temperature is then lowered to complete the formation of the buffer oxide film and the densification heat treatment of the TEOS oxide film. Therefore, the process time and the amount of nitrogen gas used when the heat treatment process is further performed to form the buffer oxide film can be reduced.

상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.It will be apparent that changes and modifications incorporating features of the invention will be readily apparent to those skilled in the art by the invention described in detail. It is intended that the scope of such modifications of the invention be within the scope of those of ordinary skill in the art including the features of the invention, and such modifications are considered to be within the scope of the claims of the invention.

따라서, 본 발명의 반도체 소자 제조방법은 STI 소자분리막을 치밀화하기 위한 열처리 단계의 마지막에 버퍼산화막을 형성함으로서 공정의 단순화를 이룰 수 있는 효과가 있다.
Therefore, the method of manufacturing a semiconductor device of the present invention has the effect of simplifying the process by forming a buffer oxide film at the end of the heat treatment step for densifying the STI device isolation film.

Claims (3)

반도체 소자 제조방법에 있어서,In the semiconductor device manufacturing method, 반도체 기판에 트렌치를 형성하고 TEOS 산화막을 매립하여 STI 소자분리막을 형성하는 단계; 및Forming a trench in the semiconductor substrate and filling the TEOS oxide film to form an STI device isolation film; And 상기 기판을 열처리하면서 동시에 버퍼 산화막을 형성하는 단계Thermally treating the substrate and simultaneously forming a buffer oxide film 를 포함하여 이루어짐을 특징으로 하는 반도체 소자 제조방법.Semiconductor device manufacturing method characterized in that it comprises a. 제 1항에 있어서,The method of claim 1, 상기 열처리 단계는The heat treatment step 20ℓ의 질소를 공급하면서 퍼니스의 온도가 800℃에 이르는 단계;The furnace temperature reaches 800 ° C. while feeding 20 liters of nitrogen; 10ℓ의 질소를 공급하면서 퍼니스의 온도를 800℃로 유지하는 단계;Maintaining the temperature of the furnace at 800 ° C. while supplying 10 L of nitrogen; 2ℓ의 산소를 공급하면서 퍼니스의 온도가 900℃에 이르는 단계;The furnace temperature reaches 900 ° C. while supplying 2 liters of oxygen; 20ℓ의 질소를 공급하면서 퍼니스의 온도가 1190℃에 이르는 단계;The furnace temperature reaches 1190 ° C. while feeding 20 L of nitrogen; 2ℓ의 산소를 공급하면서 퍼니스의 온도를 1190℃로 유지하는 단계;Maintaining the temperature of the furnace at 1190 ° C. while supplying 2 L of oxygen; 퍼니스의 온도가 1000℃에 이르는 단계;The temperature of the furnace reaches 1000 ° C .; 1ℓ의 산소를 공급하면서 퍼니스의 온도를 1000℃로 유지하는 단계;Maintaining the temperature of the furnace at 1000 ° C. while supplying 1 L of oxygen; 퍼니스의 온도가 800℃에 이르는 단계The furnace temperature reaches 800 ° C 를 포함하여 이루어짐을 특징으로 하는 반도체 소자 제조방법.Semiconductor device manufacturing method characterized in that it comprises a. 제 2항에 있어서,The method of claim 2, 상기 1ℓ의 산소를 공급하면서 퍼니스의 온도를 1000℃로 유지하는 단계에서 버퍼 산화막이 형성됨을 특징으로 하는 반도체 소자 제조방법.And a buffer oxide film is formed in the step of maintaining the temperature of the furnace at 1000 ° C. while supplying 1 L of oxygen.
KR1020030101783A 2003-12-31 2003-12-31 Method of fabricating semiconductor device KR100567756B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101783A KR100567756B1 (en) 2003-12-31 2003-12-31 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101783A KR100567756B1 (en) 2003-12-31 2003-12-31 Method of fabricating semiconductor device

Publications (2)

Publication Number Publication Date
KR20050071016A KR20050071016A (en) 2005-07-07
KR100567756B1 true KR100567756B1 (en) 2006-04-05

Family

ID=37261017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101783A KR100567756B1 (en) 2003-12-31 2003-12-31 Method of fabricating semiconductor device

Country Status (1)

Country Link
KR (1) KR100567756B1 (en)

Also Published As

Publication number Publication date
KR20050071016A (en) 2005-07-07

Similar Documents

Publication Publication Date Title
US7514366B2 (en) Methods for forming shallow trench isolation
US7479440B2 (en) Method of forming an isolation structure that includes forming a silicon layer at a base of the recess
US6566229B2 (en) Method of forming an insulating layer in a trench isolation type semiconductor device
KR100280107B1 (en) How to form trench isolation
US7682927B2 (en) Method of manufacturing semiconductor device
US6495430B1 (en) Process for fabricating sharp corner-free shallow trench isolation structure
KR100281192B1 (en) Method for manufacturing shallow trench isolation
JP4417882B2 (en) Manufacturing method of semiconductor device
US20040169005A1 (en) Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film
KR100571405B1 (en) Device Separator Formation Method of Semiconductor Device
JP2005150500A (en) Semiconductor device and its manufacturing method
KR0165462B1 (en) Method of trench isolation
JP4331133B2 (en) Manufacturing method of semiconductor device
KR100567756B1 (en) Method of fabricating semiconductor device
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices
US20090181516A1 (en) Method of Forming Isolation Layer of Semiconductor Device
KR100713316B1 (en) Method for dual isolation in semiconductor device
KR100782789B1 (en) Method for fabricating semiconductor device
KR20030088235A (en) Method for forming isolation layer of semiconductor device
KR100517351B1 (en) Method for manufacturing device isolation barrier of semiconductor device
KR20080086222A (en) Method for forming shallow trench isolation of semiconductor device
KR20090097424A (en) Method of forming the trench isolation layer for semiconductor device
KR20010019280A (en) Method for shallow trench isolation
KR20080029695A (en) Method of manufacturing semiconductor device
KR20080000869A (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee