KR100558078B1 - Method for fabricating triode carbon nanotube field emission device having self-aligned gate-emitter structure - Google Patents

Method for fabricating triode carbon nanotube field emission device having self-aligned gate-emitter structure Download PDF

Info

Publication number
KR100558078B1
KR100558078B1 KR1020030077305A KR20030077305A KR100558078B1 KR 100558078 B1 KR100558078 B1 KR 100558078B1 KR 1020030077305 A KR1020030077305 A KR 1020030077305A KR 20030077305 A KR20030077305 A KR 20030077305A KR 100558078 B1 KR100558078 B1 KR 100558078B1
Authority
KR
South Korea
Prior art keywords
gate
forming
cnt
film
transparent conductive
Prior art date
Application number
KR1020030077305A
Other languages
Korean (ko)
Other versions
KR20050042380A (en
Inventor
권상직
Original Assignee
권상직
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 권상직 filed Critical 권상직
Priority to KR1020030077305A priority Critical patent/KR100558078B1/en
Publication of KR20050042380A publication Critical patent/KR20050042380A/en
Application granted granted Critical
Publication of KR100558078B1 publication Critical patent/KR100558078B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/02—Electrodes other than control electrodes
    • H01J2329/04—Cathode electrodes
    • H01J2329/0407—Field emission cathodes
    • H01J2329/0439—Field emission cathodes characterised by the emitter material
    • H01J2329/0444—Carbon types
    • H01J2329/0455—Carbon nanotubes (CNTs)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members

Abstract

본 발명은, 캐소드 쪽 투명 기판상의 투명전도산화막 상에 캐소드 금속막, 게이트 절연막 및 게이트 금속막을 연속으로 증착하고 하나의 게이트 홀 마스크를 사용해 게이트 금속막, 게이트 절연막 및 캐소드 금속막을 연속적으로 순차적 식각하여 캐소드 투명전도막을 제외한 나머지 막들에 대하여 관통공을 형성하고, 감광성 CNT 페이스트를 도포하여 후면 노광에 의해 게이트 홀 안에만 CNT 에미터의 중심부를 게이트 홀의 중심부와 정확히 일치하도록 형성하는 자기 정렬(self-align) 방식을 제안함으로써, 공정을 단순화 하면서도 CNT 에미터와 게이트 홀의 오정렬 문제를 근본적으로 방지할 수 있는 새로운 전계방출소자의 제조방법을 제안하고, 또한, 이 방법을 사용하여 제조된 디스플레이 장치 및 면광원 장치를 제안한다.The present invention continuously deposits a cathode metal film, a gate insulating film, and a gate metal film on a transparent conductive oxide film on a cathode-side transparent substrate, and successively sequentially etches the gate metal film, the gate insulating film, and the cathode metal film using a single gate hole mask. Through-holes are formed in the remaining films except for the cathode transparent conductive film, and a photosensitive CNT paste is applied to form a self-aligning part of the CNT emitter so that the center of the CNT emitter is exactly aligned with the center of the gate hole only by the back exposure. We propose a new method of manufacturing a field emission device that can fundamentally prevent the misalignment of CNT emitters and gate holes while simplifying the process, and also provides a display device and a surface light source manufactured using this method. Suggest a device.

카본나노튜브, FED, 감광성 CNT 페이스트, 자기정렬, 후면노광Carbon Nanotube, FED, Photosensitive CNT Paste, Self Alignment, Back Exposure

Description

자기정렬된 게이트-에미터 구조를 갖는 카본나노튜브 전계방출소자의 제조방법{METHOD FOR FABRICATING TRIODE CARBON NANOTUBE FIELD EMISSION DEVICE HAVING SELF-ALIGNED GATE-EMITTER STRUCTURE}A method of manufacturing a carbon nanotube field emission device having a self-aligned gate-emitter structure {METHOD FOR FABRICATING TRIODE CARBON NANOTUBE FIELD EMISSION DEVICE HAVING SELF-ALIGNED GATE-EMITTER STRUCTURE}

도 1a 내지 도 1i는 본 발명의 한 실시예에 따른 CNT 페이스트를 이용한 3극 구조의 전계방출소자 제조방법의 공정 흐름을 도시한다.1A to 1I illustrate a process flow of a method of manufacturing a field emission device having a three-pole structure using a CNT paste according to an embodiment of the present invention.

도 2a 내지 도 2c는 각각 도 1c, 도 1f, 도 1h의 단계에 대응되는 마스크 레이아웃의 일부를 도시한다.2A-2C show a portion of a mask layout corresponding to the steps of FIGS. 1C, 1F, and 1H, respectively.

도 3a 내지 도 3d는 격벽용 희생층을 이용한 본 발명의 다른 한 실시예에 따른 CNT 페이스트를 이용한 3극 구조의 전계방출소자 제조방법의 공정 흐름도를 도시한다.3A to 3D illustrate a process flowchart of a method of manufacturing a field emission device having a three-pole structure using a CNT paste according to another embodiment of the present invention using a sacrificial layer for partition walls.

도 4a 내지 도 4b는 게이트 절연막의 관통공 측벽을 테이퍼 형으로 형성하여 공간을 확장시킨 다른 한 실시예에 따른 CNT 페이스트를 이용한 3극 구조의 전계방출소자 제조방법의 공정 흐름도를 도시한다.4A to 4B illustrate a process flowchart of a method of manufacturing a field emission device having a three-pole structure using a CNT paste according to another embodiment in which a through hole sidewall of a gate insulating film is tapered to expand a space.

도 5는 본 발명의 상기 한 실시예에 따른 전계방출소자를 평판 디스플레이 (flat panel display)에 적용한 경우의 소자 어레이(array) 평면도이다.FIG. 5 is a plan view of an element array when the field emission device according to the embodiment of the present invention is applied to a flat panel display.

도 6은 본 발명의 상기 실시예에 따른 전계방출소자를 면광원(flat light source)의 제조를 위해 적용한 경우의 소자 어레이 평면도이다.FIG. 6 is a plan view of a device array when the field emission device according to the embodiment of the present invention is applied to manufacture a flat light source.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1: 투명 기판 2: 캐소드 투명 전극막1: transparent substrate 2: cathode transparent electrode film

3: 캐소드 금속 전극막 4: 포토 레지스트3: cathode metal electrode film 4: photoresist

5: 게이트 절연막 6: 게이트 금속막5: gate insulating film 6: gate metal film

7: CNT 페이스트 7': CNT 에미터7: CNT paste 7 ': CNT emitter

8: 격벽용 투명전도막 9: 게이트 홀의 관통공8: Transparent conductive film for bulkhead 9: Through hole of gate hole

10: 블랙 마스크(Black mask)10: Black mask

본 발명은 3극 구조의 카본나노튜브 전계방출소자 어레이(carbon nanotube field emission array, CNT FEA)를 유리 등 투명 기판 상에 형성하기 위한 제조 방법 및 그 방법에 의하여 제조된 디스플레이 장치 및 면광원 장치에 관한 것으로, 보다 상세하게는, 유리 등의 투명 기판 상에 캐소드 전극막, 게이트 절연막, 그리고 게이트 금속막을 연속으로 증착하고 하나의 게이트 홀 마스크에 의해 식각하여 게이트 홀에 해당하는 관통공을 형성한 다음, 감광성 카본나노튜브(CNT) 페이스트를 도포하고 후면 노광에 의해 게이트 홀 안에만 선택적으로 CNT 에미터를 남기도록 함으로써, 공정을 단순화하면서도 CNT 에미터와 게이트 홀의 오정렬 문제를 근본적으로 방지할 수 있는 특징을 갖는 자기정렬(self-align)식 3극 구조 CNT FED의 새로운 제조방법에 관한 것이다. 본 발명의 방법은 평판형 냉음극 램프(flat cold cathod lamp)와, VFD(Vacuum fluorescent lamp)의 전자 방출원, 전계방출 디스플레이(FED)와 같은 장치의 제조를 위하여 응용될 수 있다.The present invention relates to a manufacturing method for forming a carbon nanotube field emission array (CNT FEA) having a three-pole structure on a transparent substrate such as glass, and to a display device and a surface light source device manufactured by the method. In more detail, the cathode electrode film, the gate insulating film, and the gate metal film are sequentially deposited on a transparent substrate such as glass and etched by one gate hole mask to form through holes corresponding to the gate holes. By applying a photosensitive carbon nanotube (CNT) paste and selectively leaving CNT emitters in the gate holes only by the back exposure, it is possible to simplify the process and fundamentally prevent misalignment of CNT emitters and gate holes. The present invention relates to a new method for manufacturing a self-aligned tripolar CNT FED having a structure. The method of the present invention can be applied for the manufacture of devices such as flat cold cathod lamps, electron emission sources of Vacuum fluorescent lamps (VFDs), and field emission displays (FEDs).

카본나노튜브는 기계적으로 쉽게 변형되지 않으며, 화학적 안정성과, 음의 전자 친화도(negative electron affinity; NEA) 특성 등의 많은 장점을 가지고 있으며 이와 같은 장점으로 인해 전자소자로서 응용 가능성이 높아지고 있다.Carbon nanotubes are not easily deformed mechanically, and have many advantages such as chemical stability and negative electron affinity (NEA) characteristics, and as a result, their application as electronic devices is increasing.

특히 음의 전자 친화도(NEA) 특성은 CNT를 전계방출 소자에 매우 적합한 재료로 여기게 하는 가장 큰 이유가 되고 있으며, CNT로 부터의 전계 방출 특성은 진공도가 다소 좋지 않은 환경에서도 안정된 방출 특성을 가지는 것으로 알려져 있다. 이와 같은 특성은, 실제 패키징 공정 이후 어느 정도 진공도의 악화가 불가피하다는 점을 고려하면, 실제 소자에의 적용시 매우 큰 장점이 될 수 있다. In particular, the negative electron affinity (NEA) characteristics are the main reason for considering CNTs as a very suitable material for field emission devices, and the field emission characteristics from CNTs have stable emission characteristics even in a somewhat poor vacuum environment. It is known. Such characteristics can be a great advantage when applied to a real device, considering that deterioration of the degree of vacuum is inevitable to some extent after the actual packaging process.

그러나 CNT가 이와 같이 많은 장점을 가지고 있음에도 불구하고, 실제 응용에 있어 금속이나 실리콘 같은 다른 재료들보다 적용이 활발하지 못한 가장 큰 이유는 식각 공정에 의한 패턴 형성이 어렵다는 점이다. 이를 극복하기 위해 제안된 한 종래 기술인, 게이트 홀 안에 CNT 에미터를 직접 성장(direct growing) 방식으로 형성하는 전계방출소자(FED) 구조는, 게이트 홀 안에 대칭성을 가지고 균일하게 CNT 에미터를 형성시키가 매우 어렵기 때문에, 재현성있는 CNT 에미터-게이트 구조를 만들기가 어렵다.However, although CNTs have such many advantages, the biggest reason why they are less active than other materials such as metals or silicon in practical applications is that pattern formation by the etching process is difficult. In order to overcome this problem, a conventional field emission device (FED) structure in which a CNT emitter is directly grown in a gate hole is formed to form a CNT emitter uniformly with symmetry in the gate hole. Is very difficult to make a reproducible CNT emitter-gate structure.

상술한 직접 성장법에 의한 CNT 에미터 형성 방법의 문제점을 극복하기 위하여, CNT를 페이스트 형태로 만들어 스크린 프린팅이나, 로울링(rolling) 및 닥터 블레이드(doctor blade) 방법으로 게이트 홀 안으로 밀어넣어 CNT 에미터를 형성시 키는 방법이 사용되고 있다. 특히, CNT 페이스트를 감광성(photo sensitive) 재료와 혼합하여 사진식각방법(photolithography) 방법으로 게이트 홀 안에만 CNT를 남기는 기술이 적용되기도 한다. 이때 감광성 재료로써 네거티브 포토리지스트 (negative photoresist)를 이용하면 CNT가 도포된 유리면의 반대쪽에서 노광을 실시하는 후면 노광을 적용하여 게이트 홀 안의 노광된 CNT 페이스트만 선택적으로 남기는 방식을 취할 수 있어 보다 재현성 있는 게이트-에미터 구조의 형성이 가능하게 된다. In order to overcome the problems of the CNT emitter formation method by the direct growth method described above, CNT is formed into a paste form and pushed into the gate hole by screen printing or rolling and doctor blade methods. The method of forming the ground is used. In particular, a technique in which the CNT paste is mixed with a photosensitive material to leave the CNT only in the gate hole by photolithography may be applied. In this case, if a negative photoresist is used as the photosensitive material, the backside exposure is performed on the opposite side of the CNT-coated glass surface, thereby selectively leaving only the exposed CNT paste in the gate hole. It is possible to form a gate-emitter structure.

그러나, 이때에도 종래 기술의 방법에서는 게이트 홀 마스크와 캐소드 금속선 마스크를 따로 사용하기 때문에 이들 마스크 노광시 완전한 정렬(alignment)이 불가능하여 게이트 홀과 CNT 에미터 간의 중심위치가 정확히 일치할 수는 없으며, 또한 게이트 전극과 에미터 가장자리 간의 간격을 일정하게 유지시키기가 어려워 전자방출 특성에 있어서의 재현성을 확보하기가 어렵다.However, even in this case, since the gate hole mask and the cathode metal line mask are separately used in the related art method, perfect alignment is not possible when these masks are exposed, and thus the center position between the gate hole and the CNT emitter cannot be exactly matched. In addition, it is difficult to keep the gap between the gate electrode and the emitter edge constant, and thus it is difficult to secure reproducibility in electron emission characteristics.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로서, 캐소드 쪽 투명 기판상의 투명전도산화막(바람직하게는 ITO막) 상에 캐소드 금속막, 게이트 절연막 및 게이트 금속막을 연속으로 증착하고 하나의 게이트 홀 마스크를 사용해 게이트 금속막, 게이트 절연막 및 캐소드 금속막을 연속적으로 순차적 식각하여 캐소드 투명전도막을 제외한 나머지 막들에 대하여 관통공을 형성하고, 감광성 CNT 페이스트를 도포하여 후면 노광에 의해 게이트 홀 안에만 CNT 에미터의 중심부를 게이트 홀의 중심부와 정확히 일치하도록 형성하는 자기 정렬(self-align) 방식을 제안함으 로써, 공정을 단순화 하면서도 CNT 에미터와 게이트 홀의 오정렬 문제를 근본적으로 방지할 수 있는 새로운 전계방출소자의 제조방법을 제안하고, 이 방법을 사용하여 제조된 디스플레이 장치 및 면광원 장치를 제안하기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, by continuously depositing a cathode metal film, a gate insulating film and a gate metal film on a transparent conductive oxide film (preferably an ITO film) on a cathode-side transparent substrate and using one gate hole mask. The gate metal film, the gate insulating film, and the cathode metal film are sequentially sequentially etched to form through holes for the remaining films except for the cathode transparent conductive film, and a photosensitive CNT paste is applied to the center of the CNT emitter only in the gate hole by back exposure. By suggesting a self-aligning method that is formed to exactly coincide with the center of the gate hole, we propose a new method of manufacturing a field emission device that can simplify the process and fundamentally prevent misalignment of the CNT emitter and the gate hole. Display cabinets manufactured using this method. And the surface is to offer a light source device.

이와 같은 목적을 달성하기 위한, 본 발명의 한 측면에 의한 3극형 CNT 전계방출소자 제조방법은: 투명 기판의 일면에 투명전도막을 형성하는 단계; 상기 투명전도막 상에 금속막을 형성하는 단계; 상기 금속막 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 게이트 전극으로 사용될 게이트 금속막을 형성하는 단계; 상기 게이트 금속막 상에 복수개의 게이트 홀이 정의된 게이트 홀 마스크를 이용하여 패턴을 형성하고, 상기 게이트 금속막, 게이트 절연막 및 캐소드 금속막을 순차적으로 식각하여 상기 게이트 홀에 대응하는 관통공을 형성하는 단계; 상기 기판 전면에 감광성 CNT 페이스트를 도포하여 상기 관통공속으로 페이스트를 채워 넣는 단계; 및 후면 노광(expose) 및 현상(develop)에 의하여 상기 관통공 내부의 CNT 페이스트를 남김으로써 CNT 에미터를 형성하는 단계를 포함한다.In order to achieve the above object, a tripolar CNT field emission device manufacturing method according to an aspect of the present invention comprises: forming a transparent conductive film on one surface of a transparent substrate; Forming a metal film on the transparent conductive film; Forming a gate insulating film on the metal film; Forming a gate metal film to be used as a gate electrode on the gate insulating film; Forming a pattern on the gate metal layer by using a gate hole mask having a plurality of gate holes defined therein, and sequentially forming the through holes corresponding to the gate holes by sequentially etching the gate metal layer, the gate insulating layer, and the cathode metal layer. step; Applying a photosensitive CNT paste on the entire surface of the substrate to fill the paste at the through hole; And forming a CNT emitter by leaving the CNT paste inside the through hole by back exposure and development.

본 발명의 다른 한 측면에 의한 3극형 CNT 전계방출소자 제조방법은: 투명 기판의 일면에 투명전도막을 형성하는 단계; 상기 투명전도막 상에 금속막을 형성하는 단계; 상기 금속막 및 투명전도막을 패터닝하여 소정의 캐소드 전극 패턴을 형성하는 단계; 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 게이트 전극으로 사용될 게이트 금속막을 형성하는 단계; 상기 게이트 절연막 및 게이트 금속막을 패터닝하여 소정의 게이트 전극 패턴을 형성하는 단계; 상기 게이트 전극 패턴 상에 복수개의 게이트 홀이 정의된 게이트 홀 마스크를 이용하여 패턴을 형성하고, 상기 게이트 금속막, 게이트 절연막 및 캐소드 금속막을 순차적으로 식각하여 상기 게이트 홀에 대응하는 관통공을 형성하는 단계; 상기 유리 기판의 전면에 감광성 CNT 페이스트를 도포하여 상기 관통공속으로 페이스트를 채워 넣는 단계; 및 후면 노광(expose) 및 현상(develop)에 의하여 상기 관통공 내부의 CNT 페이스트를 남김으로써 CNT 에미터를 형성하는 단계를 포함한다.According to another aspect of the present invention, a method of manufacturing a tripolar CNT field emission device includes: forming a transparent conductive film on one surface of a transparent substrate; Forming a metal film on the transparent conductive film; Patterning the metal film and the transparent conductive film to form a predetermined cathode electrode pattern; Forming a gate insulating film; Forming a gate metal film to be used as a gate electrode on the gate insulating film; Patterning the gate insulating film and the gate metal film to form a predetermined gate electrode pattern; Forming a pattern on the gate electrode pattern by using a gate hole mask in which a plurality of gate holes are defined, and sequentially forming the through holes corresponding to the gate holes by sequentially etching the gate metal film, the gate insulating film, and the cathode metal film. step; Applying a photosensitive CNT paste on the entire surface of the glass substrate to fill the paste into the through hole; And forming a CNT emitter by leaving the CNT paste inside the through hole by back exposure and development.

또한, 본 발명의 3극형 CNT 전계방출소자 제조방법은: 상기 관통공을 형성하는 단계 이후, 상기 CNT 페이스트를 도포하기 이전에, 상기 관통공의 내부를 포함한 기판 전면에 게이트 홀의 측벽 희생층으로 투명전도막을 형성하는 단계를 더 포함하며, 상기 CNT 에미터를 형성하는 단계 이후, 상기 측벽용 희생층으로 사용될 투명전도막을 식각하여, 상기 CNT 에미터와 상기 게이트 홀 측벽에 노출되는 게이트 전극 사이에 일정 간격의 공간을 형성하는 단계를 더 포함하는 것일 수 있다.In addition, the tripolar CNT field emission device manufacturing method of the present invention: after forming the through hole, before applying the CNT paste, transparent to the sidewall sacrificial layer of the gate hole on the entire surface including the inside of the through hole The method may further include forming a conductive film. After forming the CNT emitter, the transparent conductive film to be used as the sacrificial layer for the sidewall may be etched, and may be formed between the CNT emitter and the gate electrode exposed to the gate hole sidewall. The method may further include forming a space of the interval.

바람직하게는, 상기 투명전도막 상에 금속막을 형성하는 단계는, Mo, Cr, Al, Ti, Co, Cu 및 W 로 이루어진 군에서 선택된 어느 한 금속으로 된 막을 형성하기 위하여 스퍼터링(sputtering) 혹은 전자선 증착법을 사용하며, 이때, 증착 두께는 0.05∼1.0㎛의 범위인 것을 특징으로 한다.Preferably, forming the metal film on the transparent conductive film, sputtering or electron beam to form a film of any metal selected from the group consisting of Mo, Cr, Al, Ti, Co, Cu and W The deposition method is used, wherein the deposition thickness is in the range of 0.05 to 1.0 μm.

바람직하게는, 상기 금속막 및 투명전도막을 패터닝하여 소정의 캐소드 전극 패턴을 형성하는 단계는, 스트라이프(stripe) 형태의 캐소드 전극 라인 패턴을 형성하며, 사진식각(photolithography) 방법에 의해 포토 레지스트(photoresist)의 스트라이프 패턴을 형성한 후, 식각(etching) 공정에 의해 상기 금속막과 투명전도 막을 순차적으로 식각함으로써 금속막 및 투명전도막으로 된 이중막 구조의 캐소드 라인을 형성하며, 이때, 상기 캐소드 라인의 폭 및 캐소드 라인들 간의 간격은 50㎛ 내지 500㎛의 범위인 것을 특징으로 한다.Preferably, the forming of the predetermined cathode electrode pattern by patterning the metal layer and the transparent conductive layer includes forming a cathode electrode line pattern in a stripe shape, and photoresist by a photolithography method. After the stripe pattern is formed, the metal layer and the transparent conductive layer are sequentially etched by an etching process to form a cathode line having a double layer structure consisting of a metal layer and a transparent conductive layer, wherein the cathode line The width and the spacing between the cathode lines is characterized in that the range of 50㎛ to 500㎛.

바람직하게는, 상기 관통공을 형성하는 단계에 있어서, 상기 게이트 금속막의 식각 또는 상기 캐소드 금속막의 식각 과정에서 언더컷(undercut)을 제어함으로써, 상기 캐소드 금속막 식각보다 상기 게이트 금속막의 언더컷을 보다 크게 하여, 상기 게이트 금속 전극에 형성되는 홀의 크기를 상기 캐소드 금속 전극에 형성되는 홀의 크기보다 커지도록 하여, 그 이후 관통공 안에 형성될 CNT 에미터와 게이트 전극 간의 단락을 방지하도록 할 수 있다.Preferably, in the forming of the through hole, the undercut of the gate metal layer is larger than that of the cathode metal layer by controlling the undercut during the etching of the gate metal layer or the etching of the cathode metal layer. The size of the hole formed in the gate metal electrode may be larger than the size of the hole formed in the cathode metal electrode, thereby preventing a short circuit between the CNT emitter and the gate electrode to be formed in the through hole thereafter.

바람직하게는, 상기 측벽용 희생층으로 사용될 투명전도막은, AZO(Al-doped Zinc Oxide), ITO(Indium Tin Oxide), GZO(Ga-doped Zinc Oxide) 혹은 IZO(Indium-doped Zinc Oxide)로 이루어진 군에서 선택된 어느 한 투명 전도성 산화막을, DC 스퍼터링, RF 스퍼터링(sputtering), 원자층증착(Atomic Layer Deposition: ALD), 전자선 증착법(e-beam evaporation) 중 어느 방법을 사용하여 증착하며, 증착 두께는 0.05∼1.0㎛의 범위를 갖는 것일 수 있다.Preferably, the transparent conductive film to be used as the sacrificial layer for the side wall is made of AZO (Al-doped Zinc Oxide), ITO (Indium Tin Oxide), GZO (Ga-doped Zinc Oxide) or IZO (Indium-doped Zinc Oxide) A transparent conductive oxide film selected from the group is deposited using any one of DC sputtering, RF sputtering, atomic layer deposition (ALD), and e-beam evaporation. It may have a range of 0.05 to 1.0 μm.

바람직하게는, 상기 측벽용 희생층 투명전도막을 게이트 관통공의 내부를 포함하는 기판 전면에 형성한 후, 공정 단순화를 위하여, 별도의 측벽 형성(side-wall etching)을 위한 이방성(anisotropic) 건식식각(dry etchin) 공정 없이, 바로 CNT 페이스트를 프린팅하여 채워넣는 것을 특징으로 한다.Preferably, after forming the sacrificial layer transparent conductive film for the side wall on the front surface of the substrate including the inside of the through hole, anisotropic dry etching for a separate side-wall etching to simplify the process It is characterized in that the CNT paste is directly printed and filled without a dry etchin process.

바람직하게는, 상기 측벽용 희생층으로 사용될 투명전도막을 식각하는 단계 는, 상기 게이트 전극 상부와 게이트 홀 측벽부의 투명전도막을 선택적으로 제거시키고 상기 CNT 에미터 하부에만 투명전도막을 남기며, 여기서 상기 캐소드 전극용 투명전극은 ITO 이며, 상기 측벽 희생층용 투명전도막은 AZO를 이며, 상기 선택적 식각시 AZO의 선택비(selectivity)를 높이기 위하여, H3PO4:HNO3:아세톤:H 2O의 혼합 용액을 이용하는 것을 특징으로 한다.Preferably, etching the transparent conductive film to be used as the sacrificial layer for the sidewall, selectively removing the transparent conductive film over the gate electrode and the gate hole sidewall portion and leaving the transparent conductive film only under the CNT emitter, wherein the cathode electrode The transparent electrode is ITO, and the transparent conductive film for the sidewall sacrificial layer is AZO. In order to increase the selectivity of AZO during the selective etching, a mixed solution of H 3 PO 4 : HNO 3 : acetone: H 2 O is prepared. It is characterized by using.

바람직하게는, 상기 CNT 에미터 하부에만 선택적으로 남은 상기 투명전도막을 상기 캐소드 라인과의 전기적 연결을 위한 도체(conductor)로 사용하거나 전도도(conductivity)를 낮춰 저항성을 높임으로써 직렬저항(series resistor))으로 사용하도록 할 수도 있다.Preferably, the transparent conductive film, which is selectively left only under the CNT emitter, is used as a conductor for electrical connection with the cathode line or by lowering conductivity to increase resistance. It can also be used.

바람직하게는, 상기 관통공을 형성하는 단계에 있어서, 상기 게이트 절연층의 식각 시, 습식 식각에 의하여 언더컷(under-cut)을 유도함으로써 게이트 홀 측벽부의 게이트 절연층이 만입된 공간을 형성시킬 수도 있다. Preferably, in the forming of the through hole, when the gate insulating layer is etched, an undercut may be induced by wet etching to form a space in which the gate insulating layer is indented. have.

본 발명의 또 다른 한 측면에 따른 전계 방출 디스플레이 장치는 상술한 방법에 의하여 제조된 것임을 특징으로 한다.A field emission display device according to another aspect of the invention is characterized in that it is manufactured by the method described above.

본 발명의 또 다른 한 측면에 따른 면광원(flat light source) 장치는 상술한 방법을 통하여 제조된 것임을 특징으로 한다.A flat light source device according to another aspect of the present invention is characterized in that it is manufactured through the above-described method.

이하에서는, 첨부한 도면을 참조하여 본 발명에 따른 자기정렬(self-align)된 게이트-에미터 구조를 갖는 카본나노튜브(CNT) 전계방출소자의 제조방법의 바람 직한 실시예에 관하여 더욱 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings in more detail with respect to a preferred embodiment of a method for manufacturing a carbon nanotube (CNT) field emission device having a self-aligned gate-emitter structure according to the present invention Explain.

도 1a 내지 도 1i는 본 발명에 따른 카본나노튜브 전계방출소자의 제조방법을 차례로 도시한 단면도이며, 도 2a 내지 도 2c는 각각 도 1c, 도 1f 및 도 1h의 단계에 대응되는 마스크 레이아웃(layout)의 일부를 나타낸다.1A to 1I are cross-sectional views sequentially illustrating a method of manufacturing a carbon nanotube field emission device according to the present invention, and FIGS. 2A to 2C are mask layouts corresponding to the steps of FIGS. 1C, 1F, and 1H, respectively. A part of).

여기서, 도 1a는 투명 기판(1)의 단면도이며, 도 1b는 상기 투명 기판(1)에 투명 전도막(2)과 금속막(3)이 증착된 상태의 단면도를 나타낸다. 여기서, 투명 기판은 글래스(glass)임이 바람직하나, 투명 합성 수지 또는 쿼츠(quartz) 등이 사용될 수 있다. 투명전도막(2)은 바람직하게는 ITO(Indium Tin Oxide), AZO(Al-doped Zinc Oxide), GZO(Ga-doped Zinc Oxide) 혹은 IZO(Indium-doped Zinc Oxide) 등의 산화막을 사용할 수 있으며, 통상적으로 DC 혹은 RF 스프터링(sputtering) 방법이나 전자선 증착법(e-beam evaporation) 등으로 형성한다. Here, FIG. 1A is a sectional view of the transparent substrate 1, and FIG. 1B is a sectional view of the transparent conductive film 2 and the metal film 3 deposited on the transparent substrate 1. Here, the transparent substrate is preferably glass, but a transparent synthetic resin or quartz may be used. The transparent conductive film 2 may preferably use an oxide film such as indium tin oxide (ITO), al-doped zinc oxide (AZO), ga-doped zinc oxide (GZO), or indium-doped zinc oxide (IZO). In general, it is formed by DC or RF sputtering or e-beam evaporation.

상기 금속막(3)은 Mo, Cr, Al, Ti, Co, Cu 및 W 등의 금속 중 어느 하나를 사용함이 바람직하나, 그에 한정되는 것은 아니며, 이들 중 선택된 하나 이상을 포함하는 합금이나 화합물이 사용될 수 있으며, 버스(bus) 전극으로 사용하기 충분한 높은 도전성을 제공하는 한 어떠한 금속 재료가 사용되어도 무방하다. 이들은 스퍼터링 혹은 전자선 증착법을 사용하여 증착하는 것이 바람직하며, 투명전도 산화막이나 금속막의 증착 두께는 0.05∼1.0㎛의 범위를 갖는 것이 바람직하다.The metal film 3 is preferably any one of metals such as Mo, Cr, Al, Ti, Co, Cu and W, but is not limited thereto, and an alloy or compound including at least one selected from these Any metal material may be used as long as it provides a high conductivity sufficient for use as a bus electrode. It is preferable to deposit these using sputtering or an electron beam vapor deposition method, and it is preferable that the deposition thickness of a transparent conductive oxide film or a metal film has a range of 0.05-1.0 micrometer.

도 1c는 도 2a와 같은 레이아웃을 갖는 스트라이프(stripe) 형태의 캐소드 (cathode) 라인을 형성하기 위해 포토레지스트(4)를 도포하고, 통상의 사진식각 (photolithography) 방법에 의해 포토레지스트(4)에 스트라이프 패턴을 형성한 후, 이를 마스크로 사용한 식각(etching) 공정에 의해 금속막과 ITO 막을 각각 에칭(etching)함으로써 금속막 및 ITO 막의 이중막 구조를 갖는 캐소드 라인이 형성된 상태의 기판 단면도이다. 상기 캐소드 라인의 폭 및 캐소드 라인들 간의 간격은 50㎛ 내지 500㎛의 범위를 가지는 것이 바람직하며, 도 5에 예시된 바와 같이 동일 유리 기판 상에 연속으로 배열될 수 있다.FIG. 1C is applied to the photoresist 4 to form a cathode-shaped cathode line having the same layout as that of FIG. 2A, and applied to the photoresist 4 by a conventional photolithography method. After forming a stripe pattern, it is a cross-sectional view of a substrate in which a cathode line having a double film structure of a metal film and an ITO film is formed by etching the metal film and the ITO film by an etching process using the same as a mask. The width of the cathode line and the distance between the cathode lines preferably have a range of 50 μm to 500 μm, and may be continuously arranged on the same glass substrate as illustrated in FIG. 5.

도 2a는 도 1c의 단계에 대응되는 사진식각용 포토 마스크(mask; M1)의 레이아웃의 일부를 보여주는 평면도이다. FIG. 2A is a plan view illustrating a part of a layout of a photomask M1 corresponding to the step of FIG. 1C.

도 1d는 상기의 캐소드 라인이 형성된 유리 기판 상에 게이트 절연막으로써, 바람직하게는 SiO2나 Si3N4의 막이 증착된 경우의 단면도이다. 이 절연막은 캐소드 라인과 이후에 형성될 게이트 라인 간에 전압 인가시 전기적 단락을 방지하기 위한 막으로서 통상적으로 스퍼터링이나 PECVD, APCVD(Atomic Pressure Chemical Vapor Deposition), LPCVD(Low Pressure Chemical Vapor Deposition) 혹은 전자선 증착법에 의해 형성되며 그 두께는 0.1㎛ 내지 10㎛를 갖는 것이 바람직하다.FIG. 1D is a sectional view when a film of SiO 2 or Si 3 N 4 is deposited as a gate insulating film on the glass substrate on which the cathode line is formed. The insulating film is a film for preventing an electrical short circuit when a voltage is applied between the cathode line and a gate line to be formed later. It is preferably formed by having a thickness of 0.1㎛ 10㎛.

도 1e는 상기의 게이트 절연막 상에 게이트 전극으로 사용될 금속막을 증착한 기판의 단면도이다. 게이트 전극은 Mo, Cr, Al, Ti, Co, Cu 및 W 중 어느 한 금속을 사용하는 것이 바람직하나, 이에 한정되지 않으며, 충분한 전도성을 제공하는 어떤 재료도 사용이 가능하다. 게이트 금속막의 증착 두께는 0.05㎛∼1.0㎛의 범위를 갖는 것이 바람직하며 스퍼터링, 전자선증착법 또는 CVD 방법에 의해 형성 가능하다.1E is a cross-sectional view of a substrate on which a metal film to be used as a gate electrode is deposited on the gate insulating film. The gate electrode preferably uses any one of Mo, Cr, Al, Ti, Co, Cu, and W, but is not limited thereto, and any material providing sufficient conductivity may be used. The deposition thickness of the gate metal film preferably has a range of 0.05 µm to 1.0 µm, and can be formed by sputtering, electron beam deposition, or CVD.

도 1f는 CNT 에미터가 내부에 형성될 게이트 홀(hole)의 관통공(9)이 만들어진 상태의 기판 단면도이다. 포토 레지스트를 도포하여 사진 식각방법으로 원형(circle) 혹은 사각(square) 형태의 포토리지스트 패턴을 형성하고 식각공정에 위해 게이트 금속막(6), 게이트 절연막(5) 및 캐소드 금속막(3)을 순차적으로 에칭한다. 식각은 건식(dry) 식각 혹은 습식(wet) 식각으로 이루어지며, 각 박막과 화학적, 물리적 반응이 가능한 식각 용액이나 반응 가스를 선택하여 에천트(etchant)로 사용한다. 게이트 홀의 직경 혹은 대각선 크기는 통상적으로 0.1㎛ 내지 100㎛의 범위를 가지도록 하는 것이 바람직하며, 도 2b에서와 같이 하나의 픽셀 안에 여러개의 홀을 갖도록 구성하는 것이 바람직하다.FIG. 1F is a cross-sectional view of the substrate with a through hole 9 of a gate hole in which a CNT emitter is to be formed. A photoresist is applied to form a circular or square photoresist pattern by a photolithography method, and the gate metal film 6, the gate insulating film 5, and the cathode metal film 3 are etched for the etching process. Are sequentially etched. Etching is performed by dry etching or wet etching. An etching solution or a reaction gas capable of chemical and physical reaction with each thin film is selected and used as an etchant. The diameter or diagonal size of the gate hole is generally preferably in the range of 0.1 μm to 100 μm, and it is preferable to have a plurality of holes in one pixel as shown in FIG. 2B.

특히, 상기 게이트 금속막(6)의 식각을 습식식각에 의함으로써 캐소드 금속막(3) 식각보다 측면식각이 보다 많아지도록 언더컷(undercut)(U)을 유도하여, 도 1f에서 보는 바와 같이 게이트 홀 크기를 캐소드 홀의 크기보다 더 크도록 제어함으로써, 이후에 관통공(9) 안에 형성될 CNT 에미터와 게이트 전극 간의 단락을 방지할 수 있다.In particular, by etching the gate metal film 6 by wet etching, an undercut U is induced to increase the side etching more than the etching of the cathode metal film 3, as shown in FIG. 1F. By controlling the size to be larger than the size of the cathode hole, it is possible to prevent a short circuit between the CNT emitter and the gate electrode to be formed later in the through hole 9.

이 공정에서의 특징은 하나의 게이트 홀 마스크를 이용해 게이트 금속막, 절연막 및 캐소드 금속막을 연속으로 식각하기 때문에 게이트 전극 홀과 캐소드 전극 홀의 중심이 저절로 일치하게 된다는 것으로서 소위 자기 정렬(self-alignement)이 가능하게 된다는 것이다.The feature of this process is that since the gate metal film, the insulating film and the cathode metal film are etched continuously using a single gate hole mask, the centers of the gate electrode holes and the cathode electrode holes are coincident with each other. It is possible.

도 2b는 도 1f의 단계에 대응되는 사진식각용 포토 마스크(mask; M2)의 레이아웃의 일부를 보여주는 평면도로서 설명을 돕기 위해 이미 형성된 캐소드 라인(L1)과 오버랩(overlap)하여 나타내고 있다. 도 1f는 도 2b의 A-A' 선을 따라 절단된 단면도이다.FIG. 2B is a plan view showing a part of the layout of the photo-etching photo mask M2 corresponding to the step of FIG. 1F and overlaps with the cathode line L1 that is already formed for explanation. FIG. 1F is a cross-sectional view taken along the line AA ′ of FIG. 2B.

도 1g는 게이트 홀의 관통공(9)이 형성된 기판 전면에 감광성 CNT 페이스트(7)를 도포한 경우의 단면도이다. 감광성 CNT 페이스트(7)는 통상적으로 CNT 파우더(powder)와 바인더(binder) 및 용매(solvent)를 일정비율로 혼합하고 UV 파장의 광선에 반응할 수 있도록 photopolymer 성분의 감광성 재료를 혼합하여 만든다. 전도성을 높이기 위해 금속분말을 일정비율 혼합할 수도 있으며 결합력을 높이기 위해 프릿(frit)을 일정비율 혼합할 수도 있다. 제조된 감광성 CNT 페이스트는 스크린 프린팅(screen printing)이나 닥터 블레이드(doctor blade)법 혹은 스핀 코팅(spin coating) 방법에 의해 도포 가능하다.1G is a cross-sectional view when the photosensitive CNT paste 7 is applied to the entire surface of the substrate on which the through hole 9 of the gate hole is formed. The photosensitive CNT paste 7 is typically made by mixing CNT powder, binder and solvent in a ratio and mixing photosensitive material of photopolymer component to react to light of UV wavelength. The metal powder may be mixed in a proportion to increase the conductivity, and the frit may be mixed in a ratio to increase the bonding strength. The prepared photosensitive CNT paste may be applied by screen printing, doctor blade, or spin coating.

도 1h는 CNT 페이스트(7)가 도포된 면의 반대쪽에서 블랙 마스크(black mask)(10)를 통해 자외선(UV)을 이용하여 노광(expose)시키는 상태의 기판 단면도 이다. 이때 입사된 빛은 게이트 홀의 관통공(9)을 통해서만 CNT 페이스트에 전달되며 노광된 CNT 페이스트만 남고 노광되지 않은 CNT 페이스트만 현상액( developer)에 의해 제거된다. 상기에서 관통공이 있는 부분만 빛이 통과되는 이유는 관통공이 있는 부분은 유리기판 및 투명전도막에 의해 빛이 투과되며 나머지 부분은 캐소드 금속막(L1), 게이트 금속막(L2) 및 블랙 마스크(M3)에 의해 가려지기 때문이다. 또한 상기 감광성 CNT 페이스트의 감광재료는 네가티브(negative) 형을 사용함으로써 노광시 현상액에 영향을 받지 않기 때문이다. FIG. 1H is a cross-sectional view of the substrate in a state of exposing using ultraviolet light (UV) through a black mask 10 on the opposite side to which the CNT paste 7 is applied. At this time, the incident light is transmitted to the CNT paste only through the through hole 9 of the gate hole, and only the exposed CNT paste remains, and only the unexposed CNT paste is removed by the developer. The reason why light passes only in the part having a through hole is that light is transmitted through the glass substrate and the transparent conductive film, and the remaining part is the cathode metal film L1, the gate metal film L2, and the black mask ( Because it is obscured by M3). This is because the photosensitive material of the photosensitive CNT paste is not affected by the developer during exposure by using a negative type.

도 2c는 도 1h의 단계에 대응되는 레이아웃의 일부를 보여주는 평면도이며 설명을 돕기위해 이미 형성된 캐소드 라인(L1) 및 게이트 라인(L2)을 블랙 마스크(M3)와 오버랩하여 나타내고 있다. 도 1h는 도 2c의 B-B' 선상에서 본 단면도이다.FIG. 2C is a plan view showing a part of the layout corresponding to the step of FIG. 1H. The cathode line L1 and the gate line L2 that have already been formed are overlapped with the black mask M3 for explanation. FIG. 1H is a cross-sectional view taken along line BB ′ of FIG. 2C.

도 1i는 현상이 완료된 후, CNT 에미터가 형성된 기판의 단면도로서 CNT 에미터(7')와 게이트 홀이 일정 간격을 두고 자체정렬에 의해 대칭성을 가지고 형성되어 있음을 볼 수 있다.1I is a cross-sectional view of the substrate on which the CNT emitter is formed after completion of development, and it can be seen that the CNT emitter 7 'and the gate hole are formed symmetrically by self-alignment at a predetermined interval.

도 3a 내지 도 3d는 3극 구조의 CNT 전계방출소자를 제조하는 다른 실시 예로서 게이트 홀의 관통공(9) 속으로 CNT 페이스트를 채워 넣기 전에 먼저 투명전도막(8)을 일정 두께만큼 증착하고 상기 투명전도막 위에 CNT 페이스트를 바로 프린팅하는 다른 실시예의 기술을 제공한다. 여기서 투명전도막(8)은 게이트 홀과 CNT 에미터 간의 거리를 일정하게 유지시켜 주기위한 격벽(side-wall)용 희생층(sacrificial layer)으로 사용하기 위한 것이다. 3A to 3D illustrate another example of manufacturing a CNT field emission device having a three-pole structure, first depositing a transparent conductive film 8 to a predetermined thickness before filling the CNT paste into the through hole 9 of the gate hole. Another embodiment of the technique of directly printing a CNT paste on a transparent conductive film is provided. The transparent conductive film 8 is intended to be used as a sacrificial layer for sidewalls to maintain a constant distance between the gate hole and the CNT emitter.

도 3a는 게이트 홀의 관통공(9)이 형성된 면의 상부에 일정 두께의 투명전도산화막을 증착한 기판의 단면도이다. 이때 투명전도막으로써는, 바람직하게는 AZO, 또는 ITO나 IZO, GZO중 어느 하나를 사용한다. 증착방법은 원자층 증착법(Atomic Layer Deposition, ALD)이나 스퍼터링 혹은 전자선 증착법 중 어느 한가지 방법을 사용하며 증착두께는 0.05∼1.0㎛의 범위를 갖는 것이 바람직하다.FIG. 3A is a cross-sectional view of the substrate on which a transparent conductive oxide film having a predetermined thickness is deposited on the surface where the through hole 9 of the gate hole is formed. At this time, as the transparent conductive film, preferably AZO or any one of ITO, IZO and GZO is used. The deposition method may be any one of atomic layer deposition (ALD), sputtering or electron beam deposition, and the deposition thickness is preferably in the range of 0.05 to 1.0 mu m.

도 3b는 상술한 도 1h의 과정에 대응되는 단면도이며, 측벽(side-wall)을 형성하기 위한 이방성 건식 식각 등의 과정이 없이 바로 전면에 CNT 페이스트(7)를 도포함으로써 공정 단계를 단순화할 수 있다.FIG. 3B is a cross-sectional view corresponding to the above-described process of FIG. 1H, and the process step may be simplified by applying CNT paste 7 directly to the front surface without a process such as anisotropic dry etching to form sidewalls. have.

도 3c는 상술한 도 1i의 과정에 대응되는 단면도이며, 도 3d는 상기 과정에서 증착된 측벽용 투명전도막(8)을 식각하여, 게이트 전극라인의 상부와 게이트 홀 관통공(9)의 측벽 상에 투명전도막(8)을 선택적으로 제거한 후의 기판 단면도이다. 이렇게 함으로써 게이트와 CNT 에미터 간의 단락을 방지하며 게이트 홀과 CNT 에미터 가장자리와의 간격을 일정하게 유지시킬 수 있다는 것을 특징으로 한다.FIG. 3C is a cross-sectional view corresponding to the above-described process of FIG. 1I, and FIG. 3D is a side view of the gate electrode line and the gate hole through-hole 9 by etching the transparent conductive film 8 for the sidewall deposited in the above process. It is sectional drawing of the board | substrate after selectively removing the transparent conductive film 8 on it. This prevents short-circuits between the gate and the CNT emitter, and maintains a constant gap between the gate hole and the edge of the CNT emitter.

도 4a는 게이트 홀의 관통공(9)을 형성하기 위한 식각 공정에서, 게이트 절연막(5)을 화학용액에 의한 습식(wet) 방법에 의해 식각함으로써 게이트 절연층 측벽 모양을 움푹하게 만입시켜 형성한 상태의 기판 단면도이며, 도 4b는 상기 형성된 관통공(9) 속에, CNT 에미터를 상술한 도 1 및 도 3의 방법과 동일하게 형성한 후의 기판 단면도이다.4A illustrates a state in which the gate insulating layer 5 is etched by etching the gate insulating film 5 by a wet method using a chemical solution in an etching process for forming the through hole 9 of the gate hole. 4B is a cross-sectional view of the substrate after the CNT emitter is formed in the formed through hole 9 in the same manner as the method of FIGS. 1 and 3 described above.

도 5는 상술한 방법으로 제조된 3극 구조의 CNT 에미터 어레이를 보여주는 평면도이며 이러한 구조는 패터닝된 각각의 전극을 사용하여 어드레싱(addressing)이 가능한 전계방출 표시소자 등의 평판표시소자(flat panel display)에 응용이 가능하다.FIG. 5 is a plan view showing an array of CNT emitters having a three-pole structure manufactured by the above-described method, which is a flat panel such as a field emission display device that is addressable by using each patterned electrode. It can be applied to display.

도 6a는 캐소드 금속 전극(3)을 라인 형태로 분리하여 패터닝하지 않고 전체 또는 일부를 하나로 접속하고, 게이트 전극(6)도 라인 형태로 분리하지 않고 전체 또는 일부를 하나로 접속한 상태인 CNT 에미터 어레이 구조를 보여주는 평면도이며, 도 6b는 그 일부의 단면도를 나타낸다. 이러한 구조의 CNT 에미터 어레이는 LCD등 표시소자의 백 라이트나, 평면 램프등 면광원(flat light source)의 제조를 위해 응용 가능하다.6A shows a CNT emitter in which the cathode metal electrode 3 is connected in whole or in part without separating and patterning in the form of a line, and the gate electrode 6 is connected in whole or in part without separating in the form of a line. A plan view showing the array structure, and FIG. 6B shows a cross-sectional view of a portion thereof. The CNT emitter array having such a structure can be applied for manufacturing a back light of a display device such as an LCD or a flat light source such as a flat lamp.

상기 실시예와 도면은 발명의 내용을 상세히 설명하기 위한 목적일 뿐, 발명의 기술적 사상의 범위를 한정하고자 하는 목적이 아니며, 이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 상기 실시예 및 첨부된 도면에 한정되는 것은 아님은 물론이며, 후술하는 청구범위뿐만이 아니라 청구범위와 균등 범위를 포함하여 판단되어야 한다.The embodiments and the drawings are only for the purpose of describing the contents of the invention in detail, and are not intended to limit the scope of the technical idea of the invention, the present invention described above has a general knowledge in the technical field to which the present invention belongs Various substitutions, modifications, and changes are possible in the present invention without departing from the spirit of the present invention, but are not limited to the embodiments and the accompanying drawings, as well as the appended claims and equivalents. It should be judged including the scope.

이상 설명한 바와 같이, 본 발명에 의한 CNT 에미터를 이용한 전계방출소자의 제조방법을 사용하여, 캐소드 투명전도막(바람직 하게는 ITO) 라인과 동일하게 캐소드 금속 라인이 중첩됨으로써 캐소드 라인 저항에 의한 전압 강하를 최소화시켜 대형 기판 제작 시에도 균일한 전계 방출 특성을 제공하는 것이 가능하게 된다.As described above, by using the method of manufacturing the field emission device using the CNT emitter according to the present invention, the cathode metal line is superimposed in the same manner as the cathode transparent conductive film (preferably ITO) line so that the voltage by the cathode line resistance By minimizing the drop, it is possible to provide uniform field emission characteristics even when manufacturing a large substrate.

또한, 하나의 게이트 홀 마스크에 의해 게이트 금속막, 게이트 절연막 및 캐소드 금속막을 연속으로 식각하여 관통공을 만듬으로써, 관통공 안에 형성되는 CNT 에미터와 게이트 홀 간에 자기 정렬이 가능해져, 오정렬에 의한 문제점을 근본적으로 피할 수 있게 된다.In addition, the gate metal film, the gate insulating film, and the cathode metal film are sequentially etched by one gate hole mask to form through holes, thereby enabling self alignment between the CNT emitter formed in the through holes and the gate holes. The problem is fundamentally avoided.

나아가서, 투명전도막(바람직하게는 AZO)을 측벽용 희생층으로 이용함으로써 게이트 홀과 CNT 에미터 간의 간격을 쉽게 조절할 수 있어 재현성 및 균일성이 우수한 어레이 제조가 가능하게 되고, 기존의 3극 구조 전계방출소자 제조 공정에 비해 공정을 단순화 함으로써 대형 패널 제조시 제조 단가를 줄일 수 있게 되므로, 전계방출소자를 이용한 대형 평판 디스플레이나, 면 광원 제조 공정을 보다 현실화 하는 데 크게 기여할 수 있다.Furthermore, by using a transparent conductive film (preferably AZO) as a sacrificial layer for the sidewalls, the gap between the gate hole and the CNT emitter can be easily adjusted to enable the array fabrication with excellent reproducibility and uniformity. By simplifying the process compared to the field emission device manufacturing process it is possible to reduce the manufacturing cost when manufacturing a large panel, it can greatly contribute to the realization of a large flat panel display or surface light source manufacturing process using the field emission device.

Claims (13)

투명 기판의 일면에 투명전도막을 형성하는 단계;Forming a transparent conductive film on one surface of the transparent substrate; 상기 투명전도막 상에 금속막을 형성하는 단계;Forming a metal film on the transparent conductive film; 상기 금속막 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the metal film; 상기 게이트 절연막 상에 게이트 전극으로 사용될 게이트 금속막을 형성하는 단계;Forming a gate metal film to be used as a gate electrode on the gate insulating film; 상기 게이트 금속막 상에 복수개의 게이트 홀이 정의된 게이트 홀 마스크를 이용하여 패턴을 형성하고, 상기 게이트 금속막, 게이트 절연막 및 캐소드 금속막을 순차적으로 식각하여 상기 게이트 홀에 대응하는 관통공을 형성하는 단계;Forming a pattern on the gate metal layer by using a gate hole mask having a plurality of gate holes defined therein, and sequentially forming the through holes corresponding to the gate holes by sequentially etching the gate metal layer, the gate insulating layer, and the cathode metal layer. step; 상기 기판 전면에 감광성 CNT 페이스트를 도포하여 상기 관통공속으로 페이스트를 채워 넣는 단계; 및Applying a photosensitive CNT paste on the entire surface of the substrate to fill the paste at the through hole; And 후면 노광(expose) 및 현상(develop)에 의하여 상기 관통공 내부의 CNT 페이스트를 남김으로써 CNT 에미터를 형성하는 단계Forming a CNT emitter by leaving the CNT paste inside the through hole by back exposure and development 를 포함하는 것을 특징으로 하는 3극형 CNT 전계방출소자 제조방법.Method for producing a three-pole CNT field emission device comprising a. 투명 기판의 일면에 투명전도막을 형성하는 단계;Forming a transparent conductive film on one surface of the transparent substrate; 상기 투명전도막 상에 금속막을 형성하는 단계;Forming a metal film on the transparent conductive film; 상기 금속막 및 투명전도막을 패터닝하여 소정의 캐소드 전극 패턴을 형성하는 단계;Patterning the metal film and the transparent conductive film to form a predetermined cathode electrode pattern; 게이트 절연막을 형성하는 단계;Forming a gate insulating film; 상기 게이트 절연막 상에 게이트 전극으로 사용될 게이트 금속막을 형성하는 단계;Forming a gate metal film to be used as a gate electrode on the gate insulating film; 상기 게이트 절연막 및 게이트 금속막을 패터닝하여 소정의 게이트 전극 패턴을 형성하는 단계;Patterning the gate insulating film and the gate metal film to form a predetermined gate electrode pattern; 상기 게이트 전극 패턴 상에 복수개의 게이트 홀이 정의된 게이트 홀 마스크를 이용하여 패턴을 형성하고, 상기 게이트 금속막, 게이트 절연막 및 캐소드 금속막을 순차적으로 식각하여 상기 게이트 홀에 대응하는 관통공을 형성하는 단계;Forming a pattern on the gate electrode pattern by using a gate hole mask in which a plurality of gate holes are defined, and sequentially forming the through holes corresponding to the gate holes by sequentially etching the gate metal film, the gate insulating film, and the cathode metal film. step; 상기 유리 기판의 전면에 감광성 CNT 페이스트를 도포하여 상기 관통공속으로 페이스트를 채워 넣는 단계; 및 Applying a photosensitive CNT paste on the entire surface of the glass substrate to fill the paste into the through hole; And 후면 노광(expose) 및 현상(develop)에 의하여 상기 관통공 내부의 CNT 페이스트를 남김으로써 CNT 에미터를 형성하는 단계Forming a CNT emitter by leaving the CNT paste inside the through hole by back exposure and development 를 포함하는 것을 특징으로 하는 3극형 CNT 전계방출소자 제조방법.Method for producing a three-pole CNT field emission device comprising a. 제1항 및 제2항의 어느 한 항에 있어서,The method according to any one of claims 1 and 2, 상기 관통공을 형성하는 단계 이후, 상기 CNT 페이스트를 도포하기 이전에, 상기 관통공의 내부를 포함한 기판 전면에 게이트 홀의 측벽 희생층으로 투명전도막을 형성하는 단계를 더 포함하며,After forming the through hole and before applying the CNT paste, forming a transparent conductive film as a sidewall sacrificial layer of a gate hole on the entire surface of the substrate including the inside of the through hole, 상기 CNT 에미터를 형성하는 단계 이후, 상기 측벽용 희생층으로 사용될 투명전도막을 식각하여, 상기 CNT 에미터와 상기 게이트 홀 측벽에 노출되는 게이트 전극 사이에 일정 간격의 공간을 형성하는 단계After forming the CNT emitter, etching a transparent conductive film to be used as the sacrificial layer for the sidewall, thereby forming a space between the CNT emitter and the gate electrode exposed to the gate hole sidewall. 를 더 포함하는 3극형 CNT 전계방출소자 제조방법.The tripolar CNT field emission device manufacturing method further comprising. 제1항 및 제2항의 어느 한 항에 있어서, The method according to any one of claims 1 and 2, 상기 투명전도막 상에 금속막을 형성하는 단계는, Mo, Cr, Al, Ti, Co, Cu 및 W 로 이루어진 군에서 선택된 어느 한 금속으로 된 막을 형성하기 위하여 스퍼터링(sputtering) 혹은 전자선 증착법을 사용하며, 이때, 증착 두께는 0.05∼1.0㎛의 범위인 것을 특징으로 하는 Forming a metal film on the transparent conductive film, using a sputtering or electron beam deposition method to form a film of any metal selected from the group consisting of Mo, Cr, Al, Ti, Co, Cu and W At this time, the deposition thickness is characterized in that the range of 0.05 ~ 1.0㎛ 3극형 CNT 전계방출소자 제조방법.Method of manufacturing a 3-pole CNT field emission device. 제2항에 있어서,The method of claim 2, 상기 금속막 및 투명전도막을 패터닝하여 소정의 캐소드 전극 패턴을 형성하는 단계는, 스트라이프(stripe) 형태의 캐소드 전극 라인 패턴을 형성하며, 사진식각(photolithography) 방법에 의해 포토 레지스트(photoresist)의 스트라이프 패턴을 형성한 후, 식각(etching) 공정에 의해 상기 금속막과 투명전도막을 순차적으로 식각함으로써 금속막 및 투명전도막으로 된 이중막 구조의 캐소드 라인을 형성하며, 이때, 상기 캐소드 라인의 폭 및 캐소드 라인들 간의 간격은 50㎛ 내지 500㎛의 범위인 것을 특징으로하는 The patterning of the metal layer and the transparent conductive layer to form a predetermined cathode electrode pattern may include forming a stripe-type cathode electrode line pattern and forming a stripe pattern of a photoresist by a photolithography method. After the forming, by etching the metal film and the transparent conductive film sequentially by an etching process to form a cathode line of a double-film structure consisting of a metal film and a transparent conductive film, wherein the width and cathode of the cathode line The interval between the lines is characterized in that the range of 50㎛ to 500㎛ 3극형 CNT 전계방출소자 제조방법.Method of manufacturing a 3-pole CNT field emission device. 제1항 및 제2항의 어느 한 항에 있어서,The method according to any one of claims 1 and 2, 상기 관통공을 형성하는 단계에 있어서, 상기 게이트 금속막의 식각 또는 상기 캐소드 금속막의 식각 과정에서 언더컷(undercut)을 제어함으로써, 상기 캐소드 금속막 식각보다 상기 게이트 금속막의 언더컷을 보다 크게 하여, 상기 게이트 금속 전극에 형성되는 홀의 크기를 상기 캐소드 금속 전극에 형성되는 홀의 크기보다 커지도록 하여, 그 이후 관통공 안에 형성될 CNT 에미터와 게이트 전극 간의 단락을 방지하는 것을 특징으로하는 In the forming of the through hole, an undercut is controlled during the etching of the gate metal layer or the etching of the cathode metal layer, thereby making the undercut of the gate metal layer larger than that of the cathode metal layer. The size of the hole formed in the electrode is larger than the size of the hole formed in the cathode metal electrode, thereby preventing a short circuit between the CNT emitter and the gate electrode to be formed in the through hole thereafter. 3극형 CNT 전계방출소자 제조방법.Method of manufacturing a 3-pole CNT field emission device. 제3항에 있어서,The method of claim 3, 상기 측벽용 희생층으로 사용될 투명전도막은, AZO(Al-doped Zinc Oxide), ITO(Indium Tin Oxide), GZO(Ga-doped Zinc Oxide) 혹은 IZO(Indium-doped Zinc Oxide)로 이루어진 군에서 선택된 어느 한 투명 전도성 산화막을, DC 스퍼터링, RF 스퍼터링(sputtering), 원자층증착(Atomic Layer Deposition: ALD), 전자선 증착법(e-beam evaporation) 중 어느 방법을 사용하여 증착하며, 증착 두께는 0.05∼1.0㎛의 범위를 갖는 것인 The transparent conductive film to be used as the sacrificial layer for the side wall may be any one selected from the group consisting of AZO (Al-doped Zinc Oxide), ITO (Indium Tin Oxide), GZO (Ga-doped Zinc Oxide) or IZO (Indium-doped Zinc Oxide) A transparent conductive oxide film is deposited using any one of DC sputtering, RF sputtering, atomic layer deposition (ALD), and electron beam evaporation (e-beam evaporation). Having a range of 3극형 CNT 전계방출소자 제조방법.Method of manufacturing a 3-pole CNT field emission device. 제3항에 있어서,The method of claim 3, 상기 측벽용 희생층 투명전도막을 게이트 관통공의 내부를 포함하는 기판 전 면에 형성한 후, 공정 단순화를 위하여, 별도의 측벽 형성(side-wall etching)을 위한 이방성(anisotropic) 건식식각(dry etchin) 공정 없이, 바로 CNT 페이스트를 프린팅하여 채워넣는 것을 특징으로 하는 After forming the sacrificial layer transparent conductive film for the side wall on the front surface of the substrate including the inside of the through-hole, anisotropic dry etching for side-wall etching to simplify the process ) CNT paste is printed and filled immediately, without the process 3극형 CNT 전계방출소자 제조방법.Method of manufacturing a 3-pole CNT field emission device. 제3항에 있어서,The method of claim 3, 상기 측벽용 희생층으로 사용될 투명전도막을 식각하는 단계는, 상기 게이트 전극 상부와 게이트 홀 측벽부의 투명전도막을 선택적으로 제거시키고 상기 CNT 에미터 하부에만 투명전도막을 남기며, Etching the transparent conductive film to be used as the sacrificial layer for the side wall, selectively removing the transparent conductive film on the gate electrode and the gate hole sidewall portion, leaving a transparent conductive film only on the bottom of the CNT emitter, 여기서 상기 캐소드 전극용 투명전극은 ITO 이며, 상기 측벽 희생층용 투명전도막은 AZO를 이며, 상기 선택적 식각시 AZO의 선택비(selectivity)를 높이기 위하여, H3PO4:HNO3:아세톤:H2O의 혼합 용액을 이용하는 것을 특징으로 하는The transparent electrode for the cathode electrode is ITO, the transparent conductive film for the sidewall sacrificial layer is AZO, in order to increase the selectivity of AZO during the selective etching, H 3 PO 4 : HNO 3 : acetone: H 2 O Characterized by using a mixed solution of 3극형 CNT 전계방출소자 제조방법.Method of manufacturing a 3-pole CNT field emission device. 제9항에 있어서,The method of claim 9, 상기 CNT 에미터 하부에만 선택적으로 남은 상기 투명전도막을 상기 캐소드 라인과의 전기적 연결을 위한 도체(conductor)로 사용하거나 전도도(conductivity)를 낮춰 저항성을 높임으로써 직렬저항(series resistor))으로 사용하는 것을 특징으로 하는 Using the transparent conductive film selectively remaining only under the CNT emitter as a conductor for electrical connection with the cathode line or as a series resistor by lowering the conductivity to increase the resistance Characterized 3극형 CNT 전계방출소자 제조방법.Method of manufacturing a 3-pole CNT field emission device. 제1항 및 제2항의 어느 한 항에 있어서,The method according to any one of claims 1 and 2, 상기 관통공을 형성하는 단계에 있어서, 상기 게이트 절연층의 식각 시, 습식 식각에 의하여 언더컷(under-cut)을 유도함으로써 게이트 홀 측벽부의 게이트 절연층이 만입된 공간을 형성시키는 In the forming of the through hole, when the gate insulating layer is etched, an undercut is induced by wet etching to form a space in which the gate insulating layer is filled. 3극형 CNT 전계방출소자 제조방법.Method of manufacturing a 3-pole CNT field emission device. 삭제delete 삭제delete
KR1020030077305A 2003-11-03 2003-11-03 Method for fabricating triode carbon nanotube field emission device having self-aligned gate-emitter structure KR100558078B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030077305A KR100558078B1 (en) 2003-11-03 2003-11-03 Method for fabricating triode carbon nanotube field emission device having self-aligned gate-emitter structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030077305A KR100558078B1 (en) 2003-11-03 2003-11-03 Method for fabricating triode carbon nanotube field emission device having self-aligned gate-emitter structure

Publications (2)

Publication Number Publication Date
KR20050042380A KR20050042380A (en) 2005-05-09
KR100558078B1 true KR100558078B1 (en) 2006-03-07

Family

ID=37243399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030077305A KR100558078B1 (en) 2003-11-03 2003-11-03 Method for fabricating triode carbon nanotube field emission device having self-aligned gate-emitter structure

Country Status (1)

Country Link
KR (1) KR100558078B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380753B2 (en) 2019-07-09 2022-07-05 Samsung Display Co., Ltd. Display device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700527B1 (en) * 2005-09-08 2007-03-28 엘지전자 주식회사 Carbon nanotube field emission device and manufacturing method thereof
KR100692066B1 (en) * 2005-12-20 2007-03-12 엘지전자 주식회사 Appratus for field emission display and method for fabricating thereof
KR100780286B1 (en) * 2006-03-03 2007-11-28 태산엘시디 주식회사 Method of fabricating carbon nanotube field emission display with self-aligned gate-emitter structure
KR100934838B1 (en) * 2008-11-07 2009-12-31 경희대학교 산학협력단 Mnufacturing method of self-array type field emmitter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380753B2 (en) 2019-07-09 2022-07-05 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20050042380A (en) 2005-05-09

Similar Documents

Publication Publication Date Title
EP1221710B1 (en) Method of manufacturing triode carbon nanotube field emitter array
KR100837407B1 (en) Method of manufacturing field emission device
US7372193B2 (en) Cold cathode light emitting device with nano-fiber structure layer, manufacturing method thereof and image display
JP2006187856A (en) Method of patterning catalyst layer for synthesis of carbon nanotube and method of fabricating field emission device using the method
US5651713A (en) Method for manufacturing a low voltage driven field emitter array
KR100558078B1 (en) Method for fabricating triode carbon nanotube field emission device having self-aligned gate-emitter structure
KR100442840B1 (en) Manufacturing method of triode carbon nanotube field emission array
US7030545B2 (en) Field emission cathode with emitters formed of acicular protrusions with secondary emitting protrusions formed thereon
KR20050096534A (en) Cathode plate of electron emission display and method for manufacturing the same
US7056753B2 (en) Field emission display with double gate structure and method of manufacturing therefor
US6733355B2 (en) Manufacturing method for triode field emission display
KR100780286B1 (en) Method of fabricating carbon nanotube field emission display with self-aligned gate-emitter structure
KR100724369B1 (en) Field emission device with ultraviolet protection layer and manufacturing method thereof
KR100786856B1 (en) Method for manufacturing field emission display device using reverse exposure
JP4037324B2 (en) Method for manufacturing field emission display
KR20060029078A (en) Method of fabricating electron emission device
KR100565198B1 (en) Carbon nanotube field emission device and manufacturing method thereof
KR100235302B1 (en) Manufacturing method of fed
KR100700528B1 (en) Field emission device with ultraviolet protection layer
KR100539737B1 (en) Field emission device of manufacturing method
US20080042542A1 (en) Electron emission device, manufacturing method of the device
KR100656675B1 (en) Field emission device and fabrication method thereof and field emission display device using it and fabrication method thereof
KR20010046798A (en) Field emitter of field emission display device and manufacturing method thereof
KR20060029079A (en) Method of fabricating electron emission device
KR19990043856A (en) Field emitter array formation method of field emission display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110228

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee