KR100557613B1 - Low voltage detection circuit - Google Patents

Low voltage detection circuit Download PDF

Info

Publication number
KR100557613B1
KR100557613B1 KR1020030076770A KR20030076770A KR100557613B1 KR 100557613 B1 KR100557613 B1 KR 100557613B1 KR 1020030076770 A KR1020030076770 A KR 1020030076770A KR 20030076770 A KR20030076770 A KR 20030076770A KR 100557613 B1 KR100557613 B1 KR 100557613B1
Authority
KR
South Korea
Prior art keywords
low voltage
voltage
low
output
resistor
Prior art date
Application number
KR1020030076770A
Other languages
Korean (ko)
Other versions
KR20050041561A (en
Inventor
김미경
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030076770A priority Critical patent/KR100557613B1/en
Publication of KR20050041561A publication Critical patent/KR20050041561A/en
Application granted granted Critical
Publication of KR100557613B1 publication Critical patent/KR100557613B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Abstract

본 발명은 저전압 감지회로에 관한 것으로서, 보다 상세하게는 기준전압 발생부의 폴리저항과 피모스 트랜지스터를 선택적으로 사용하여, 온도변화에 따른 전압변화를 개선하고 전력소모도 최소화할 수 있는 기술이다. 이를 위해 본 발명은 전력소모가 안정적인 정상전압구간에서는 온도변화에 따른 전압 변화가 거의 없는 저항을 연결하여 사용하고, 전력소모가 적은 저전압구간에서는 전력소모 특성이 좋은 피모스 트랜지스터를 선택적으로 사용함으로써, 온도변화에 따른 전압변화 특성을 개선시킴과 동시에 전력소모 특성을 개선하여 배터리 백업 시간을 늘릴 수 있다.The present invention relates to a low voltage sensing circuit, and more particularly, a polyresist and a PMOS transistor of a reference voltage generating unit may be selectively used to improve a voltage change according to a temperature change and to minimize power consumption. To this end, the present invention connects a resistor having almost no voltage change due to temperature change in a steady voltage section with stable power consumption, and selectively uses a PMOS transistor having good power consumption characteristics in a low voltage section with low power consumption. The battery backup time can be extended by improving the voltage change characteristics with temperature changes and power consumption characteristics.

Description

저전압 감지회로{Low voltage detection circuit}Low voltage detection circuit

도 1은 종래의 저전압 감지회로의 구성도.1 is a block diagram of a conventional low voltage detection circuit.

도 2는 본 발명의 실시예에 따른 저전압 감지회로의 구성도.2 is a block diagram of a low voltage sensing circuit according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 저전압 감지회로의 동작전류 특성을 나타내는 그래프.3 is a graph showing the operating current characteristics of the low voltage detection circuit according to an embodiment of the present invention.

본 발명은 저전압 감지회로에 관한 것으로서, 보다 상세하게는 기준전압 발생부에 폴리저항과 피모스 트랜지스터를 구비하여, 정상동작에서는 폴리저항을 사용하고, 배터리 백업구간에서는 저항 대신에 피모스 트랜지스터를 사용하여, 온도변화에 따른 전압변화를 개선하고 전력소모도 최소화할 수 있는 기술이다.The present invention relates to a low voltage sensing circuit. More specifically, a poly resistor and a PMOS transistor are provided in a reference voltage generator, and a poly resistor is used in a normal operation, and a PMOS transistor is used in place of a resistor in a battery backup section. Therefore, it is a technology that can improve voltage change and minimize power consumption according to temperature change.

저전압 감지회로(Low voltage detection circuit; LVD)는 시스템의 저전압 구간을 감지하여, 저전압 구간에서 시스템을 저전압구간(Power saving mode)로 진입시켜 전력소모를 최소화하도록 하여 시스템의 동작을 안정화 시킨다. 그러나, 저전압구간에서의 전력소모는 대부분 LVD 회로에 의한 전력소모이다.The low voltage detection circuit (LVD) detects a low voltage section of the system and enters the system into a low voltage section in the low voltage section to minimize power consumption, thereby stabilizing the operation of the system. However, the power consumption in the low voltage section is mostly the power consumption by the LVD circuit.

도 1은 종래의 저전압 감지회로의 구성도이다.1 is a block diagram of a conventional low voltage detection circuit.

종래의 저전압 감지회로는 기준전압(VREF)을 발생시키는 기준전압 발생부(10), 저전압 구간을 감지하는 저전압 감지부(20), 및 인버터(IN1)로 구성된다.The conventional low voltage detection circuit includes a reference voltage generator 10 for generating a reference voltage VREF, a low voltage detector 20 for detecting a low voltage section, and an inverter IN1.

기준전압 발생부(10)는 전원전압(VDD)과 접지전압(VSS) 사이에 직렬로 연결된 저항(R1)과 엔모스 트랜지스터(NM1)를 구비하여, 기준전압(VREF)을 발생시킨다. 여기서, 저항(R1)은 폴리저항으로서, 온도변화에 따른 전압변화에는 강한 소자이나, 저전압 구간에서는 전력소모가 큰 문제점이 있다.The reference voltage generator 10 includes a resistor R1 and an NMOS transistor NM1 connected in series between the power supply voltage VDD and the ground voltage VSS to generate the reference voltage VREF. Here, the resistor R1 is a poly resistor, and is a device that is strong in voltage change due to temperature change, but has a problem in that power consumption is large in a low voltage section.

저전압 감지부(20)는 전원전압(VDD)과 접지전압(VSS) 사이에 직렬로 연결되는 저항(R2), 피모스 트랜지스터(PM1), 엔모스 트랜지스터(NM2), 및 저항(R3)을 구비한다. 피모스 트랜지스터(PM1)와 엔모스 트랜지스터(NM2)는 기준전압 발생부(10)로부터 출력되는 기준전압(VREF)에 의해 제어되어 일정전압(LVDOUT)을 출력한다. 그리고, 인버터(IN1)는 저전압 감지부(20)의 출력을 반전시켜 출력한다.The low voltage detector 20 includes a resistor R2, a PMOS transistor PM1, an NMOS transistor NM2, and a resistor R3 connected in series between a power supply voltage VDD and a ground voltage VSS. do. The PMOS transistor PM1 and the NMOS transistor NM2 are controlled by the reference voltage VREF output from the reference voltage generator 10 to output a constant voltage LVDOUT. The inverter IN1 inverts the output of the low voltage detecting unit 20 and outputs the inverted output.

이와같이, 종래의 저전압 감지 회로의 기준전압 발생부(10)는 폴리저항(R1)을 구비하여, 저전압 구간에서 전력소모가 커 배터리용 시스템의 경우 배터리 백업(Back-up) 시간이 짧다는 문제점이 있다.As such, the reference voltage generator 10 of the conventional low voltage sensing circuit includes a poly resistor R1, and thus has a problem in that a battery back-up time is short in the case of a battery system due to a large power consumption in a low voltage section. have.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 저항과 피모스 트랜지스터를 선택적으로 사용하여, 저전압 구간에서 시스템의 전압레벨의 변화 및 전력소모를 최소화하도록 하는데 있다.An object of the present invention for solving the above problems is to selectively use a resistor and a PMOS transistor, to minimize the change in voltage level and power consumption of the system in the low voltage section.

상기 과제를 달성하기 위한 본 발명은 전원전압이 내부회로의 전압보다 큰 경우의 정상전압구간에서는 폴리저항을 연결하고, 상기 전원전압이 내부회로의 전압보다 작은 경우의 저전압구간에서는 스위칭소자를 연결하여, 기준전압을 발생시키는 기준전압 발생부과, 상기 기준전압에 의해 제어되어, 저전압을 감지하는 저전압 감지 출력신호를 출력하는 저전압 감지부를 구비함을 특징으로 한다.The present invention for achieving the above object is to connect the poly resistor in the normal voltage section when the power supply voltage is greater than the voltage of the internal circuit, and to connect the switching element in the low voltage section when the power supply voltage is less than the voltage of the internal circuit And a low voltage detection unit for generating a low voltage detection output signal controlled by the reference voltage to detect a low voltage.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 저전압 감지회로의 구성도이다.2 is a block diagram of a low voltage sensing circuit according to an embodiment of the present invention.

저전압 감지회로는 기준전압 발생부(30), 저전압 감지부(40), 및 인버터(IN2)로 구성된다.The low voltage sensing circuit includes a reference voltage generator 30, a low voltage detector 40, and an inverter IN2.

기준전압 발생부(30)는 전원전압(VDD)과 접지전압(VSS) 사이에 저항(R4), 스위치(S1, S2), 엔모스 트랜지스터(NM3), 및 피모스 트랜지스터(PM2)를 구비한다.The reference voltage generator 30 includes a resistor R4, switches S1 and S2, an NMOS transistor NM3, and a PMOS transistor PM2 between a power supply voltage VDD and a ground voltage VSS. .

저항(R4)의 일단은 전원전압(VDD)이 인가되고, 타단은 스위치(S1)의 일단과 연결된다. 스위치(S1)는 스위치 제어부(31)에 의해 제어되고, 그 타단이 노드(N1)에 연결된다. 엔모스 트랜지스터(NM3)는 드레인이 노드(N1)에 연결되고, 소스에는 접지전압(VSS)이 인가된다.One end of the resistor R4 is applied with a power supply voltage VDD, and the other end is connected to one end of the switch S1. The switch S1 is controlled by the switch control unit 31, and the other end thereof is connected to the node N1. The NMOS transistor NM3 has a drain connected to the node N1 and a ground voltage VSS applied to the source.

피모스 트랜지스터(PM2)는 소스에 전원전압(VDD)이 인가되고, 드레인에 스위치(S2)의 일단이 연결된다. 스위치(S2)는 스위치제어부(31)에 의해 제어되고, 그 타단이 노드(N1)에 연결된다. 이처럼 스위치(S1, S2)의 각 출력은 노드(N1)를 통해 병렬로 연결된다. 스위치제어부(31)는 파워온디텍트신호(PWONDET)와 저전압감지출력신호(LVDOUT)를 수신하여, 스위치(S1, S2)의 동작을 제어하는 제어신호(SEL1, SEL2)를 출력한다.In the PMOS transistor PM2, a power supply voltage VDD is applied to a source, and one end of the switch S2 is connected to a drain. The switch S2 is controlled by the switch control unit 31, and the other end thereof is connected to the node N1. As such, the outputs of the switches S1 and S2 are connected in parallel through the node N1. The switch control unit 31 receives the power-on detection signal PWONDET and the low voltage sensing output signal LVDOUT, and outputs control signals SEL1 and SEL2 for controlling the operations of the switches S1 and S2.

저전압 감지부(40)는 전원전압(VDD)과 접지전압(VSS) 사이에 저항(R5), 피모스 트랜지스터(PM3), 엔모스 트랜지스터(NM4), 및 저항(R6)을 직렬로 연결하여 구비한다.The low voltage detector 40 includes a resistor R5, a PMOS transistor PM3, an NMOS transistor NM4, and a resistor R6 connected in series between the power supply voltage VDD and the ground voltage VSS. do.

저항(R5)의 일단은 전원전압(VDD)이 인가되고, 타단은 피모스 트랜지스터(PM3)의 소스에 연결된다. 피모스 트랜지스터(PM3)의 드레인은 엔모스 트랜지스터(NM4)의 드레인에 연결되고, 피모스 트랜지스터(PM3)와 엔모스 트랜지스터(NM4)의 게이트는 공통으로 상기 기준전압 발생부(30)의 출력단과 연결된다. 저항(R6)의 일단은 접지전압(VSS)이 인가되고, 타단은 엔모스 트랜지스터(NM4)의 소스와 연결된다.One end of the resistor R5 is applied with the power supply voltage VDD, and the other end is connected to the source of the PMOS transistor PM3. The drain of the PMOS transistor PM3 is connected to the drain of the NMOS transistor NM4, and the gates of the PMOS transistor PM3 and the NMOS transistor NM4 have a common output terminal of the reference voltage generator 30. Connected. One end of the resistor R6 is applied with the ground voltage VSS, and the other end is connected to the source of the NMOS transistor NM4.

인버터(IN2)는 저전압 감지부(40)의 출력을 반전시켜 저전압감지출력신호(LVDOUT)를 출력한다.The inverter IN2 inverts the output of the low voltage detecting unit 40 and outputs the low voltage sensing output signal LVDOUT.

이하, 본 발명의 실시예에 따른 저전압 감지회로의 동작 및 작용을 표 1을 통해 설명하기로 한다.Hereinafter, the operation and operation of the low voltage detection circuit according to an embodiment of the present invention will be described with reference to Table 1.

[표 1] 저전압 감지회로의 동작진리표[Table 1] Operation truth table of low voltage detection circuit

PWONDETPWONDET LVDOUTLVDOUT SEL1SEL1 SEL2SEL2 S1S1 S2S2 전류패스Current pass 전원전압 분류Supply voltage classification HH HH LL HH OFFOFF ONON 피모스 트랜지스터(PM2)PMOS transistor (PM2) 저전압구간Low voltage section LL LL HH LL ONON OFFOFF 저항(R4)Resistance (R4) 정상전압구간Normal voltage section HH LL HH OFFOFF ONON 피모스트랜지스터(PM2)Pymotransistor (PM2) 저전압구간Low voltage section

저전압구간은 전원전압(VDD)이 저전압(VLVD)보다 낮은 경우이고, 정상전압구간은 전원전압(VDD)이 저전압(VLVD)보다 높은 경우를 의미한다. The low voltage section refers to the case where the power supply voltage VDD is lower than the low voltage VLVD, and the normal voltage section refers to the case where the power supply voltage VDD is higher than the low voltage VLVD.

파워온디텍트신호(PWONDET)는 시스템에 파워를 키는 순간부터 공급되는 전원전압(VDD)이 안정화 될 때까지의 구간에서는 하이레벨이며, 안정화된 이후의 구간에서는 로우레벨이 된다.The power-on-detection signal PWONDET is at a high level in the interval from the moment the power is supplied to the system until the power supply voltage VDD is stabilized, and in the interval after the stabilization.

파워온디텍트신호(PWONDET)가 하이레벨인 경우, 스위치 제어부(31)의 제어신호(SEL1)는 로우레벨이 되어 스위치(S1)가 오프(OFF)되고, 제어신호(SEL2)는 하이레벨이 되어 스위치(S2)가 온(ON) 상태가 된다. 따라서, 피모스 트랜지스터(PM2)가 구동되어, 전류패스(current path)를 형성한다. 이때, 기준전압(VREF)은 하이레벨이 되어, 저전압 감지부(40)의 출력은 로우레벨이 되고, 결국 저전압감지출력신호(LVDOUT)는 하이레벨이 된다.When the power-on detection signal PWONDET is at the high level, the control signal SEL1 of the switch control unit 31 is at a low level so that the switch S1 is turned off (OFF), and the control signal SEL2 is at a high level. The switch S2 is turned ON. Thus, the PMOS transistor PM2 is driven to form a current path. At this time, the reference voltage VREF is at a high level, the output of the low voltage detector 40 is at a low level, and eventually the low voltage sensing output signal LVDOUT is at a high level.

파워온디텍트신호(PWONDET)가 로우레벨이면서 전원전압(VDD)이 저전압(VLVD)보다 높은 경우, 스위치 제어부(31)의 제어신호(SEL1)는 하이레벨이 되어 스위치(S1)가 온되고, 제어신호(SEL2)는 로우레벨이 되어 스위치(S2)가 오프 상태가 된다. 따라서, 저항(R4)에 전류패스(current path)가 형성된다. 이때, 기준전압(VREF)은 로우레벨이 되어, 저전압감지부(40)의 출력은 하이레벨이 되고, 결국 저전압감지출력신호(LVDOUT)는 로우레벨이 된다.When the power-on detection signal PWONDET is at a low level and the power supply voltage VDD is higher than the low voltage VLVD, the control signal SEL1 of the switch controller 31 becomes a high level so that the switch S1 is turned on. The signal SEL2 goes low and the switch S2 is turned off. Thus, a current path is formed in the resistor R4. At this time, the reference voltage VREF becomes low level, the output of the low voltage sensing unit 40 becomes high level, and eventually the low voltage sensing output signal LVDOUT becomes low level.

파워온디텍트신호(PWONDET)가 로우레벨이면서 전원전압(VDD)이 저전압(VLVD)보다 낮은 경우, 스위치 제어부(31)의 제어신호(SEL1)는 로우레벨이 되어 스위치(S1)가 오프(OFF)되고, 제어신호(SEL2)는 하이레벨이 되어 스위치(S2)가 온(ON) 상태가 된다. 따라서, 피모스 트랜지스터(PM2)가 구동되어, 전류패스(current path)를 형성한다. 이때, 기준전압(VREF)은 하이레벨이 되어, 저전압 감지부(40)의 출력은 로우레벨이 되고, 결국 저전압감지출력신호(LVDOUT)는 하이레벨이 된다.When the power-on detection signal PWONDET is at a low level and the power supply voltage VDD is lower than the low voltage VLVD, the control signal SEL1 of the switch controller 31 is at a low level so that the switch S1 is turned off. The control signal SEL2 becomes high level, and the switch S2 is turned on. Thus, the PMOS transistor PM2 is driven to form a current path. At this time, the reference voltage VREF is at a high level, the output of the low voltage detector 40 is at a low level, and eventually the low voltage sensing output signal LVDOUT is at a high level.

이러한 저전압 감지회로의 동작 특성은 도 3의 그래프에 도시되어 있다. 도 3은 본 발명의 실시예에 따른 저전압 감지회로의 동작전류 특성을 나타내는 그래프이다.The operating characteristics of this low voltage sensing circuit are shown in the graph of FIG. 3 is a graph showing an operating current characteristic of a low voltage sensing circuit according to an embodiment of the present invention.

A 그래프는 폴리저항(R4)이 연결되어 전류패스를 형성한 경우의 그래프이고, B 그래프는 피모스 트랜지스터(PM2)가 연결되어 전류패스를 형성한 경우의 그래프이며, C 그래프는 본 발명에 따라 폴리저항(R4)과 피모스 트랜지스터(PM2)를 선택적으로 연결하여 사용한 경우의 저전압 감지회로의 동작 그래프이다.A graph is a graph when the polyresist R4 is connected to form a current path, B graph is a graph when the PMOS transistor PM2 is connected to form a current path, and C graph is according to the present invention. The operation graph of the low voltage sensing circuit when the poly resistor R4 and the PMOS transistor PM2 are selectively connected to each other.

도 3에 도시한 바와같이, 전원전압(VDD)이 저전압(VLVD)보다 높은 정상전압 구간에서는 C 그래프가 A 그래프와 유사한 특성을 나타낸다. 전원전압(VDD)이 저전압(VLVD)보다 낮은 저전압구간에서는 C 그래프가 B 그래프와 유사한 특성을 나타낸다.As shown in FIG. 3, in the normal voltage section in which the power supply voltage VDD is higher than the low voltage VLVD, the C graph shows similar characteristics to the A graph. In the low voltage section where the power supply voltage VDD is lower than the low voltage VLVD, the C graph shows similar characteristics to the B graph.

이처럼, 본 발명은 정상전압구간에서 온도변화에 따른 전압 변화가 거의 없는 저항을 연결하여 사용하고, 저전압구간에서는 전력소모 특성이 좋은 피모스 트랜지스터를 선택적으로 사용한다.As described above, the present invention connects a resistor having little change in voltage according to the temperature change in the normal voltage section, and selectively uses a PMOS transistor having good power consumption characteristics in the low voltage section.

이상에서 살펴본 바와 같이, 본 발명은 정상전압구간에서는 온도변화에 따른 전압 변화가 거의 없는 저항을 연결하여 사용하고, 저전압구간에서는 전력소모 특성이 좋은 피모스 트랜지스터를 선택적으로 사용함으로써, 온도변화에 따른 전압변화 특성을 개선시킴과 동시에 전력소모 특성을 개선하여 배터리 백업 시간을 증가시키는 효과가 있다.As described above, the present invention uses a resistor connected with little change in voltage according to the temperature change in the normal voltage section, and selectively uses a PMOS transistor having good power consumption characteristics in the low voltage section, The battery backup time is improved by improving the voltage change characteristics and power consumption characteristics.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (8)

전원전압이 내부회로의 전압보다 큰 경우의 정상전압구간에서는 연결되는 제 1 스위칭부와, 상기 전원전압이 내부회로의 전압보다 작은 경우의 저전압구간에서 연결되는 제 2 스위칭부를 구비하여 기준전압을 발생시키는 기준전압 발생부; 및In the normal voltage section when the power supply voltage is greater than the voltage of the internal circuit, a first switching unit is connected, and a second switching unit connected in the low voltage section when the power supply voltage is smaller than the voltage of the internal circuit generates a reference voltage. A reference voltage generating unit; And 상기 기준전압에 의해 제어되어, 저전압을 감지하는 저전압 감지 출력신호를 출력하는 저전압 감지부;A low voltage detection unit controlled by the reference voltage to output a low voltage detection output signal for detecting a low voltage; 를 구비함을 특징으로 하는 저전압 감지회로.Low voltage sensing circuit comprising: a. 제 1항에 있어서, 상기 저전압 감지부의 출력을 반전시키는 반전부를 더 구비함을 특징으로 하는 저전압 감지회로.The low voltage sensing circuit according to claim 1, further comprising an inverting unit for inverting the output of the low voltage sensing unit. 제 1항에 있어서, 상기 기준전압 발생부는,The method of claim 1, wherein the reference voltage generator, 파워온디텍트 신호와 상기 저전압 감지 출력신호를 수신하여, 상기 제 1 스위칭부 및 제 2 스위칭부의 동작을 제어하는 제 1 및 제 2 제어신호를 출력하는 스위치 제어부; 및A switch controller which receives a power-on-detect signal and the low voltage sensing output signal and outputs first and second control signals for controlling operations of the first and second switching units; And 상기 제 1 스위칭부 및 제 2 스위칭부의 출력단에 그 드레인과 게이트가 연결되고, 소스에는 접지전압이 인가되는 엔모스 트랜지스터;An NMOS transistor having a drain and a gate connected to output terminals of the first and second switching units, and a ground voltage applied to a source; 를 더 구비함을 특징으로 하는 저전압 감지회로.Low voltage sensing circuit characterized in that it further comprises. 제 3항에 있어서, 상기 제 1 스위칭부는The method of claim 3, wherein the first switching unit 일단에 상기 전원전압이 인가되는 저항; 및A resistor to which the power supply voltage is applied at one end; And 상기 스위치 제어부로부터 출력되는 제 1 제어신호에 의해 그 동작이 제어되고, 일단은 상기 저항에 연결되고, 타단은 상기 엔모스 트랜지스터의 드레인에 연결되는 스위치The operation is controlled by the first control signal output from the switch controller, one end is connected to the resistor, the other end is connected to the drain of the NMOS transistor 를 구비함을 특징으로 하는 저전압 감지회로.Low voltage sensing circuit comprising: a. 제 3항에 있어서, 상기 제 2 스위칭부는The method of claim 3, wherein the second switching unit 소스가 상기 전원전압이 인가되는 피모스 트랜지스터; 및A PMOS transistor whose source is applied with the power supply voltage; And 상기 스위치제어부로부터 출력되는 제 2 제어신호에 의해 그 동작이 제어되고, 일단이 상기 피모스 트랜지스터의 드레인에 연결되고 타단은 상기 제 1 스위칭부의 출력단에 연결되는 스위치The operation is controlled by the second control signal output from the switch control unit, one end is connected to the drain of the PMOS transistor and the other end is connected to the output terminal of the first switching unit 를 구비함을 특징으로 하는 저전압 감지회로.Low voltage sensing circuit comprising: a. 제 3항에 있어서, 상기 스위치 제어부는The method of claim 3, wherein the switch control unit 상기 파워온디텍트신호가 로우레벨인 경우, 하이레벨의 제 1 스위치 제어신 호를 출력하고, 로우레벨의 제 2 스위치 제어신호를 출력함을 특징으로 하는 저전압 감지회로.And outputting a high level first switch control signal and outputting a low level second switch control signal when the power on detection signal is at a low level. 제 3항에 있어서, 상기 스위치 제어부는The method of claim 3, wherein the switch control unit 상기 파워온디텍트신호가 하이레벨인 경우, 로우레벨의 제 1 스위치 제어신호를 출력하고, 하이레벨의 제 2 스위치 제어신호를 출력함을 특징으로 하는 저전압 감지회로.And outputting a low level first switch control signal and outputting a high level second switch control signal when the power on detection signal is at a high level. 제 1항에 있어서, 상기 저전압 감지부는,The method of claim 1, wherein the low voltage detection unit, 일단이 상기 전원전압이 인가되는 제 1 저항;A first resistor to which one end of the power supply voltage is applied; 소스는 상기 제 1 저항의 타단에 연결되고, 상기 기준전압 발생부로부터 출력되는 기준전압에 의해 제어되는 피모스 트랜지스터;A source connected to the other end of the first resistor and controlled by a reference voltage output from the reference voltage generator; 상기 피모스 트랜지스터의 게이트와 공통연결되고, 드레인이 상기 피모스 트랜지스터의 드레인에 연결되는 엔모스 트랜지스터; 및An NMOS transistor connected in common with a gate of the PMOS transistor and having a drain connected to a drain of the PMOS transistor; And 일단이 상기 엔모스 트랜지스터의 소스에 연결되고, 타단에 접지전압이 인가되는 제 2 저항A second resistor having one end connected to a source of the NMOS transistor and a ground voltage applied to the other end thereof 을 구비함을 특징으로 하는 저전압 감지회로.Low voltage sensing circuit comprising: a.
KR1020030076770A 2003-10-31 2003-10-31 Low voltage detection circuit KR100557613B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030076770A KR100557613B1 (en) 2003-10-31 2003-10-31 Low voltage detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030076770A KR100557613B1 (en) 2003-10-31 2003-10-31 Low voltage detection circuit

Publications (2)

Publication Number Publication Date
KR20050041561A KR20050041561A (en) 2005-05-04
KR100557613B1 true KR100557613B1 (en) 2006-03-10

Family

ID=37243024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030076770A KR100557613B1 (en) 2003-10-31 2003-10-31 Low voltage detection circuit

Country Status (1)

Country Link
KR (1) KR100557613B1 (en)

Also Published As

Publication number Publication date
KR20050041561A (en) 2005-05-04

Similar Documents

Publication Publication Date Title
KR0152905B1 (en) Internal voltage generating circuit of semiconductor memory apparatus
JP4287678B2 (en) Internal power circuit
US5352935A (en) Semiconductor integrated circuit device with internal voltage controlling circuit
KR960002354A (en) Bit line sensing circuit of semiconductor memory device and method thereof
KR100549947B1 (en) Reference voltage generating circuit for integrated circuit chip
US8054122B2 (en) Analog switch with a low flatness operating characteristic
US6867641B2 (en) Internal voltage generator for semiconductor device
US6028458A (en) Differential amplifier with input signal determined standby state
KR19980015460A (en) Voltage Controlled Oscillator with Temperature Sensor
KR100557613B1 (en) Low voltage detection circuit
KR100379555B1 (en) Internal voltage generator of semiconductor device
JPH10322185A (en) Semiconductor integrated circuit device
JP2006352384A (en) Oscillator with built-in integrated circuit
US5714898A (en) Power supply control circuit
JPH118928A (en) Short-circuit preventing circuit
KR0121146B1 (en) Internal voltage generating circuit to detect the external voltage in burn-in
KR100569559B1 (en) CMOS output buffer circuit
JP4403288B2 (en) Regulator circuit
KR100449266B1 (en) Internal power supply voltage generator circuit, especially including a differential amplifier, a driver circuit, a control circuit and detector circuit
KR100266638B1 (en) Power on reset circuit
JPH0437387B2 (en)
KR100205234B1 (en) Voltage control circuit
KR19990024891A (en) Power-up circuit
KR19990079808A (en) Low voltage detection circuit
KR100799099B1 (en) Power-up signal Generator

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 15