KR100551171B1 - Method for processig reception of packet in inter-processor packet communication for digital mobile communication system - Google Patents

Method for processig reception of packet in inter-processor packet communication for digital mobile communication system Download PDF

Info

Publication number
KR100551171B1
KR100551171B1 KR1019990008548A KR19990008548A KR100551171B1 KR 100551171 B1 KR100551171 B1 KR 100551171B1 KR 1019990008548 A KR1019990008548 A KR 1019990008548A KR 19990008548 A KR19990008548 A KR 19990008548A KR 100551171 B1 KR100551171 B1 KR 100551171B1
Authority
KR
South Korea
Prior art keywords
packet
interrupt
received packet
received
processing
Prior art date
Application number
KR1019990008548A
Other languages
Korean (ko)
Other versions
KR20000060337A (en
Inventor
김경은
Original Assignee
유티스타콤코리아 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유티스타콤코리아 유한회사 filed Critical 유티스타콤코리아 유한회사
Priority to KR1019990008548A priority Critical patent/KR100551171B1/en
Publication of KR20000060337A publication Critical patent/KR20000060337A/en
Application granted granted Critical
Publication of KR100551171B1 publication Critical patent/KR100551171B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/43—Assembling or disassembling of packets, e.g. segmentation and reassembly [SAR]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 디지털 이동통신 시스템의 프로세서간 패킷 통신에서 패킷 유실 가능성을 최소화하기 위한 패킷 수신 처리 방법에 관한 것으로, 이러한 본 발명은 인터럽트 처리기(interrupt handler)에서는 패킷 수신 사실을 알리는 인터럽트 수신시 수신 패킷을 메모리 버퍼에 복사한 후 그 주소를 큐에 저장한 후 인터럽트 처리 절차를 종료하고, 그 큐의 데이터 저장 여부를 검사하여 데이터가 저장되어 있으면, 그 큐로부터 수신 패킷의 주소를 읽어와서 수신 패킷의 처리를 수행한다. 이렇게 인터럽트 처리기의 기능을 수신 패킷 처리 프로세스에서 수행하도록 함으로써, 인터럽트 처리 시간을 단축하여 패킷 유실의 가능성을 최소화할 수 있게 된다.

Figure 111999002147419-pat00001

The present invention relates to a packet receiving processing method for minimizing the possibility of packet loss in inter-processor packet communication in a digital mobile communication system. The present invention provides an interrupt handler for receiving a packet upon receipt of an interrupt. After copying to the memory buffer and storing the address in the queue, terminate the interrupt processing procedure, check whether the data is stored in the queue, and if the data is stored, read the address of the received packet from the queue and process the received packet. Perform By performing the function of the interrupt handler in the received packet processing process, the interrupt processing time can be shortened to minimize the possibility of packet loss.

Figure 111999002147419-pat00001

Description

디지털 이동통신 시스템의 프로세서간 패킷 통신에서 패킷 수신 처리 방법{ Method for processig reception of packet in inter-processor packet communication for digital mobile communication system } Method for processig reception of packet in inter-processor packet communication in digital mobile communication system for digital mobile communication system}             

도1은 본 발명이 적용되는 이동통신 시스템의 패킷 수신부 블럭 구성도,1 is a block diagram of a packet receiver in a mobile communication system to which the present invention is applied;

도2는 본 발명에 의한 인터럽트 처리기의 인터럽트 처리 방법을 보인 흐름도,2 is a flowchart illustrating an interrupt processing method of an interrupt handler according to the present invention;

도3은 본 발명에 의한 수신 패킷 처리 프로세스의 수신패킷 처리 방법을 보인 흐름도.3 is a flowchart showing a receiving packet processing method of the receiving packet processing process according to the present invention;

본 발명은 디지털 이동통신 시스템(digital cellular mobile communication system)의 프로세서간 패킷 통신에 관한 것으로, 특히 기지국, 제어국, 교환국, 기지국 관리부(Base Station Management; BSM) 등의 각 프로세서간 패킷 통신시 패킷 수신장치에서 패킷 수신을 알리는 인터럽트(interrupt)의 처리 시간을 단축시켜서 수신 패킷의 유실 가능성을 최소화하도록 한 패킷 수신 처리 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to packet communication between processors in a digital cellular mobile communication system. In particular, the present invention relates to packet communication between processors such as a base station, a control station, an exchange station, and a base station management unit (BSM) The present invention relates to a packet reception processing method in which an apparatus shortens the processing time of an interrupt for notifying packet reception, thereby minimizing the possibility of loss of received packets.

일반적으로 디지털 이동통신 시스템은 사람, 자동자, 선박, 열차, 항공기 등 이동체를 대상으로 하는 통신 시스템으로, 이에는 개인휴대통신(PCS, Personal Communication System) 시스템, 디지털 셀룰러 시스템(DCS, Digital Cellular System)과 디지털 주파수 공용통신 시스템(DTRS, Digital Trunked Radio System) 등을 포함한다.In general, a digital mobile communication system is a communication system for mobile devices such as people, automobiles, ships, trains, aircrafts, such as personal communication systems (PCS) systems and digital cellular systems (DCS). And Digital Trunked Radio System (DTRS).

이러한 디지털 이동통신 시스템은 일반적으로 기능을 단계적으로 분류하여 별도의 프로세서(processor)로 구성하고,각각의 프로세서들은 특정 전송 방식을 사용하는 공통망을 통한 패킷 송수신 방법으로 상호 통신한다. 그래서 가입자에게 이동통신 서비스를 제공하게 된다.Such digital mobile communication systems generally classify the functions step by step into a separate processor, and each of the processors communicates with each other in a packet transmission and reception method through a common network using a specific transmission method. Thus, the mobile communication service is provided to the subscriber.

이러한 패킷 통신을 위한 프로세서에는 대부분 패킷 송수신을 전담하는 하드웨어 장치가 구비된다. 송신의 경우 송신 하드웨어 장치는 미리 정의된 규약에 의해 메모리 내에 기록되어 있는 데이터를 패킷(packet)으로 생성한 후 프로세서간 통신을 위해 공통망으로 전송한다. 그리고 수신의 경우 수신 하드웨어 장치는 인터럽트 발생부를 구비하여, 공통망으로부터 수신된 패킷을 특정 메모리 버퍼(buffer)에 기록한 후, 인터럽트 발생부에서 인터럽트를 CPU(Central Processing Unit; 중앙처리장치)로 발생시키도록 한다. 인터럽트 발생부는 패킷이 수신될 때마다 인터럽트를 발생한다. 이렇게 패킷 수신 인터럽트가 발생되면 수신 하드웨어 장치의 인터럽트 처리기(interrupt handler)는 수신 패킷에 대한 분석 및 처리 절차를 모두 수행한 후 인터럽트 절차를 종료한다. 그럼으로써 하나의 인터럽트를 처리해주게 되는 것이다. 이렇게 인터럽트 처리기에서 수신 패킷에 대한 분석 및 처리 절차를 모두 수행함으로써 하나의 인터럽트 처리에 소요되는 시간이 길어지게 된다.Most of these processors for packet communication include hardware devices dedicated to packet transmission and reception. In the case of transmission, the transmission hardware apparatus generates data recorded in the memory as a packet according to a predefined protocol, and then transmits it to the common network for inter-processor communication. In the case of reception, the receiving hardware apparatus includes an interrupt generator, and writes a packet received from a common network into a specific memory buffer, and then generates an interrupt from the interrupt generator to a central processing unit (CPU). To do that. The interrupt generator generates an interrupt every time a packet is received. When the packet reception interrupt is generated in this way, an interrupt handler of the receiving hardware device performs all the analysis and processing procedures for the received packet and then terminates the interrupt procedure. This will handle one interrupt. In this way, the interrupt handler performs both the analysis and the processing procedures for the received packet, thereby increasing the time required for processing one interrupt.

따라서 많은 양의 패킷이 빠른 속도로 유입될 경우 인터럽트 처리 시간이 길어짐으로써 패킷 수신 사실을 알려주는 인터럽트가 유실되거나 패킷이 기록되는 메모리 버퍼가 가득차게 되어 미처 처리되지 못한 수신 패킷 영역에 또다른 패킷이 재기록 되어 패킷이 유실되는 경우가 발생된다. 이렇게 이동통신 시스템 내 목적지 프로세서에 도착한 후 처리가 지연되어 패킷이 유실되면 서비스 품질이 저하되게 된다.Therefore, when a large amount of packets are introduced at a high rate, the interrupt processing time is long, and an interrupt indicating that a packet is received is lost, or the memory buffer in which the packet is written is filled, and another packet is not received in the received packet area. Occurs when a packet is lost because it is rewritten. If the packet is lost because the processing is delayed after arriving at the destination processor in the mobile communication system, the quality of service is degraded.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 디지털 이동통신 각 시스템의 프로세서간에 데이터를 패킷을 통해 전송할 때 다량의 패킷 유입시 인터럽트 처리 수행 시간을 단축시킴으로써, 수신 패킷의 유실 가능성을 최소화하도록 한 "디지털 이동통신 시스템의 프로세서간 패킷 통신에서 패킷 수신 처리 방법"을 제공하는 데 있다.Accordingly, the present invention has been proposed to solve the conventional problems as described above, and an object of the present invention is to reduce the interrupt processing time when a large amount of packets are introduced when transmitting data through packets between the processors of each system of digital mobile communication. In this regard, the present invention provides a "packet reception processing method in interprocessor packet communication of a digital mobile communication system" which minimizes the possibility of loss of received packets.

좀더 상세히 하면, 인터럽트 처리기(interrupt handler)에서 수행되던 수신 패킷 처리 기능을 수신 패킷 처리 프로세스(process)에서 수행하도록 하여 인터럽트 처리 시간을 단축시킴으로써 수신 패킷의 유실 가능성을 최소화하여 시스템 신뢰성을 향상시키도록 한 "디지털 이동통신 시스템의 프로세서간 패킷 통신에서 패킷 수신 처리 방법"을 제공하는 데 있다. In more detail, the received packet processing function performed by the interrupt handler is performed by the received packet processing process to reduce the interrupt processing time, thereby minimizing the possibility of lost packets and improving system reliability. A packet receiving processing method in interprocessor packet communication of a digital mobile communication system is provided.                         

상기와 같은 목적을 달성하기 위해 본 발명에 의한 디지털 이동통신 시스템의 프로세서간 패킷 통신에서 패킷 수신 처리 방법은,In order to achieve the above object, a packet reception processing method in inter-processor packet communication of a digital mobile communication system according to the present invention,

패킷 수신 사실을 알리는 인터럽트 발생시마다 수신 패킷을 메모리 버퍼에 복사하고 그 시작 주소를 큐(queue)에 저장하여 인터럽트 처리 절차를 종료하는 인터럽트 처리 단계와; An interrupt processing step of copying a received packet to a memory buffer each time an interrupt informing packet reception is generated and storing a start address in a queue to terminate the interrupt processing procedure;

상기 큐에 접근하여 데이터 저장 유무를 검사하며 검사 결과 데이터가 저장되어 있으면, 데이터를 읽어와서 수신 패킷의 시작 주소를 얻고 그 시작 주소에 해당되는 수신 패킷을 처리하며, 상기 큐에 데이터가 저장되어 있지 않으면 대기하는 수신패킷 처리단계를 수행함을 그 방법적 구성상의 특징으로 한다.If the data is stored by accessing the queue and the result of the test is stored, the data is read, the start address of the received packet is obtained, the received packet corresponding to the start address is processed, and the data is not stored in the queue. If not, the method performs a receiving packet processing step.

상기 인터럽트 처리 단계에서 수신패킷을 메모리 버퍼에 복사하는 방법은, 수신 패킷의 전체 바이트 길이를 4로 나누어 몫과 나머지를 구하고, 몫에 해당되는 회수만큼 4바이트씩 메모리 버퍼(40)에 복사한 후 나머지에 해당되는 회수만큼 1바이트씩 메모리 버퍼에 복사함을 특징으로 한다.
In the interrupt processing step, the receiving packet is copied to the memory buffer by dividing the total byte length of the received packet by 4 to obtain the quotient and remainder, and copying the received packet to the memory buffer 40 by 4 bytes as many times as the quotient. It is characterized by copying into the memory buffer one byte as many times as the remaining number.

이하, 상기와 같은 본 발명 디지털 이동통신 시스템의 프로세서간 패킷 통신에서 패킷 수신 처리 방법을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, the packet reception processing method in the inter-processor packet communication of the present invention as described above will be described in detail with reference to the accompanying drawings.

종래의 인터럽트 처리기에서 수신 패킷에 대한 처리 작업을 모두 수행함으로써 그 수행 시간을 알 수 없고 인터럽트 처리 시간이 길어지는 것을 막기 위해, 본 발명에서는 수신 패킷에 대한 처리 작업을 수행하는 수신 패킷 처리 프로세스를 별 도로 두고, 인터럽트 처리기에서는 패킷 수신을 복사만하며, 수신 패킷 처리 프로세스에서 실제 수신패킷 처리를 수행하도록 한다.In order to prevent the execution time from being known and the interrupt processing time being lengthened by performing all the processing operations on the received packet in the conventional interrupt handler, the present invention separates the receiving packet processing process performing the processing on the received packet. In addition, the interrupt handler only copies the packet reception and allows the received packet processing process to perform the actual received packet processing.

도1은 본 발명이 적용되는 패킷 수신 처리 장치 블럭 구성도이다.1 is a block diagram of a packet receiving processing apparatus to which the present invention is applied.

도시된 바와 같이, 인터럽트가 발생되면 수신 패킷을 메모리(40)에 복사하고 그 주소를 큐(queue)(30)에 저장하는 인터럽트 처리기(10)와; 공통망을 통해 패킷 송신 장치로부터 수신된 패킷을 저장하는 메모리 버퍼(40)와; 상기 인터럽트 처리기(10)에서 전송되는 주소를 입력순으로 저장하여 수신패킷 처리 프로세스(20)에서 공유하도록 하는 큐(30)와; 상기 큐(30)로부터 패킷주소를 입력순으로 인출하여 그 주소의 수신 패킷을 상기 메모리 버퍼(40)로부터 판독하여 처리하는 수신 패킷 처리 프로세스(20)로 구성된다.As shown, an interrupt handler 10 for copying a received packet to the memory 40 and storing the address in a queue 30 when an interrupt is generated; A memory buffer 40 for storing packets received from the packet transmitting apparatus through the common network; A queue (30) for storing the addresses transmitted from the interrupt handler (10) in order of input and sharing them in the received packet processing process (20); And a received packet processing process 20 for retrieving packet addresses from the queue 30 in order of input, reading received packets of the addresses from the memory buffer 40, and processing them.

이와 같은 인터럽트 처리기(10)와 수신패킷 처리 프로세스(20)에서 수행되는 본 발명에 의한 디지털 이동통신 시스템의 프로세서간 패킷 통신에서 패킷 수신 처리 방법을 보인 흐름도가 도2 및 도3에 도시된다.2 and 3 are flowcharts illustrating a method for processing packet reception in inter-processor packet communication of the digital mobile communication system according to the present invention performed in the interrupt processor 10 and the received packet processing process 20.

패킷 수신 처리 방법은, 패킷 수신 사실을 알리는 인터럽트 발생시마다 수신 패킷을 메모리 버퍼(40)에 복사하고 그 시작 주소를 큐(30)에 저장하여 인터럽트 처리 절차를 종료하는 인터럽트 처리 단계(ST11-ST16)와; 상기 큐(30)에 접근하여 데이터 저장 유무를 검사하며, 검사 결과 데이터가 저장되어 있으면 데이터를 읽어와서 수신 패킷의 시작 주소를 얻고 그 시작 주소에 해당되는 메모리 버퍼(40)의 수신 패킷을 처리하며, 상기 큐에 데이터가 저장되어 있지 않으면 대기 상태가 되는 수신 패킷 처리 단계(ST21-ST24)를 수행한다.In the packet receiving processing method, an interrupt processing step (ST11-ST16) for copying a received packet to the memory buffer 40 and storing the start address in the queue 30 at the end of an interrupt processing procedure each time an interrupt informing of packet reception is generated. Wow; Approach the queue 30 to check whether data is stored, and if the test result data is stored, read the data to obtain the start address of the received packet, and process the received packet of the memory buffer 40 corresponding to the start address. If the data is not stored in the queue, the reception packet processing steps ST21 to ST24 are performed.

상기 인터럽트 처리 단계(ST11-ST16)에서 수신패킷을 메모리 버퍼(40)에 복사하는 방법은, 수신 패킷의 전체 바이트 길이를 4로 나누어 몫과 나머지를 구하고, 몫에 해당되는 회수만큼 4바이트씩 메모리 버퍼(40)에 복사한 후 나머지에 해당되는 회수만큼 1바이트씩 메모리(40)에 복사한다.In the interrupt processing steps ST11 to ST16, the reception packet is copied to the memory buffer 40 by dividing the total byte length of the received packet by four to obtain the quotient and remainder, and to store the memory by four bytes as many times as the quotient. After copying to the buffer 40, the data is copied to the memory 40 by one byte for the remaining number of times.

이와 같은 본 발명에 의한 디지털 이동통신 시스템의 프로세서간 패킷 통신에서 패킷 수신 처리 방법을 설명하면 다음과 같다.The packet reception processing method in the inter-processor packet communication of the digital mobile communication system according to the present invention is as follows.

먼저 도2에 도시된 바와 같이, 이동통신 서비스를 위한 데이터를 패킷화하여 송신하는 패킷 송신 장치로부터 공통망을 통해 패킷이 수신되면, 패킷이 수신될 때마다 패킷 수신 사실을 알리기 위해 인터럽트가 발생되며, 인터럽트 처리기(10)는 이 인터럽트를 수신하면 현재 수신된 패킷이 저장되어 있는 메모리 시작 주소와 그 길이를 구한다(ST11,ST12). 그 수신 패킷을 복사할 메모리 버퍼(40) 영역을 구해진 패킷 길이만큼 할당받기 위해 요구한다(ST13). 이 메모리 버퍼(40)는 패킷 처리가 늦어질 경우에 대비하여 패킷이 유실되지 않을 만큼 커야 한다.First, as shown in FIG. 2, when a packet is received through a common network from a packet transmission apparatus that packetizes and transmits data for a mobile communication service, an interrupt is generated every time the packet is received to inform the fact that the packet is received. Upon receiving this interrupt, the interrupt handler 10 calculates the memory start address and the length of the currently received packet (ST11, ST12). The memory buffer 40 to which the received packet is to be copied is requested to be allocated as much as the obtained packet length (ST13). This memory buffer 40 should be large enough so that packets are not lost in case packet processing is delayed.

그래서 메모리 영역 할당이 성공되면 인터럽트 처리기(10)는 할당된 메모리 버퍼(40) 영역에 복사하고(ST14,ST15), 복사가 완료되면 복사된 메모리 버퍼(40) 영역의 시작 주소를 큐(30)로 전송하고 인터럽트 처리를 종료한다. 만약 메모리 영역 할당이 실패되면 현재 처리되지 않고 대기중인 패킷이 많아서 메모리 버퍼(40)에 사용가능한 영역이 남아있지 않다는 의미이므로 현재 수신된 패킷을 처리하지 않고 인터럽트 처리를 종료한다. 이렇게 인터럽트 처리기(10)에서 수신 패킷에 대한 분석 및 처리를 하지 않고 메모리 버퍼(40)에 복사만 하도록 함으로써 인터럽트 처리 속도를 단축시킨다. 그래서 인터럽트 처리기(10)는 다음 인터럽트에 대해 처리할 수 있게 되어 인터럽트 유실을 방지하게 된다. 상기 큐(30)는 인터럽트 처리기(10)에서 수신 패킷을 복사만 하고 그 수신패킷에 대한 처리는 수신패킷 처리 프로세스(20)에서 별도로 수행하도록 하기 위해, 인터럽트 처리기(10)와 수신 패킷 처리 프로세스(20)간에 수신 패킷에 대한 정보를 공유하기 위한 버퍼이다.Thus, if the memory area allocation is successful, the interrupt handler 10 copies the allocated memory buffer 40 to the allocated area of the memory buffer 40 (ST14, ST15). When the copying is completed, the interrupt handler 10 queues the starting address of the copied memory buffer 40 area. And interrupt processing ends. If the memory area allocation fails, it means that there are many packets that are not currently processed and there are no available areas in the memory buffer 40. Thus, interrupt processing is terminated without processing the currently received packet. In this way, the interrupt processor 10 reduces the interrupt processing speed by only copying to the memory buffer 40 without analyzing and processing the received packet. Thus, the interrupt handler 10 can handle the next interrupt to prevent interruption. The queue 30 only copies the received packet in the interrupt handler 10 and processes the received packet separately in the receive packet processing process 20, so that the interrupt handler 10 and the received packet processing process ( 20) A buffer for sharing information on a received packet between.

이렇게 인터럽트 처리 절차가 종료되고 다음 인터럽트가 아직 발생되지 않는 동안에, 수신 패킷 처리 프로세스(20)는 도3에 도시된 바와 같이, 큐(30)에 접근하여 큐(30)에 데이터가 저장되어 있으면, 큐(30)로부터 선입된 데이터를 선출한다(ST21,ST22). 그래서 인출된 수신 패킷 시작 주소에 해당되는 메모리 버퍼(40)로부터 수신패킷을 읽어와서 패킷 처리 기능을 수행한 후 그 수신패킷이 저장되었던 영역을 반환한다. 그리고 더 이상 처리할 수신패킷이 없으면 수신 패킷 처리 프로세스(20)는 대기 상태로 천이한다(ST23,ST24).While the interrupt processing procedure is thus ended and the next interrupt has not yet occurred, the received packet processing process 20 accesses the queue 30 and stores data in the queue 30, as shown in FIG. The data selected from the queue 30 is selected (ST21, ST22). Thus, after receiving the received packet from the memory buffer 40 corresponding to the received received packet start address, performing a packet processing function, the area in which the received packet is stored is returned. If there are no more received packets to process, the received packet processing process 20 transitions to the standby state (ST23, ST24).

그리고 인터럽트 처리기(10)에서 메모리 버퍼(40)로 수신패킷을 복사할 때 1바이트 단위로 복사하는 것이 일반적인 방법이지만, 빠른 속도로 수신 패킷을 처리해야 하는 상황이므로 4바이트 단위로 복사한다. 1바이트, 2바이트, 4바이트 단위로 인터럽트 처리기(10)와 메모리 버퍼 간 데이터 이동이 가능한 데, 각각의 수행 시간은 거의 동일하므로, 4바이트 단위로 복사한다.When the reception packet is copied from the interrupt handler 10 to the memory buffer 40, the reception packet is copied in units of 1 byte. However, since the reception packet needs to be processed at a high speed, the packet is copied in units of 4 bytes. Data can be moved between the interrupt handler 10 and the memory buffer in units of 1 byte, 2 bytes, and 4 bytes. Since the execution time is almost the same, the data is copied in units of 4 bytes.

4바이트 단위 데이터 복사 방법을 좀더 상세히 설명하면, 수신 패킷의 전체 바이트 길이를 A 바이트라고 할 때 이를 4로 나누어 그 몫과 나머지를 구한다. 그 몫이 B 이고, 나머지가 C이면, 패킷 시작 주소로부터 4바이트 단위의 복사를 B회만 큼 수행한다. 그리고 나머지가 있으면 C회만큼 1바이트 단위의 복사를 수행한다. 이리하여 수신 패킷의 복사에 소요되는 시간을 단축시킨다.In more detail, the 4-byte data copy method is described in detail. When the total byte length of a received packet is A byte, it is divided by 4 to find the quotient and remainder. If the quotient is B and the remainder is C, 4 bytes of copying from the packet start address is performed B times. If there is a remainder, C copy is executed one byte unit. This shortens the time required for copying the received packet.

이렇게 인터럽트 처리기에서 수행되었던 수신패킷에 대한 분석 및 처리 기능을 수신 패킷 처리기에서 인터럽트 주기시간 동안에 수행하도록 하고, 인터럽트 처리기에서는 수신 패킷을 복사만 함으로써, 인터럽트 처리기에서 수신 인터럽트를 유실하지 않고 인식할 수 있게 되며, 패킷 수신 메모리에 오버 라이트(overwrite)되는 것을 방지하므로 패킷 유실을 방지할 수 있게 된다.In this way, the analysis and processing function of the received packet that was executed in the interrupt handler is performed in the receiving packet processor during the interrupt cycle time, and the interrupt handler only copies the received packet so that the interrupt handler can recognize the receiving interrupt without losing it. In addition, since the packet reception memory is prevented from being overwritten, the packet loss can be prevented.

본 발명은 디지털 이동통신 시스템 뿐만 아니라 패킷 통신 방식으로 데이터 전송이 이루어지는 모든 시스템에 적용할 수 있다.The present invention can be applied not only to digital mobile communication systems but also to all systems in which data transmission is performed in a packet communication method.

이상에서 살펴본 바와 같이, 본 발명은 인터럽트 처리기에서는 인터럽트를 인식하여 패킷 수신 메모리로부터 수신패킷을 메모리버퍼에 복사한 후 인터럽트 절차를 종료하고, 수신 패킷 처리 프로세스에서는 인터러트 처리기에서 복사된 수신 패킷을 처리하는 기능을 수행하도록 함으로써, 인터럽트 처리에 소요되는 시간을 최소화한다. 이렇게 인터럽트 처리 시간이 최소화됨으로써, 인터럽트 처리기에서 인식못해서 인터럽트를 유실하는 경우가 발생되지 않으며, 패킷 유실의 가능성을 최소화하게 된다.

As described above, in the present invention, the interrupt processor recognizes an interrupt, copies the received packet from the packet receiving memory to the memory buffer, and terminates the interrupt procedure, and the received packet processing process processes the received packet copied by the interrupt processor. By minimizing the time required for interrupt processing. By minimizing the interrupt processing time, the interrupt handler does not recognize the interrupt and does not occur, minimizing the possibility of packet loss.

Claims (3)

디지털 이동통신 시스템의 각 프로세스간 패킷 통신 시 패킷의 수신 처리 방법에 있어서,In the packet receiving processing method in the packet communication between each process of the digital mobile communication system, 패킷 수신 사실을 알리는 인터럽트 발생시마다 수신 패킷을 메모리 버퍼에 복사하고 그 시작 주소를 큐(queue)에 저장하여 인터럽트 처리 절차를 종료하는 인터럽트 처리 단계와; An interrupt processing step of copying a received packet to a memory buffer each time an interrupt informing packet reception is generated and storing a start address in a queue to terminate the interrupt processing procedure; 상기 큐에 접근하여 데이터 저장 유무를 검사하며 검사 결과 데이터가 저장되어 있으면, 데이터를 읽어와서 수신 패킷의 시작 주소를 얻고 메모리 버퍼의 그 시작 주소에 해당되는 수신 패킷에 대해 패킷 처리 기능을 수행하며, 상기 큐에 데이터가 저장되어 있지 않으면 대기하는 수신패킷 처리단계를 수행함을 특징으로 하는 디지털 이동통신 시스템의 프로세서간 패킷 통신에서 패킷 수신 처리 방법.If the data is stored by accessing the queue and the result of the test is stored, the data is read to obtain the start address of the received packet, and the packet processing function is performed for the received packet corresponding to the start address of the memory buffer. The packet receiving processing method in inter-processor packet communication of a digital mobile communication system, characterized in that to perform a receiving packet processing step of waiting if data is not stored in the queue. 제 1항에 있어서, 상기 인터럽트 처리 단계에서 수신패킷을 메모리 버퍼에 복사하는 방법은, The method of claim 1, wherein the copying of the received packet into the memory buffer in the interrupt processing step comprises: 수신 패킷의 전체 바이트 길이를 4로 나누어 몫과 나머지를 구하고, 몫에 해당되는 회수만큼 4바이트씩 메모리 버퍼(40)에 복사한 후 나머지에 해당되는 회수만큼 1바이트씩 메모리 버퍼에 복사하는 것을 특징으로 하는 디지털 이동통신 시스템의 프로세서간 패킷 통신에서 패킷 수신 처리 방법.The quotient and remainder are obtained by dividing the total byte length of the received packet by four, copying the data into the memory buffer 40 by 4 bytes for the number of shares, and then copying the data into the memory buffer by 1 byte for the remainder. A packet receiving processing method in interprocessor packet communication of a digital mobile communication system. 제 1항에 있어서, 상기 메모리 버퍼는, The method of claim 1, wherein the memory buffer, 수신 패킷을 상기 인터럽트 처리기에서 처리하지 않고 상기 수신 패킷 처리 프로세스에서 처리하도록 하기 위해 상기 수신 패킷을 임시 저장하기 위한 것이며, 상기 수신 패킷 처리 프로세스에서 수신패킷이 처리된 후에는 그 수신 패킷에 할당되었던 영역은 반환되는 것을 특징으로 하는 디지털 이동통신 시스템의 프로세서간 패킷 통신에서 패킷 수신 처리 방법.An area for temporarily storing the received packet so that the received packet is processed by the received packet processing process instead of being processed by the interrupt handler, and an area that has been allocated to the received packet after the received packet has been processed in the received packet processing process. The packet receiving processing method in the inter-processor packet communication of the digital mobile communication system, characterized in that returned.
KR1019990008548A 1999-03-15 1999-03-15 Method for processig reception of packet in inter-processor packet communication for digital mobile communication system KR100551171B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990008548A KR100551171B1 (en) 1999-03-15 1999-03-15 Method for processig reception of packet in inter-processor packet communication for digital mobile communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990008548A KR100551171B1 (en) 1999-03-15 1999-03-15 Method for processig reception of packet in inter-processor packet communication for digital mobile communication system

Publications (2)

Publication Number Publication Date
KR20000060337A KR20000060337A (en) 2000-10-16
KR100551171B1 true KR100551171B1 (en) 2006-02-13

Family

ID=19576543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990008548A KR100551171B1 (en) 1999-03-15 1999-03-15 Method for processig reception of packet in inter-processor packet communication for digital mobile communication system

Country Status (1)

Country Link
KR (1) KR100551171B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100311223B1 (en) * 2000-01-19 2001-10-12 오길록 Method for transmitting and receiving message between processors based on shared message queue
KR100464910B1 (en) * 2001-12-26 2005-01-05 유티스타콤코리아 유한회사 A telecommunication apparatus among the data process in a dispersive process circumstances and a telecommunicational method thereof
KR100578655B1 (en) * 2005-03-09 2006-05-11 주식회사 팬택앤큐리텔 Wireless communication terminal notifying transmission time of packet and its method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03164940A (en) * 1989-11-24 1991-07-16 Masaro Nakamura Computer having plural interruption periods
JPH0793169A (en) * 1993-09-27 1995-04-07 Pfu Ltd Inter-process communication system
KR970019236A (en) * 1995-09-20 1997-04-30 유기범 (APPARATUS FOR RECEIVING / SENDING IPC MESSAGE IN THE SWITCHING SYSTEM USING ATM AND METHOD)
KR970072879A (en) * 1996-04-19 1997-11-07 유기범 Interprocessor communication method in an exchange
KR980007264A (en) * 1996-06-24 1998-03-30 김광호 Message transmission method for maximizing communication efficiency between processors in a multiprocessor system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03164940A (en) * 1989-11-24 1991-07-16 Masaro Nakamura Computer having plural interruption periods
JPH0793169A (en) * 1993-09-27 1995-04-07 Pfu Ltd Inter-process communication system
KR970019236A (en) * 1995-09-20 1997-04-30 유기범 (APPARATUS FOR RECEIVING / SENDING IPC MESSAGE IN THE SWITCHING SYSTEM USING ATM AND METHOD)
KR970072879A (en) * 1996-04-19 1997-11-07 유기범 Interprocessor communication method in an exchange
KR980007264A (en) * 1996-06-24 1998-03-30 김광호 Message transmission method for maximizing communication efficiency between processors in a multiprocessor system

Also Published As

Publication number Publication date
KR20000060337A (en) 2000-10-16

Similar Documents

Publication Publication Date Title
US5752078A (en) System for minimizing latency data reception and handling data packet error if detected while transferring data packet from adapter memory to host memory
US5777987A (en) Method and apparatus for using multiple FIFOs to improve flow control and routing in a communications receiver
US5933654A (en) Dynamic buffer fracturing by a DMA controller
US20030021262A1 (en) Bluetooth baseband controller
CN111930676A (en) Method, device, system and storage medium for communication among multiple processors
CN111126589A (en) Neural network data processing device and method and electronic equipment
EP0436104B1 (en) FIFO with variable commit pointer
JPH114279A (en) Method and mechanism for transmission between advanced systems
JPH0653994A (en) Data transmission system and communication controller
CN109688606A (en) Data processing method, device, computer equipment and storage medium
US7113516B1 (en) Transmit buffer with dynamic size queues
KR100551171B1 (en) Method for processig reception of packet in inter-processor packet communication for digital mobile communication system
US5930261A (en) Bus protocol
EP0789302A1 (en) Communication network end station and adaptor card
US20040133710A1 (en) Dynamic configuration of a time division multiplexing port and associated direct memory access controller
US7010579B1 (en) Direct data routing system
JP2002366427A (en) Inter-processor communication system, and inter- processor communication method to be used for the system
US6058437A (en) D.M.A. device that handles cache misses by managing an address of an area allotted via a daemon processor
CN112486874B (en) Order-preserving management method and device for I/O (input/output) instructions in wide-port scene
US5790893A (en) Segmented concurrent receive/transfer interface using shared RAM storage
CN113377522B (en) Method and device for processing memory blocks in memory pool, electronic equipment and storage medium
JP2792866B2 (en) Buffer pool pre-expansion device
JP2953362B2 (en) LAN switching device
JPH1031616A (en) Inter-process communication system
CA2257012C (en) Frame-relay frame transmission circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee