KR100546149B1

KR100546149B1 - Voltage controlled oscillator

Info

Publication number: KR100546149B1
Application number: KR1020040001254A
Authority: KR
Inventors: 구자승
Original assignee: 주식회사 하이닉스반도체
Priority date: 2004-01-08
Filing date: 2004-01-08
Publication date: 2006-01-24
Also published as: KR20050073072A

Abstract

본 발명은 전압 제어 발진기에 관한 것으로써, 특히, 디램의 셀프 리프레쉬 동작시 사용되는 전압 제어 발진기에서 온도 변화에 따른 오실레이터 특성을 개선할 수 있도록 하는 기술을 개시한다. 이를 위해, 본 발명은 디램에서 일정 주기마다 리프레쉬 동작을 수행하는 셀프 리프레쉬 동작시 온도 보상 회로와 전압 제어 발진기를 사용하여 온도 변동에 따라 리프레쉬 주기를 변화하도록 제어하여 저전력 디램의 동작이 가능하도록 한다. The present invention relates to a voltage controlled oscillator, and more particularly, to disclose a technique for improving an oscillator characteristic according to a temperature change in a voltage controlled oscillator used in a self-refresh operation of a DRAM. To this end, the present invention by using a temperature compensation circuit and a voltage controlled oscillator during the self-refresh operation to perform a refresh operation every predetermined period in the DRAM to control the change in the refresh period in accordance with the temperature change to enable the operation of the low-power DRAM.

Description

Voltage controlled oscillator

도 1은 종래의 전압 제어 발진기에 관한 회로도. 1 is a circuit diagram of a conventional voltage controlled oscillator.

도 2 및 도 3은 본 발명에 따른 전압 제어 발진기의 회로도. 2 and 3 are circuit diagrams of a voltage controlled oscillator according to the present invention.

도 4는 도 2의 온도 보상부에서 온도 변화에 따른 출력 전압 레벨을 설명하기 위한 도면. 4 is a view for explaining the output voltage level according to the temperature change in the temperature compensation unit of FIG.

도 5는 본 발명에 따른 전압 제어 발진기의 동작을 설명하기 위한 신호 파형도. 5 is a signal waveform diagram for explaining the operation of the voltage controlled oscillator according to the present invention.

본 발명은 전압 제어 발진기에 관한 것으로써, 특히, 디램의 셀프 리프레쉬 동작시 사용되는 전압 제어 발진기에서 온도 변화에 따른 오실레이터 특성을 개선할 수 있도록 하는 기술이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage controlled oscillator, and more particularly, to a technique for improving oscillator characteristics according to temperature change in a voltage controlled oscillator used in a self-refresh operation of a DRAM.

일반적으로 디램은 데이타가 저장된 이후에 일정시간이 지나면 저장된 데이타가 소실된다. 이에 따라, 비트라인 센스앰프(BLSA)를 엑티브하여 저장된 데이타를 리프레쉬 함으로써 저장된 데이타를 보존할 수 있게 된다. In general, DRAM loses its stored data after a certain period of time. Accordingly, the stored data can be preserved by activating the bit line sense amplifier BLSA to refresh the stored data.

도 1은 종래의 전압 제어 발진기에 관한 회로도이다. 1 is a circuit diagram of a conventional voltage controlled oscillator.

종래의 전압 제어 발진기는 바이어싱 회로부(10), 스타트 업 회로부(20) 및 오실레이터부(30)를 구비한다. The conventional voltage controlled oscillator includes a biasing circuit portion 10, a startup circuit portion 20, and an oscillator portion 30.

여기서, 바이어싱 회로부(10)는 PMOS트랜지스터 P1,P2, NMOS트랜지스터 N1,N2로 이루어진 커런트 미러(Current mirror)를 이용하여 정전압원 역할을 수행한다. 그리고, 바이어싱 회로부(10)는 NMOS트랜지스터 N1와 접지전압단 사이에 직렬 연결된 저항 R1~R4과, 저항 R1~R3의 양단에 병렬 연결된 퓨즈 f1~f3를 구비하여 바이어스 전압 PBIAS, NBIAS을 생성한다. Here, the biasing circuit unit 10 serves as a constant voltage source by using a current mirror made of PMOS transistors P1 and P2 and NMOS transistors N1 and N2. In addition, the biasing circuit unit 10 includes resistors R1 to R4 connected in series between the NMOS transistor N1 and the ground voltage terminal, and fuses f1 to f3 connected in parallel to both ends of the resistors R1 to R3 to generate bias voltages PBIAS and NBIAS. .

스타트 업 회로부(20)는 PMOS트랜지스터 P3, NMOS트랜지스터 N3,N4를 구비한다. The start-up circuit section 20 includes PMOS transistors P3 and NMOS transistors N3 and N4.

또한, 오실레이터부(30)는 제 1바이어스부(31), 제 2바이어스부(32) 및 복수개의 인버터 IV1~IV5를 구비한다. 제 1바이어스부(31)는 바이어싱 회로부(10)로부터 인가되는 바이어스 전압 PBIAS에 따라 인버터 IV1~IV5에 전원전압을 공급하는 복수개의 PMOS트랜지스터 P4~P8를 구비한다. 제 2바이어스부(32)는 바이어싱 회로부(10)로부터 인가되는 바이어스 전압 NBIAS에 따라 인버터 IV1~IV5에 접지전압을 공급하는 복수개의 NMOS트랜지스터 N5~N9를 구비한다. In addition, the oscillator unit 30 includes a first bias unit 31, a second bias unit 32, and a plurality of inverters IV1 to IV5. The first bias unit 31 includes a plurality of PMOS transistors P4 to P8 that supply power voltages to the inverters IV1 to IV5 according to the bias voltage PBIAS applied from the biasing circuit unit 10. The second bias unit 32 includes a plurality of NMOS transistors N5 to N9 for supplying ground voltages to the inverters IV1 to IV5 according to the bias voltage NBIAS applied from the biasing circuit unit 10.

여기서, 인버터 IV1는 PMOS트랜지스터 P9와 NMOS트랜지스터 N10를 구비하고, 인버터 IV2는 PMOS트랜지스터 P10와 NMOS트랜지스터 N11를 구비하고, 인버터 IV3는 PMOS트랜지스터 P11와 NMOS트랜지스터 N12를 구비한다. 그리고, 인버터 IV4는 PMOS트랜지스터 P12와 NMOS트랜지스터 N13를 구비하고, 인버터 IV5는 PMOS트랜지스터 P13와 NMOS트랜지스터 N14를 구비하여, N-1개의 홀수개 인버터 체인으로 연결된 다. 그리고, 마지막 단에 구비된 인버터 IV5의 출력은 인버터 IV1의 입력단에 피드백 입력된다. Inverter IV1 includes PMOS transistor P9 and NMOS transistor N10, inverter IV2 includes PMOS transistor P10 and NMOS transistor N11, and inverter IV3 includes PMOS transistor P11 and NMOS transistor N12. The inverter IV4 includes a PMOS transistor P12 and an NMOS transistor N13, and the inverter IV5 includes a PMOS transistor P13 and an NMOS transistor N14, which are connected to the N-1 odd number of inverter chains. The output of the inverter IV5 provided at the last stage is fed back to the input terminal of the inverter IV1.

디램은 셀프 리프레쉬 동작시 상술된 구성을 갖는 전압 제어 발진기의 동작 주기에 따라 반복적인 리프레쉬 동작을 수행한다. 이때, 셀프 리프레쉬 동작을 수행함에 있어서 데이타의 소실 정도는 온도에 비례하여 변동하게 된다. 특히, 온도가 낮을수록 데이타의 보존 시간은 로직 스케일에 비례하여 증가하는 경향을 띤다. The DRAM performs a repetitive refresh operation according to an operation period of the voltage controlled oscillator having the above-described configuration during the self refresh operation. At this time, the degree of loss of data in the self-refresh operation is changed in proportion to the temperature. In particular, at lower temperatures, the retention time of the data tends to increase in proportion to the logic scale.

따라서, 저전원 동작을 위해서 시스템 온도가 낮아질 경우 셀프 리프레쉬 주기를 늘리게 되면 비트라인 센스앰프의 동작 횟수가 줄어들게 되어 전류 소모를 줄일 수 있게 된다. Therefore, when the system temperature decreases for low power operation, increasing the self refresh period reduces the number of operation of the bit line sense amplifier, thereby reducing current consumption.

하지만, 상술된 구성을 갖는 종래의 전압 제어 발진기는 디램의 셀프 리프레쉬 동작시 온도 변화를 전혀 고려하고 있지 않기 때문에 리프레쉬 주기를 효율적으로 제어할 수 없는 문제점이 있다. However, the conventional voltage controlled oscillator having the above-described configuration has a problem in that the refresh cycle cannot be efficiently controlled because the temperature change is not considered at all in the self-refresh operation of the DRAM.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 디램의 셀프 리프레쉬 동작시 온도 보상부와 전압 제어 발진기를 이용하여 온도 변화에 비례하여 셀프 리프레쉬 주기를 변화시키도록 함으로써 전력 소모를 줄일 수 있도록 하는데 그 목적이 있다. The present invention was created to solve the above problems, by using a temperature compensator and a voltage controlled oscillator during the self-refresh operation of the DRAM to change the self-refresh cycle in proportion to the temperature change to reduce the power consumption Its purpose is to.

상기한 목적을 달성하기 위한 본 발명의 전압 제어 발진기는, 커런트 미러를 이용하여 생성된 일정한 전류값에 따라 일정한 바이어스 전압을 생성하는 바이어싱 회로부; 온도의 변화에 비례하는 바이어스 전압에 따라 변화되는 저항비를 검출하여 온도의 변화에 대응하는 출력신호를 출력하는 온도 보상부; 온도 보상부의 출력신호에 따라 커런트 미러의 전류값을 조정하여 제 1바이어스 전압 및 제 2바이어스 전압을 생성하는 바이어스부; 및 제 1바이어스 전압 및 제 2바이어스 전압의 전압 레벨에 따라 발진 주기가 상이한 연속적인 펄스를 생성하는 오실레이터부를 구비하고, 온도 보상부는 일정한 바이어스 전압의 출력단과 접지전압단 사이에 직렬 연결된 제 3NMOS트랜지스터와 제 2저항을 구비하고, 제 3NMOS트랜지스터는 게이트 단자와 드레인 단자가 공통 연결됨을 특징으로 한다. The voltage controlled oscillator of the present invention for achieving the above object, the biasing circuit unit for generating a constant bias voltage according to a constant current value generated using the current mirror; A temperature compensator for detecting a resistance ratio that changes according to a bias voltage proportional to a change in temperature and outputting an output signal corresponding to the change in temperature; A bias unit for generating a first bias voltage and a second bias voltage by adjusting a current value of the current mirror according to an output signal of the temperature compensation unit; And an oscillator unit for generating a continuous pulse having a different oscillation period according to the voltage level of the first bias voltage and the second bias voltage, and the temperature compensating unit having a third NMOS transistor connected in series between the output terminal of the constant bias voltage and the ground voltage terminal. The third NMOS transistor has a second resistor, and a gate terminal and a drain terminal are connected in common.

삭제delete

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 2 및 도 3은 본 발명에 따른 전압 제어 발진기의 구성도이다. 2 and 3 are schematic diagrams of a voltage controlled oscillator according to the present invention.

본 발명은 바이어싱 회로부(100), 온도 보상부(200), 바이어스부(300) 및 오실레이터부(400)를 구비한다. The present invention includes a biasing circuit unit 100, a temperature compensator 200, a bias unit 300, and an oscillator unit 400.

여기서, 바이어싱 회로부(100)는 PMOS트랜지스터 P14,P15, NMOS트랜지스터 N15,N16로 이루어진 커런트 미러(Current mirror)를 이용하여 정전압원 역할을 수행한다. 그리고, 바이어싱 회로부(100)는 NMOS트랜지스터 N16와 접지전압단 사이에 연결된 저항 R5을 구비하여 일정한 바이어스 전압 VBIAS을 생성한다. Here, the biasing circuit unit 100 serves as a constant voltage source by using a current mirror made of PMOS transistors P14 and P15 and NMOS transistors N15 and N16. The biasing circuit unit 100 includes a resistor R5 connected between the NMOS transistor N16 and the ground voltage terminal to generate a constant bias voltage VBIAS.

그리고, 온도 보상부(200)는 NMOS트랜지스터 N17와 저항 R6을 구비한다. NMOS트랜지스터 N17는 게이트 단자와 드레인 단자가 공통 연결된다. 그리고, 저항 R6은 NMOS트랜지스터 N17와 접지전압단 사이에 연결된다. 이러한 온도 보상부(200)는 온도의 변화에 따라 NMOS트랜지스터 N17와 저항 R6의 저항비가 변동하게 되고, 이에 따라 출력신호 OUT1의 전압 레벨이 변동된다. The temperature compensator 200 includes an NMOS transistor N17 and a resistor R6. The NMOS transistor N17 has a gate terminal and a drain terminal connected in common. The resistor R6 is connected between the NMOS transistor N17 and the ground voltage terminal. The temperature compensator 200 varies the resistance ratio between the NMOS transistor N17 and the resistor R6 according to the change in temperature, and thus the voltage level of the output signal OUT1 varies.

또한, 바이어스부(300)는 PMOS트랜지스터 P16~P18, NMOS트랜지스터 N18~N20를 구비한다. 여기서, 게이트 단자가 공통 연결된 PMOS트랜지스터 P16~P18는 공통 소스 단자를 통해 전원전압이 인가되고, NMOS트랜지스터 N18~N20는 공통 소스 단자가 접지전압단과 연결된다. 그리고, NMOS트랜지스터 N18는 게이트 단자를 통해 온도 보상부(200)의 출력신호 OUT1가 인가되고, NMOS트랜지스터 N19,N20는 게이트 단자가 공통 연결된다. In addition, the bias unit 300 includes PMOS transistors P16 to P18 and NMOS transistors N18 to N20. Here, the PMOS transistors P16 to P18 having the gate terminals commonly connected are applied with a power supply voltage through the common source terminal, and the common source terminal is connected to the ground voltage terminal of the NMOS transistors N18 to N20. The NMOS transistor N18 receives the output signal OUT1 of the temperature compensator 200 through the gate terminal, and the gate terminals of the NMOS transistors N19 and N20 are commonly connected.

이러한 바이어스부(300)는 온도 보상부(200)의 출력신호 OUT1를 입력받아 펄스의 주기를 조절하기 위한 바이어스 전압을 출력한다. The bias unit 300 receives the output signal OUT1 of the temperature compensator 200 and outputs a bias voltage for adjusting the period of the pulse.

또한, 오실레이터부(400)는 제 3바이어스부(410), 제 4바이어스부(420) 및 홀수개의 인버터 IV6~IV10를 구비한다. 제 3바이어스부(410)는 바이어스부(300)로부터 인가되는 바이어스 전압 PBIAS에 따라 인버터 IV6~IV10에 전원전압을 공급하는 복수개의 PMOS트랜지스터 P19~P23를 구비한다. 제 4바이어스부(420)는 바이어스부(300)로부터 인가되는 바이어스 전압 NBIAS에 따라 인버터 IV6~IV10에 접지전압을 공급하는 복수개의 NMOS트랜지스터 N21~N25를 구비한다. In addition, the oscillator unit 400 includes a third bias unit 410, a fourth bias unit 420, and an odd number of inverters IV6 to IV10. The third bias unit 410 includes a plurality of PMOS transistors P19 to P23 that supply power voltages to the inverters IV6 to IV10 according to the bias voltage PBIAS applied from the bias unit 300. The fourth bias unit 420 includes a plurality of NMOS transistors N21 to N25 for supplying ground voltages to the inverters IV6 to IV10 according to the bias voltage NBIAS applied from the bias unit 300.

여기서, 인버터 IV6는 PMOS트랜지스터 P24와 NMOS트랜지스터 N26를 구비하 고, 인버터 IV7는 PMOS트랜지스터 P25와 NMOS트랜지스터 N27를 구비하고, 인버터 IV8는 PMOS트랜지스터 P26와 NMOS트랜지스터 N28를 구비한다. 그리고, 인버터 IV9는 PMOS트랜지스터 P27와 NMOS트랜지스터 N29를 구비하고, 인버터 IV10는 PMOS트랜지스터 P28와 NMOS트랜지스터 N30를 구비한다. The inverter IV6 includes a PMOS transistor P24 and an NMOS transistor N26, the inverter IV7 includes a PMOS transistor P25 and an NMOS transistor N27, and the inverter IV8 includes a PMOS transistor P26 and an NMOS transistor N28. Inverter IV9 includes PMOS transistor P27 and NMOS transistor N29, and inverter IV10 includes PMOS transistor P28 and NMOS transistor N30.

이러한 오실레이터부(400)는 N-1개의 홀수개 인버터 체인을 구비하고, 마지막 단에 연결된 인버터 IV10의 출력은 인버터 IV6의 입력단에 피드백 입력되어 연속적인 펄스를 출력한다. The oscillator 400 has N-1 odd number of inverter chains, and the output of the inverter IV10 connected to the last stage is fed back to the input terminal of the inverter IV6 to output a continuous pulse.

도 4는 도 2의 온도 보상부(200)의 출력을 나타낸 그래프이다. 4 is a graph illustrating an output of the temperature compensator 200 of FIG. 2.

도 4를 보면, 일정한 바이어스 전압 VBIAS이 온도 보상부(200)에 출력되면, 온도 보상부(200)는 온도의 변화에 따라 NMOS트랜지스터 N17와 저항 R6의 저항비가 달라지게 되고, 이에 따라 출력신호 OUT1의 전압 레벨이 증가하게 됨을 나타낸다. Referring to FIG. 4, when a constant bias voltage VBIAS is output to the temperature compensator 200, the temperature compensator 200 varies the resistance ratio between the NMOS transistor N17 and the resistor R6 according to a change in temperature, thereby output signal OUT1. Indicates that the voltage level increases.

도 5는 본 발명에 따른 전압 제어 발진기의 동작을 설명하기 위한 신호 파형도이다. 5 is a signal waveform diagram illustrating the operation of the voltage controlled oscillator according to the present invention.

도 5에 도시된 바와 같이, 오실레이터부(400)는 홀수개로 구성된 인버터 IV6~IV10들이 입력 신호를 반전시켜 연속적인 펄스 신호를 생성한다. 즉, 온도 보상부(200)의 출력신호 OUT1가 바이어스부(300)에 출력되고, 바이어스부(300)의 전압 레벨 증감 정도가 오실레이터부(400)의 입력으로 전달되어 오실레이터부(400)의 셀프 리프레쉬 주기를 변화시킨다. As shown in FIG. 5, the oscillator unit 400 generates a continuous pulse signal by inverting an input signal of an odd number of inverters IV6 to IV10. That is, the output signal OUT1 of the temperature compensator 200 is output to the bias unit 300, and the degree of increase or decrease of the voltage level of the bias unit 300 is transmitted to the input of the oscillator unit 400 so that the self oscillation of the oscillator unit 400 is performed. Change the refresh cycle.

즉, 온도 보상부(200)의 출력을 오실레이터부(400)에 인가하면 온도의 변화에 따라 출력 펄스 신호의 주파수가 증가하는 구간, 주파수가 감소하는 구간 또는 일시 정지하는 구간으로 나타나게 된다. That is, when the output of the temperature compensator 200 is applied to the oscillator 400, it appears as a section in which the frequency of the output pulse signal increases, a section in which the frequency decreases, or a section in which the frequency is paused according to the temperature change.

더욱 상세하게 설명하면, 온도 보상부(200)의 출력신호 OUT1는 바이어스부(300)의 NMOS트랜지스터 N18의 게이트 단자로 입력된다. 그리고, 바이어스부(300)는 온도 보상부(200)로부터 인가되는 출력신호 OUT1를 커런트 미러의 전류량을 결정하기 위한 바이어스 값으로 사용한다. In more detail, the output signal OUT1 of the temperature compensator 200 is input to the gate terminal of the NMOS transistor N18 of the bias unit 300. The bias unit 300 uses the output signal OUT1 applied from the temperature compensator 200 as a bias value for determining the current amount of the current mirror.

또한, 오실레이터부(300)는 바이어스부(300)로부터 인가되는 바이어스 전압 PBIAS,NBIAS의 값에 따라 바이어스 전류를 증가시킴으로써 연속적인 펄스 신호를 생성한다. 이때, 오실레이터부(300)는 바이어스 전류가 증가하게 될 경우 연속적인 펄스 신호의 주기가 짧아지게 되어 주파수를 증가시킨다. 반면에, 오실레이터부(300)는 바이어스 전류가 감소하게 될 경우 연속적인 펄스 신호의 주기가 길어지게 되어 주파수를 감소시킨다. In addition, the oscillator unit 300 generates a continuous pulse signal by increasing the bias current according to the values of the bias voltages PBIAS and NBIAS applied from the bias unit 300. At this time, when the bias current increases, the oscillator 300 shortens the period of the continuous pulse signal and increases the frequency. On the other hand, when the bias current decreases, the oscillator unit 300 decreases the frequency since the period of the continuous pulse signal becomes longer.

또한, 상기 바이어스 전류가 오실레이터부(400)의 NMOS트랜지스터 N21~N25의 문턱전압 값보다 적어지게 되면 오실레이터부(400)가 턴오프 되어 전류 소모를 줄일 수 있게 된다. In addition, when the bias current becomes smaller than the threshold voltage values of the NMOS transistors N21 to N25 of the oscillator 400, the oscillator 400 may be turned off to reduce current consumption.

이러한 본 발명의 오실레이터부(400)는 종래의 오실레이터가 고정된 주기를 가지고 연속적인 펄스 신호를 만들어 내는 것에 비해, 온도 보상부(200)의 출력에 따라 서로 다른 주기의 연속적인 펄스 신호를 생성하여 출력전압을 안정화시킨다. The oscillator 400 of the present invention generates a continuous pulse signal of different periods in accordance with the output of the temperature compensator 200, compared to the conventional oscillator to produce a continuous pulse signal having a fixed period Stabilize the output voltage.

이상에서 설명한 바와 같이, 본 발명은 디램의 셀프 리프레쉬 동작시 온도 변화에 비례하여 셀프 리프레쉬 주기를 변화시키고, 입력 전원의 변동에 무관하게 일정한 주기의 셀프 리프레쉬 주기를 발생함으로써 전력 소모를 줄일 수 있도록 한다. As described above, the present invention can reduce the power consumption by changing the self-refresh cycle in proportion to the temperature change during the self-refresh operation of the DRAM, and by generating a constant self-refresh cycle irrespective of the fluctuation of the input power. .

Claims

A biasing circuit unit configured to generate a constant bias voltage according to a constant current value generated using the current mirror;

A temperature compensator for detecting a resistance ratio changed according to the bias voltage proportional to a change in temperature and outputting an output signal corresponding to the change in temperature;

A bias unit for generating a first bias voltage and a second bias voltage by adjusting a current value of a current mirror according to the output signal of the temperature compensator; And

An oscillator unit for generating continuous pulses having different oscillation periods according to voltage levels of the first bias voltage and the second bias voltage;

The temperature compensator

And a third NMOS transistor and a second resistor connected in series between the output terminal of the constant bias voltage and the ground voltage terminal, wherein the third NMOS transistor has a gate terminal and a drain terminal connected in common.

The method of claim 1, wherein the biasing circuit portion

A current mirror composed of first and second PMOS transistors and first and second NMOS transistors to generate the constant bias voltage; And

And a first resistor coupled between the second NMOS transistor and a ground voltage terminal.

delete

The method of claim 1, wherein the oscillator unit

A first bias unit selectively supplying a power supply voltage according to the level of the first bias voltage;

A second bias unit selectively supplying a ground voltage according to the level of the second bias voltage; And

And an inverter chain having an odd number of inverters and outputting the continuous pulses according to the output voltages of the first bias portion and the second bias portion.

The method of claim 1, wherein the oscillator unit

And the frequency of the pulse signal is increased when the bias current of the bias unit is increased, and the frequency of the pulse signal is decreased when the bias current of the bias unit is decreased.

delete