KR100545701B1 - Device Separating Method of Semiconductor Device - Google Patents

Device Separating Method of Semiconductor Device Download PDF

Info

Publication number
KR100545701B1
KR100545701B1 KR1020030098453A KR20030098453A KR100545701B1 KR 100545701 B1 KR100545701 B1 KR 100545701B1 KR 1020030098453 A KR1020030098453 A KR 1020030098453A KR 20030098453 A KR20030098453 A KR 20030098453A KR 100545701 B1 KR100545701 B1 KR 100545701B1
Authority
KR
South Korea
Prior art keywords
hard mask
film
pad
pad nitride
layer
Prior art date
Application number
KR1020030098453A
Other languages
Korean (ko)
Other versions
KR20050067469A (en
Inventor
조용태
최봉호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030098453A priority Critical patent/KR100545701B1/en
Publication of KR20050067469A publication Critical patent/KR20050067469A/en
Application granted granted Critical
Publication of KR100545701B1 publication Critical patent/KR100545701B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 ArF 포토레지스트 패턴을 적용한 STI 소자분리막 형성 시 우수한 트렌치 프로파일을 확보하여 초미세 소자의 특성 및 수율을 향상시킬 수 있는 방법을 제공한다.The present invention provides a method that can improve the characteristics and yield of the ultra-fine device by securing an excellent trench profile when forming the STI device isolation layer using the ArF photoresist pattern.

본 발명은 반도체 기판 상에 패드 산화막, 패드 질화막, 하부 하드 마스크용 제 1 물질막 및 상부 하드 마스크용 제 2 물질막을 순차적으로 증착하는 단계; 제 2 물질막을 제 1 식각하여 상부 하드 마스크를 형성하는 단계; 상부 하드 마스크를 이용하여 제 1 물질막, 패드 질화막 및 패드 산화막을 순차적으로 제 2 식각하여 하부 하드 마스크와 상부 하드 마스크로 이루어진 이중 하드 마스크를 형성함과 동시에 기판을 일부 노출시키는 단계; 및 하드 마스크 및 식각된 패드 질화막과 패드 산화막을 이용하여 상기 노출된 기판을 제 3 식각하여 트렌치를 형성하는 단계를 포함하는 반도체 소자의 소자분리막 형성방법에 의해 달성될 수 있다. 바람직하게, 상부 하드 마스크는 ArF 포토레지스트 패턴을 이용하여 형성하고, 제 1 물질막은 산화막으로 이루어지고, 제 2 물질막은 폴리실리콘막으로 이루어진다.The present invention includes sequentially depositing a pad oxide film, a pad nitride film, a first material film for lower hard mask and a second material film for upper hard mask on a semiconductor substrate; First etching the second material layer to form an upper hard mask; Sequentially etching the first material layer, the pad nitride layer, and the pad oxide layer using the upper hard mask to form a double hard mask including a lower hard mask and an upper hard mask and partially expose the substrate; And etching the exposed substrate using a hard mask and an etched pad nitride layer and a pad oxide layer to form a trench to form a trench in the semiconductor device. Preferably, the upper hard mask is formed using an ArF photoresist pattern, the first material film is made of an oxide film, and the second material film is made of a polysilicon film.

STI, ArF, KrF, 하드 마스크, 플라즈마STI, ArF, KrF, Hard Mask, Plasma

Description

반도체 소자의 소자분리막 형성방법{METHOD OF FORMING ISOLATING LAYER FOR SEMICONDUCTOR DEVICE} METHODS OF FORMING ISOLATING LAYER FOR SEMICONDUCTOR DEVICE             

도 1a 내지 도 1d는 종래 STI 공정에 의한 소자분리막 형성방법을 설명하기 위한 단면도.1A to 1D are cross-sectional views illustrating a method of forming a device isolation film by a conventional STI process.

도 2는 종래 STI 공정 시 ArF 포토레지스트 패턴에 변형이 발생된 경우를 나타낸 도면.2 is a view showing a case in which deformation occurs in the ArF photoresist pattern during the conventional STI process.

도 3a 내지 도 3f는 본 발명의 실시예에 따른 STI 공정에 의한 소자분리막 형성방법을 설명하기 위한 단면도.3A to 3F are cross-sectional views illustrating a method of forming a device isolation film by an STI process according to an embodiment of the present invention.

※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing

30 : 반도체 기판 31, 31a : 패드 산화막30: semiconductor substrate 31, 31a: pad oxide film

32, 32a : 패드 질화막 33 : 산화막32, 32a: pad nitride film 33: oxide film

33a : 하부 하드 마스크 34 : 폴리실리콘막33a: lower hard mask 34: polysilicon film

34a : 상부 하드 마스크 35 : ArF 포토레지스트 패턴34a: upper hard mask 35: ArF photoresist pattern

36 : Cl계 플라즈마에 Br계 플라즈마가 혼합된 플라즈마36: plasma in which Br-based plasma is mixed with Cl-based plasma

37 : F계 플라즈마 38 : Cl계 플라즈마37: F plasma 38: Cl plasma

39 : 트렌치 40 : HDP 산화막 39: trench 40: HDP oxide film

40a : 소자분리막40a: device isolation layer

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 STI(Shallow Trench Isolation) 공정에 의한 소자분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming an isolation layer by a shallow trench isolation (STI) process.

반도체 소자의 고집적화에 따른 패턴의 미세화에 대응하기 위하여, 기판에 얕은 깊이의 트렌치를 형성하고 이 트렌치에 산화막을 매립시키는 STI 공정으로 소자분리막을 형성하고 있다.In order to cope with the miniaturization of the pattern due to the high integration of semiconductor devices, a device isolation film is formed by an STI process in which a trench having a shallow depth is formed in a substrate and an oxide film is buried in the trench.

이러한 STI 공정에 의한 종래 소자분리막 형성방법을 도 1a 내지 도 1d를 참조하여 상세하게 설명한다.A conventional method of forming a device isolation film by the STI process will be described in detail with reference to FIGS. 1A to 1D.

도 1a에 도시된 바와 같이, 반도체 기판(10) 상에 패드 산화막(11)과 패드 질화막(12)을 순차적으로 증착한 다음, 패드 질화막(12) 상부에 포토리소그라피에 의해 포토레지스트, 예컨대 KrF 포토레지스트 패턴(13)을 형성한다. 그 후, 포토레지스트 패턴(13)을 배리어로하여 TCP/ICP 형 플라즈마 소오스 하에서 소정의 소오스 및 바이어스 전력으로 F(Fluorine)계 플라즈마(14)를 기판(10)에 수직인 방향(점선방향)으로 인가하여, 기판(10)의 일부가 노출되도록 패드 질화막(12)과 패드 산화막(11)을 식각한다. As shown in FIG. 1A, the pad oxide film 11 and the pad nitride film 12 are sequentially deposited on the semiconductor substrate 10, and then photoresist such as KrF photo by photolithography on the pad nitride film 12. The resist pattern 13 is formed. Thereafter, the F (Fluorine) -based plasma 14 is directed in a direction perpendicular to the substrate 10 (dotted line) at a predetermined source and bias power under a TCP / ICP type plasma source with the photoresist pattern 13 as a barrier. The pad nitride film 12 and the pad oxide film 11 are etched so that a portion of the substrate 10 is exposed.

도 1b에 도시된 바와 같이, 포토레지스트 패턴(13)과 식각된 패드 질화막(12a) 및 패드 산화막(11a)을 배리어로하여 소정의 소오스 및 바이어스 전력으로 Cl(Chlorine)계 플라즈마에 Br(Bromine)계 플라즈마를 첨가한 플라즈마(15)를 기판(10)에 수직인 방향(점선방향)으로 인가하여, 노출된 기판(10)을 식각하여 소정 깊이의 트렌치를 형성한다.As shown in FIG. 1B, Br (Bromine) is applied to a Cl (Chlorine) -based plasma at a predetermined source and bias power by using a photoresist pattern 13, an etched pad nitride film 12a, and a pad oxide film 11a as a barrier. The plasma 15 to which the system plasma is added is applied in a direction perpendicular to the substrate 10 (dotted direction) to etch the exposed substrate 10 to form a trench having a predetermined depth.

도 1c에 도시된 바와 같이, 공지된 방법에 의해 포토레지스트 패턴(13)을 제거하고, 트렌치를 매립하도록 기판 전면에 매립용 산화막, 예컨대 고밀도플라즈마(High Density Plasma; HDP) 산화막(16)을 증착한다. 그 다음, 도 1d에 도시된 바와 같이, 패드 질화막(12a)을 배리어로하여 화학기계연마(Chemical Mechanical Polishing; CMP) 또는 에치백(etchback) 공정에 의해 HDP 산화막(16)을 분리시킴과 동시에 표면을 평탄화한 후, 패드 질화막(12a)과 패드 산화막(11a)을 제거하여 소자분리막(16a)을 형성함으로써 STI 공정을 완료한다.As shown in Fig. 1C, the photoresist pattern 13 is removed by a known method, and a buried oxide film, such as a high density plasma (HDP) oxide film 16, is deposited on the entire surface of the substrate to fill the trench. do. Next, as shown in FIG. 1D, the surface of the HDP oxide film 16 is separated by the chemical mechanical polishing (CMP) or etchback process using the pad nitride film 12a as a barrier. After the planarization, the STI process is completed by forming the device isolation film 16a by removing the pad nitride film 12a and the pad oxide film 11a.

그러나, 반도체 소자의 고집적화가 가속화되면서, 예컨대 100㎚ 기술 이하의 초미세 소자 구현을 위해 STI 공정에도 ArF 포토레지스트 패턴을 적용하면, ArF 포토레지스트 패턴의 열악한 내식각성으로 인해 KrF 포토레지스트 패턴보다 두께 감소가 현저하게 커서, 트렌치 식각 시 패드 질화막 손실로 인한 어택(attack) 현상에 의해 후속 CMP 공정에서 패드 질화막이 배리어로써 작용하기가 어렵다. 또한, 패드 질화막과 패드 산화막 식각 시 사용되는 F 계 플라즈마(14)로 인해, 도 2와 같이 ArF 포토레지스트 패턴이 심하게 변형(deformation)되어 우수한 프로파일의 트렌치를 형성하기가 어려워짐으로써, 결국 초미세 소자의 특성 및 수율 저하가 야기될 뿐만 아니라 심한 경우 소자 구현도 불가능하게 된다.However, as the integration of semiconductor devices is accelerated, the application of the ArF photoresist pattern to the STI process, for example, to realize ultra-fine devices below 100 nm technology, reduces the thickness of the ArF photoresist pattern due to the poor etching resistance of the ArF photoresist pattern. In this case, the pad nitride layer is difficult to act as a barrier in the subsequent CMP process due to the attack phenomenon caused by the loss of the pad nitride layer during the trench etching. In addition, due to the F-based plasma 14 used in the etching of the pad nitride film and the pad oxide film, the ArF photoresist pattern is severely deformed, as shown in FIG. Not only does this result in deterioration of the device's characteristics and yield, but in severe cases it is also impossible to implement the device.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, ArF 포토레지스트 패턴을 적용한 STI 소자분리막 형성 시 우수한 트렌치 프로파일을 확보하여 초미세 소자의 특성 및 수율을 향상시킬 수 있는 방법을 제공하는데 그 목적이 있다.
The present invention has been proposed in order to solve the problems of the prior art as described above, by providing an excellent trench profile when forming the STI device isolation layer using the ArF photoresist pattern to provide a method that can improve the characteristics and yield of ultra-fine devices Its purpose is to.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 반도체 기판 상에 패드 산화막 및 패드 질화막을 형성하는 단계와, 상기 패드 질화막 상에 산화막으로 제1 하드 마스크를 증착하는 단계와, 상기 제1 하드 마스크 상에 폴리실리콘막으로 제2 하드 마스크를 증착하는 단계와, 제1 식각공정을 실시하여 상기 제2 하드 마스크를 식각하여 제1 하드 마스크 패턴을 형성하는 단계와, 상기 제1 하드 마스크 패턴을 이용한 제2 식각공정을 실시하여 상기 제1 하드 마스크, 패드 질화막 및 패드 산화막을 순차적으로 식각하여 상기 제1 하드 마스크가 식각되어 형성된 제2 하드 마스크 패턴과 상기 제1 하드 마스크 패턴으로 이루어진 이중 하드 마스크 패턴을 형성함과 동시에 상기 기판의 일부를 노출시키는 단계와, 상기 이중 하드 마스크 패턴 및 식각된 패드 질화막과 패드 산화막을 베리어막으로 이용한 제3 식각공정을 실시하여 상기 노출된 기판 내에 트렌치를 형성하는 단계를 포함하는 반도체 소자의 소자분리막 형성방법을 제공한다. According to an aspect of the present invention for achieving the above technical problem, forming a pad oxide film and a pad nitride film on a semiconductor substrate, depositing a first hard mask with an oxide film on the pad nitride film, Depositing a second hard mask with a polysilicon film on a hard mask, performing a first etching process to etch the second hard mask to form a first hard mask pattern, and the first hard mask Performing a second etching process using a pattern to sequentially etch the first hard mask, the pad nitride layer, and the pad oxide layer to form a second hard mask pattern formed by etching the first hard mask and the first hard mask pattern. Exposing a portion of the substrate while forming a hard mask pattern; And forming a trench in the exposed substrate by performing a third etching process using each of the pad nitride film and the pad oxide film as a barrier film.

삭제delete

삭제delete

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.

도 3a 내지 도 3f를 참조하여 본 발명의 실시예에 따른 반도체 소자의 초미세 소자분리막 형성방법을 설명한다.A method of forming an ultrafine device isolation film of a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 3A to 3F.

도 3a에 도시된 바와 같이, 반도체 기판(30) 상에 패드 산화막(31)과 패드 질화막(32)을 순차적으로 증착하고, 패드 질화막(32) 상부에 하부 하드 마스크용 제 1 물질막으로서 비교적 얇은 두께의 산화막(33)을 증착한 다음, 산화막(33) 상부에 상부 하드 마스크용 제 2 물질막으로서 산화막(33)과의 식각선택비가 우수한 폴리실리콘막(34)을 증착한다. 그 다음, 폴리실리콘막(34) 상부에 포토리소그라피에 의해 ArF 포토레지스트 패턴(35)을 형성하고, 포토레지스트 패턴(35)을 배리어로하여 TCP/ICP 형의 고밀도(High Density) 플라즈마 소오스 및 30mTorr 이하, 바람직하게 10mTorr의 저압(Low Pressure; LP) 하에서 500W 이하, 바람직하게 450W의 소오스 전력과 100W 이하, 바람직하게 80W의 바이어스 전력으로 Cl계 플라즈마에 Br계 플라즈마가 혼합된 플라즈마(36)를 기판(30)에 수직인 방향(점선방향)으로 인가하여 폴리실리콘막(34)을 식각하여, 도 3b와 같은 상부 하드 마스크(34a)를 형성한다. 바람직하게, Cl계 플라즈마로서는 30 내지 100sccm, 바람직하게 약 50sccm 의 Cl2를 사용하고, Br계 플라즈마로서는 30 내지 100sccm, 바람직하게 50sccm의 HBr을 사용하고, 반응개스로서는 약 3sccm의 O2를 사용한다. 이때, Cl계 플라즈마 하에서는 F계 플라즈마와는 달리 ArF 포토레지스트 패턴(35)의 변형이 발생되지 않으므로, 안정적인 상부 하드 마스크(34a)가 형성된다.As shown in FIG. 3A, the pad oxide film 31 and the pad nitride film 32 are sequentially deposited on the semiconductor substrate 30, and are relatively thin as the first material film for the lower hard mask on the pad nitride film 32. After the thickness of the oxide film 33 is deposited, a polysilicon film 34 having an excellent etching selectivity with the oxide film 33 is deposited on the oxide film 33 as the second material film for the upper hard mask. Then, an ArF photoresist pattern 35 is formed on the polysilicon film 34 by photolithography, and a TCP / ICP type high density plasma source and 30mTorr are formed using the photoresist pattern 35 as a barrier. Subsequently, a plasma 36 having a Br-based plasma mixed with a Cl-based plasma at a source power of 500 W or less, preferably 450 W and a bias power of 100 W or less, preferably 80 W under a low pressure of 10 mTorr is preferably used. The polysilicon film 34 is etched by applying it in the direction perpendicular to 30 (dotted direction) to form the upper hard mask 34a as shown in FIG. 3B. Preferably, Cl 2 plasma of 30 to 100 sccm, preferably about 50 sccm, Cl 2 is used, Br plasma is used of 30 to 100 sccm, preferably 50 sccm of HBr, and reaction gas of about 3 sccm of O 2 is used. . At this time, unlike the F-based plasma, since the deformation of the ArF photoresist pattern 35 does not occur under the Cl-based plasma, a stable upper hard mask 34a is formed.

도 3b에 도시된 바와 같이, 상부 하드 마스크(34a)와 ArF 포토레지스트 패턴(35)을 배리어로하여, TCP/ICP 형의 고밀도 플라즈마 소오스 및 30 내지 100mTorr, 바람직하게 40mTorr의 압력 하에서 300 내지 700W, 바람직하게 700W의 소오스 전력으로 F계 플라즈마(37)를 기판(30)에 수직인 방향(점선방향)으로 인가하여, 산화막(33), 패드 질화막(32)과 패드 산화막(31)을 순차적으로 인-시튜(in-situ) 식각하여, 하부 하드 마스크(33a)와 상부 하드 마스크(34a)로 이루어진 이중 하드 마스크(100)를 형성함과 동시에 기판(30)의 일부를 노출시킨다. 바람직하게, F계 플라즈마(37)로서는 혼합비가 1:1 내지 1:2인 CxFx : CHFx, 더욱 바람직하게 10sccm의 CF4와 10sccm의 CHF3를 사용하고, 반응개스로서는 약 75sccm의 Ar을 사용한다. 그 후, 공지된 방법에 의해 포토레지스트 패턴(35)을 제거한다.As shown in FIG. 3B, with the upper hard mask 34a and the ArF photoresist pattern 35 as a barrier, 300 to 700 W under a high density plasma source of TCP / ICP type and a pressure of 30 to 100 mTorr, preferably 40 mTorr, Preferably, the F-based plasma 37 is applied in a direction perpendicular to the substrate 30 (dotted line) at a source power of 700 W, so that the oxide film 33, the pad nitride film 32, and the pad oxide film 31 are sequentially In-situ etching is performed to form a double hard mask 100 composed of a lower hard mask 33a and an upper hard mask 34a and simultaneously expose a portion of the substrate 30. Preferably, the F-based plasma 37 uses CxFx: CHFx having a mixing ratio of 1: 1 to 1: 2, more preferably 10 sccm of CF 4 and 10 sccm of CHF 3 , and about 75 sccm of Ar is used as the reaction gas. . Thereafter, the photoresist pattern 35 is removed by a known method.

도 3c에 도시된 바와 같이, 하드 마스크(100)와 식각된 패드 질화막(32a) 및 패드 산화막(31a)을 배리어로하여, TCP/ICP 형의 고밀도 플라즈마 소오스 및 20 내지 100mTorr의 압력, 바람직하게 20mTorr의 압력 하에서 1000 내지 1500W, 바람직하게 1300W의 소오스 전력과 200 내지 400W, 바람직하게 275W의 바이어스 전력으로 Cl계 플라즈마(38)를 기판(30)에 수직인 방향(점선방향)으로 인가하여, 노출된 기 판(30)을 인-시튜 식각하여 도 3d와 같은 소정 깊이의 트렌치(39)를 형성한다. 바람직하게, Cl계 플라즈마(38)로서는 30 내지 100sccm, 더욱 바람직하게 40sccm의 Cl2를 사용한다. 이때, 폴리실리콘막으로 이루어진 상부 하드 마스크(34a)가 Cl계 플라즈마와 쉽게 반응하여 제거된다. 또한, 하드 마스크(100) 두께를 적절하게 조절하면 트렌치(39) 깊이 조절이 가능하다. As shown in FIG. 3C, the hard mask 100, the etched pad nitride film 32a and the pad oxide film 31a are barriers, and a TCP / ICP type high density plasma source and a pressure of 20 to 100 mTorr, preferably 20 mTorr. The Cl-based plasma 38 is applied in a direction perpendicular to the substrate 30 (dotted line) at a source power of 1000 to 1500 W, preferably 1300 W, and a bias power of 200 to 400 W, preferably 275 W, under a pressure of The substrate 30 is in-situ etched to form a trench 39 of a predetermined depth as shown in FIG. 3D. Preferably, as the Cl plasma 38, Cl 2 of 30 to 100 sccm, more preferably 40 sccm, is used. At this time, the upper hard mask 34a made of a polysilicon film is easily reacted with the Cl plasma and removed. In addition, if the thickness of the hard mask 100 is properly adjusted, the depth of the trench 39 may be adjusted.

도 3e에 도시된 바와 같이, 하부 하드 마스크(33a)를 제거한 후, 트렌치(39)를 매립하도록 기판 전면에 매립용 산화막, 예컨대 HDP 산화막(40)을 증착한다. As shown in FIG. 3E, after removing the lower hard mask 33a, a buried oxide film, eg, an HDP oxide film 40, is deposited on the entire surface of the substrate to fill the trench 39.

도 3f에 도시된 바와 같이, 패드 질화막(32a)을 배리어로하여 HDP 산화막(40)을 분리시킴과 동시에 표면을 평탄화한 후, 패드 질화막(32a)과 패드 산화막(31a)을 제거하여 소자분리막(40a)을 형성함으로써 STI 공정을 완료한다.As shown in FIG. 3F, after the HDP oxide film 40 is separated by using the pad nitride film 32a as a barrier and the surface is planarized, the pad nitride film 32a and the pad oxide film 31a are removed to remove the device isolation film ( The STI process is completed by forming 40a).

상기 실시예에 의하면, 산화막과 폴리실리콘막의 이중 하드 마스크를 적용하여 STI 공정의 식각을 수행하고, ArF 포토레지스트 패턴에 의한 이중 하드 마스크 식각을 Cl계 플라즈마로 수행함에 따라, ArF 포토레지스트 패턴의 열악한 내식각성으로 인한 두께감소를 보상할 수 있을 뿐만 아니라 심한 패턴 변형을 방지할 수 있게 된다. 이에 따라, 우수한 프로파일의 초미세 트렌치를 얻을 수 있으므로, 초미세 소자의 특성 및 수율을 향상시킬 수 있다.According to the above embodiment, the etching of the STI process is performed by applying the double hard mask of the oxide film and the polysilicon film, and the double hard mask etching by the ArF photoresist pattern is performed by Cl-based plasma, so that the ArF photoresist pattern is poor. Not only can the thickness reduction due to the corrosion resistance be compensated, but also severe pattern deformation can be prevented. As a result, an ultrafine trench having an excellent profile can be obtained, and thus the characteristics and yield of the ultrafine device can be improved.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식 을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill.

전술한 본 발명은 ArF 포토레지스트 패턴을 적용한 STI 소자분리막 형성 시 우수한 트렌치 프로파일을 확보할 수 있으므로 초미세 소자의 특성 및 수율을 향상시킬 수 있다.
As described above, the present invention can secure an excellent trench profile when forming an STI device isolation layer using an ArF photoresist pattern, thereby improving characteristics and yield of ultrafine devices.

Claims (7)

반도체 기판 상에 패드 산화막 및 패드 질화막을 형성하는 단계;Forming a pad oxide film and a pad nitride film on the semiconductor substrate; 상기 패드 질화막 상에 산화막으로 제1 하드 마스크를 증착하는 단계;Depositing a first hard mask with an oxide film on the pad nitride film; 상기 제1 하드 마스크 상에 폴리실리콘막으로 제2 하드 마스크를 증착하는 단계;Depositing a second hard mask with a polysilicon film on the first hard mask; 제1 식각공정을 실시하여 상기 제2 하드 마스크를 식각하여 제1 하드 마스크 패턴을 형성하는 단계;Performing a first etching process to etch the second hard mask to form a first hard mask pattern; 상기 제1 하드 마스크 패턴을 이용한 제2 식각공정을 실시하여 상기 제1 하드 마스크, 패드 질화막 및 패드 산화막을 순차적으로 식각하여 상기 제1 하드 마스크가 식각되어 형성된 제2 하드 마스크 패턴과 상기 제1 하드 마스크 패턴으로 이루어진 이중 하드 마스크 패턴을 형성함과 동시에 상기 기판의 일부를 노출시키는 단계; 및 Performing a second etching process using the first hard mask pattern to sequentially etch the first hard mask, the pad nitride layer, and the pad oxide layer to etch the first hard mask to form a second hard mask pattern and the first hard mask; Forming a double hard mask pattern formed of a mask pattern and simultaneously exposing a portion of the substrate; And 상기 이중 하드 마스크 패턴, 식각된 패드 질화막 및 패드 산화막을 베리어막으로 이용한 제3 식각공정을 실시하여 상기 노출된 기판 내에 트렌치를 형성하는 단계Forming a trench in the exposed substrate by performing a third etching process using the double hard mask pattern, the etched pad nitride layer, and the pad oxide layer as a barrier layer; 를 포함하는 반도체 소자의 소자분리막 형성방법.Device isolation film forming method of a semiconductor device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 제1 하드 마스크 패턴은 ArF 포토레지스트 패턴을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The first hard mask pattern is formed using an ArF photoresist pattern. 삭제delete 제 2 항에 있어서, The method of claim 2, 상기 제1 내지 제3 식각공정은 고밀도 플라즈마 소오스 하에서 인-시튜로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Wherein the first to third etching processes are performed in-situ under a high density plasma source. 제 4 항에 있어서, The method of claim 4, wherein 상기 제1 식각공정은 Cl계 플라즈마에 Br계 플라즈마가 혼합된 플라즈마를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.Wherein the first etching process is performed using a plasma in which Br-based plasma is mixed with Cl-based plasma. 제 4 항에 있어서, The method of claim 4, wherein 상기 제2 식각공정은 F계 플라즈마를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.And the second etching process is performed using an F-based plasma. 제 4 항에 있어서, The method of claim 4, wherein 상기 제3 식각공정은 Cl계 플라즈마를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The third etching process is a device isolation film forming method of a semiconductor device, characterized in that performed using a Cl-based plasma.
KR1020030098453A 2003-12-29 2003-12-29 Device Separating Method of Semiconductor Device KR100545701B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030098453A KR100545701B1 (en) 2003-12-29 2003-12-29 Device Separating Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098453A KR100545701B1 (en) 2003-12-29 2003-12-29 Device Separating Method of Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20050067469A KR20050067469A (en) 2005-07-04
KR100545701B1 true KR100545701B1 (en) 2006-01-24

Family

ID=37258125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098453A KR100545701B1 (en) 2003-12-29 2003-12-29 Device Separating Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100545701B1 (en)

Also Published As

Publication number Publication date
KR20050067469A (en) 2005-07-04

Similar Documents

Publication Publication Date Title
KR100801308B1 (en) Method for forming trench using high selectivity hard mask and method for isolation of semiconductor device usnig the same
JP4476196B2 (en) Manufacturing method of semiconductor device
TWI387001B (en) Methods of isolating array features during pitch doubling processes and semiconductor device structures having isolated array features
JP2008103718A (en) Method for forming fine pattern of semiconductor element
KR100607326B1 (en) Method for fabricating semiconductor device
JP5137415B2 (en) Recess channel forming method of semiconductor device
JP2009164576A (en) Method for forming fine pattern of semiconductor device
JP2008218999A (en) Method of manufacturing semiconductor device
KR100614655B1 (en) Method Of Forming Device Isolation Layer Of Semiconductor Device
KR100545701B1 (en) Device Separating Method of Semiconductor Device
CN110690112B (en) Forming surface planarization structures and methods using reverse pitch doubling process
KR100782479B1 (en) Method for Forming Mask having SiN
US6531265B2 (en) Method to planarize semiconductor surface
US12068167B2 (en) Self-aligned double patterning
KR100912958B1 (en) Method for fabricating fine pattern in semiconductor device
KR100923760B1 (en) Method for forming device isolation layer in semiconductor device
KR100920000B1 (en) Method for forming contact of semiconductor device
KR100559553B1 (en) Method for manufacturing shallow trench isolation layer of the semiconductor device
KR100712983B1 (en) method for passvation of semiconductor device
KR100942077B1 (en) Method of manufacturing semiconductor device
KR100939161B1 (en) Method for fabricating device isolation film of semiconductor device
KR20050019616A (en) Method of fabricating a transistor having recessed channel in integrated circuit device and the transistor having recessed channel in integrated circuit device fabricated by the same
KR100586072B1 (en) Method for improving edge moat of sti corner
KR100743619B1 (en) A method for fabricating trench of semiconductor device
KR100561513B1 (en) Method of Shallow Trench Isolation In Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee