KR100542998B1 - FPD and Method of fabricating the same - Google Patents

FPD and Method of fabricating the same Download PDF

Info

Publication number
KR100542998B1
KR100542998B1 KR1020030055128A KR20030055128A KR100542998B1 KR 100542998 B1 KR100542998 B1 KR 100542998B1 KR 1020030055128 A KR1020030055128 A KR 1020030055128A KR 20030055128 A KR20030055128 A KR 20030055128A KR 100542998 B1 KR100542998 B1 KR 100542998B1
Authority
KR
South Korea
Prior art keywords
light blocking
pixel
via hole
insulating film
blocking pattern
Prior art date
Application number
KR1020030055128A
Other languages
Korean (ko)
Other versions
KR20050017417A (en
Inventor
박상일
이헌정
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030055128A priority Critical patent/KR100542998B1/en
Publication of KR20050017417A publication Critical patent/KR20050017417A/en
Application granted granted Critical
Publication of KR100542998B1 publication Critical patent/KR100542998B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources

Abstract

본 발명은 추가의 마스크공정없이 광차단막을 형성할 수 있는 평판표시장치 및 그의 제조방법을 개시한다.The present invention discloses a flat panel display device and a method of manufacturing the same which can form a light blocking film without an additional mask process.

본 발명의 평판표시장치의 제조방법은 박막 트랜지스터를 구비하는 절연기판상에 절연막과 광차단막을 순차 형성하는 단계와; 상기 절연막과 광차단막을 하프톤마스크를 이용하여 식각하여 상기 박막 트랜지스터의 일부분을 노출시키는 비어홀과 광차단패턴을 동시에 형성하는 단계와; 상기 비어홀을 통해 상기 박막 트랜지스터의 노출된 일부분과 연결되는 화소전극을 광차단패턴상에 형성하는 단계를 포함한다.A method of manufacturing a flat panel display device according to the present invention includes the steps of sequentially forming an insulating film and a light blocking film on an insulating substrate including a thin film transistor; Etching the insulating film and the light blocking film using a halftone mask to simultaneously form a via hole and a light blocking pattern exposing a portion of the thin film transistor; And forming a pixel electrode connected to the exposed portion of the thin film transistor on the light blocking pattern through the via hole.

Description

평판표시장치 및 그의 제조방법{FPD and Method of fabricating the same}Flat panel display and its manufacturing method {FPD and Method of fabricating the same}

도 1은 종래의 유기전계 발광표시장치의 개략적 평면구조도,1 is a schematic plan view of a conventional organic light emitting display device;

도 2는 본 발명의 실시예에 따른 유기전계 발광표시장치의 개략적 평면구조도,2 is a schematic plan view of an organic light emitting display device according to an embodiment of the present invention;

도 3a 내지 도 3d는 본 발명의 제1실시예에 따른 유기전계 발광표시장치의 제조방법을 설명하기 위한 공정단면도,3A to 3D are cross-sectional views illustrating a method of manufacturing an organic light emitting display device according to a first embodiment of the present invention;

도 4a 내지 도 4e는 본 발명의 제2실시예에 따른 유기전계 발광표시장치의 제조방법을 설명하기 위한 공정단면도,4A through 4E are cross-sectional views illustrating a method of manufacturing an organic light emitting display device according to a second embodiment of the present invention;

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

210 : 게이트 라인 220 : 데이터 라인210: gate line 220: data line

230 : 전원공급라인 240 : 화소영역230: power supply line 240: pixel area

250, 330, 430 : 화소전극 260, 315, 415 : 비어홀250, 330, 430: pixel electrodes 260, 315, 415: via holes

270, 325, 425 : 광차단패턴 245, 345, 445 : 개구부270, 325, 425: light blocking pattern 245, 345, 445: opening

310, 410 : 평탄화막 340 : 화소분리막310 and 410: planarization layer 340: pixel separation layer

350, 450 : 유기발광층 360, 460 : 캐소드전극 350, 450: organic light emitting layer 360, 460: cathode electrode

본 발명은 평판표시장치에 관한 것으로서, 보다 구체적으로는 추가의 마스크공정없이 광차단패턴을 형성할 수 있는 유기전계 발광표시장치 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display, and more particularly, to an organic light emitting display device capable of forming a light blocking pattern without an additional mask process, and a manufacturing method thereof.

도 1은 통상적인 액티브 매트릭스 유기전계 발광표시장치(AMOLED)의 평면구조를 도시한 것으로서, R, G, B 단위화소로 구성된 하나의 화소에 한정하여 도시한 것이다. FIG. 1 illustrates a planar structure of a conventional active matrix organic light emitting display device (AMOLED), which is limited to one pixel composed of R, G, and B unit pixels.

도 1을 참조하면, 종래의 유기전계 발광표시장치는 서로 절연되어 일방향으로 배열된 다수의 게이트라인(110)과, 서로 절연되어 상기 게이트라인(110)과 교차하는 방향으로 배열된 다수의 데이터라인(120)과, 서로 절연되어 상기 게이트라인(110)과 교차하고 상기 데이터 라인에 평행하게 배열된 공통전원라인(130)과, 상기 게이트라인(110) 및 데이터라인(120)과 공통전원라인(130)에 의해 형성되는 복수개의 화소영역(140)과, 각각 화소영역(140)마다 배열되어 개구부(155)를 구비한 복수개의 화소전극(150)을 구비한다. Referring to FIG. 1, a conventional organic light emitting display device includes a plurality of gate lines 110 insulated from each other and arranged in one direction, and a plurality of data lines insulated from each other and arranged in a direction crossing the gate lines 110. A common power line 130 insulated from each other and intersecting the gate line 110 and arranged in parallel to the data line, the gate line 110 and the data line 120 and the common power line A plurality of pixel regions 140 formed by 130 and a plurality of pixel electrodes 150 arranged in each pixel region 140 and having an opening 155 are provided.

각 화소영역(140)에는 R, G, B 단위화소가 배열되며, 각 단위화소는 박막트랜지스터, 캐패시터(170) 및 상기 화소전극(150)을 구비한 EL소자 등을 구비한다. 이때, 도면부호 160는 박막 트랜지스터의 하나의 전극, 예를 들어 드레인 전극(도면상에는 도시되지 않음)과 화소전극(150)을 연결하기 위한 비어홀이다.R, G, and B unit pixels are arranged in each pixel region 140, and each unit pixel includes a thin film transistor, a capacitor 170, and an EL element having the pixel electrode 150. In this case, reference numeral 160 is a via hole for connecting one electrode of the thin film transistor, for example, a drain electrode (not shown) and the pixel electrode 150.

상기한 바와같은 구조를 갖는 종래의 유기전계 발광표시장치는 폴리실리콘막 TFT를 채용하고 있으며, 트랜지스터, 캐패시터 및 배선 등의 금속물질에 의해 외부광이 반사되어 EL 소자가 발광할 때 콘트라스트를 저하시키는 문제점이 있었다. 특히, 외부광에 대해 노출이 심한 모바일용 표시장치의 경우에는 외부광의 높은 반사율에 의한 콘트라스트 저하가 심각한 문제로 대두되고 있다. The conventional organic light emitting display device having the structure as described above employs a polysilicon film TFT, and reflects external light by metal materials such as transistors, capacitors, and wirings to reduce contrast when the EL element emits light. There was a problem. In particular, in the case of a mobile display device in which exposure to external light is severe, a decrease in contrast due to high reflectance of external light is a serious problem.

이러한 외부광의 반사에 의한 콘트라스트 저하를 방지하기 위하여, 종래에는 표시장치의 전면에 고가의 편광판을 부착하였으나, 이는 고가의 편광판 사용에 따른 제조 원가의 상승을 초래할 뿐　아니라 편광판 자체가 유기 전계발광층으로부터 방출되는 빛도 차단하기 때문에 투과도를 저하시켜 휘도를 저하시키는 문제점이 있었다. In order to prevent the lowering of the contrast caused by the reflection of external light, an expensive polarizer is conventionally attached to the front of the display device, but this causes not only an increase in manufacturing cost by using an expensive polarizer but also the polarizer itself emits from the organic electroluminescent layer. Since the light is also blocked, there is a problem of lowering the transmittance and lowering the luminance.

한편, Cr/CrOx, 또는 유기막 등으로 된 블랙매트릭스를 TFT와 캐패시터가 형성되는 영역에 별도로 형성하는 방법이 있었는데, 이러한 방법은 블랙매트릭스를 형성하기 위해 별도의 마스크공정이 요구되어 공정이 복잡해지는 문제점이 있었다.Meanwhile, there was a method of separately forming a black matrix made of Cr / CrOx or an organic film in a region where TFTs and capacitors are formed, which requires a separate mask process to form a black matrix, which makes the process complicated. There was a problem.

따라서, 본 발명은 상기한 바와같은 종래기술의 문제점을 해결하기 위한 것으로서, 외부광의 반사를 방지하여 콘트라스트를 개선할 수 있는 전면발광형 유기전계 발광표시장치 및 그의 제조방법을 제공하는 데 그 목적이 있다.Accordingly, an object of the present invention is to solve the problems of the prior art as described above, and to provide a top emission type organic light emitting display device and a method of manufacturing the same, which can improve contrast by preventing reflection of external light. have.

본 발명의 목적은 추가의 마스크공정없이 광차단막을 형성하여 공정을 단순화한 전면발광형 유기전계 발광표시장치 및 그의 제조방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a top emission type organic light emitting display device and a method of manufacturing the same, which simplify the process by forming a light blocking film without an additional mask process.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 화소분리영역과 상기 화소분리영역에 의해 분리되는 다수의 화소영역을 구비하고, 각 화소영역마다 박막 트랜지스터가 배열된 절연기판과; 상기 화소영역에 각각 대응되는 다수의 비어홀을 구비하는 절연막과; 절연막상에 형성되고, 상기 비어홀을 제외한 전 화소영역에 각각 형성되는 다수의 광차단패턴과; 상기 비어홀을 통해 상기 박막 트랜지스터에 연결되고, 상기 비어홀을 포함한 각 광차단막의 일부분상에 형성되는 다수의 화소전극을 포함하는 평판표시장치를 제공하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides an insulating substrate comprising a pixel separation region and a plurality of pixel regions separated by the pixel separation region, wherein a thin film transistor is arranged in each pixel region; An insulating film having a plurality of via holes respectively corresponding to the pixel areas; A plurality of light blocking patterns formed on the insulating film and formed in all pixel regions except for the via holes; A flat panel display device comprising a plurality of pixel electrodes connected to the thin film transistor through the via hole and formed on a portion of each light blocking layer including the via hole, is provided.

상기 절연막은 평탄화막이고, 상기 광차단패턴은 Cr/CrOx 또는 카본블랙으로 이루어지거나, 또는 투명절연물질과 금속물질의 농도구배층 또는 투명도전물질과 금속물질의 농도구배층으로 이루어진다.The insulating film is a planarization film, and the light blocking pattern is made of Cr / CrOx or carbon black, or a concentration gradient layer of a transparent insulating material and a metal material or a concentration gradient layer of a transparent conductive material and a metal material.

또한, 본 발명은 박막 트랜지스터를 구비하는 절연기판상에 절연막을 형성하는 단계와; 상기 절연막상에 상기 박막 트랜지스터의 일부분을 노출시키는 비어홀과 광차단패턴을 동시에 형성하는 단계와; 상기 비어홀을 통해 상기 박막 트랜지스터의 노출된 일부분과 연결되는 화소전극을 광차단패턴상에 형성하는 단계를 포함하는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.In addition, the present invention comprises the steps of forming an insulating film on an insulating substrate having a thin film transistor; Simultaneously forming a via hole and a light blocking pattern exposing a portion of the thin film transistor on the insulating film; And forming a pixel electrode connected to an exposed portion of the thin film transistor on the light blocking pattern through the via hole.

상기 절연막상에 비어홀과 광차단패턴을 형성하는 방법은 상기 절연막상에 광차단물질을 증착하는 단계와; 상기 광차단물질과 절연막을 하프톤마스크를 이용하여 동시에 식각하여 비어홀과 상기 비어홀을 제외한 절연막상에 광차단패턴을 형성하는 단계를 구비한다.A method of forming a via hole and a light blocking pattern on the insulating film includes depositing a light blocking material on the insulating film; And simultaneously etching the light blocking material and the insulating layer using a halftone mask to form a light blocking pattern on the insulating layer except for the via hole and the via hole.

또한, 본 발명은 박막 트랜지스터를 구비하는 절연기판상에 절연막을 형성하는 단계와; 상기 절연막을 식각하여 상기 박막 트랜지스터의 일부분을 노출시키는 비어홀을 형성하는 단계와; 상기 절연막상에 광차단패턴과 상기 비어홀을 통해 상기 박막 트랜지스터의 노출된 일부분과 연결되는 화소전극을 동시에 형성하는 단계를 포함하는 평판표시장치의 제조방법을 제공하는 것을 특징으로 한다.In addition, the present invention comprises the steps of forming an insulating film on an insulating substrate having a thin film transistor; Etching the insulating film to form a via hole exposing a portion of the thin film transistor; And forming a pixel electrode connected to the exposed portion of the thin film transistor through the light blocking pattern and the via hole on the insulating layer.

상기 절연막상에 광차단패턴과 비어홀을 형성하는 방법은 상기 절연막상에 광차단물질과 화소전극물질을 순차 증착하는 단계와; 상기 광차단물질과 화소전극물질을 하프톤마스크를 이용하여 동시에 식각하여 비어홀을 제외한 절연막상에 형성되는 광차단패턴과 상기 비어홀을 포함한 광차단패턴상에 화소전극을 형성하는 단계를 구비한다.A method of forming a light blocking pattern and a via hole on the insulating film includes sequentially depositing a light blocking material and a pixel electrode material on the insulating film; And simultaneously etching the light blocking material and the pixel electrode material using a halftone mask to form a pixel electrode on the light blocking pattern formed on the insulating layer except for the via hole and the light blocking pattern including the via hole.

이하, 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 유기전계 발광표시장치의 개략적 평면구조를 도시한 것으로서, R, G, B 단위화소에 국한시켜 도시한 것이다.FIG. 2 illustrates a schematic planar structure of an organic light emitting display device according to an exemplary embodiment of the present invention, and is limited to R, G, and B pixel units.

도 2를 참조하면, 본 발명의 실시예에 따른 유기전계 발광표시장치는 서로 절연되어 일방향으로 배열된 다수의 게이트라인(210)과, 서로 절연되어 상기 게이트라인(210)과 교차하는 방향으로 배열된 다수의 데이터라인(220)과, 서로 절연되어 상기 게이트 라인(210)과 교차하고 상기 데이터라인(220)과 평행하게 배열되는 공통전원라인(230)을 구비한다. 또한, 상기 게이트라인(210) 및 데이터라인(220)과 공통전원라인(230)에 의해 형성되는 복수개의 화소영역(240)과, 각각 화소영역(240)마다 배열되어 개구부(255)를 구비한 복수개의 화소전극(250)을 구비한다. Referring to FIG. 2, an organic light emitting display device according to an exemplary embodiment of the present invention is insulated from each other and arranged in a direction, and a plurality of gate lines 210 are insulated from each other and arranged in a direction crossing the gate lines 210. A plurality of data lines 220 and a common power line 230 which are insulated from each other and intersect with the gate line 210 and are arranged in parallel with the data line 220. In addition, the plurality of pixel areas 240 formed by the gate line 210, the data line 220, and the common power supply line 230, and the openings 255 are arranged for each pixel area 240. A plurality of pixel electrodes 250 are provided.

각 화소영역(240)에는 R, G, B 단위화소가 배열되며, 도면상에는 도시되지 않았으나 각 단위화소는 박막트랜지스터, 캐패시터 및 상기 화소전극(250)을 구비한 EL소자 등이 다양한 형태로 구성될 수도 있다. 상기 화소전극(250)은 Al, Ti 과 같은 높은 반사율을 갖는 반사막과 ITO, IZO 와 같은 투명도전막을 포함하는 적층막으로 형성되고, 비어홀(260)을 통해 박막트랜지스터(도면상에는 도시되지 않음)에 연결된다.R, G, and B unit pixels are arranged in each pixel region 240, and although not shown in the drawing, each unit pixel may include a thin film transistor, a capacitor, and an EL element including the pixel electrode 250 in various forms. It may be. The pixel electrode 250 is formed of a laminated film including a reflective film having a high reflectivity such as Al and Ti and a transparent conductive film such as ITO and IZO, and is formed on the thin film transistor (not shown) through the via hole 260. Connected.

본 발명의 유기전계 발광표시장치는 각 화소영역(240)마다 배열된 광차단패턴(270)을 더 포함한다. 상기 광차단패턴(270)은 이웃하는 광차단패턴과 서로 분리되도록 각 화소영역(240)마다 형성된다. 상기 광차단패턴(270)은 각 화소영역(240)중 비어홀(260)을 제외한 전면에 형성되고, 반사막과 투명도전막의 적층구조를 갖는 상기 화소전극(250)이 화소영역마다 상기 광차단패턴(270)과 직접 접촉되도록 형성된다. The organic light emitting display device of the present invention further includes a light blocking pattern 270 arranged for each pixel area 240. The light blocking pattern 270 is formed for each pixel area 240 so as to be separated from neighboring light blocking patterns. The light blocking pattern 270 is formed on the entire surface of each pixel area 240 except for the via hole 260, and the pixel electrode 250 having a stacked structure of a reflective film and a transparent conductive film is formed in each pixel area. 270 is in direct contact.

상기 광차단패턴(270)은 이웃하는 광차단패턴과 분리되도록 각 화소영역마다 형성되므로, 도전막 또는 절연막에 관계없이 외부광의 반사를 방지할 수 있는 물질은 모두 가능하다. 예를 들어, 상기 광차단패턴(270)은 Cr/CrOx 와 같은 무기막, 카본블랙과 같은 유기막 또는 투명물질과 금속물질의 농도구배층(MIHL, metal insulator hybrid layer)으로 이루어진다. Since the light blocking pattern 270 is formed in each pixel area so as to be separated from a neighboring light blocking pattern, any material capable of preventing reflection of external light regardless of the conductive film or the insulating film may be used. For example, the light blocking pattern 270 includes an inorganic film such as Cr / CrOx, an organic film such as carbon black, or a concentration gradient layer (MIHL) of a transparent material and a metal material.

상기 농도구배층의 투명물질은 SiO2, SiNx 와 같은 투명절연물질 또는 ITO, IZO와 같은 투명도전물질로 이루어지고, 금속물질은 Cr, Mo, W, Ti, Ag, Cu 등으로 이루어진다. 전면발광구조에서, 투명물질과 금속물질의 농도구배층으로 광차단패턴을 형성하는 경우, 광차단패턴(270)은 상기 화소전극(260)에 근접할수록 투명물질 의 함량이 점차 증가하고, 상기 화소전극(260)에서 멀어질수록 금속물질의 함량이 점차 증가하는 농도구배층으로 이루어진다.The transparent material of the concentration gradient layer is made of a transparent insulating material such as SiO 2, SiN x or a transparent conductive material such as ITO or IZO, and the metal material is made of Cr, Mo, W, Ti, Ag, Cu, or the like. In the front emission structure, when the light blocking pattern is formed of the concentration gradient layer of the transparent material and the metal material, the content of the transparent material increases gradually as the light blocking pattern 270 approaches the pixel electrode 260. As the distance from the electrode 260 is made of a concentration gradient layer that gradually increases the content of the metal material.

도 3a 내지 도 3d는 본 발명의 제1실시예에 따른 유기전계 발광표시장치의 제조방법을 설명하기 위한 단면도이다. 도 3a 내지 도 3d는 도 2의 III-III 선에 따른 단면구조를 도시한 것으로서, EL 소자에 한정하여 도시한 것이다.3A to 3D are cross-sectional views illustrating a method of manufacturing an organic light emitting display device according to a first embodiment of the present invention. 3A to 3D show a cross-sectional structure taken along the line III-III of FIG. 2, and are limited to the EL element.

도 3a를 참조하면, 절연막, 예를 들어 평탄화막(310)이 형성된 절연기판(300)이 제공된다. 상기 절연기판(300)은 도면상에는 도시되지 않았으나, 평탄화막형성공정이전의 공정 예를 들어 박막 트랜지스터 형성공정 등이 통상적인 방법으로 진행된 상태이다. 상기 절연기판(300)은 화소영역과 화소분리영역으로 크게 구분된다. 여기에서, 상기 화소영역은 화소전극이 형성되는 영역(301)과 금속배선등에 의한 외부광의 반사를 방지하기 위한 광차단영역(303)을 포함하는 영역을 의미하며, 화소분리영역(305)은 각각의 화소영역마다 형성되는 광차단패턴을 서로 분리시켜 주기위한 영역을 의미한다.Referring to FIG. 3A, an insulating substrate 300 having an insulating film, for example, a planarization film 310, is provided. Although not illustrated in the drawing, the insulating substrate 300 is a state in which a process prior to the planarization film forming process, for example, a thin film transistor forming process and the like, is performed in a conventional manner. The insulating substrate 300 is largely divided into a pixel area and a pixel separation area. Herein, the pixel region refers to a region including a region 301 in which a pixel electrode is formed and a light blocking region 303 for preventing reflection of external light by a metal wiring or the like, and each of the pixel isolation regions 305 respectively. It means an area for separating the light blocking pattern formed for each pixel area of each other.

이어서, 상기 평탄화막(310)상에 광차단막(320)이 형성된다. 상기 광차단막(320)으로는 투명물질과 금속물질의 농도구배를 갖는 박막층 또는 Cr/CrOx 또는 카본블랙과 같은 유기절연막이 사용된다. 상기 박막층은 질화막 또는 산화막과 같은 투명절연물질과 금속물질의 농도구배를 갖는 MIHL층으로 이루어지거나 또는 ITO와 같은 투명도전물질과 금속물질의 농도구배를 갖는 MIHL 층으로 이루어진다. 이때, 상기 농도구배를 갖는 박막층(320)은 전면발광구조에서는 상기 평탄화막(310)에 인접할수록 투명물질의 함량이 증가하고 멀어질수록 금속물질의 함량이 증가한다.Subsequently, the light blocking film 320 is formed on the planarization film 310. As the light blocking layer 320, a thin film layer having a concentration gradient between a transparent material and a metal material or an organic insulating film such as Cr / CrOx or carbon black is used. The thin film layer is composed of a MIHL layer having a concentration gradient between a transparent insulating material such as a nitride film or an oxide film and a metal material, or a MIHL layer having a concentration gradient between a transparent conductive material such as ITO and a metal material. In this case, in the front emission structure, the thin film layer 320 having the concentration gradient increases in content of the transparent material as it is closer to the planarization film 310, and increases in content as the distance is increased.

도 3b를 참조하면, 하프톤 마스크(도면상에는 도시되지 않음)를 이용하여 상기 광차단막(320)과 평탄화막(310)을 패터닝하여 비어홀(315)과 광차단패턴(325)을 형성한다. 즉, 하프톤 마스크를 이용하여 한번의 식각공정을 통해 화소영역에서는 평탄화막(325)과 광차단막(320)을 동시에 식각하여 비어홀(315)을 형성함과 동시에 평탄화막(310)상에 광차단패턴(325)을 형성한다. 한편, 화소분리영역(305)에서는 광차단막(320)이 식각되어, 상기 광차단패턴(325)이 화소영역에만 형성되어 이웃하는 광차단패턴(325)간에 서로 분리되도록 한다. Referring to FIG. 3B, the light blocking layer 320 and the planarization layer 310 are patterned using a halftone mask (not shown) to form a via hole 315 and a light blocking pattern 325. That is, in the pixel region through a single etching process using a halftone mask, the planarization film 325 and the light blocking film 320 are simultaneously etched to form the via hole 315, and at the same time, light blocking is performed on the planarization film 310. Pattern 325 is formed. Meanwhile, in the pixel isolation region 305, the light blocking layer 320 is etched so that the light blocking pattern 325 is formed only in the pixel region so that the light blocking patterns 325 are adjacent to each other.

상기 비어홀(315)은 후속공정에서 형성되는 화소전극과 평탄화막(310)하부에 형성된 박막 트랜지스터의 전극(도면상에는 도시되지 않음)을 연결시켜 주기 위한 것이다. 상기 광차단패턴(325)은 비어홀(315)을 제외한 화소영역전체에 각각 형성되어 외부로부터 입사되는 광의 반사를 방지하기 위한 것이다.The via hole 315 is for connecting a pixel electrode formed in a subsequent process and an electrode (not shown) on the thin film transistor formed under the planarization layer 310. The light blocking patterns 325 are formed in the entire pixel region except for the via holes 315 to prevent reflection of light incident from the outside.

본 발명의 제1실시예에서는 광차단막(320)과 평탄화막(310)을 하프톤 마스크를 이용한 한번의 식각공정을 통해 패터닝하여 비어홀(315)과 광차단패턴(325)을 동시에 형성하여 줌으로써, 광차단패턴을 형성하기 위한 별도의 마스크공정이 추가되지 않는다. In the first exemplary embodiment of the present invention, the light blocking film 320 and the planarization film 310 are patterned by one etching process using a halftone mask to simultaneously form the via hole 315 and the light blocking pattern 325. A separate mask process for forming the light blocking pattern is not added.

도 3c를 참조하면, 상기 비어홀(315)과 광차단패턴(325)상에 화소전극 즉, 애노드전극(330)을 형성한다. 상기 애노드전극(330)은 반사율이 우수한 반사막(331)과 투과도가 우수한 투명도전막(333)의 적층구조를 갖는다. 상기 애노드전극(330)이 하부의 광차단패턴(325)과 직접 접촉되도록 형성되는데, 상기 광차 단패턴(325)이 화소영역마다 분리되도록 형성되므로 광차단패턴(325)은 절연물질 또는 도전성물질로 형성될 수 있다. Referring to FIG. 3C, a pixel electrode, that is, an anode electrode 330 is formed on the via hole 315 and the light blocking pattern 325. The anode electrode 330 has a stacked structure of a reflective film 331 having excellent reflectance and a transparent conductive film 333 having excellent transmittance. The anode electrode 330 is formed to be in direct contact with the lower light blocking pattern 325. Since the light blocking pattern 325 is formed to be separated for each pixel area, the light blocking pattern 325 is formed of an insulating material or a conductive material. Can be formed.

도 3d를 참조하면, 상기 화소전극(330)의 일부분을 노출시키는 개구부(345)를 구비하는 화소분리막(340)을 형성하고, 상기 개구부(345)내의 화소전극(330)상에 유기발광층(350)을 형성한다. 기판전면에 캐소드전극(360)을 형성하여 본 발명의 유기전계 발광표시장치를 제조한다.Referring to FIG. 3D, the pixel isolation layer 340 including the opening 345 exposing a portion of the pixel electrode 330 is formed, and the organic light emitting layer 350 is formed on the pixel electrode 330 in the opening 345. ). The cathode electrode 360 is formed on the front surface of the substrate to manufacture the organic light emitting display device of the present invention.

도 4a 내지 도 4e는 본 발명의 제2실시예에 따른 유기전계 발광표시장치의 제조방법을 설명하기 위한 단면도를 도시한 것이다. 도 4a 내지 도 4e는 도 2의 III-III 선에 따른 단면구조를 도시한 것으로서, EL 소자에 한정하여 도시한 것이다.4A through 4E are cross-sectional views illustrating a method of manufacturing an organic light emitting display device according to a second embodiment of the present invention. 4A to 4E show a cross-sectional structure taken along the line III-III of FIG. 2, and are limited to the EL element.

도 4a를 참조하면, 절연막, 예를 들어 평탄화막(410)이 형성된 절연기판(400)이 제공된다. 상기 절연기판(400)은 도면상에는 도시되지 않았으나, 평탄화막 형성공정이전의 공정 예를 들어 박막 트랜지스터 형성공정 등이 통상적인 방법으로 진행된 상태이다. 상기 절연기판(400)은 화소영역과 화소분리영역으로 크게 구분된다. 여기에서, 상기 화소영역은 화소전극이 형성되는 영역(401)과 금속배선등에 의한 외부광의 반사를 방지하기 위한 광차단영역(403)을 포함하는 영역을 의미하며, 화소분리영역(405)은 각각의 화소영역마다 형성되는 광차단패턴을 서로 분리시켜 주기위한 영역을 의미한다.Referring to FIG. 4A, an insulating substrate 400 having an insulating film, for example, a planarization film 410 is provided. Although not illustrated in the drawing, the insulating substrate 400 is a state in which a process prior to the planarization film forming process, for example, a thin film transistor forming process, is performed in a conventional manner. The insulating substrate 400 is largely divided into a pixel area and a pixel separation area. Herein, the pixel region refers to a region including a region 401 in which the pixel electrode is formed and a light blocking region 403 for preventing reflection of external light by a metal wiring or the like, and the pixel isolation regions 405 respectively. It means an area for separating the light blocking pattern formed for each pixel area of each other.

이어서, 상기 평탄화막(410)상에 광차단막(420)이 형성된다. 상기 광차단막(420)으로는 투명물질과 금속물질의 농도구배를 갖는 박막층 또는 Cr/CrOx 또는 카본블랙과 같은 유기절연막이 사용된다. 상기 박막층은 질화막 또는 산화막과 같은 투명절연물질과 금속물질의 농도구배를 갖는 MIHL층으로 이루어지거나 또는 ITO와 같은 투명도전물질과 금속물질의 농도구배를 갖는 MIHL 층으로 이루어진다. 이때, 상기 농도구배를 갖는 박막층(420)은 전면발광구조에서는 상기 평탄화막(410)에 인접할수록 투명물질의 함량이 증가하고 멀어질수록 금속물질의 함량이 증가한다.Subsequently, a light blocking film 420 is formed on the planarization film 410. As the light blocking film 420, a thin film layer having a concentration gradient between a transparent material and a metal material or an organic insulating film such as Cr / CrOx or carbon black is used. The thin film layer is composed of a MIHL layer having a concentration gradient between a transparent insulating material such as a nitride film or an oxide film and a metal material, or a MIHL layer having a concentration gradient between a transparent conductive material such as ITO and a metal material. In this case, in the front emission structure, the thin film layer 420 having the concentration gradient increases in content of the transparent material as it is closer to the planarization film 410, and increases in content as the distance is increased.

도 4b를 참조하면, 비어홀형성용 마스크(도면상에는 도시되지 않음)를 이용하여 상기 광차단막(420)과 평탄화막(410)을 패터닝하여 화소전극이 형성될 영역(401)에 비어홀(415)을 형성한다. 상기 비어홀(415)은 후속공정에서 형성되는 화소전극과 평탄화막(410)하부에 형성된 박막 트랜지스터의 전극(도면상에는 도시되지 않음)을 연결시켜 주기 위한 것이다. Referring to FIG. 4B, the light blocking layer 420 and the planarization layer 410 are patterned using a via hole forming mask (not shown) to form a via hole 415 in an area 401 where a pixel electrode is to be formed. Form. The via hole 415 is for connecting a pixel electrode formed in a subsequent process and an electrode (not shown) on the thin film transistor formed under the planarization layer 410.

도 4c를 참조하면, 상기 비어홀(415)과 광차단막(420)상에 고반사율의 반사막(431)과 고투과도의 투명도전막(433)을 순차 증착한다. 도 4d를 참조하면, 하프톤 마스크(도면상에는 도시되지 않음)를 이용하여 광차단막(420)과 반사막(431) 및 투명도전막(433)을 식각하여 화소영역마다 광차단패턴(425)과 화소전극인 애노드전극(430)을 형성한다. Referring to FIG. 4C, a highly reflective reflecting film 431 and a highly transparent transparent conductive film 433 are sequentially deposited on the via hole 415 and the light blocking film 420. Referring to FIG. 4D, the light blocking film 420, the reflective film 431, and the transparent conductive film 433 are etched by using a halftone mask (not shown in the drawing), and the light blocking pattern 425 and the pixel electrode for each pixel area. An anode electrode 430 is formed.

상기 광차단패턴(425)은 이웃하는 화소영역간에는 서로 분리되도록 화소영역마다 각각 배열되어 외부로부터 입사되는 광의 반사를 방지하기 위한 것이다. 상기 광차단패턴(425)은 비어홀(415)을 제외한 각 화소영역 전체에 형성되고, 상기 애노드전극(430)은 각 화소영역마다 상기 비어홀(415) 및 광차단패턴(425)상에 각각 형 성된다. 상기 애노드전극(430)은 반사막(431)과 투명도전막(433)의 적층구조로 형성되어 상기 광차단패턴(425)과 직접 접촉되도록 형성된다. The light blocking pattern 425 is arranged for each pixel area so as to be separated from neighboring pixel areas so as to prevent reflection of light incident from the outside. The light blocking pattern 425 is formed in the entire pixel region except for the via hole 415, and the anode electrode 430 is formed on the via hole 415 and the light blocking pattern 425 in each pixel region. do. The anode electrode 430 is formed in a stacked structure of the reflective film 431 and the transparent conductive film 433 to be in direct contact with the light blocking pattern 425.

본 발명의 제2실시예에서는 하프톤 마스크를 이용하여 한번의 식각공정을 통해 화소영역에 평탄화막(320)과 반사막(431) 및 투명도전막(433)을 식각하여 광차단패턴(425)과 화소전극(430)을 동시에 형성하고, 화소분리영역(405)에서는 광차단막(420)을 식각하여, 상기 광차단패턴(425)이 화소영역에만 형성되어 이웃하는 광차단패턴(425)간에 서로 분리되도록 한다. According to the second exemplary embodiment of the present invention, the planarization layer 320, the reflective layer 431, and the transparent conductive layer 433 are etched in the pixel region through one etching process using a halftone mask to etch the light blocking pattern 425 and the pixel. The electrodes 430 are formed at the same time, and the light blocking layer 420 is etched in the pixel isolation region 405 so that the light blocking pattern 425 is formed only in the pixel region so that the light blocking patterns 425 are separated from each other. do.

상기 애노드전극(430)은 반사율이 우수한 반사막(431)과 투과도가 우수한 투명도전막(433)의 적층구조를 갖는다. 상기 애노드전극(430)이 하부의 광차단패턴(425)과 직접 접촉되도록 형성되는데, 상기 광차단패턴(425)이 화소영역마다 분리되도록 형성되므로 광차단패턴(425)은 절연물질 또는 도전성물질로 형성될 수 있다. The anode electrode 430 has a stacked structure of a reflective film 431 having excellent reflectance and a transparent conductive film 433 having excellent transmittance. The anode electrode 430 is formed to be in direct contact with the lower light blocking pattern 425. Since the light blocking pattern 425 is formed to be separated for each pixel area, the light blocking pattern 425 is formed of an insulating material or a conductive material. Can be formed.

본 발명의 제2실시예에서는 광차단막(410)과 애노드전극물질(431), (433)을 하프톤 마스크를 이용한 한번의 식각공정을 통해 패터닝하여 광차단패턴(425)과 애노드전극(430)을 동시에 형성하여 줌으로써, 광차단패턴을 형성하기 위한 별도의 마스크공정이 추가되지 않는다. In the second exemplary embodiment of the present invention, the light blocking layer 410 and the anode electrode materials 431 and 433 are patterned by one etching process using a halftone mask to form the light blocking pattern 425 and the anode electrode 430. By simultaneously forming, a separate mask process for forming the light blocking pattern is not added.

도 4e를 참조하면, 상기 화소전극(430)의 일부분을 노출시키는 개구부(445)를 구비하는 화소분리막(440)을 형성하고, 상기 개구부(445)내의 화소전극(430)상에 유기발광층(450)을 형성한다. 기판전면에 캐소드전극(460)을 형성하여 본 발명의 유기전계 발광표시장치를 제조한다.Referring to FIG. 4E, a pixel isolation layer 440 including an opening 445 exposing a portion of the pixel electrode 430 is formed, and the organic light emitting layer 450 is formed on the pixel electrode 430 in the opening 445. ). The cathode 460 is formed on the entire surface of the substrate to manufacture the organic light emitting display device of the present invention.

본 발명의 제1 및 제2실시예에서는 화소전극이 반사율이 우수한 반사막과 투과도가 우수한 투명도전막이 순차 적층된 구조를 갖지만, 다양한 형태로 구현이 가능하다.In the first and second embodiments of the present invention, the pixel electrode has a structure in which a reflective film having excellent reflectance and a transparent conductive film having excellent transmittance are sequentially stacked, but may be implemented in various forms.

상기한 바와같은 본 발명의 실시예에 따르면, 광차단막을 추가의 마스크공정없이 각 화소영역마다 형성하여 줌으로써, 공정을 단순화하고 외부광의 반사를 방지하여 콘트라스트를 향상시킬 수 있는 이점이 있다.According to the embodiment of the present invention as described above, by forming the light blocking film for each pixel region without an additional mask process, there is an advantage that the contrast can be improved by simplifying the process and preventing reflection of external light.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (10)

화소분리영역과 상기 화소분리영역에 의해 분리되는 다수의 화소영역을 구비하고, 각 화소영역마다 박막 트랜지스터가 배열된 기판과;A substrate having a pixel separation region and a plurality of pixel regions separated by the pixel separation region, wherein a thin film transistor is arranged in each pixel region; 상기 화소영역에 각각 대응되는 다수의 비어홀을 구비하는 절연막과;An insulating film having a plurality of via holes respectively corresponding to the pixel areas; 상기 절연막상에 형성되고, 상기 비어홀을 제외한 전 화소영역에 각각 형성되는 다수의 광차단패턴과;A plurality of light blocking patterns formed on the insulating film and formed in all pixel regions except for the via holes; 상기 비어홀을 통해 상기 박막 트랜지스터에 연결되고, 상기 비어홀을 포함한 각 광차단막의 일부분상에 형성되는 다수의 화소전극을 포함하며, A plurality of pixel electrodes connected to the thin film transistor through the via holes, and formed on a portion of each light blocking layer including the via holes, 상기 광차단패턴은 투명절연물질과 금속물질의 농도구배층 또는 투명도전물질과 금속물질의 농도구배층으로 이루어지는 것을 특징으로 하는 평판표시장치.And the light blocking pattern comprises a concentration gradient layer of a transparent insulating material and a metal material or a concentration gradient layer of a transparent conductive material and a metal material. 제1항에 있어서, 상기 절연막은 평탄화막인 것을 특징으로 하는 평판표시장치.The flat panel display of claim 1, wherein the insulating film is a planarization film. 삭제delete 삭제delete 제4항에 있어서, 상기 농도구배층은 상기 절연막에 인접할수록 금속물질의 함량이 증가하고, 상기 화소전극에 인접할수록 투명물질의 함량이 증가하는 것을 특징으로 하는 평판표시장치.5. The flat panel display of claim 4, wherein the concentration gradient layer has a metal material content closer to the insulating layer, and a transparent material content increases closer to the pixel electrode. 박막 트랜지스터를 구비하는 기판상에 절연막을 형성하는 단계와;Forming an insulating film on a substrate having a thin film transistor; 상기 절연막상에 상기 박막 트랜지스터의 일부분을 노출시키는 비어홀과 광차단패턴을 동시에 형성하는 단계와;Simultaneously forming a via hole and a light blocking pattern exposing a portion of the thin film transistor on the insulating film; 상기 비어홀을 통해 상기 박막 트랜지스터의 노출된 일부분과 연결되는 화소전극을 광차단패턴상에 형성하는 단계를 포함하며, Forming a pixel electrode connected to the exposed portion of the thin film transistor on the light blocking pattern through the via hole; 상기 절연막상에 비어홀과 광차단패턴을 형성하는 방법은,The method of forming the via hole and the light blocking pattern on the insulating film, 상기 절연막상에 광차단물질을 증착하는 단계와;Depositing a light blocking material on the insulating film; 상기 광차단물질과 절연막을 하프톤마스크를 이용하여 동시에 식각하여 비어홀과 상기 비어홀을 제외한 절연막상에 광차단패턴을 형성하는 단계를 구비하는 것을 특징으로 하는 평판표시장치의 제조방법.And simultaneously etching the light blocking material and the insulating layer by using a halftone mask to form a light blocking pattern on the insulating layer except for the via hole and the via hole. 삭제delete 박막 트랜지스터를 구비하는 연기판상에 절연막을 형성하는 단계와;Forming an insulating film on the smoke plate including the thin film transistor; 상기 절연막을 식각하여 상기 박막 트랜지스터의 일부분을 노출시키는 비어홀을 형성하는 단계와;Etching the insulating film to form a via hole exposing a portion of the thin film transistor; 상기 절연막상에 광차단패턴과 상기 비어홀을 통해 상기 박막 트랜지스터의 노출된 일부분과 연결되는 화소전극을 동시에 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.And simultaneously forming a pixel electrode connected to an exposed portion of the thin film transistor through the light blocking pattern and the via hole on the insulating layer. 제8항에 있어서, 상기 절연막상에 광차단패턴과 비어홀을 형성하는 방법은 The method of claim 8, wherein the light blocking pattern and the via hole are formed on the insulating layer. 상기 절연막상에 광차단물질과 화소전극물질을 순차 증착하는 단계와;Sequentially depositing a light blocking material and a pixel electrode material on the insulating film; 상기 광차단물질과 화소전극물질을 하프톤마스크를 이용하여 동시에 식각하여 비어홀을 제외한 절연막상에 형성되는 광차단패턴과 상기 비어홀을 포함한 광차단패턴상에 화소전극을 형성하는 단계를 구비하는 것을 특징으로 하는 평판표시장치의 제조방법.And simultaneously etching the light blocking material and the pixel electrode material by using a halftone mask to form a pixel electrode on the light blocking pattern formed on the insulating film excluding the via hole and the light blocking pattern including the via hole. A method of manufacturing a flat panel display device. 제6항 또는 제8항에 있어서, 상기 절연막은 평탄화막인 것을 특징으로 하는 평판표시장치의 제조방법.The method of claim 6 or 8, wherein the insulating film is a planarization film.
KR1020030055128A 2003-08-08 2003-08-08 FPD and Method of fabricating the same KR100542998B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030055128A KR100542998B1 (en) 2003-08-08 2003-08-08 FPD and Method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030055128A KR100542998B1 (en) 2003-08-08 2003-08-08 FPD and Method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20050017417A KR20050017417A (en) 2005-02-22
KR100542998B1 true KR100542998B1 (en) 2006-01-20

Family

ID=37227119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030055128A KR100542998B1 (en) 2003-08-08 2003-08-08 FPD and Method of fabricating the same

Country Status (1)

Country Link
KR (1) KR100542998B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125566B1 (en) 2009-11-30 2012-03-26 삼성모바일디스플레이주식회사 Oanic Light Emitting Display Device and The Fabricating Method Of The Same
KR102239905B1 (en) * 2014-11-25 2021-04-13 엘지디스플레이 주식회사 Light blocking film, organic light emitting display panel having the light blocking film and method for fabricating the same

Also Published As

Publication number Publication date
KR20050017417A (en) 2005-02-22

Similar Documents

Publication Publication Date Title
US11594581B2 (en) Organic light emitting display device
KR100542997B1 (en) FPD and Method of fabricating the same
US10651265B2 (en) Organic light emitting display device
CN108735792B (en) Bottom-emission type O L ED array substrate, manufacturing method thereof, display panel and display device
KR100462861B1 (en) Flat Panel Display with Black Matrix and Fabrication Method thereof
KR100491143B1 (en) Flat Panel Display with Black Matrix and Method for fabricating the Same
KR102067966B1 (en) Organic light emitting diode display device and method of fabricating the same
US8130174B2 (en) Organic electroluminescent display device
US7498605B2 (en) Flat panel display
CN100463213C (en) Organic electroluminescent device and method for manufacturing the same
CN110071069B (en) Display back plate and manufacturing method thereof
KR100731753B1 (en) Both-sides emitting organic electroluminescence display device and fabricating Method of the same
KR20160015433A (en) Organic light emitting display device
CN113241367B (en) Display substrate and preparation method thereof
KR100565674B1 (en) Dual Organic Electroluminescence display panel and Fabrication Method for the same
KR100725493B1 (en) Display device and manufactureing method of the same
KR102591549B1 (en) Organic light emitting display device
CN109037277B (en) Preparation method of OLED display panel, OLED display panel and display device
KR20100009385A (en) Thin film transistor and manufacturing method thereof
KR20140013166A (en) Organic light emitting diode display and method of manufacturing the same
KR101622563B1 (en) Top emission type organic Electroluminescent Device
KR20050029826A (en) Fpd and method of fabricating the same
KR100552977B1 (en) Flat Panel Display with Black Matrix and Method for fabricating the Same
KR100542998B1 (en) FPD and Method of fabricating the same
KR100721552B1 (en) organic electroluminescence display device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 15