KR100542722B1 - Etching liquid composition for semiconductor device manufacturing and semiconductor device manufacturing method using the same - Google Patents
Etching liquid composition for semiconductor device manufacturing and semiconductor device manufacturing method using the same Download PDFInfo
- Publication number
- KR100542722B1 KR100542722B1 KR1019970059486A KR19970059486A KR100542722B1 KR 100542722 B1 KR100542722 B1 KR 100542722B1 KR 1019970059486 A KR1019970059486 A KR 1019970059486A KR 19970059486 A KR19970059486 A KR 19970059486A KR 100542722 B1 KR100542722 B1 KR 100542722B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- film
- poly film
- etch back
- back process
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000203 mixture Substances 0.000 title claims abstract description 18
- 238000005530 etching Methods 0.000 title claims description 12
- 239000007788 liquid Substances 0.000 title description 8
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 12
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910017604 nitric acid Inorganic materials 0.000 claims abstract description 12
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims abstract description 11
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 18
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 230000007547 defect Effects 0.000 abstract description 5
- 238000001312 dry etching Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K13/00—Etching, surface-brightening or pickling compositions
- C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
- C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치 제조용 식각액 조성물 및 이를 이용한 반도체장치의 제조방법에 관한 것이다.The present invention relates to an etchant composition for manufacturing a semiconductor device and a method of manufacturing a semiconductor device using the same.
본 발명의 조성물을 이용한 반도체장치의 제조방법은, 콘택홀이 형성된 반도체기판 상에 폴리막을 형성시키는 단계; 및 상기 폴리막이 소정의 두께만큼으로 제거되도록 98중량% 내지 99.5중량%의 질산 및 잔량의 불화수소가 혼합된 식각액 조성물을 이용하여 에치백공정을 수행하는 단계를 구비하여 이루어짐을 특징으로 한다.A method of manufacturing a semiconductor device using the composition of the present invention includes the steps of forming a poly film on a semiconductor substrate on which contact holes are formed; And performing an etch back process using an etchant composition in which 98% by weight to 99.5% by weight of nitric acid and a residual amount of hydrogen fluoride are mixed to remove the poly film by a predetermined thickness.
따라서, 웨트에치를 이용한 폴리막의 에치백공정을 수행함으로써 이로 인한 불량을 방지하여 반도체장치의 제조수율이 향상되는 효과가 있다.Therefore, by performing an etch back process of the poly film using wet etch, defects caused by this can be prevented, thereby improving the manufacturing yield of the semiconductor device.
Description
본 발명은 반도체장치 제조용 식각액 조성물 및 이를 이용한 반도체장치의 제조방법에 관한 것으로서, 보다 상세하게는 질산(HNO3) 및 불화수소(HF)를 혼합한 식각액 조성물을 이용하여 폴리막(Poly Film)을 식각하는 공정을 수행하는 반도체장치 제조용 식각액 조성물 및 이를 이용한 반도체장치의 제조방법에 관한 것이다.The present invention is a, more particularly, nitric acid (HNO 3), and poly film (Poly Film) made using the etching liquid composition mixture of hydrogen fluoride (HF) as a method of manufacturing a semiconductor device manufacturing etching liquid composition and a semiconductor device using the same. An etching liquid composition for manufacturing a semiconductor device performing an etching process and a method of manufacturing a semiconductor device using the same.
일반적으로 반도체장치는 소정의 막을 형성시킨 후, 상기 소정의 막을 소자의 특성에 따른 패턴(Pattern)으로 형성시키는 공정을 수행한다.In general, a semiconductor device performs a process of forming a predetermined film and then forming the predetermined film in a pattern according to the characteristics of the device.
그리고 상기 소자의 특성에 따른 패턴형성의 공정 중에서 반도체기판 상에 콘택홀(Contact Hole)을 형성시키는 콘택공정을 주로 수행한다.In the process of forming a pattern according to the characteristics of the device, a contact process for forming a contact hole on a semiconductor substrate is mainly performed.
여기서 상기 콘택공정의 수행 후, 계속되는 후속공정의 수행시 상기 콘택홀 상에 형성시키는 소정의 막은 스텝커버리지(Step Coverage) 등이 충분히 고려되어야 한다.Here, the step coverage is to be sufficiently considered in the predetermined film formed on the contact hole after the subsequent performing of the contact process.
이에 따라 종래의 상기 콘택홀이 형성된 반도체기판 상에 폴리막 및 텅스텐실리사이드막(WSi Film)을 순차적으로 형성시키는 공정은 먼저, 콘택홀이 형성된 반도체기판 상에 2,000Å의 두께로 폴리막을 형성시킨다.Accordingly, in the process of sequentially forming a poly film and a tungsten silicide film (WSi Film) on the semiconductor substrate on which the conventional contact hole is formed, first, a poly film is formed on the semiconductor substrate on which the contact hole is formed to a thickness of 2,000 Å.
그리고 에치백(Etch Back)공정을 수행하여 1,300Å의 두께로 상기 폴리막을 제거시킨다.Then, the poly film is removed to a thickness of 1,300Å by performing an etch back process.
즉, 상기 반도체기판 상에 700Å의 두께의 폴리막이 형성되도록 에치백공정을 수행한다.That is, an etch back process is performed to form a poly film having a thickness of 700 GPa on the semiconductor substrate.
계속해서 상기 에치백공정의 수행으로 700Å의 두께로 형성된 폴리막 상에 1,500Å의 두께로 텅스텐실리사이드막을 형성시킨다.Subsequently, the tungsten silicide film is formed to a thickness of 1,500 kPa on the poly film formed to a thickness of 700 kPa by performing the etch back process.
이러한 종래의 폴리막의 에치백공정의 수행은 상기 폴리막 상에 형성되는 텅스텐실리사이드막의 스텝커버리지 등을 개선하기 위하여 수행하는 것으로써, 드라이에칭(Dry Etching Process)을 이용한 에치백공정의 수행으로 상기 폴리막을 제거시켰다.The conventional etch back process of the poly film is performed to improve the step coverage of the tungsten silicide film formed on the poly film, and the poly back by performing the etch back process using dry etching. The membrane was removed.
여기서 상기 폴리막을 제거시키는 에치백공정의 수행시 상기 드라이에칭의 특성으로 인하여 상기 폴리막의 뜯김현상이 발생하였고, 또한 상기 콘택홀의 콘택저항 등을 개선시키기 위하여 상기 폴리막에 함유시키는 보론(Boron)의 농도를 충분히 확보하지 못하였다.Here, when the etch back process of removing the poly film is carried out, the poly film is torn due to the characteristics of the dry etching, and in order to improve the contact resistance of the contact hole, boron is contained in the poly film. Insufficient concentration was obtained.
이에 따라 스텝커버리지 등을 개선시키기 위하여 수행하는 폴리막의 에치백공정에서는 상기와 같은 폴리막의 뜯김현상 등이 발생되었고, 이로 인한 불량이 빈번하게 발생하였다.Accordingly, in the etch back process of the poly film, which is performed to improve step coverage and the like, tearing of the poly film as described above occurs, and defects frequently occur.
따라서 종래의 폴리막의 에치백공정의 수행에서는 빈번하게 발생되는 불량으로 인하여 반도체장치의 제조수율이 저하되는 문제점이 있었다.Therefore, there is a problem that the manufacturing yield of the semiconductor device is lowered due to a defect frequently generated in the conventional etch back process of the poly film.
본 발명의 목적은, 폴리막의 에치백공정의 수행시 발생되는 폴리막의 뜯김현상 등으로 인한 불량을 방지함으로써 반도체장치의 제조수율을 향상시키기 위한 반도체장치 제조용 식각액 조성물 및 이를 이용한 반도체장치의 제조방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide an etching solution composition for manufacturing a semiconductor device and a method of manufacturing a semiconductor device using the same to prevent a defect due to the tearing of the poly film generated during the etch back process of the poly film. To provide.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치 제조용 식각액 조성물은, 98중량% 내지 99.5중량%의 질산 및 잔량의 불화수소가 혼합된 것을 특징으로 한다.The etching liquid composition for manufacturing a semiconductor device according to the present invention for achieving the above object is characterized in that 98% by weight to 99.5% by weight of nitric acid and the residual amount of hydrogen fluoride are mixed.
상기 질산은 그 농도가 69%이고, 상기 불화수소는 그 농도가 49%인 것이 바람직하다.Preferably, the concentration of nitric acid is 69%, and the concentration of hydrogen fluoride is 49%.
본 발명의 반도체장치의 제조방법은, 98중량% 내지 99.5중량%의 질산 및 잔량의 불화수소가 혼합된 식각액 조성물을 이용하여 폴리막을 식각시키는 것이 바람직하다.In the method of manufacturing a semiconductor device of the present invention, it is preferable to etch the poly film using an etching liquid composition in which 98% by weight to 99.5% by weight of nitric acid and a residual amount of hydrogen fluoride are mixed.
본 발명의 다른 반도체장치의 제조방법은, 콘택홀이 형성된 반도체기판 상에 폴리막을 형성시키는 단계; 및 상기 폴리막이 소정의 두께만큼으로 제거되도록 98중량% 내지 99.5중량%의 질산 및 잔량의 불화수소가 혼합된 식각액 조성물을 이용하여 에치백공정을 수행하는 단계를 구비하여 이루어짐을 특징으로 한다.Another method of manufacturing a semiconductor device of the present invention comprises the steps of: forming a poly film on a semiconductor substrate on which contact holes are formed; And performing an etch back process using an etchant composition in which 98% by weight to 99.5% by weight of nitric acid and a residual amount of hydrogen fluoride are mixed to remove the poly film by a predetermined thickness.
상기 에치백공정의 수행으로 소정의 두께만큼으로 제거된 폴리막 상에 텅스텐실리사이드막을 형성시키는 단계를 더 구비하여 이루어지는 것이 바람직하다.Preferably, the method further comprises forming a tungsten silicide film on the poly film removed by a predetermined thickness by performing the etch back process.
상기 반도체기판 상에 형성시키는 폴리막은 1,800Å 내지 2,200Å 정도의 두께로 형성시키는 것이 바람직하다.The poly film formed on the semiconductor substrate is preferably formed to a thickness of about 1,800 kPa to 2,200 kPa.
상기 에치백공정의 수행으로 폴리막이 제거되는 소정의 두께는 1,200Å 내지 1,400Å 정도의 두께인 것이 바람직하다.The predetermined thickness at which the poly film is removed by performing the etch back process is preferably about 1,200 kPa to about 1,400 kPa.
상기 에치백공정은 20℃ 내지 60℃ 정도의 온도로 공정을 수행하는 것이 바람직하다.The etchback process is preferably carried out at a temperature of about 20 ℃ to 60 ℃.
상기 에치백공정은 1초 내지 30초 정도의 시간으로 공정을 수행하는 것이 바람직하다.The etch back process is preferably performed to a time of about 1 second to 30 seconds.
상기 에치백공정은 스피너를 이용하여 수행하는 것이 바람직하다.The etch back process is preferably performed using a spinner.
상기 폴리막은 5.0ppm 내지 20.0ppm 정도의 보론이 함유되는 것이 바람직하다.The poly film preferably contains about 5.0 ppm to about 20.0 ppm of boron.
상기 텅스텐실리사이드막은 1,300Å 내지 1,700Å 정도의 두께로 형성시키는 것이 바람직하다.The tungsten silicide film is preferably formed to a thickness of about 1,300 kPa to 1,700 kPa.
상기 텅스텐실리사이드막은 화학기상증착을 이용하여 형성시키는 것이 바람직하다.The tungsten silicide film is preferably formed by chemical vapor deposition.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도1 및 도2는 본 발명에 따른 반도체장치의 제조방법의 일 실시예를 나타내는 단면도이다.1 and 2 are cross-sectional views showing one embodiment of a method of manufacturing a semiconductor device according to the present invention.
먼저, 도1은 콘택홀이 형성된 반도체기판(10) 상에 폴리막(14)이 형성되어 있는 상태를 나타내고 있고, 도2는 콘택홀이 형성된 반도체기판(10) 상에 폴리막(14) 및 텅스텐실리사이드막(16)이 순차적으로 형성된 상태를 나타내고 있는 것으로써, 에치백공정을 수행하여 상기 폴리막(14)을 소정의 두께만큼으로만 제거시킨 후, 그 상부에 텅스텐실리사이드막(16)을 형성시킨 상태이다.First, FIG. 1 illustrates a state in which a
여기서 상기 콘택홀을 형성하는 소정의 막(12)은 주로 비피에스지막(BPSG Film)이다.The
그리고 본 발명의 상기 폴리막(14)은 1,800Å 내지 2,200Å 정도의 두께로 형성시킬 수 있고, 실시예에서는 2,000Å의 두께가 되도록 형성시킨다. 또한 본 발명의 상기 에치백공정은 98중량% 내지 99.5중량%의 질산 및 잔량의 불화수소가 혼합된 식각액 조성물을 이용하여 공정을 수행할 수 있다.In addition, the
여기서 본 발명의 상기 식각액 조성물 즉, 질산 및 불화수소는 그 농도가 각각 69%, 49%이고, 그 혼합비는 질산 : 불화수소가 50 내지 200 : 1이 된다.Here, the etchant composition of the present invention, that is, the nitric acid and hydrogen fluoride concentration is 69%, 49%, respectively, the mixing ratio is nitric acid: hydrogen fluoride is 50 to 200: 1.
즉, 본 발명은 상기 식각액 조성물을 이용한 웨트에치(Wet Etch)로 상기 에치백공정을 수행한다.That is, the present invention performs the etch back process by wet etch (Wet Etch) using the etchant composition.
여기서 본 발명의 실시예에서는 99중량%의 질산 및 잔량의 불화수소가 혼합된 식각액 조성물을 이용하여 상기 에치백공정을 수행한다.Here, in the embodiment of the present invention, the etch back process is performed using an etching liquid composition in which 99% by weight of nitric acid and a residual amount of hydrogen fluoride are mixed.
그리고 본 발명의 상기 에치백공정은 20℃ 내지 60℃ 정도의 온도 및 1초 내지 30초 정도의 시간으로 공정을 수행할 수 있고, 실시예에서는 30℃의 온도 및 15초의 시간으로 공정을 수행한다.And the etchback process of the present invention may be carried out at a temperature of about 20 ℃ to 60 ℃ and a time of about 1 second to 30 seconds, in the embodiment, the process is carried out at a temperature of 30 ℃ and 15 seconds .
또한 본 발명은 상기 에치백공정을 스피너(Spinner)를 이용하여 수행할 수 있어, 상기 에치백공정을 낱장단위의 매엽식으로 수행한다.In addition, the present invention can be carried out by using a spinner (spinner), the etch back process is carried out by sheet-fed sheet.
이러한 에치백공정의 수행으로 본 발명에서는 상기 폴리막(14)을 1,200Å 내지 1,400Å 정도의 두께로 제거시킬 수 있고, 실시예에서는 상기 폴리막(14)이 1,300Å으로 제거되도록 상기 에치백공정을 수행한다.By performing such an etch back process, in the present invention, the
그리고 상기 반도체기판(10) 상에 형성시키는 본 발명의 폴리막(14)은 5.0ppm 내지 20.0ppm 정도로 보론을 함유시킬 수 있고, 실시예에서는 10ppm의 보론이 함유되도록 한다.In addition, the
여기서 상기 보론은 확산공정을 수행하여 상기 폴리막(14)에 함유되도록 한다.In this case, the boron may be included in the
또한 본 발명은 상기 에치백공정의 수행 후, 상기 폴리막(14) 상에 텅스텐실리사이드막(16)을 화학기상증착(CVD : Chemical Vapor Deposition)을 이용하여 1,300Å 내지 1,700Å 정도의 두께로 형성시킬 수 있고, 실시예에서는 1,500Å의 두께가 되도록 형성시킨다.In addition, according to the present invention, after performing the etch back process, the
이러한 구성으로 이루어지는 본 발명은 콘택홀이 형성된 반도체기판(10) 상에 상기 폴리막(14) 및 텅스텐실리사이드막(16)을 충분한 스텝커버리지 등을 확보하면서 형성시킬 수 있고, 종래의 드라이에치로 인한 폴리막(14)의 뜯김현상을 방지할 수 있으며, 상기 폴리막(14)에 함유되는 보론의 농도를 충분히 확보할 수 있다.According to the present invention having the above structure, the
전술한 구성으로 이루어지는 본 발명의 구체적인 실시예의 작용 및 효과에 대하여 설명한다.The operation and effect of the specific embodiment of the present invention having the above-described configuration will be described.
먼저, 반도체기판(10) 상에 비피에스지막을 형성시킨 후, 콘택공정을 수행하여 콘택홀을 형성시킨다.First, a BPS film is formed on the
그리고 상기 콘택홀이 형성된 반도체기판(10) 상에 2,000Å의 두께가 되도록 폴리막(14)을 형성시킨다.The
계속해서 후속공정의 수행시 형성되는 텅스텐실리사이드막(16)의 스텝커버리지 등을 확보하기 위하여 에치백공정을 수행하여 상기 폴리막(14)을 1,300Å의 두께만큼으로 제거시킨다.Subsequently, the
즉, 상기 에치백공정의 수행으로 상기 반도체기판(10) 상의 폴리막(14)이 700Å의 두께가 된다.That is, the
여기서 상기 에치백공정은 99중량%의 질산 및 잔량의 불화수소가 혼합된 식각액 조성물을 이용한 웨트에치로 수행한다.Here, the etch back process is performed by wet etching using an etching liquid composition in which 99% by weight of nitric acid and a residual amount of hydrogen fluoride are mixed.
또한 상기 에치백공정은 스피너를 이용하여 30℃의 온도에서 15초의 시간으로 수행한다.In addition, the etch back process is performed using a spinner at a temperature of 30 ° C. for 15 seconds.
계속해서 화학기상증착을 이용하여 상기 폴리막(14) 상에 1,500Å의 두께로 텅스텐실리사이드막(16)을 형성시킨다.Subsequently,
그리고 상기 텅스텐실리사이드막(16)을 형성시킨 후, 탈이온수(Deionized Water) 등을 이용한 세정공정을 수행한다.After the
이러한 구성으로 이루어지는 본 발명은 콘택홀이 형성된 반도체기판(10) 상에 충분한 스텝커버리지를 확보하면서 폴리막(14) 및 텅스텐실리사이드막(16)을 형성시킬 수 있다.According to the present invention having such a configuration, the
즉, 본 발명은 웨트에치를 이용한 에치백공정을 수행함으로써, 종래의 드라이에치로 인한 폴리막(14)의 뜯김현상을 방지할 수 있고, 상기 폴리막(14)의 저항을 개선하기 위하여 함유시키는 보론의 농도를 충분히 확보할 수 있다.That is, the present invention can prevent the tearing of the
이에 따라 본 발명은 폴리막(14)의 뜯김현상 등을 방지하면서 충분한 스텝커버리지 등을 확보할 수 있다.Accordingly, the present invention can secure sufficient step coverage while preventing the
따라서, 본 발명에 의하면 웨트에치를 이용한 폴리막의 에치백공정을 수행함으로써 이로 인한 불량을 방지하여 반도체장치의 제조수율이 향상되는 효과가 있다.Therefore, according to the present invention, by performing an etch back process of the poly film using wet etch, defects caused by this can be prevented, thereby improving the manufacturing yield of the semiconductor device.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications are within the scope of the appended claims.
도1 및 도2는 본 발명에 따른 반도체장치의 제조방법의 일 실시예를 나타내는 단면도이다.1 and 2 are cross-sectional views showing one embodiment of a method of manufacturing a semiconductor device according to the present invention.
※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing
10 : 반도체기판 12 : 막10
14 : 폴리막 16 : 텅스텐실리사이드막14
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970059486A KR100542722B1 (en) | 1997-11-12 | 1997-11-12 | Etching liquid composition for semiconductor device manufacturing and semiconductor device manufacturing method using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970059486A KR100542722B1 (en) | 1997-11-12 | 1997-11-12 | Etching liquid composition for semiconductor device manufacturing and semiconductor device manufacturing method using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990039398A KR19990039398A (en) | 1999-06-05 |
| KR100542722B1 true KR100542722B1 (en) | 2006-04-12 |
Family
ID=37180291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970059486A KR100542722B1 (en) | 1997-11-12 | 1997-11-12 | Etching liquid composition for semiconductor device manufacturing and semiconductor device manufacturing method using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100542722B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920017188A (en) * | 1991-02-07 | 1992-09-26 | 문정환 | Silicon Wet Etching Method |
| KR950021245A (en) * | 1993-12-28 | 1995-07-26 | 김주용 | Semiconductor device manufacturing method |
| KR970053411A (en) * | 1995-12-22 | 1997-07-31 | 김주용 | Device Separation Method of Semiconductor Device |
| KR0154781B1 (en) * | 1995-10-31 | 1998-12-01 | 김광호 | Manufacturing method of thin film transistor using wet etching |
| KR0175330B1 (en) * | 1992-09-29 | 1999-02-01 | 김광호 | Method of fabricating a semiconductor device |
-
1997
- 1997-11-12 KR KR1019970059486A patent/KR100542722B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920017188A (en) * | 1991-02-07 | 1992-09-26 | 문정환 | Silicon Wet Etching Method |
| KR0175330B1 (en) * | 1992-09-29 | 1999-02-01 | 김광호 | Method of fabricating a semiconductor device |
| KR950021245A (en) * | 1993-12-28 | 1995-07-26 | 김주용 | Semiconductor device manufacturing method |
| KR0122525B1 (en) * | 1993-12-28 | 1997-11-26 | 김주용 | Fabrication method of semiconductor device |
| KR0154781B1 (en) * | 1995-10-31 | 1998-12-01 | 김광호 | Manufacturing method of thin film transistor using wet etching |
| KR970053411A (en) * | 1995-12-22 | 1997-07-31 | 김주용 | Device Separation Method of Semiconductor Device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990039398A (en) | 1999-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100475272B1 (en) | Manufacturing Method of Semiconductor Device | |
| KR100356528B1 (en) | Process for production of semiconductor device | |
| US3909325A (en) | Polycrystalline etch | |
| US7806988B2 (en) | Method to address carbon incorporation in an interpoly oxide | |
| KR100542722B1 (en) | Etching liquid composition for semiconductor device manufacturing and semiconductor device manufacturing method using the same | |
| US6596630B2 (en) | Method of cleaning a silicon substrate after blanket depositing a tungsten film by dipping in a solution of hydrofluoric acid, hydrochloric acid, and/or ammonium hydroxide | |
| KR100332109B1 (en) | Method of forming a via-hole in a semiconductor device | |
| KR20010066769A (en) | Cleaning liquid | |
| KR100280810B1 (en) | Bit line formation method of semiconductor device | |
| US20030119331A1 (en) | Method for manufacturing semiconductor device | |
| US6423646B1 (en) | Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface | |
| US7501072B2 (en) | Etching solution comprising hydrofluoric acid | |
| KR100277086B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100515034B1 (en) | A method for fabricating trench isolation | |
| KR20050000208A (en) | Method for removing tungsten contamination in semiconductor device employing tungsten/polysilicon gate | |
| KR100341593B1 (en) | Method for forming contact hole in semiconductor device | |
| KR19990000064A (en) | Manufacturing method of semiconductor device | |
| KR100204421B1 (en) | Method of manufacturing a mosfet | |
| KR980012008A (en) | Cleaning method of semiconductor device | |
| KR19990009344A (en) | Cleaning solution and cleaning method using the same | |
| KR19980073441A (en) | Cleaning solution and cleaning method of semiconductor device using same | |
| KR20030055795A (en) | Method of manufacturing semiconductor device | |
| KR20020000822A (en) | Method of cleaning in a semiconductor device | |
| KR960026394A (en) | Method for forming silicide film of semiconductor device | |
| KR20010045424A (en) | Method for forming contact by using spin wet etching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |