KR100541459B1 - 컴퓨터 시스템 - Google Patents

컴퓨터 시스템 Download PDF

Info

Publication number
KR100541459B1
KR100541459B1 KR1020040047875A KR20040047875A KR100541459B1 KR 100541459 B1 KR100541459 B1 KR 100541459B1 KR 1020040047875 A KR1020040047875 A KR 1020040047875A KR 20040047875 A KR20040047875 A KR 20040047875A KR 100541459 B1 KR100541459 B1 KR 100541459B1
Authority
KR
South Korea
Prior art keywords
display
connector
digital
display device
digital video
Prior art date
Application number
KR1020040047875A
Other languages
English (en)
Other versions
KR20050123315A (ko
Inventor
신성기
조성현
황해진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040047875A priority Critical patent/KR100541459B1/ko
Priority to US11/159,113 priority patent/US20050285832A1/en
Publication of KR20050123315A publication Critical patent/KR20050123315A/ko
Application granted granted Critical
Publication of KR100541459B1 publication Critical patent/KR100541459B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/1613Constructional details or arrangements for portable computers
    • G06F1/1633Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1675Miscellaneous details related to the relative movement between the different enclosures or enclosure parts
    • G06F1/1683Miscellaneous details related to the relative movement between the different enclosures or enclosure parts for the transmission of signal or power between the different housings, e.g. details of wired or wireless communication, passage of cabling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/1613Constructional details or arrangements for portable computers
    • G06F1/1633Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/04Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 컴퓨터 시스템에 있어서, 소정의 디지털 영상 인터페이스에 따른 디지털 영상신호를 수신하는 디지털 수신 커넥터와, 상기 디지털 수신 커넥터로부터 수신된 상기 디지털 영상신호를 입력받아 이미지를 표시하는 디스플레이 모듈을 갖는 디스플레이장치와; 상기 디지털 영상 인터페이스에 따른 디지털 송신 커넥터와 상기 디지털 영상신호를 상기 디지털 송신 커넥터를 통해 출력하는 그래픽 컨트롤러를 가지며, 상기 디스플레이장치와 분리된 컴퓨터본체와; 상기 디지털 수신 커넥터에 접속되는 제1 영상 접속부와 상기 디지털 송신 커넥터와 연결되는 제2 영상 접속부를 가지며, 상기 컴퓨터본체로부터 출력되는 상기 디지털 영상신호를 상기 디스플레이장치로 전달하는 디지털 영상 케이블을 포함하는 것을 특징으로 한다. 이에 의해, 컴퓨터본체 및 디스플레이장치의 구성을 간략히 하여 제조비용을 감소시키고, 영상신호의 손실을 감소시켜 최적의 이미지를 구현할 수 있다.

Description

컴퓨터 시스템{COMPUTER SYSTEM}
도 1 및 도 2는 종래의 컴퓨터 시스템의 제어블럭도이고,
도 3은 본 발명에 따른 컴퓨터 시스템의 구성을 도시한 도면이고,
도 4는 본 발명에 따른 컴퓨터 시스템의 제어블럭도이고,
도 5는 본 발명의 제1 실시예에 따른 컴퓨터 시스템의 제어블럭도이고,
도 6은 본 발명의 제2 실시예에 따른 컴퓨터 시스템이 컴퓨터본체의 제어블럭도이고,
도 7은 본 발명의 제2 실시예에 따른 컴퓨터 시스템의 디스플레이장치의 제어블럭도이고,
도 8 및 도 9는 본 발명의 제2 실시예에 따른 LVDS 통합 커넥터의 핀 구조를 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
1,1a,1b : 컴퓨터본체 3,3a,3b : 디스플레이장치
5 : 디지털 영상 케이블 51 : 제1 영상 접속부
53 : 제2 영상 접속부 7 : LVDS 통합 송신 커넥터
9 : LVDS 통합 수신 커넥터 10,10a,10b : 그래픽 컨트롤러
11a,11b : 그래픽 프로세서 12a,12b : LVDS 송신부
13b : 표시상태 제어부 14b : 디스플레이 전원공급부
20 : 디지털 송신 커넥터 20a,20b : LVDS 송신 커넥터
21b : 전원 송신 커넥터 30 : 디스플레이 모듈
30a,30b : LCD 모듈 31a,31b : 패널구동부
32a,32b : LCD 패널 33a,33b : 백라이트
34a,34b : 인버터 35b : 메모리부
40 : 디지털 수신 커넥터 40a,40b : LVDS 수신 커넥터
41b : 전원 수신 커넥터
본 발명은 컴퓨터 시스템에 관한 것으로서, 보다 상세하게는, 컴퓨터본체 및 디스플레이장치의 구성을 간략히 하여 제조비용을 감소시키고, 영상신호의 손실을 감소시켜 최적의 이미지를 구현할 수 있는 컴퓨터 시스템에 관한 것이다.
근래에 LCD(Liquid Crystal Display) 디스플레이장치의 영상신호 처리방식으로는 아날로그 인터페이스 방식과 디지털 인터페이스 방식이 공존하고 있다. 여기서, 아날로그 인터페이스 방식은 CRT(Cathode Ray Tube) 디스플레이장치를 직접 대체할 수 있다는 측면에서 장점이 있고, 디지털 인터페이스 방식은 LCD 디스플레이장치의 임피던스 매칭(Impedance matching) 등이 이점으로 인해 화질 측면에서 유리한다.
여기서, LCD 디스플레이장치에서의 디지털 인터페이스 방식으로는 TMDS(Transmission Minimized Differential Signaling) 인터페이스 방식과, LVDS(Low Voltage Differential Signaling) 인터페이스 방식이 널리 사용되고 있다. 이에, 컴퓨터본체의 그래픽 카드에 사용되는 그래픽 프로세서의 제조업체에서는 상기의 디지털 인터페이스 방식을 지원하여, TMDS 인터페이스 방식의 디지털 영상신호나 LVDS 방식의 디지털 영상신호를 출력하는 그래픽 프로세서를 제조하고 있다. 여기서, 디지털 영상신호를 컴퓨터본체로부터 디스플레이장치로 전달하기 위한 커넥터로, VESA(Video Electronics Standard Association) 규격에 따른 DVI(Digital Visual Interface) 커넥터가 사용된다.
도 1은 종래의 컴퓨터 시스템의 일 예를 도시한 도면이다. 도 1에 도시된 컴퓨터 시스템은 디지털 영상신호를 출력하는 그래픽 프로세서(111a)를 갖는 컴퓨터본체(100a)와, LVDS 인터페이스 방식을 지원하는 LCD 모듈(130a)을 갖는 LCD 디스플레이장치(300a)를 포함한다. 또한, 컴퓨터본체(100)는 LCD 디스플레이장치(300a)로 아날로그 영상신호를 출력한다.
이에 대응하여, 컴퓨터본체(100a)는 아날로그 인터페이스 방식 중 하나를 지원하는 D-Sub 송신 커넥터(120a)를 가지고, LCD 디스플레이장치(300a)는 D-Sub 송신 커넥터(120a)에 연결되는 D-Sub 수신 커넥터(140a)를 갖는다.
그리고, 컴퓨터본체(100a)의 D-Sub 송신 커넥터(120a)와 LCD 디스플레이장치(300a)의 D-Sub 수신 커넥터(140a)는 D-Sub 영상 케이블(500a)을 통해 상호 연결된다.
여기서, 그래픽 프로세서(111a)로부터 출력되는 디지털 영상신호는 RGB 송신부(112a)를 통해 아날로그 영상신호로 변환되고, 이 아날로그 영상신호가 D-Sub 송신 커넥터(120a)를 통해 출력되어 D-Sub 영상 케이블(500a)에 의해 LCD 디스플레이장치(300a)로 전달된다.
그리고, LCD 디스플레이장치(300a)의 D-Sub 수신 커넥터(140a)를 통해 수신된 아날로그 영상신호는 컨버터(150a)를 통해 LVDS 신호로 변환되어 LCD 모듈에 인가된다.
도 2는 종래의 컴퓨터 시스템의 다른 예를 도시한 도면이다. 여기서, 그래픽 프로세서(111b)는 LVDS 신호를 출력하고, LCD 디스플레이장치(300b)의 LCD 모듈(130b)은 LVDS 인터페이스 방식을 지원하고 있다. 또한, 컴퓨터본체(100b)는 LCD 디스플레이장치(300b)로 TMDS 인터페이스 방식의 디지털 영상신호(이하, "TMDS 신호"라 함)를 출력한다.
이에 대응하여, 컴퓨터본체(100b)는 TMDS 신호를 LCD 디스플레이장치(300b)에 제공하기 위한 DVI 송신 커넥터(120b)를 가지고, LCD 디스플레이장치(300b)는 DVI 송신 커넥터(120b)에 연결되는 DVI 수신 커넥터(140b)를 갖는다.
여기서, 컴퓨터본체(100b)의 DVI 송신 커넥터(120b)와, LCD 디스플레이장치의 DVI 수신 커넥터(140b)는 DVI 영상 케이블(500b)을 통해 상호 연결된다.
여기서, 그래픽 프로세서(111b)로부터 출력되는 LVDS 신호는 TMDS 송신부(112b)를 통해 TMDS 신호로 변환되고, 이 TMDS 신호가 DVI 송신 커넥터(120b)를 통해 LCD 디스플레이장치(300b)에 전달된다.
그리고, LCD 디스플레이장치(300b)의 DVI 수신 커넥터(140b)를 통해 수신된 TMDS 신호는 컨버터(150b)를 통해 LVDS 신호로 변환되어 LCD 모듈(130b)에 인가된다.
그런데, 이러한 종래의 컴퓨터 시스템에 있어서, 디지털 인터페이스 방식, 예컨대, TMDS 인터페이스 방식이나 LVDS 인터페이스 방식을 지원하는 LCD 디스플레이장치의 경우, 그래픽 프로세서(111a,111b)로부터 출력되는 디지털 영상신호가 LCD 모듈(130b)로 입력되기까지 다수의 신호 변환 과정을 거치게 된다. 따라서, 각 신호 변환 과정에서 영상신호의 손실이 발생할 수 있고, 이는 LCD 모듈(130a,130b)에 표시되는 이미지의 화질을 저하시킨다.
특히, D-Sub 송신 및 수신 커넥터(120a,140a)와 같은 아날로그 인터페이스 방식의 커넥터를 사용하는 경우, 그래픽 프로세서(111a)와 LCD 모듈(130a)이 디지털 인터페이스를 지원하더라도, 컴퓨터본체(100)에서 그래픽 프로세서(111a)로부터의 디지털 영상신호를 아날로그 영상신호로 변환하는 과정과, LCD 디스플레이장치(300b)에서 아날로그 영상신호를 디지털 영상신호로 변환하는 과정을 중복하여 거친다. 이는 영상신호의 손실 뿐 아니라, 도 1에 도시된 바와 같이 컴퓨터본체(100a) 측의 RGB 송신부(112a)와 같은 D/A 컨버터와, 디스플레이장치(300a) 측의 A/D 컨버터(150a)를 구비하여야 하기 때문에, 컴퓨터본체(100a) 및 LCD 디스플레이장치(300a)의 제조비용을 증가시키고 부품의 설치 공간을 증가시킨다.
특히, LCD 디스플레이장치(300a)에 아날로그 영상신호가 입력되는 경우, 스 케일링(Scaling) 과정을 거치게 된다. 이에 따라, LCD 디스플레이장치(300a)에 스케일링을 위한 스케일러 칩이 마련되고, 이는 LCD 디스플레이장치(300a)의 제조비용을 증가시키고 부품의 설치 공간을 증가시킨다.
따라서, 본 발명의 목적은, 컴퓨터본체 및 디스플레이장치의 구성을 간략히 하여 제조비용을 감소시키고, 영상신호의 손실을 감소시켜 최적의 이미지를 구현할 수 있는 컴퓨터 시스템을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 컴퓨터 시스템에 있어서, 소정의 디지털 영상 인터페이스에 따른 디지털 영상신호를 수신하는 디지털 수신 커넥터와, 상기 디지털 수신 커넥터로부터 수신된 상기 디지털 영상신호를 입력받아 이미지를 표시하는 디스플레이 모듈을 갖는 디스플레이장치와; 상기 디지털 영상 인터페이스에 따른 디지털 송신 커넥터와 상기 디지털 영상신호를 상기 디지털 송신 커넥터를 통해 출력하는 그래픽 컨트롤러를 가지며, 상기 디스플레이장치와 분리된 컴퓨터본체와; 상기 디지털 수신 커넥터에 접속되는 제1 영상 접속부와 상기 디지털 송신 커넥터와 연결되는 제2 영상 접속부를 가지며, 상기 컴퓨터본체로부터 출력되는 상기 디지털 영상신호를 상기 디스플레이장치로 전달하는 디지털 영상 케이블을 포함하는 것을 특징으로 하는 컴퓨터 시스템에 의해 달성될 수 있다.
여기서, 상기 디지털 영상 인터페이스는 LVDS(LOW Voltage Differential Signalling) 인터페이스를 포함할 수 있다.
또한, 상기 디지털 영상 인터페이스는 TMDS(Transition-Minimized Differential Signalling) 인터페이스를 포함할 수도 있다.
여기서, 상기 그래픽 컨트롤러는 아날로그 영상신호를 출력하는 그래픽 프로세서와, 상기 그래픽 프로세서로부터 출력되는 상기 아날로그 영상신호를 상기 디지털 영상신호로 변환하여 출력하는 디지털 송신부를 포함할 수 있다.
그리고, 상기 컴퓨터본체는 상기 디스플레이 모듈에 표시되는 이미지의 표시상태를 제어하기 위한 표시상태 제어부를 더 포함할 수 있다.
그리고, 상기 표시상태 제어부는 상기 그래픽 컨트롤러로부터 출력되는 상기 디지털 영상신호를 조절하여 상기 디스플레이 모듈에 표시되는 이미지의 표시상태를 제어할 수 있다.
여기서, 상기 디스플레이장치는 상기 디스플레이 모듈의 구동에 필요한 구동전원을 공급받는 전원 수신 커넥터를 더 포함하고; 상기 컴퓨터본체는 상기 전원 수신 커넥터에 연결되는 전원 송신 커넥터와, 상기 전원 송신 커넥터를 통해 상기 디스플레이장치에 상기 구동전원을 공급하는 디스플레이 전원공급부를 더 포함하며; 상기 전원 수신 커넥터에 접속되는 제1 전원 접속부와 상기 전원 송신 커넥터에 접속되는 제2 전원 접속부를 가지며, 상기 컴퓨터본체로부터 출력되는 상기 구동전원을 상기 디스플레이장치로 전달하는 전원 케이블을 더 포함할 수 있다.
그리고, 상기 디스플레이 모듈은 이미지가 표시되는 LCD(Liquid Crystal Display) 패널과, 상기 디지털 영상신호에 기초하여 상기 LCD 패널을 구동하는 패널구동부와, 상기 LCD 패널에 광을 조명하는 백라이트와, 상기 컴퓨터본체로부터의 제어신호에 기초하여 상기 백라이트로부터 출광되는 광을 제어하는 인버터를 포함하고; 상기 표시상태 제어부는 상기 그래픽 컨트롤러와 상기 디스플레이 전원공급부 중 어느 하나가 상기 제어신호를 출력하도록 제어할 수 있다.
또한, 상기 디스플레이 모듈은 이미지가 표시되는 LCD(Liquid Crystal Display) 패널과, 상기 디지털 영상신호에 기초하여 상기 LCD 패널을 구동하는 패널구동부와, 상기 LCD 패널에 광을 조명하는 백라이트와, 상기 컴퓨터본체로부터의 상기 구동전원의 세기에 대응하여 상기 백라이트로부터 출광되는 광의 세기를 제어하는 인버터를 더 포함하고; 상기 표시상태 제어부는 상기 디스플레이 전원공급부로부터 상기 인버터에 인가되는 상기 구동전원의 세기를 제어할 수도 있다.
그리고, 상기 디스플레이장치는 상기 디스플레이장치에 대한 디스플레이 인식 정보가 저장된 메모리부를 더 포함하고; 상기 컴퓨터본체 및 상기 디스플레이장치는 상기 디스플레이 인식 정보를 상기 디스플레이장치로부터 상기 컴퓨터본체로 전송하기 위한 적어도 2 이상의 데이터라인을 포함할 수 있다.
여기서, 상기 디스플레이 인식 정보는 EDID(Extended Display IDentification) 데이터를 포함할 수 있다.
그리고, 상기 표시상태 제어부는 상기 디스플레이장치로부터 수신되는 상기 디스플레이 인식 정보에 기초하여 상기 디스플레이 모듈에 표시되는 이미지의 표시상태를 제어할 수 있다.
그리고, 상기 데이터라인은 상기 디지털 송신 커넥터 및 상기 데이터 수신 커넥터의 상호 대응하는 핀에 할당될 수 있다.
또한, 상기 컴퓨터본체 및 상기 디스플레이장치는 상기 디스플레이장치의 유형에 대한 정보를 상기 디스플레이장치로부터 상기 컴퓨터본체에 제공하기 위한 데이터라인을 포함할 수도 있다.
여기서, 상기 표시상태 제어부는 상기 데이터라인을 통해 인식되는 상기 디스플레이장치의 유형에 따라 상기 디스플레이 모듈에 표시되는 이미지의 표시상태를 제어할 수 있다.
그리고, 상기 데이터라인은 상기 디지털 송신 커넥터 및 상기 데이터 수신 커넥터의 상호 대응하는 핀에 할당될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명에 따른 컴퓨터 시스템은, 도 3 및 도 4에 도시된 바와 같이, 디지털 영상신호를 출력하는 컴퓨터본체(1)와, 컴퓨터본체(1)로부터의 디지털 영상신호를 이미지로 표시하는 디스플레이장치(3)와, 컴퓨터본체(1)로부터의 디지털 영상신호를 디스플레이장치(3)로 전달하는 디지털 영상 케이블(5)을 포함한다. 또한, 컴퓨터 시스템은 키보드나 마우스 등의 입력장치(2)를 포함할 수 있다.
컴퓨터본체(1)는 디지털 영상 인터페이스에 따른 디지털 영상신호를 출력하는 그래픽 컨트롤러(10)와, 그래픽 컨트롤러(10)로부터의 디지털 영상신호를 디스플레이장치(3)로 출력하기 위한 디지털 송신 커넥터(20)를 포함한다.
또한, 디스플레이장치(3)는 디지털 영상신호를 수신하는 디지털 수신 커넥터(40)와, 디지털 수신 커넥터(40)로부터 디지털 영상신호를 입력받아 이미지로 표시하는 디스플레이 모듈(30)을 포함한다.
그리고, 디지털 영상 케이블(5)은 디스플레이장치(3)의 디지털 수신 커넥터(40)에 접속하는 제1 영상 접속부(51)와, 컴퓨터본체(1)의 디지털 송신 커넥터(20)에 접속하는 제2 영상 접속부(53)를 포함한다. 이에 따라, 디지털 영상 케이블(5)은 컴퓨터본체(1)로부터 출력되는 디지털 영상신호를 디스플레이장치(3)에 제공한다.
이하에서는 디지털 영상 인터페이스 방식이 LVDS(Low Voltage Differential Signaling) 인터페이스 방식이고, 디스플레이장치(3)가 LCD(Liquid Crystal Display) 디스플레이장치(3a 및 3b, 도 5 및 도 7 참조)인 것을 일 예로 하여 설명한다. 이에 따라, 디지털 영상신호는 LVDS 신호(LVDS Signal)로, 디지털 송신 커넥터(20) 및 디지털 수신 커넥터(40)는 각각 LVDS 송신 커넥터(20a) 및 LVDS 수신 커넥터(40a)로 정의하여 설명한다. 또한, LCD 디스플레이장치(3a)의 디스플레이 모듈(30)을 LCD 모듈(30a)이라 정의하여 설명한다.
도 5는 본 발명의 제1 실시예에 따른 컴퓨터의 제어블럭도이다. 도면에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 LVDS 신호(LVDS Signal)를 출력하는 컴퓨터본체(1a)와, 컴퓨터본체(1a)로부터 LVDS 신호(LVDS Signal)를 입력받아 이미지를 표시하는 LCD 디스플레이장치(3a)와, 컴퓨터본체(1a)로부터 출력되는 LVDS 신호(LVDS Signal)를 LCD 디스플레이장치(3a)로 전달하는 LVDS 영상 케이블(5a)를 포함한다.
컴퓨터본체(1a)는 LVDS 신호(LVDS Signal)를 출력하는 그래픽 컨트롤러(10a)와, 그래픽 컨트롤러(10a)로부터의 LVDS 신호(LVDS Signal)를 LCD 디스플레이장치(3a)로 출력하는 LVDS 송신 커넥터(20a)를 포함한다. 여기서, 그래픽 컨트롤러(10a) 및 LVDS 송신 커넥터(20a)는 예컨대 그래픽 카드 형태로 마련되어 컴퓨터본체(1a)의 메인보드(미도시)에 마련된 슬롯, 예를 들어 AGP(Accelerated Graphics Port) 슬롯(미도시)에 장착될 수 있다.
본 발명의 제1 실시예에 따른 그래픽 컨트롤러(10a)는 아날로그 영상신호를 출력하는 그래픽 프로세서(11a)와, 그래픽 프로세서(11a)로부터 출력되는 아날로그 영상신호를 LVDS 신호(LVDS Signal)로 변환하여 출력하는 디지털 송신부인 LVDS 송신부(12a)를 포함한다. 여기서, 그래픽 컨트롤러(10a)를 구성하는 그래픽 프로세서(11aa)와 LVDS 송신부(12a)는 하나의 칩셋(Chip set)을 마련될 수 있고, 각기 별도의 칩셋으로 마련되어, 그래픽 카드에 실장될 수 있다.
본 발명의 제1 실시예에 따른 LCD 모듈(30a)은 LVDS 인터페이스 방식을 지원한다. 여기서, LCD 모듈(30a)은 이미지가 표시되는 LCD 패널(32a)과, LCD 패널(32a)을 구동하는 패널구동부(31a)를 포함한다. 또한, LCD 모듈(30a)은 LCD 패널(32a)을 조명하는 백라이트(33a)와, 백라이트(33a)의 점멸 및 광의 세기를 제어하는 인버터(34a)를 포함한다. 여기서, 패널구동부(31a)는 LVDS 수신 커넥터(40a)를 통해 수신되는 LVDS 신호(LVDS Signal)에 기초하여 LCD 패널(32a)을 구동시킨다.
그리고, LVDS 영상 케이블(5a)은 LCD 디스플레이장치(3a)의 LVDS 수신 커넥터(40a)에 접속하는 제1 영상 접속부(51a)와, 컴퓨터본체(1a)의 LVDS 송신 커넥터(20a)에 접속하는 제2 영상 접속부(53a)를 포함한다.
한편, 본 발명의 제1 실시예에 따른 LVDS 송신 커넥터(20a) 및 LVDS 수신 커넥터(40a)는 LVDS 신호(LVDS Signal)의 전송을 위한 핀 구조를 가지는데, 이에 대한 상세한 설명은 후술한다.
상기와 같은 구성에 따라, 본 발명의 제1 실시예에 따른 컴퓨터 시스템의 컴퓨터본체(1a)는 그래픽 컨트롤러(10a)로부터 출력되는 LVDS 신호(LVDS Signal)를 LVDS 송신 커넥터(20a)를 통해 LVDS 영상 케이블(5a)로 출력된다. 그리고, 출력된 LVDS 신호(LVDS Signal)은 LVDS 영상 케이블(5a)을 통해 LCD 디스플레이장치(3a)로 제공된다. 또한, LCD 디스플레이장치(3a)는 LVDS 수신 커넥터(40a)를 통해 LVDS 신호(LVDS Signal)를 직접 수신하고, LCD 모듈(30a)은 LVDS 수신 커넥터(40a)를 통해 수신되는 LVDS 신호(LVDS Signal)를 직접 입력받아 이미지를 표시하게 된다.
이에 따라, 종래의 컴퓨터 시스템의 컴퓨터본체(100a 및 100b, 도 1 및 도 2 참조) 및 LCD 디스플레이장치(300a 및 300b, 도 1 및 도 2 참조)에서 각각 수행되었던 신호 변환 과정을 거치지 않게 되어 신호 변환 과정에서의 신호 손실을 제거할 수 있게 된다. 또한, 신호 변환을 위해 종래의 컴퓨터본체(100a 및 100b) 및 LCD 디스플레이장치(300a 및 300b)에 구비되었던 컨버터(112a,112b,150a,150b) 등의 칩을 제거할 수 있어, 컴퓨터본체(1a) 및 LCD 디스플레이장치(3a)의 구성을 간략히 하고 제조비용을 감소시킬 수 있다.
도 6은 본 발명의 제2 실시예에 따른 컴퓨터본체(1b)의 제어블럭도이고, 도 7은 본 발명의 제2 실시예에 따른 LCD 디스플레이장치(3b)의 제어블럭도이다. 여 기서, 본 발명의 제2 실시예를 설명함에 있어, 제1 실시예에 따른 컴퓨터본체(1a) 및 LCD 디스플레이장치(3a)의 구성요소 중 동일한 구성요소에 대하여는 동일한 참조번호를 부여하고, 필요에 따라 그 설명은 생략한다.
본 발명의 제2 실시예에 따른 컴퓨터본체(1b)는 LCD 모듈(30b)에 표시되는 이미지의 표시상태를 제어하기 위한 표시상태 제어부(13b)를 더 포함할 수 있다. 여기서, 표시상태 제어부(13b)는 그래픽 컨트롤러(10b)로부터 출력되는 디지털 영상신호의 신호특성을 조절함으로써, LCD 모듈(30b)에 표시되는 이미지의 표시상태를 제어한다.
예컨대, 표시상태 제어부(13b)는 그래픽 컨트롤러(10b)로부터 출력되는 LVDS 신호(LVDS Signal) 자체의 해상도를 변경함으로써, LCD 모듈(30b)에 표시되는 이미지의 해상도를 조절한다. 또한, 표시상태 제어부(13b)는 동일한 방법으로 LCD 모듈(30b)에 표시되는 이미지의 표시상태, 예컨대, 콘트라스트(Contrast), 화이트 밸런스(White balance), 색온도(Color temperature), 화면 위치(Position) 등을 조절할 수 있다. 이에 따라, 종래의 LCD 디스플레이장치에서 LCD 모듈에 표시되는 이미지의 표시상태를 조절하기 위한 OSD(On Screen Display) 버튼, OSD 발생부, 스케일러 및 이들을 제어하는 마이컴을 제거할 수 있게 되어, LCD 디스플레이장치(3b)의 구성을 보다 간략히 하고, 제조비용을 감소시킬 수 있다.
한편, 본 발명의 제2 실시예에 따른 컴퓨터본체(1b)는 LCD 디스플레이장치(3b)의 구동에 필요한 구동전원(PWR_IN, PWR_LCD)을 공급하기 위한 디스플레이 전원공급부(14b)와, 디스플레이 전원공급부(14b)로부터의 구동전원(PWR_IN, PWR_LCD)을 LCD 디스플레이장치(3b)에 출력하는 전원 송신 커넥터(21b)를 포함할 수 있다. 또한, LCD 디스플레이장치(3b)는 전원 송신 커넥터(21b)와 연결되어 구동전원(PWR_IN, PWR_LCD)을 입력받는 전원 수신 커넥터(41b)를 포함할 수 있다.
여기서, 본 발명의 제2 실시예에 따른 컴퓨터 시스템은 컴퓨터본체(1b)의 전원 송신 커넥터(21b)로부터 출력되는 구동전원(PWR_IN, PWR_LCD)을 LCD 디스플레이장치(3b)의 전원 수신 커넥터(41b)로 전달하는 전원 케이블(미도시)을 포함할 수 있다. 여기서, 전원 케이블은 LCD 디스플레이장치(3b)의 전원 수신 커넥터(41b)에 접속되는 제1 전원 접속부와 컴퓨터본체(1b)의 전원 송신 커넥터(21b)에 접속되는 제2 전원 접속부를 포함할 수 있다.
이에 따라, 본 발명의 제2 실시예에 따른 LCD 디스플레이장치(3b)는 구동에 필요한 구동전원(PWR_IN, PWR_LCD)을 공급받기 위한 DC/DC 컨버터 등의 별도의 전원공급부를 구비하지 않아도 되어, LCD 디스플레이장치(3b)의 구성을 보다 더 간략히 하고, 제조비용을 감소시킬 수 있다.
여기서, 본 발명의 제2 실시예에 따른 전원 송신 커넥터(21b) 및 전원 수신 커넥터(41b)는 각각 인버터(34b)의 구동전원(PWR_IN)의 공급을 위한 인버터 전원 공급라인과, 패널구동부(31b) 및 LCD 패널(32b)의 구동전원(PWR_LCD)의 공급을 위한 패널 전원 공급라인을 포함할 수 있다. 여기서, 전원 케이블 또한 전원 송신 커넥터(21b) 및 전원 수신 커넥터(41b)의 구성에 대응하여 마련된다.
한편, 본 발명의 일 실시예에 따른 표시상태 제어부(13b)는 디스플레이 전원 공급부(14b)로부터 출력되는 인버터(34b)의 구동전원(PWR_IN)의 크기를 제어하여, LCD 패널(32b)에 표시되는 이미지의 밝기(Brightness)를 제어할 수 있다. 이 때, 인버터(34b)는 입력되는 구동전원(PWR_IN)의 크기에 대응하여 백라이트(33b)로부터 출광되는 광의 세기를 조절하도록 마련된다.
또한, 본 발명의 다른 실시예에 따른 표시상태 제어부(13b)는 전원 송신 커넥터(21b) 및 전원 수신 커넥터(41b)에 마련된 제어신호 전송라인을 통해 LCD 패널(32b)에 표시되는 이미지의 밝기를 조절하기 위한 제어신호(Control_IN)를 인버터(34b)로 출력할 수 있다. 이 경우, 도 6에 도시된 바와 같이, 표시상태 제어부(13b)는 디스플레이 전원공급부(14b)를 통해 제어신호(Control_IN)를 출력할 수 있다. 또한, 표시상태 제어부(13b)는 그래픽 컨트롤러(10b)를 통해 제어신호를 출력할 수 있음은 물론이다.
그리고, 본 발명의 또 다른 실시예에 따른 표시상태 제어부(13b)는 LVDS 송신 커넥터(20b) 및 LVDS 수신 커넥터(40b)에 마련된 제어신호 전송라인을 통해 LCD 패널(32b)에 표시되는 이미지의 밝기를 조절하기 위한 제어신호(Control_IN)를 인버터(34b)로 출력할 수 있다. 여기서, 표시상태 제어부(13b)는 그래픽 컨트롤러(10b) 또는 디스플레이 전원공급부(14b)를 통해 제어신호(Control_IN)를 출력할 수 있다.
한편, 본 발명의 제2 실시예에 따른 LCD 디스플레이장치(3b)는 디스플레이 인식 정보가 저장된 메모리부(35b)를 더 포함할 수 있다. 여기서, 메모리부(35b)에 저장된 디스플레이 인식 정보는 LVDS 수신 커넥터(40b)에 마련된 데이터라인을 통해 컴퓨터본체(1b)에 전달된다. 이 경우, 컴퓨터본체(1b)의 LVDS 송신 커넥터(20b)에는 LVDS 수신 커넥터(40b)의 데이터라인에 대응하는 데이터라인이 마련되고, LVDS 송신 커넥터(20b)의 데이터라인은 그래픽 컨트롤러(10b) 예컨대, 그래픽 프로세서(11b)에 연결된다.
여기서, 본 발명의 제2 실시예에 따른 메모리부(35b)에 저장된 디스플레이 인식 정보는 VESA(Video Electronics Standard Association) 규격에 따른 EDID(Extended Display IDentification) 데이터(EDID Data)를 포함할 수 있다. 이 경우, EDID 데이터(EDID Data)는 LCD 디스플레이장치(3b)로부터 컴퓨터본체(1b)에 2개의 데이터라인을 통해 전달될 수 있다.
여기서, 표시상태 제어부(13b)는 LCD 디스플레이장치(3b)로부터 수신되는 EDID 데이터(EDID Data)에 기초하여 LCD 디스플레이장치(3b)에 표시되는 이미지의 표시상태를 제어하게 된다. 예컨대, EDID 데이터(EDID Data)에 포함된 LCD 디스플레이장치(3b)의 해상도에 기초하여 그래픽 컨트롤러(10b)로부터 출력되는 LVDS 신호(LVDS Signal)의 해상도를 결정할 수 있다.
도 8은 본 발명의 제2 실시예에 따른 LVDS 송신 커넥터(20b)의 핀 구조를 설명하기 위한 도면이다. 여기서, LVDS 송신 커넥터(20b)는 전원 송신 커넥터(21b)와 함께 하나의 기구적인 커넥터 형태(이하, "LVDS 통합 송신 커넥터"라 함)로 마련되는 것을 일 예로 하며, 각각 별도의 커넥터 구조를 갖도록 마련될 수 있음은 물론이다. 또한, 본 발명에 따른 LVDS 수신 커넥터(40b) 및 전원 수신 커넥터(41b) 또한, LVDS 송신 커넥터(20b) 및 전원 송신 커넥터(21b)에 대응하여 마련되며, LVDS 통합 수신 커넥터(9, 도 7 참조) 형태로 마련될 수 있다.
본 발명에 따른 LVDS 통합 송신 커넥터(7)는 LVDS 신호(LVDS Signal)의 전송을 위한 적어도 하나의 채널을 갖는 신호라인을 포함한다. 여기서, 도 8은 LVDS 신호(LVDS Signal)의 전송을 위한 신호라인은 두 개의 채널(H_C, L_C)로 구성되는 것을 일 예로 도시하고 있으며, 본 발명에 따른 컴퓨터 시스템은 필요에 따라 어느 하나의 채널을 통해 LVDS 신호(LVDS Signal)를 전송할 수 있다.
여기서, 각 채널(H_C, L_C)은 LVDS 통합 송신 커넥터(7)의 8번 내지 15번 핀과 18번 내지 25번 핀에 할당되는 것을 일 예로 한다. 여기서, LVDS 신호(LVDS Signal)의 전송을 위한 신호라인은 "IEEE(International Electrical & Electronics Engineering) 1596.3" 규격을 만족시키는 핀 구조를 가지며, 이에 대한 설명은 본 명세서에서 생략한다.
또한, 전원 송신 커넥터(21b)는 LVDS 통합 송신 커넥터(7)의 1번 내지 3번 핀과, 30번 핀에 할당될 수 있다. 여기서, LVDS 통합 송신 커넥터(7)의 1번 내지 3번 핀은 인버터(34b)의 구동전원(PWR_IN)의 공급을 위한 것이고, LVDS 통합 송신 커넥터(7)의 30번 핀은 패널구동부(31b) 및 LCD 패널(32b)의 구동전원(PWR_LCD)의 공급을 위한 것이다.
한편, LVDS 통합 송신 커넥터(7)의 2개의 핀, 예컨대, 도 8에 도시된 바와 같이, 28번 및 29번 핀은 LCD 디스플레이장치(3b)의 메모리부(35b)로부터 컴퓨터본체(1b)에 EDID 데이터(EDID Data)를 전송하기 위한 데이터라인으로 할당될 수 있다.
한편, 도 9는 본 발명의 다른 실시예에 따른 LVDS 통합 송신 커넥터(5b)의 핀 구조를 도시한 도면이다. 여기서, 도 9의 LVDS 통합 송신 커넥터(5b)의 핀 구조를 설명함에 있어, 도 8에 도시된 LVDS 통합 송신 커넥터(5b)의 핀 구조와 동일한 핀 구조에 대하여는 그 설명을 생략한다.
도 9에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 LVDS 통합 송신 커넥터(5b)의 핀 구조 중 데이터라인은 하나의 핀에 할당된다. 여기서, LCD 디스플레이장치(3b)는 LVDS 통합 송신 커넥터(5b)의 데이터라인을 통해 LCD 디스플레이장치(3b)의 유형에 대응하는 논리값을 갖는 신호(LCD3_TYPE)를 컴퓨터본체(1b)에 전송한다. 이에 따라, LCD 디스플레이장치(3b)는 각 논리값에 대응하는 두가지 유형의 LCD 디스플레이장치(3b)에 대한 정보를 포함할 수 있는데, 본 발명의 일 실시예에 따른 LCD 디스플레이장치(3b)의 경우, 각 논리값에 대응하여 두가지 유형의 해상도에 대한 정보를 제공할 수 있다.
여기서, 컴퓨터본체(1b)의 표시상태 제어부(13b)는 LVDS 통합 송신 커넥터(5b)의 데이터라인을 통한 논리값(LCD3_TYPE)을 감지하여 LCD 디스플레이장치(3b)의 유형을 판별한다. 예컨대, LCD 디스플레이장치(3b)의 유형에 대한 정보가 LCD 디스플레이장치(3b)의 해상도에 대한 정보로 설정된 경우, 표시상태 제어부(13b)는 LVDS 통합 송신 커넥터(5b)의 데이터라인의 논리값(LCD3_TYPE)에 기초하여, 그래픽 컨트롤러(10b)로부터 출력되는 LVDS 신호(LVDS Signal)의 해상도를 제어한다.
전술한 실시예에서는 본 발명에 따른 디지털 영상 인터페이스 방식이 LVDS 인터페이스 방식인 것을 일 예로 설명하였으나, TMDS(Transmission Minimized Differential Signaling) 인터페이스 방식이 적용될 수 있음은 물론이다. 이 경우, 본 발명에 따른 디지털 송신 커넥터(20) 및 디지털 수신 커넥터(40)는 TMDS 인터페이스를 지원하는 커넥터 형태로 마련될 수 있으며, VESA(Video Electronics Standard Association) 규격에 따른 DVI(Digital Visual Interface) 커넥터 구조를 갖는 것이 바람직하다.
또한, 전술한 실시예에서는 본 발명에 따른 디스플레이장치(3)가 LCD 디스플레이장치(3a,3b)인 것을 일 예로 하여 설명하였다. 그러나, 본 발명에 따른 디스플레이장치(3)는 LVDS 인터페이스 방식이나 TMDS 인터페이스 방식 등의 디지털 영상 인터페이스 방식을 지원하는 다른 유형의 디스플레이장치에도 적용될 수 있음은 물론이다. 예컨대, 디지털 영상 인터페이스 방식을 지원하는 PDP(Plasma Display Panel) 방식의 디스플레이장치나, EL(Electro Luminescent) 방식의 디스플레이장치에도 적용 가능함은 물론이다.
이와 같이, 소정의 디지털 영상 인터페이스에 따른 디지털 영상신호를 수신하는 디지털 수신 커넥터(40)와 디지털 수신 커넥터(40)로부터 디지털 영상신호를 입력받아 이미지를 표시하는 디스플레이 모듈(30)을 갖는 디스플레이장치(3)와, 디지털 수신 커넥터(40)와 연결되는 디지털 송신 커넥터(20)와 디지털 영상 인터페이스에 따른 디지털 영상신호를 디지털 송신 커넥터(20)를 통해 디스플레이장치(3)에 제공하는 그래픽 컨트롤러(10)를 갖는 컴퓨터본체(1)를 마련하여, 컴퓨터본체(1) 및 디스플레이장치(3)의 구성을 간략히 하여 제조비용을 감소시키고, 영상신호의 손실을 감소시켜 최적의 이미지를 구현할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 컴퓨터본체 및 디스플레이장치의 구성을 간략히 하여 제조비용을 감소시키고, 영상신호의 손실을 감소시켜 최적의 이미지를 구현할 수 있는 컴퓨터 시스템이 제공된다.

Claims (16)

  1. 컴퓨터 시스템에 있어서,
    소정의 디지털 영상 인터페이스에 따른 디지털 영상신호를 수신하는 디지털 수신 커넥터와, 상기 디지털 수신 커넥터로부터 수신된 상기 디지털 영상신호를 입력받아 이미지를 표시하는 디스플레이 모듈을 갖는 디스플레이장치와;
    상기 디지털 영상 인터페이스에 따른 디지털 송신 커넥터와 상기 디지털 영상신호를 상기 디지털 송신 커넥터를 통해 출력하는 그래픽 컨트롤러를 가지며, 상기 디스플레이장치와 분리된 컴퓨터본체와;
    상기 디지털 수신 커넥터에 접속되는 제1 영상 접속부와 상기 디지털 송신 커넥터와 연결되는 제2 영상 접속부를 가지며, 상기 컴퓨터본체로부터 출력되는 상기 디지털 영상신호를 상기 디스플레이장치로 전달하는 디지털 영상 케이블을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  2. 제1항에 있어서,
    상기 디지털 영상 인터페이스는 LVDS(LOW Voltage Differential Signalling) 인터페이스를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  3. 제1항에 있어서,
    상기 디지털 영상 인터페이스는 TMDS(Transition-Minimized Differential Signalling) 인터페이스를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  4. 제2항 또는 제3항에 있어서,
    상기 그래픽 컨트롤러는 아날로그 영상신호를 출력하는 그래픽 프로세서와, 상기 그래픽 프로세서로부터 출력되는 상기 아날로그 영상신호를 상기 디지털 영상신호로 변환하여 출력하는 디지털 송신부를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  5. 제4항에 있어서,
    상기 컴퓨터본체는 상기 디스플레이 모듈에 표시되는 이미지의 표시상태를 제어하기 위한 표시상태 제어부를 더 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  6. 제5항에 있어서,
    상기 표시상태 제어부는 상기 그래픽 컨트롤러로부터 출력되는 상기 디지털 영상신호의 신호 특성을 조절하여 상기 디스플레이 모듈에 표시되는 이미지의 표시상태를 제어하는 것을 특징으로 하는 컴퓨터 시스템.
  7. 제5항에 있어서,
    상기 디스플레이장치는 상기 디스플레이 모듈의 구동에 필요한 구동전원을 공급받는 전원 수신 커넥터를 더 포함하고;
    상기 컴퓨터본체는 상기 전원 수신 커넥터에 연결되는 전원 송신 커넥터와, 상기 전원 송신 커넥터를 통해 상기 디스플레이장치에 상기 구동전원을 공급하는 디스플레이 전원공급부를 더 포함하며;
    상기 전원 수신 커넥터에 접속되는 제1 전원 접속부와 상기 전원 송신 커넥터에 접속되는 제2 전원 접속부를 가지며, 상기 컴퓨터본체로부터 출력되는 상기 구동전원을 상기 디스플레이장치로 전달하는 전원 케이블을 더 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  8. 제7항에 있어서,
    상기 디스플레이 모듈은 이미지가 표시되는 LCD(Liquid Crystal Display) 패널과, 상기 디지털 영상신호에 기초하여 상기 LCD 패널을 구동하는 패널구동부와, 상기 LCD 패널에 광을 조명하는 백라이트와, 상기 컴퓨터본체로부터의 제어신호에 기초하여 상기 백라이트로부터 출광되는 광을 제어하는 인버터를 포함하고;
    상기 표시상태 제어부는 상기 그래픽 컨트롤러와 상기 디스플레이 전원공급부 중 어느 하나가 상기 제어신호를 출력하도록 제어하는 것을 특징으로 하는 컴퓨터 시스템.
  9. 제7항에 있어서,
    상기 디스플레이 모듈은 이미지가 표시되는 LCD(Liquid Crystal Display) 패널과, 상기 디지털 영상신호에 기초하여 상기 LCD 패널을 구동하는 패널구동부와, 상기 LCD 패널에 광을 조명하는 백라이트와, 상기 컴퓨터본체로부터의 상기 구동전원의 세기에 대응하여 상기 백라이트로부터 출광되는 광의 세기를 제어하는 인버터를 더 포함하고;
    상기 표시상태 제어부는 상기 디스플레이 전원공급부로부터 상기 인버터에 인가되는 상기 구동전원의 세기를 제어하는 것을 특징으로 하는 컴퓨터 시스템.
  10. 제5항에 있어서,
    상기 디스플레이장치는 상기 디스플레이장치에 대한 디스플레이 인식 정보가 저장된 메모리부를 더 포함하고;
    상기 컴퓨터본체 및 상기 디스플레이장치는 상기 디스플레이 인식 정보를 상기 디스플레이장치로부터 상기 컴퓨터본체로 전송하기 위한 적어도 2 이상의 데이터라인을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  11. 제10항에 있어서,
    상기 디스플레이 인식 정보는 EDID(Extended Display IDentification) 데이터를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  12. 제10항에 있어서,
    상기 표시상태 제어부는 상기 디스플레이장치로부터 수신되는 상기 디스플레이 인식 정보에 기초하여 상기 디스플레이 모듈에 표시되는 이미지의 표시상태를 제어하는 것을 특징으로 하는 컴퓨터 시스템.
  13. 제10항에 있어서,
    상기 데이터라인은 상기 디지털 송신 커넥터 및 상기 데이터 수신 커넥터의 상호 대응하는 핀에 할당되는 것을 특징으로 하는 컴퓨터 시스템.
  14. 제5항에 있어서,
    상기 컴퓨터본체 및 상기 디스플레이장치는 상기 디스플레이장치의 유형에 대한 정보를 상기 디스플레이장치로부터 상기 컴퓨터본체에 제공하기 위한 데이터라인을 더 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  15. 제14항에 있어서,
    상기 표시상태 제어부는 상기 데이터라인을 통해 인식되는 상기 디스플레이장치의 유형에 따라 상기 디스플레이 모듈에 표시되는 이미지의 표시상태를 제어하는 것을 특징으로 하는 컴퓨터 시스템.
  16. 제14항에 있어서,
    상기 데이터라인은 상기 디지털 송신 커넥터 및 상기 데이터 수신 커넥터의 상호 대응하는 핀에 할당되는 것을 특징으로 하는 컴퓨터 시스템.
KR1020040047875A 2004-06-24 2004-06-24 컴퓨터 시스템 KR100541459B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040047875A KR100541459B1 (ko) 2004-06-24 2004-06-24 컴퓨터 시스템
US11/159,113 US20050285832A1 (en) 2004-06-24 2005-06-23 Computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040047875A KR100541459B1 (ko) 2004-06-24 2004-06-24 컴퓨터 시스템

Publications (2)

Publication Number Publication Date
KR20050123315A KR20050123315A (ko) 2005-12-29
KR100541459B1 true KR100541459B1 (ko) 2006-01-10

Family

ID=35505151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040047875A KR100541459B1 (ko) 2004-06-24 2004-06-24 컴퓨터 시스템

Country Status (2)

Country Link
US (1) US20050285832A1 (ko)
KR (1) KR100541459B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080024662A1 (en) * 2006-07-27 2008-01-31 James Chu Display with built-in video processor
KR101295799B1 (ko) * 2006-12-22 2013-08-12 (주) 비전에스티 카메라의 비디오 신호 이득 제어 장치
KR101422146B1 (ko) * 2007-08-08 2014-07-23 삼성디스플레이 주식회사 구동장치, 이를 갖는 액정표시장치 및 액정표시장치의구동방법
TW200926798A (en) * 2007-12-07 2009-06-16 Asustek Comp Inc Television box
KR101479781B1 (ko) * 2008-07-22 2015-01-06 엘지전자 주식회사 영상표시기기
CN103035186B (zh) * 2011-10-08 2015-06-10 纬创资通股份有限公司 显示装置及其驱动方法
CN102629005A (zh) * 2012-04-16 2012-08-08 深圳市华星光电技术有限公司 转换接口及液晶显示器检测系统
EP3474266A1 (en) * 2017-10-20 2019-04-24 Vestel Elektronik Sanayi ve Ticaret A.S. Adaptive mainboard lvds output signal adjustment for different panels
US11665869B2 (en) * 2021-04-30 2023-05-30 Apple Inc. Internal component architecture for a display

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995035572A1 (en) * 1994-06-20 1995-12-28 Neomagic Corporation Graphics controller integrated circuit without memory interface
KR970066807A (ko) * 1996-03-08 1997-10-13 구자홍 컴퓨터용 모니터의 전원 자동 절전 회로
US5790096A (en) * 1996-09-03 1998-08-04 Allus Technology Corporation Automated flat panel display control system for accomodating broad range of video types and formats
KR19980034367A (ko) * 1996-11-03 1998-08-05 김광호 스탠드부에 전원 및 신호부를 갖는 액정디스플레이장치
TW475140B (en) * 1998-04-29 2002-02-01 Samsung Electronics Co Ltd Analog/digital display adapter and a computer system having the same
KR100430097B1 (ko) * 1999-04-06 2004-05-03 엘지.필립스 엘시디 주식회사 액정표시장치용 모니터 구동회로
JP2002237224A (ja) * 2001-02-13 2002-08-23 Toshiba Corp 情報処理装置
JP3942986B2 (ja) * 2002-08-09 2007-07-11 Necディスプレイソリューションズ株式会社 表示装置、表示システム及びケーブル

Also Published As

Publication number Publication date
KR20050123315A (ko) 2005-12-29
US20050285832A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
US7256802B2 (en) Liquid crystal display module and liquid crystal display apparatus having the same
US7098903B2 (en) Flat panel display device
US20050285832A1 (en) Computer system
US7227550B2 (en) Processing module for a computer system device
KR100777702B1 (ko) 플랫 패널 표시 장치 및 이의 구동 방법
US7123248B1 (en) Analog multi-display using digital visual interface
US7098886B2 (en) Flat panel display
US6954200B2 (en) Flat panel display
US11837143B2 (en) Display apparatus and a method of driving the same
KR20100033199A (ko) 액정 표시 장치 및 이를 포함하는 표시 시스템
KR20080088854A (ko) 회로 기판 및 이를 포함하는 액정 표시 장치
KR20090057789A (ko) 액정 표시 장치 및 이를 포함하는 표시 시스템
KR20020067807A (ko) 평판형 표시판 제어장치
US11200833B2 (en) Image display device and image display method
US20080068323A1 (en) Integrated display panel
KR20140040664A (ko) 마이크로 디스플레이 장치
JPH11311969A (ja) ディスプレイ装置、信号方式変換装置、及び信号伝送装置
KR20170124913A (ko) 표시장치, 데이터 드라이버, 전원 관리 집적회로 및 전원 관리 집적회로의 구동 방법
KR100588137B1 (ko) 디지털 영상데이터 전송장치 및 디스플레이장치
CN211264293U (zh) 一种交互式屏幕系统
KR20110003156A (ko) 액정표시장치
KR100920484B1 (ko) 액정표시장치의 백라이트 구동시스템
KR200304194Y1 (ko) 피시비 기능이 부가된 비디오 카드와 연결된 엘시디모듈
KR20020010033A (ko) 외부 컴퓨터 시스템의 영상 출력 기능을 갖는 노트북 컴퓨터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee