KR100539977B1 - 정전척 제조방법 - Google Patents

정전척 제조방법 Download PDF

Info

Publication number
KR100539977B1
KR100539977B1 KR1020030030503A KR20030030503A KR100539977B1 KR 100539977 B1 KR100539977 B1 KR 100539977B1 KR 1020030030503 A KR1020030030503 A KR 1020030030503A KR 20030030503 A KR20030030503 A KR 20030030503A KR 100539977 B1 KR100539977 B1 KR 100539977B1
Authority
KR
South Korea
Prior art keywords
electrode
dielectric
electrostatic chuck
mask pattern
wafer
Prior art date
Application number
KR1020030030503A
Other languages
English (en)
Other versions
KR20040098207A (ko
Inventor
윤수원
이민우
Original Assignee
주식회사 코미코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코미코 filed Critical 주식회사 코미코
Priority to KR1020030030503A priority Critical patent/KR100539977B1/ko
Publication of KR20040098207A publication Critical patent/KR20040098207A/ko
Application granted granted Critical
Publication of KR100539977B1 publication Critical patent/KR100539977B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

정전척 상에 놓여지는 웨이퍼 가장자리 부분의 냉각 효율을 개선시킬 수 있는 정전척 및 그 제조방법을 개시한다. 개시된 본 발명의 정전척 제조방법은, 제 1 유전체를 형성하고, 상기 제 1 유전체 상부에 제 1 전극을 형성한다. 그리고 나서, 상기 제 1 전극 상부의 가장자리 부분이 노출되도록 마스크 패턴을 형성한다음, 상기 제 1 전극 및 마스크 패턴 상부에 전극층을 형성한다. 그후, 상기 마스크 패턴을 제거하여, 상기 제 1 전극 가장자리 부분에 상기 전극층으로 된 제 2 전극을 형성하고, 상기 제 1 및 제 2 전극이 형성된 제 1 유전체 상부에 제 2 유전체를 형성한다. 상기 마스크 패턴 제거시, 상기 마스크 패턴 상부의 전극층도 동시에 제거된다.
정전척, 냉각, 전극, 유전체, 가장자리(Edge)

Description

정전척 및 그 제조방법{An electrostatic chuck and method for manufacturing the same}
도 1a 및 도 1b는 종래의 정전척을 나타낸 단면도이다.
도 2는 본 발명의 일실시예에 따른 정전척을 나타낸 단면도이다.
도 3a 내지 도 3e는 본 발명의 정전척 제조방법을 설명하기 위한 각 공정별 단면도이다.
(도면의 주요 부분에 대한 부호의 설명)
200 : 정전척 210 : 제 1 유전체
220 : 전극 220a : 제 1 전극
220b : 제 2 전극 230 : 제 2 유전체
본 발명은 정전척 및 그 제조방법에 관한 것으로, 보다 구체적으로는, 웨이퍼의 가장자리 부분의 냉각 효율을 향상시킬 수 있는 정전척 및 그 제조방법에 관한 것이다.
일반적으로, 산화 공정, 증착 공정 및 식각 공정과 같은 반도체 제조 공정에 있어서, 공정 균일도를 위하여 웨이퍼를 챔버내에 고정밀도로 클램핑(clamping)시키는 것이 중요하다.
이와같은 클램핑 방식으로는 메카니컬(mechanical) 방식, 진공 흡착 방식 또는 정전력을 이용한 정전척 방식 등이 있으며, 근래에는 정전척 방식이 가장 널리 이용되고 있다. 이러한 정전척 방식은 웨이퍼를 정전력에 의하여 척 상부에 고정시키는 방식으로, 대부분의 식각 및 증착 챔버에서 이 방식을 채택하고 있다.
여기서, 플라즈마를 이용하여 웨이퍼 표면에 막을 식각하거나 증착하는 방식의 경우, 상기한 정전척이 플라즈마를 발생시키는 전극으로 이용된다. 이때, 정전척과 마주하는 챔버의 상부에는 (+) 바이어스가 인가되는 양전극이 배치되고, 정전척에는 (-) 바이어스가 인가된다. 양전극 및 정전척에 고 전압을 인가하면, 챔버내의 식각 가스들의 플라즈마 이온 상태로 분리되고, 이들 이온이 웨이퍼로 가속하여, 웨이퍼 표면의 물질이 물리적으로 식각된다. 이때, 웨이퍼 표면으로 입사되는 이온(혹은 라디칼)들의 운동 에너지는 웨이퍼 표면과 충돌하면서 열에너지로 전환되어, 웨이퍼 및 정전척의 온도를 상승시킨다.
그러나, 이와같이 웨이퍼의 온도가 변화되면, 웨이퍼내에 형성되는 반도체 소자의 임계 치수(critical dimension:CD)의 산포를 유발하고, 임계 치수가 변동된다. 또한, 웨이퍼의 온도는 식각 속도, 증착되는 막의 두께 및 균일도에 영향을 미치는 중요한 공정 변수이므로, 공정을 진행하는 데 있어서, 웨이퍼의 온도는 매우 중요한 변수이다.
종래에는 웨이퍼의 온도 변동을 방지하기 위하여, 통상적으로 정전척에 냉각 시스템을 설치하고 있다. 이러한 냉각 시스템은 정전척의 상면에 형성되는 라인형 그루브(groove)를 포함하며, 그루브에 헬륨과 같은 냉각 가스를 플로우시켜, 정전척 상면에 고정되는 웨이퍼의 온도를 낮춘다. 이때, 그루브는 냉각 가스가 챔버내로 유출되는 것을 방지하기 위하여, 가장자리를 제외한 정전척의 중심부에 형성된다.
그러나, 상기한 냉각 시스템은 그루브가 정전척의 중심 부분에만 형성됨으로 인하여, 정전척의 가장자리 부분, 즉, 웨이퍼의 가장자리 부분의 냉각 효율이 저하되는 문제점이 있다.
이와같이 정전척 가장자리 부분의 냉각 효율이 저하되는 문제점을 해결하기 위하여, 종래의 다른 방법으로는 정전척 가장자리의 전극 부분을 정전척 표면(웨이퍼)과 근접하게 형성하는 기술이 일본국 특개평 6-302678호에 개시되었다. 이를 도 1a 및 도 1b를 참조하여 설명한다.
도 1a에 도시된 바와 같이, 정전척(100)은 절연막(110)을 포함하고, 절연막(110) 내부에 전극(120a)이 개재되어 있다. 이때, 전극(120a)은 그 가장자리 부분이 중앙부분에 비하여 정전척(100) 표면(웨이퍼가 안치되는 면)과 근접하도록 플랫(flat)한 환(環) 형상을 가지거나, 도 1b와 같이, 전극(120b)의 소정 부분이 절곡될 수 있다. 아울러, 정전척(100)의 표면, 즉 절연막(110)의 표면에는 냉각 가스가 흐르도록 그루브가 형성되어 있다.
이때, 일반적으로 절연막(110)내에 전극(120a,120b)을 내장시키기 위하여는, 제 1 절연막을 준비하고, 그 상부에 전극을 형성한다음, 전극 상부에 제 2 절연막 을 형성한다. 상기와 같이 플랫한 환 형상 또는 가장 자리 부분이 절곡된 형상으로 전극을 형성하기 위하여는 상기 제 1 절연막의 표면에 소정의 굴곡부를 제공하여야 한다.
이와같이 종래에는 정전척(100) 내부의 전극(120a)을 환 형태로 형성하거나, 전극(120b)의 가장자리 부분이 절연막과 근접하도록 소정 부분 절곡시킨다. 그러면, 정전척(100)의 가장자리 부분에서, 전극(120a,120b)과 웨이퍼(130)간의 거리가 감소하게 되어, 웨이퍼(130)의 가장자리 부분에서 강한 정전력이 발생된다. 이러한 정전력은 정전척 표면에 흐르는 냉각 가스를 더욱 압박하게 되어, 정전척과 웨이퍼 사이의 열 전달 특성을 개선시킨다.
이를 보다 자세히 설명하면, 쿨롱(coulomb)의 힘에 의거하여 볼 때, 정전력은 전극(120a,120b)과 웨이퍼 사이의 절연막(110)의 두께의 제곱과 반비례하므로, 절연막(110)의 두께가 감소되면 정전력이 증대되어, 웨이퍼(130)와 절연막(110) 사이에 가해지는 냉각 가스를 압박한다. 이에따라, 웨이퍼(130)와 전극(120a) 사이의 거리가 감소된 부분에서 냉각 가스가 상대적으로 활발히 움직이게 되어, 정전척(110)과 웨이퍼(130) 사이의 열 전달 특성이 개선된다. 이때, 열 전달 특성은 기체와 고체의 열 전달 기여율이 2:1이므로, 그 효율이 탁월하다.
그러나, 상기한 정전척은 다음과 같은 문제점 있다.
먼저, 상기한 도 1a 및 도 1b와 같이, 휘거나 절곡된 형태의 전극(120a,120b)을 형성하기 위하여는 상술한 바와 같이, 전극 하부에 위치하는 절연막(제 1 절연막) 표면에 상기한 형태의 전극(120a,120b)을 수용할 수 있도록 소 정의 굴곡이 제공되어야 한다. 이때, 정전척(100)의 절연막(110)은 일반적으로 세라믹 소결체로 형성되고 있으며, 세라믹 절연막 특성상 상기와 같이 굴곡을 갖도록 가공하는 것이 매우 어렵다.
또한, 정전척은 1 내지 3mm의 비교적 얇은 두께를 가지므로, 도 1a 및 도 1b와 같이 휘거나 절곡된 형태의 전극을 형성하는 것이 어려울 뿐더러, 하부 절연막 표면에 굴곡진 표면이 제공된다 하여도, 그 표면을 따라 전극을 형성하는 것 역시 매우 어렵다.
따라서, 본 발명의 목적은 세라믹 절연막 표면의 가공 없이, 웨이퍼의 가장자리 부분에서 전극과 웨이퍼간의 간격을 줄여서 웨이퍼 가장자리의 냉각 효율을 개선할 수 있는 정전척 제조방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 웨이퍼 가장자리의 냉각 효율을 개선할 수 있는 정전척을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 정전척 제조방법은, 먼저, 제 1 유전체를 형성하고, 상기 제 1 유전체 상부에 제 1 전극을 형성한다. 그리고 나서, 상기 제 1 전극 상부의 가장자리 부분이 노출되도록 마스크 패턴을 형성한다음, 상기 제 1 전극 및 마스크 패턴 상부에 전극층을 형성한다. 그후, 상기 마스크 패턴을 제거하여, 상기 제 1 전극 가장자리 부분에 상기 전극층으로 된 제 2 전극을 형성하고, 상기 제 1 및 제 2 전극이 형성된 제 1 유전체 상부에 제 2 유전체를 형성한다. 상기 마스크 패턴 제거시, 상기 마스크 패턴 상부의 전극층도 동시에 제거된다.
상기 제 1 전극을 형성하는 단계와, 상기 전극층을 형성하는 단계는, 스크린 프린팅 방식, 진공 증착법, 이온 도금법, PVD 및 CVD 중 선택되는 하나의 방식으로 형성한다. 상기 제 1 전극과 상기 전극층은 동일한 재질로 형성한다
또한, 상기 마스크 패턴은 상기 제 1 전극 면적의 40 내지 70%를 차지하도록 형성하는 것이 바람직하다.
또한, 본 발명의 다른 견지에 따른 정전척은, 평탄한 표면을 갖는 제 1 유전체, 상기 제 1 유전체 표면에 형성되는 제 1 전극, 상기 제 1 전극의 가장자리 부분과 오버랩되도록 형성되는 제 2 전극, 및 상기 제 1 및 제 2 전극이 형성된 제 1 유전체 상부에 형성되며, 평탄한 표면을 갖는 제 2 유전체를 포함한다.
상기 제 1 유전체는 AlN 소결체일 수 있으며, 이러한 제 1 유전체는 Y2O3, Sm2O3, Ce2O3 및 La2O3 중 어느 하나, 혹은 이들의 두 물질의 혼합 물질로 된 소결 조제를 0.01 내지 10wt% 포함할 수 있다. 아울러, 상기 제 2 유전체는 상기 제 1 유전체와의 접촉 특성을 강화시키기 위하여 제 1 유전체와 동일한 재질로 형성하는 것이 바람직하다.
또한, 상기 제 2 전극은 상기 제 1 전극의 30 내지 60%의 면적을 차지하는 것이 바람직하며, 상기 제 1 전극은 10 내지 30㎛의 두께로 형성하고, 상기 제 2 전극은 상기 제 1 전극의 두께의 1.0 내지 3.5배의 두께를 갖도록 형성하는 것이 바람직하다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
첨부한 도면 도 2는 본 발명의 일실시예에 따른 정전척의 단면도이고, 도 3a 내지 도 3e는 본 발명의 정전척 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 2를 참조하면, 본 발명의 정전척(200)은 기판 역할을 하는 제 1 유전체(210)를 포함한다. 제 1 유전체(210)는 AlN 소결체일 수 있으며, Y2O3, Sm2O3, Ce2O3 및 La2O3 중 어느 하나, 혹은 이들의 두 물질의 혼합 물질로 된 소결 조제를 0.01 내지 10wt%, 바람직하게는 0.01 내지 2wt% 정도 첨가될 수 있다.
이러한 제 1 유전체(110) 상부 표면은 평탄화되어져 있으며, 제 1 유전체(110) 상부에 전극(220)이 형성된다. 전극(220)은 제 1 유전체(210)의 상부 표면 의 대부분의 영역에 형성되는 제 1 전극(220a)과, 제 1 전극(220a)의 가장자 리 부분에 형성되는 제 2 전극(220b)을 포함한다. 제 1 전극(220a)은 제 2 전극(220b)의 두께를 감안하여, 종래의 정전척 전극보다는 박막인 10 내지 50㎛의 두께, 바람직하게는 15㎛의 두께로 형성된다.
여기서, 제 1 전극(220a)은 제 1 유전체(210)와 계면 접촉 특성을 개선하기 위하여, 제 1 유전체(210)와 열팽창 계수의 차이가 작은 물질로 형성함이 바람직하다. 본 실시예에서 제 1 전극(220a)으로는 Mo 또는 Mo에 0.1 내지 5wt%의 Ni 및 제 1 유전체(210)의 조성과 동일한 AlN 분말이 1 내지 10wt% 정도 첨가된 물질, 즉, 소결 조제가 소량 첨가된 AlN 분말이 1 내지 10wt% 정도 첨가된 Mo 페이스트 물질이 이용될 수 있다.
또한, 제 1 전극(220a)으로는 W 또는 W에 0.1 내지 5wt%의 Co 및 제 1 유전체 조성과 동일한 AlN 분말이 1 내지 10wt% 첨가된 페이스트 물질 즉, 소결 조제가 소량 첨가된 AlN 분말이 1 내지 10wt% 정도 첨가된 W 페이스트 물질이 이용될 수 있다.
제 1 전극(220a)의 상부 가장자리에 형성되는 제 2 전극(220b)은 제 1 전극(220a)과의 접촉 특성을 개선하기 위하여 제 1 전극(220a)과 동일한 물질로 형성될 수 있다. 또한, 제 2 전극(220b)은 제 1 전극(220a)의 가장자리 부분과 오버랩되도록 고리 형상으로 형성되며, 제 1 전극(220a)의 전체 면적의 30 내지 60%를 차지하도록 형성된다. 제 2 전극(220b)은 제 1 전극(220a)의 두께의 1 내지 3.5배의 두께를 갖도록 형성되는 것이 바람직하다. 이와같이 제 1 전극(220a)의 가장자리 부분에 제 2 전극(220b)이 형성됨에 따라, 전체적인 전극(220) 형상은 가장자리 부분이 돌출된 형상을 가지게 된다.
전극(220)이 형성된 제 1 유전체(210) 상부에 제 2 유전체(230)가 형성된다. 제 2 유전체(230)는 제 1 유전체(210)와의 접촉 특성을 개선시키기 위하여, 제 1 유전체(210)와 동일한 AlN 물질이 이용될 수 있다. 이때, 제 2 유전체(230)는 제 1 유전체(210)의 조성, 즉 부피 저항률과 열전도도를 제어하기 위한 소결 조제의 함량과 종류, 소결 조건(온도, 시간 압력, 분위기 가스 등) 및 후속 열처리 등에 따른 특성 변화가 일부 상이할 수 있다. 이러한 조성의 변화에 따라, 제 1 유전체(210)는 제 2 유전체(230)보다 저항율이 1 내지 3배 더 크거나 작은 조성을 얻을 수 있으며, 주 분말인 AlN의 급(grade)을 변경시켜 원가 절감을 할 수 있다.
이러한 제 2 유전체(230)는 평탄한 표면을 가지고 전극(220)은 가장자리가 돌출된 형상을 가지므로, 제 2 유전체(230) 표면과 전극(220)의 가장자리, 즉 제 2 전극(220b)간의 거리(d1)가 제 2 유전체(230) 표면과 전극(220)의 중앙, 즉 제 1 전극(220a)간의 거리(d2)보다 작아진다. 이에따라, 제 2 유전체(230)의 가장자리 부분에서 제 2 유전체(230)의 두께가 상대적으로 얇아져서, 냉각 가스가 활발하게 움직이게 된다. 따라서, 정전척의 가장자리 부분의 냉각 효율이 개선된다.
이와같은 구성의 정전척 제조방법을 도 3a 내지 도 3e를 참조하여 설명하도록 한다.
도 3a를 참조하여, 제 1 유전체를 제조하기에 적합한 흑연 또는 BN(boron nitride) 몰드(도시되지 않음)를 준비한다음, 몰드 내부에 분말 형태의 유전체를 충진시키고, 이를 압축 소결하여 제 1 유전체(210)를 형성한다. 이때, 제 1 유전체(210)는 분말 형태의 세라믹으로 구성되고, 이러한 분말 형태의 세라믹은 약 95 내지 99.99%의 AlN 또는 Y2O3, Sm2O3, Ce2O3, La2O3, CaO 및 Ti 중 어느 하나의 소결 조제를 포함할 수 있다. 또한, 상기 분말 형태의 세라믹의 소결은 진공, Ar, N2 및 He 중 어느 하나 혹은 이들 중 두 물질의 혼합 가스 분위기에서 30 내지 200MPa의 압력 및 1600 내지 1900℃의 온도에서 진행된다. 이때, 소결시 온도를 승온시키는데 있어서, 1000℃까지는 0.1 내지 10℃/min의 온도로 승온시키는 것이 바람직하다. 또한, 원료 입자중의 바인더(binder) 성분은 미리 O2 또는 N2 가스 분위기에서 제거하여, 탄소의 영향을 배제하였다. 그후, 상기 몰드로부터 소결된 제 1 유전체(210)를 분리한다.
그후, 도 3b에 도시된 바와 같이, 소결된 제 1 유전체(210) 상부에 제 1 전극(220a)을 형성한다. 제 1 전극(220a)은 페이스트를 이용한 공지의 스크린 프린팅 방법을 이용하여 형성한다. 하지만 이에 국한하지 않고, 진공 증착법, 이온 도금법, PVD(physical vapor deposition) 및 CVD(chemical vapor deposition) 방식으로도 형성될 수 있다.
도 3c를 참조하면, 제 1 전극(220a) 상부에 마스크 패턴(225)을 형성한다. 마스크 패턴(225)은 제 1 전극(220a)의 가장자리 부분이 노출되도록 제 1 전극(220a)의 중앙에, 제 1 전극(220a)의 면적의 40 내지 70%의 면적을 차지하도록 형성한다. 이때, 마스크 패턴(225)은 제 1 전극(220a)을 오염시키지 않는 물질이라면 어떤 것이라도 상관없다.
다음, 도 3d를 참조하여, 마스크 패턴(225)이 형성된 제 1 전극(220a) 상부 에 스크린 프린팅 방식에 의하여 전극층(227,228)을 형성한다. 이때, 전극층(227,228)은 제 1 전극(220a)의 두께보다 1.0 내지 3.5 배정도, 바람직하게는 1.5 내지 2.0 배정도 두껍게 형성하며, 제 1 전극(220a) 물질과 동일한 물질로 형성함이 바람직하다.
그후, 도 3e에 도시된 바와 같이, 마스크 패턴(225)을 공지의 방식으로 제거한다. 그러면, 마스크 패턴(225) 상부에 형성되어 있는 전극층(228)은 마스크 패턴(225)의 제거와 동시에 리프트 오프(lift off)되어, 제 1 전극(220a)의 가장자리에만 소정 높이의 전극층(227)이 잔류한다. 이때 잔류하는 전극층(227)이 곧 제 2 전극(220b)이 되어, 정전척의 전극(220)이 완성된다. 이러한 제 2 전극(220b)은 제 1 전극(220a)의 면적의 30 내지 60%, 바람직하게는 45 내지 55%의 면적을 차지한다.
다음, 상기 도 2에 도시된 바와 같이, 전극(220)이 형성된 제 1 유전체(210) 상부에 제 2 유전체(230)를 형성한다. 제 2 유전체(230)는 제 1 유전체와 동일한 물질이거나 또는 다른 조성의 물질일 수 있으며, 제 2 유전체(230)는 압축 분말, 분말 또는 그린 시트 형태의 성형체를 이용할 수 있다.
이상 본 발명에서 자세히 설명한 바와 같이, 본 발명에 의하면, 평탄한 제 1 유전체 표면에 제 1 전극을 형성하고, 그 가장자리에 제 2 전극을 형성하여, 가장자리 부분이 돌출된 전극을 형성한다음, 전극 표면에 평탄한 표면을 갖는 제 2 유전체를 형성한다.
이와같이 가장자리 부분이 돌출된 전극을 형성함에 따라, 정전척 가장자리 부분의 정전력이 강화되어, 냉각 가스를 보다 강하게 압박하여, 정전척 가장자리 부분의 냉각 효율을 개선시킬 수 있다.
아울러, 본 발명의 전극은 제 1 유전체 표면의 기계적 가공 없이, 두 번의 금속막 형성 공정에 의하여 제조가 가능하므로, 제조 공정이 용이하다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (12)

  1. 제 1 유전체를 형성하는 단계;
    상기 제 1 유전체 상부에 제 1 전극을 형성하는 단계;
    상기 제 1 전극 상부의 가장자리 부분이 노출되도록 마스크 패턴을 형성하는 단계;
    상기 제 1 전극 및 마스크 패턴 상부에 전극층을 형성하는 단계;
    상기 마스크 패턴을 제거하여, 상기 제 1 전극 가장자리 부분에 상기 전극층으로 된 제 2 전극을 형성하는 단계; 및
    상기 제 1 및 제 2 전극이 형성된 제 1 유전체 상부에 제 2 유전체를 형성하는 단계를 포함하며,
    상기 마스크 패턴 제거시, 상기 마스크 패턴 상부의 전극층도 동시에 제거되 는 것을 특징으로 하는 정전척 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 전극을 형성하는 단계와, 상기 전극층을 형성하는 단계는, 스크린 프린팅 방식, 진공 증착법, 이온 도금법, PVD 및 CVD 중 선택되는 하나의 방식으로 형성하는 것을 특징으로 하는 정전척 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 전극과 상기 전극층은 동일한 재질로 형성하는 것을 특징으로 하는 정전척 제조방법.
  4. 제 1 항에 있어서, 상기 마스크 패턴은 상기 제 1 전극 면적의 40 내지 70%를 차지하도록 형성하는 것을 특징으로 하는 정전척 제조방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020030030503A 2003-05-14 2003-05-14 정전척 제조방법 KR100539977B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030030503A KR100539977B1 (ko) 2003-05-14 2003-05-14 정전척 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030030503A KR100539977B1 (ko) 2003-05-14 2003-05-14 정전척 제조방법

Publications (2)

Publication Number Publication Date
KR20040098207A KR20040098207A (ko) 2004-11-20
KR100539977B1 true KR100539977B1 (ko) 2006-01-11

Family

ID=37376125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030030503A KR100539977B1 (ko) 2003-05-14 2003-05-14 정전척 제조방법

Country Status (1)

Country Link
KR (1) KR100539977B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965407B1 (ko) * 2006-03-06 2010-06-24 엘아이지에이디피 주식회사 다중 전극 패턴을 가지는 정전척
KR102134123B1 (ko) * 2018-09-05 2020-07-15 주식회사 예리코코리아 3d 프린팅을 이용한 고밀도 플라즈마 정전척용 세라믹 플레이트의 제조방법

Also Published As

Publication number Publication date
KR20040098207A (ko) 2004-11-20

Similar Documents

Publication Publication Date Title
TWI309086B (en) Method of forming vias in silicon carbide and resulting devices and circuits
JP3975944B2 (ja) 半導体あるいは液晶製造装置用保持体およびそれを搭載した半導体あるいは液晶製造装置
US7760484B2 (en) Electrostatic chuck
US7672111B2 (en) Electrostatic chuck and method for manufacturing same
TWI737801B (zh) 電漿處理裝置用碳化矽構件及其製造方法
JP2001525617A (ja) セラミック静電チャック及びその製造方法。
US20050231887A1 (en) Electrostatic chucks having barrier layer
JP4031419B2 (ja) 静電チャック及びその製造方法
KR100539977B1 (ko) 정전척 제조방법
WO2016159146A1 (ja) プラズマ処理装置用炭化ケイ素部材及びその製造方法
JP2005063991A (ja) 半導体製造装置
US20040188321A1 (en) Wafer holder for semiconductor manufacturing device and semiconductor manufacturing device in which it is installed
US7491432B2 (en) Ceramic susceptor for semiconductor manufacturing equipment
KR102419533B1 (ko) 파티클 발생 최소화에 유리한 치밀한 보론카바이드 재질의 반도체 제조공정용 엣지링 및 그 제조방법
CN112400223A (zh) 腔室衬垫
US7642467B1 (en) Method for fabrication of separators for electrode pairs in diodes
CN215451402U (zh) 一种电容及半导体设备
KR101775135B1 (ko) 정전척의 제조방법
KR100539976B1 (ko) 정전척 및 그 제조방법
JP2001244321A (ja) 静電チャックおよびその製造方法
JP3667077B2 (ja) 静電チャック
JPS63131519A (ja) ドライエツチング装置
WO2019199822A2 (en) Resolving spontaneous arcing during thick film deposition of high temperature amorphous carbon deposition
JP2000031255A (ja) ドナ―効果を減少させる材料を含む表面を有するセラミック基板支持体及びその製造方法
TW202035782A (zh) 解決在高溫非晶碳沉積的厚膜沉積期間的自發電弧

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130904

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160922

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 15