KR100537632B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100537632B1
KR100537632B1 KR1020040050803A KR20040050803A KR100537632B1 KR 100537632 B1 KR100537632 B1 KR 100537632B1 KR 1020040050803 A KR1020040050803 A KR 1020040050803A KR 20040050803 A KR20040050803 A KR 20040050803A KR 100537632 B1 KR100537632 B1 KR 100537632B1
Authority
KR
South Korea
Prior art keywords
discharge
electrode lines
voltage
scan
period
Prior art date
Application number
KR1020040050803A
Other languages
English (en)
Inventor
강경두
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040050803A priority Critical patent/KR100537632B1/ko
Priority to JP2005179965A priority patent/JP2006018259A/ja
Priority to US11/172,737 priority patent/US20060001608A1/en
Application granted granted Critical
Publication of KR100537632B1 publication Critical patent/KR100537632B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/065—Waveforms comprising zero voltage phase or pause
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 제1기판 및 그에 대향하는 제2기판과 함께 방전셀들을 한정하며, 유전체로 형성된 격벽과; 방전셀을 둘러싸도록 제1격벽 내에 배치되며, 방전셀들을 가로질러 연장되는 공통-어드레스전극 라인들과; 방전셀을 둘러싸도록 격벽 내에서 공통-어드레스전극 라인들에 이격되어 배치되며, 각 방전셀에서 공통-어드레스전극 라인들과 교차하도록 연장되는 주사전극 라인들과; 방전셀 내에 배치된 형광체층; 및 방전셀 내에 있는 방전가스;를 구비하는 플라즈마 디스플레이 패널에 대하여, 리셋 기간에서, 주사전극 라인들에 램프업 펄스가 인가됨에 의한 제1 초기화 방전과 램프다운 펄스가 인가됨에 의한 제2 초기화 방전을 거치고, 어드레스 기간에서, 스캔 하이레벨을 유지하는 복수개의 주사전극 라인들에 스캔 로우레벨의 주사펄스가 순차적으로 인가되고, 주사펄스가 인가되는 주사전극 라인들에 교차하는 공통-어드레스전극 라인들에 선택적으로 표시 데이터 신호가 인가되며, 유지방전 기간에서, 주사전극 라인들에 교대 유지펄스가 인가되며, 리셋 기간에서의 램프다운 펄스의 최저전압의 전압크기(Vnf)는 유지방전 기간에서의 교대 유지펄스의 전압크기(Vs)보다도 큰 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법을 제공한다.

Description

플라즈마 디스플레이 패널의 구동방법{Driving method of plasma display panel}
본 발명은 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것으로서, 더욱 상세하게는 발광 효율이 향상되고, 영구잔상이 감소된 플라즈마 디스플레이 패널과, 상기 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널을 채용한 장치는 대화면을 가지면서도, 고화질, 초박형, 경량화 및, 광시야각(廣視野角)의 우수한 특성을 갖고 있으며, 다른 평판 디스플레이 장치에 비해 제조방법이 간단하고 대형화가 용이하여 차세대 평판 디스플레이 장치로서 각광을 받고 있다.
이러한 플라즈마 디스플레이 패널은 인가되는 방전 전압에 따라 직류(DC)형, 교류(AC)형 및, 혼합형(Hybrid)형으로 분류되고, 방전 구조에 따라 대향 방전형 및 면방전형으로 분류될 수 있다.
초기에는 2전극 대향 방전 플라즈마 디스플레이 패널에 대한 연구가 활발하게 이루어졌다. 그런데, 상기 플라즈마 디스플레이 패널에서는, 방전이 제1기판 및 형광체층이 도포된 제2기판 사이에서 발생되어, 이온 스퍼터링에 의한 형광체층의 열화가 매우 심하게 발생되는 문제점이 있다. 이러한 문제점을 극복하기 위하여, 최근에는 교류형 3전극 면방전 구조를 갖는 교류형 플라즈마 디스플레이 패널이 일반적으로 채용되고 있는 추세이다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널(1)의 구조를 나타내는 사시도이고, 도 2는 도 1의 플라즈마 디스플레이 패널(1)을 구비하는 플라즈마 디스플레이 장치(100)의 블록도이다. 도 1 및 2를 참조하면, 통상적인 3-전극 면방전 플라즈마 디스플레이 패널(1)의 제1,2기판들(10, 13) 사이에는, 공통-어드레스전극 라인들(AR1, ..., ABm), 유전체층(11, 15), Y 전극 라인들(Y 1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광체층(16), 격벽(17) 및 보호층으로서의 MgO층(12)이 마련되어 있다.
공통-어드레스전극 라인들(AR1, ..., ABm)은 제2기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극 라인들(AR1, ..., ABm)의 앞쪽에서 전면(全面) 도포된다. 제1유전체층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, ..., ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 디스플레이 셀의 방전 영역을 구획하고 각 디스플레이 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광체층(16)은 격벽(17)들 사이에 도포된다.
X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, ..., ABm)과 교차되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀을 설정한다. 제2유전체층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, MgO층은 제2유전체층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
또한, 플라즈마 디스플레이 장치(100)는 영상 처리부(56), 논리 제어부(62), 어드레스 구동부(3), X 구동부(4) 및 Y 구동부(5)를 포함한다. 제어부(62)는 영상 처리부(56)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX )을 발생시킨다. 어드레스 구동부(3), X 구동부(4) 및 Y 구동부(5)는, 논리 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 각각 어드레스 신호(S A), X 구동 제어 신호(SX), Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.
도 3은 플라즈마 디스플레이 패널 구동신호를 도시한 파형도에 따라 각각의 단위 서브필드에서 플라즈마 디스플레이 패널의 전극들에 인가되는 구동 신호들을 보여준다. 도 3의 구동 방법에 포함된 종래의 리셋팅 방법은, 2000년 일본 공개 특허 공보 제214,823호와 동 제242,224호에 교시되어 있다.
도 3을 참조하면, 단위 서브필드(SF)의 리셋팅 시간(PR)의 상승기간에서는, Y 전극들(X1, ..., Xn)에서 전위가 제2 전위(VT1)까지 상승한 다음 제2 전위(VT1)보다 제5 전위(VSET)만큼 더 높은 제1 전위(VT1+VSET)까지 지속적으로 상승된다. 여기에서, X 전극들(X1, ..., Xn)과 어드레스 전극들(A1, ..., Am )에는 접지 전위(VG)가 인가된다. 이에 따라, Y 전극들과 X 전극들 사이에 약한 방전이 일어나는 한편, Y 전극들과 어드레스 전극들 사이에 더욱 약한 방전이 일어난다. 이에 따라, Y 전극들 주위에는 부극성 벽전하들이 많이 형성되고, X 전극들 주위에는 정극성의 벽전하들이 형성되며, 어드레스 전극들 주위에는 정극성의 벽전하들이 적게 형성된다.
리셋팅 시간(PR)의 하강기간에서는, X 전극들에 인가되는 전위가 바이어스 전위(Ve)로 유지된 상태에서, Y 전극들에 인가되는 전위가 제3 전위(VT2)로부터 제4 전위(Vnf)까지 지속적으로 하강된다. 여기에서, 어드레스 전극들에는 접지 전위(VG)가 인가된다. 이에 따라, X 전극들과 Y 전극들 사이의 약한 방전으로 인하여, Y 전극들 주위의 부극성의 벽전하들의 일부가 X 전극들 주위로 이동한다. 이에 따라, X 전극들(X1, ..., Xn)의 벽전위(wall electric-potential)가 어드레스 전극들의 벽전위보다 낮고 Y 전극들의 벽전위보다 높아진다. 이에 따라, 이어지는 어드레싱 기간(PA)에서 선택된 어드레스 전극들과 Y 전극 라인 사이의 대향 방전에 요구되는 어드레싱 전압(VA-VSC-L)이 낮아질 수 있다. 한편, 모든 어드레스 전극들에는 접지 전위(VG)가 인가되므로, 어드레스 전극들은 X 전극들과 Y 전극들에 대하여 방전을 수행하고, 이 방전으로 인하여 어드레스 전극들 주위의 정극성의 벽전하들이 소멸한다.
이어지는 어드레싱 기간(PA)에서는, X 전극들에 바이어스 전압(Ve)이 인가된 상태에서, 어드레스 전극들에 표시 데이터 신호가 인가되고, 제2 전위(VT1)보다 낮은 제6 전위(VSC-H)로 바이어싱된 Y 전극들에 로우레벨 전위(VSC-L)의 주사 펄스가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다. 각 어드레스 전극에 인가되는 표시 데이터 신호는 디스플레이 셀을 선택할 경우에 정극성 어드레싱 전위(VA)가, 그렇지 않을 경우에 접지 전위(VG)가 인가된다. 이에 따라 로우레벨 전위(VSC-L)의 주사 펄스가 인가되는 동안에 정극성 어드레싱 전위(VA)의 표시 데이터 신호가 인가되면 상응하는 디스플레이 셀에서 어드레싱 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 디스플레이 셀에서는 벽전하들이 형성되지 않는다.
이어지는 유지방전 기간(PS)에서는, 모든 Y 전극들과 X 전극들에 유지 전압(VS)의 유지 펄스들이 교호하게 인가되어, 상응하는 어드레싱 시간(PA)에서 벽전하들이 형성된 디스플레이 셀들에서 디스플레이-유지를 위한 방전을 일으킨다.
한편, 상기 플라즈마 디스플레이 패널(1)의 경우에도, 상기 제1기판(10)의 하측으로부터 전극 라인들과, 제2유전체층(11) 및 보호층(12)이 순차적으로 형성된 구조로 인해, 형광체층(16)으로부터 발산된 가시광선이 대략 40% 정도 흡수됨으로써 발광 효율을 높이는데 한계가 있었다. 그리고, 오랜 시간동안 동일한 화상을 표시하고 있는 경우에는, 방전 가스의 하전 입자가 전계에 의하여 형광체층(16)에 이온 스퍼터링(ion sputtering)됨으로써 영구 잔상을 야기하여 수명이 단축되는 문제점이 있다. 또한, 플라즈마 디스플레이 패널(1)을 구동하기 위한 3개의 구동부들, 즉 X 구동부(4), Y 구동부(5) 및 어드레스 구동부(3)가 필요하기 때문에, 전체적인 구조가 복잡해지므로 구동 장치 및 전원회로의 제조 비용이 크다는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위한 것으로서, 발광 효율이 향상되고 영구잔상이 감소된 특성을 가지는 플라즈마 디스플레이 패널과, 상기 플라즈마 디스플레이 패널의 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적 및 그 밖의 목적을 달성하기 위하여 창안된 본 발명은, 리셋 기간, 어드레스 기간, 및 유지방전 기간으로 이루어진 구동파형에 의하여 플라즈마 디스플레이 패널을 구동하는 방법으로서,
상기 플라즈마 디스플레이 패널은, 투명한 제1기판 및 그에 대향하는 제2기판과 함께 방전셀들을 한정하며, 유전체로 형성된 격벽과; 상기 방전셀을 둘러싸도록 상기 제1격벽 내에 배치되며, 상기 방전셀들을 가로질러 연장되는 공통-어드레스전극 라인들과; 상기 방전셀을 둘러싸도록 상기 격벽 내에서 상기 공통-어드레스전극 라인들에 이격되어 배치되며, 상기 각 방전셀에서 상기 공통-어드레스전극 라인들과 교차하도록 연장되는 주사전극 라인들과; 상기 방전셀 내에 배치된 형광체층; 및 상기 방전셀 내에 있는 방전가스;를 구비하고,
상기 구동방법은,
상기 리셋 기간에서, 상기 주사전극 라인들에 램프업 펄스가 인가됨에 의한 제1 초기화 방전과 램프다운 펄스가 인가됨에 의한 제2 초기화 방전을 거치고,
상기 어드레스 기간에서, 스캔 하이레벨(VSC-H)을 유지하는 복수개의 상기 주사전극 라인들에 스캔 로우레벨(VSC-L)의 주사펄스가 순차적으로 인가되고, 상기 주사펄스가 인가되는 주사전극 라인들에 교차하는 상기 공통-어드레스전극 라인들에 선택적으로 표시 데이터 신호가 인가되며,
상기 유지방전 기간에서, 상기 주사전극 라인들에 교대 유지펄스가 인가되며,
상기 리셋 기간에서의 램프다운 펄스의 최저전압의 전압크기(Vnf)는 상기 유지방전 기간에서의 상기 교대 유지펄스의 전압크기(Vs)보다도 큰 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법을 제공한다.
그리고, 상기 플라즈마 디스플레이 패널의 방전셀은 상기 격벽에 축적된 벽전하에 의한 벽전압과, 공통-어드레스전극과 주사전극에 인가되는 신호들간의 전압차의 합이 상기 방전셀의 고유방전 개시전압(Vf)을 초과할 때 강방전을 발생시키고,
상기 리셋 기간의 고유방전 개시전압과, 상기 어드레스 방전기간의 고유방전 개시전압, 및 상기 유지방전 기간의 고유방전 개시전압은 동일하다.
그리고, 상기 유지방전 기간에서, 상기 주사전극 라인들에 인가되는 교대 유지펄스의 전압크기(Vs)는 상기 고유방전 개시전압(Vf)의 절반보다도 큰 것이 바람직하다.
또한, 상기 리셋 기간에서 상기 주사전극에 인가되는 램프다운 펄스는, 상기 램프다운 펄스의 전압보다도 상기 고유방전 개시전압만큼 높은 벽전압이 유지되면서 제2 초기화 방전이 발생하는 기울기를 가지는 것이 바람직하다.
그리고, 본 발명의 다른 특징에 따르면, 상기 램프다운 펄스의 인가가 종료된 후에는, 상기 방전셀에 상기 램프다운 펄스의 최저전압보다도 상기 고유방전 개시전압(Vf)만큼 높은 리셋후 벽전압(Vw)이 유지된다.
또한, 본 발명의 또 다른 특징에 따르면, 상기 방전셀에서의 상기 리셋후 벽전압(Vw)의 크기는 상기 고유방전 개시전압(Vf)의 절반보다도 작도록 형성된다.
그리고, 본 발명의 또 다른 특징에 따르면, 상기 방전셀에서의 상기 리셋후 벽전압(Vw)과 상기 교대 유지펄스의 전압크기(Vs)의 합은 상기 고유방전 개시전압(Vf)보다도 작다.
바람직하게는, 상기 플라즈마 디스플레이 패널의 상기 공통-어드레스 전극 라인들 및 주사전극 라인들은, 도전성 전극으로 형성되고, 일 방향으로 연장된 사다리 형상을 가질 수 있다.
한편, 상기 플라즈마 디스플레이 패널의 구동방법은, 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체에 프로그램으로서 저장된 후, 중앙처리장치에 의하여 호출되어 수행될 수 있다.
이어서, 도 4 내지 도 11을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 4 내지 도 7에 도시된 바와 같이, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널(200)은, 투명한 제1기판(201)과, 제1기판(201)과 대향되게 배치된 제2기판(202)과, 제1기판(201)과 제2기판(202) 사이에 배치되고, 제1기판(201) 및 제2기판(202)과 함께 방전셀(220)들을 한정하며, 유전체로 형성된 제1격벽(205)과, 방전셀(220)을 둘러싸도록 제1격벽 (205)내에 배치되며, 방전셀(220)들을 가로질러 연장되는 공통-어드레스전극 라인들(A1, ..., An)과, 방전셀(220)을 둘러싸도록 제1격벽(205) 내에서 공통-어드레스전극 라인들(A1, ..., An)에 이격되어 배치되며, 각 방전셀(220)에서 공통-어드레스전극 라인들(A1, ..., An)과 교차하도록 연장되는 주사전극 라인들(S1, ..., Sm)과, 방전셀(220) 내에 배치된 형광체층(210)과, 그리고 방전셀(220) 내에 있는 방전가스를 구비한다.
투명한 제1기판(201)은 유리와 같이 광투과성이 좋은 재료로 제조된다. 제1기판(201)에는, 종래의 플라즈마 디스플레이 패널의 전면기판에 존재하던 전극 라인들(X1, ..., Xn)(Y1, ..., Yn)이 존재하지 않기 때문에, 가시광선의 전방 투과율이 현저하게 향상된다. 따라서 종래 수준의 휘도로 화상을 구현한다면, 전극 라인들(X1, ..., Xn)(Y1, ..., Yn)을 상대적으로 낮은 전압으로 구동하게 되고, 따라서 발광효율이 향상된다.
제2기판(202)은 제1기판(201)에 평행하게 배치되며, 통상적으로는 유리를 주성분으로 하는 재료로 제조된다.
제2기판(202)과 제1기판(201) 사이에는 양 기판들(201, 202)과 함께 복수의 방전셀(220)들을 한정하는 제1격벽(205)이 배치되어 있다. 제1격벽(205)은 일 픽셀을 구성하는 적색발광 서브픽셀, 녹색발광 서브픽셀, 및 청색발광 서브픽셀 중의 일 서브픽셀에 해당하는 방전셀(220)을 구획하고, 이 방전셀(220)들 간에 오방전이 일어나는 것을 방지한다.
제1격벽(205)은 방전시 공통-어드레스전극 라인들(A1, ..., An)과 주사전극 라인들(S1, ..., Sm)이 직접 통전되는 것을 방지하고, 하전 입자가 상기 전극들에 직접 충돌하여 이들을 손상시키는 것을 방지하며, 하전 입자를 유도하여 벽전하를 축적할 수 있는 유전체로서 형성되는데, 이와 같은 유전체로서는 PbO, B2O3, SiO 2 등이 있다.
제1격벽(205) 내에는 방전셀(220)을 둘러싸는 공통-어드레스전극 라인들(A1, ..., An)과 주사전극 라인들(S1, ..., Sm)이 수직 방향으로 서로 이격되어 교차하도록 배치되며, 상기 전극 라인들은 알루미늄, 구리 등과 같은 도전성 금속으로 형성된다. 여기에서 공통-어드레스전극 라인들(A1, ..., An)은 공통 및 어드레스 전극으로 작용하고, 주사전극 라인들(S1, ..., Sm)은 스캔 전극으로 작용한다.
또한 공통-어드레스전극 라인들(A1, ..., An)과 주사전극 라인들(S1, ..., Sm)은 일 방향으로 연장되는 사다리 형상을 가진다.
적어도 제1격벽(205)의 측면들은 보호막(209)으로서 MgO 막(209)에 의하여 덮여 있는 것이 바람직하다. MgO 막(209)이 필수적인 구성요소는 아니지만, 이는 하전 입자가 유전체로 형성된 제1격벽(205)에 충돌하여 제1격벽(205)을 손상시키는 것을 방지하며, 방전시 2차전자를 많이 방출한다.
본 발명에 따른 플라즈마 디스플레이 패널(200)은, 제1격벽(205)과 배면기판(202) 사이에 배치되어, 제1격벽(205)과 함께 방전셀(220)들을 한정하는 제2격벽(208)을 더 구비할 수 있다. 도 4에는 제2격벽(208)이 매트릭스 형태로 구획하는 것으로 도시되었으나, 이에 한정되는 것은 아니고 다양한 패턴의 격벽들, 예컨대 스트라이프 등과 같은 개방형 격벽은 물론, 와플, 매트릭스, 델타 등과 같은 폐쇄형 격벽으로 될 수 있다. 또한, 폐쇄형 격벽은, 방전공간의 횡단면이, 본 실시예에서와 같은 사각형이외에도, 삼각형, 오각형 등의 다각형, 또는 원형, 타원형 등으로 되도록 형성될 수 있다. 도 4에 도시된 바와 같이, 제1격벽(205)과 제2격벽(208)은 동일한 형상을 갖도록 형성될 수 있으나, 서로 다른 형상을 갖도록 형성될 수 있다.
도 5에 도시된 바와 같이, 형광체층(210)은 제2격벽(208)과 동일한 레벨로 형성되며, 바람직하게는 제2격벽(208)의 측면과, 제2격벽(208)들 사이에 있는 제2기판(202) 상에 도포된다.
형광체층(210)은 자외선을 받아 가시광선을 발생하는 성분을 가지는데, 적색발광 서브픽셀에 형성된 형광체층은 Y(V,P)O4:Eu 등과 같은 형광체를 포함하고, 녹색발광 서브픽셀에 형성된 형광체층은 Zn2SiO4:Mn, YBO3:Tb 등과 같은 형광체를 포함하며, 청색발광 서브픽셀에 형성된 형광체층은 BAM:Eu 등과 같은 형광체를 포함한다.
방전셀(220)에는 Ne, Xe 등 및 이들의 혼합기체와 같은 방전가스가 봉입된다. 본 실시예를 포함한 본 발명의 경우, 방전면이 증가하고 방전영역이 확대될 수 있어, 형성되는 플라즈마의 양이 증가하므로, 저 전압 구동이 가능하게 된다. 따라서, 본 발명의 경우, 고농도 Xe 가스를 방전가스로 사용하더라도 저 전압 구동이 가능하게 됨으로써 발광효율을 획기적으로 향상시킬 수 있게 된다. 이러한 점은 종래의 플라즈마 디스플레이 패널에서 고농도 Xe 가스를 방전가스로 사용할 경우 저 전압 구동이 매우 어렵게 되는 문제점을 해결한 것이다.
한편, 상기 공통-어드레스 전극 라인들 및 주사전극 라인들은, 도전성 전극으로 형성되고, 일 방향으로 연장된 사다리 형상을 가질 수 있다. 예를 들어, 도 6은 도 5의 Ⅴ-Ⅴ선을 따라 취한 공통-어드레스전극 라인들(A1~An)의 배치를 도시한 배치도로서, 일 방향으로 연장된 사다리 형상을 가진다. 또한, 예를 들어, 도 7은 도 5의 Ⅵ-Ⅵ선을 따라 취한 주사전극 라인들(S1~Sm)의 배치를 도시한 배치도이고, 일 방향으로 연장된 사다리 형상을 가진다.
본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치(300)는 도 8에 도시된 바와 같이, 전술한 플라즈마 디스플레이 패널(200), 영상 처리부(156), 논리 제어부(162), A 구동부(154), S 구동부(155)를 포함한다.
또한, 플라즈마 디스플레이 장치는 영상 처리부(156)를 더 구비할 수 있다. 영상 처리부(156)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 논리 제어부(162)는 영상 처리부(156)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SS)을 발생시킨다.
A 구동부(154)는, 논리 제어부(162)로부터의 구동 제어 신호들(SA, SS)중에서 A 구동 신호(SA)를 처리하여 디스플레이 데이터 신호들을 발생시키고, 발생된 디스플레이 데이터 신호들을 공통-어드레스전극 라인들(A1, ..., An)에 인가한다. S 구동부(155)는 논리 제어부(162)로부터의 구동 제어 신호들(SA, SS)중에서 S 구동 제어 신호(SS)를 처리하여 주사전극 라인들(S1, ..., Sm)에 인가한다.
본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치(300)에서는, 플라즈마 디스플레이 패널(200)을 구동하기 위해서는 S 구동부(155) 및 A 구동부(154)의 2개의 구동부들만이 요구되기 때문에, 종래기술에 따른 플라즈마 디스플레이 장치(100)보다 구동부의 수가 감소되어, 전체적인 구조가 단순화된다.
도 9는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치(300)에서의 구동 방식을 보여준다. 도면을 참조하면, 모든 단위 프레임들 각각은 시분할 계조 디스플레이를 실현하기 위하여 8 개의 서브필드들(SF1, ..., SF8)로 분할된다. 또한, 각 서브필드(SF1, ..., SF8)는 리셋팅 시간(R1, ..., R8 ), 어드레싱 시간(AD1, ..., AD8), 및 유지-방전 시간(SD1, ..., SD8)으로 분할된다.
모든 디스플레이 셀들의 방전 조건들은 각 리셋팅 시간(PR1, ..., PR8)에서 균일해지면서 동시에 다음 단계에서 수행될 어드레싱에 적합해지도록 된다.
각 어드레싱 시간(PA1, ..., PA8)에서는, 공통-어드레스전극 라인들(A1 , ..., An)에 디스플레이 데이터 신호들이 인가됨과 동시에 각 주사전극 라인들(S1, ..., Sm)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 디스플레이 데이터 신호들이 인가되면 상응하는 방전셀에서 어드레싱 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다.
각 유지-방전 시간(PS1, ..., PS8)에서는, 모든 공통-어드레스전극 라인들(A1, ..., An)은 접지 전위(VG)가 유지되며, 모든 주사전극 라인들(S 1, ..., Sm)에 유지-방전 펄스가 교호하게 인가되어, 상응하는 어드레싱 시간(PA1, ..., PA8)에서 벽전하들이 형성된 방전셀들에서 유지 방전을 일으킨다. 따라서 플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지-방전 시간(PS1, ..., PS8)의 길이에 비례한다. 단위 프레임에서 차지하는 유지-방전 시간(PS1, ..., PS8)의 길이는 255T(T는 단위 시간)이다. 따라서 단위 프레임에서 한 번도 디스플레이되지 않은 경우를 포함하여 256 계조로써 디스플레이할 수 있다.
여기서, 제1 서브필드(SF1)의 유지-방전 시간(PS1)에는 20에 상응하는 시간(1T)이, 제2 서브필드(SF2)의 유지-방전 시간(PS2)에는 21에 상응하는 시간(2T)이, 제3 서브필드(SF3)의 유지-방전 시간(PS3)에는 22에 상응하는 시간(4T)이, 그리고 제8 서브필드(SF8)의 유지-방전 시간(PS8)에는 27에 상응하는 시간(128T)이 각각 설정된다. 이에 따라, 8 개의 서브필드들중에서 디스플레이될 서브필드를 적절히 선택하면, 어느 서브필드에서도 디스플레이되지 않는 0(영) 계조를 포함하여 모두 256 계조의 디스플레이가 수행될 수 있다.
도 10은 도 9의 단위 서브-필드(SF)에서 플라즈마 디스플레이 패널(200)의 전극 라인들에 인가되는 신호들을 보여준다. 도 10에서 참조부호 A1:An은 공통-어드레스전극 라인들에 인가되는 구동 신호를, S1, ..., Sm은 각 주사전극 라인들에 인가되는 구동 신호를 가리킨다.
방전과정을 설명하면, 리셋 기간(PR)은 주사전극 라인들(S1~Sm)에 대해 리셋신호를 인가하여, 강제로 기입방전을 수행함으로써, 셀의 벽전하 상태를 초기화한다. 어드레스 기간(PA)에 들어가기 전에 리셋 기간(PR)이 수행되며, 이는 전 화면에 걸쳐 수행하므로, 상당히 고르면서도 원하는 분포의 벽전하 배치를 만들 수 있다. 리셋 기간(PR)에 의해 초기화된 셀들은, 셀 내부의 벽전하 조건이 모두 비슷하게 형성된다. 리셋 기간(PR)에서 주사전극 라인들(S1~Sm)의 상승램프(t2~t3)에서는 제1회 약방전이 발생하면서 주사전극 라인들(S1~Sm)에 음전하가 많이 쌓이게 되며, 어드레스 전극과 X 전극 라인들에는 양전하가 쌓이게 된다.
이어서, 주사전극 라인들(S1~Sm)의 하강램프(t3~t4)에서는 제2회 약방전이 발생하면서 주사전극 라인들(S1~Sm)의 전압이 점차 감소하므로 주사전극 라인들(S1~Sm)의 음전하는 점차 소거되어 방전 공간으로 배출된다. 방전 공간에서의 약방전으로 인하여 방전셀 내부가 초기화된다.
주사전극 라인들(S1~Sm)의 하강램프시 공통-어드레스전극 라인들(A1~An)에 양의 바이어스 전압이 인가되지 않은 경우에는 X 전극 라인들과 주사전극 라인들(S1~Sm)에서의 초기화 방전을 위해 주사전극 라인들(S1~Sm)의 전압은 t4 시점에서 매우 낮은 전압(Vnf)까지 하강해야 한다. 따라서, 어드레스 기간에서 주사전극 라인들(S1~Sm)에는 접지전압(VG)보다 낮은 전압이 인가된다. 그러나, 하강램프시 공통-어드레스전극 라인들(A1~An)에 양의 바이어스 전압(Vb)이 인가되어도 본 발명의 요지와 무관한 이상 본 발명의 범위에 속하는 것은 물론이다.
상기 리셋 기간(PR)에서, 제1회 약방전을 일으키는 램프업 펄스(t2~t3)는 Y 전극들(Y1~Yn)에 기준전위보다 소정의 전압(VT1)만큼 높은 전압으로부터 인가된다. 이 경우, 램프업 펄스(t2~t3)가 주사펄스의 펄스크기(Vs)만큼 기준전위보다 높은 전압으로부터 인가되기 시작되면 주사펄스에 사용되는 전원 회로 및 스위칭 회로외에 램프업 펄스 인가용 회로를 별도로 설치함으로 인한 제조비용 상승을 저감할 수 있다. 그리고, 제2회 약방전을 일으키는 램프다운 펄스(t3~t4)는 Y 전극들(Y1~Yn)에 기준전위보다 소정의 전압(VT2)만큼 높은 전압으로부터 인가된다. 이 경우, 램프다운 펄스(t3~t4)가 주사펄스의 펄스크기(Vs)만큼 기준전위보다 높은 전압으로부터 인가되기 시작되면 주사펄스에 사용되는 전원 회로 및 스위칭 회로 외에 램프다운 펄스 인가용 회로를 별도로 설치함으로 인한 제조비용 상승을 저감할 수 있다.
어드레스 기간(PA)에서, 복수의 Y 전극들에 스캔 하이레벨(VSC-H)의 전압이 인가되던 도중에, 각각의 Y 전극에 스캔 하이레벨보다 낮은 스캔 로우레벨(VSC-L)의 주사펄스가 순차적으로 인가되면, 어드레스 전극이 동시에 턴 온되어 선택된 표시 셀에서는 Y 전극 근처에서 음전하가 다량 방출되고 어드레스 전극 근처에서 양전하가 다량 방출되어 어드레스 방전이 발생하고, 이로써 Y 전극 근처에는 다량의 양전하가 쌓여 유지방전 준비상태가 된다.
어드레스 기간(PA)이 수행된 후에, 주사전극 라인들(S1~Sm)에는 양의 유지전압(Vs+)과 음의 유지전압(Vs-)이 교대로 인가되는 교대 유지 펄스에 의해 유지방전 기간(PS)이 수행된다.
유지 펄스가 인가되는 시점에서, 어드레스 구간에서 쌓인 양전하가 주사전극 라인들(S1~Sm)에 쌓여 있고 공통-어드레스전극 라인들(A1~An)에는 음전하가 쌓여 있다. 한편, 양의 유지전압(Vs+)과 음의 유지전압(Vs-)으로 구성된 교대 유지펄스 중에서 주사전극 라인들(S1~Sm)에 양의 유지전압(Vs+)을 향해 인가되기 시작하는 도중에는 주사전극 라인들(S1~Sm)에 쌓였던 양전하가 공간전하로 배출되고, 공통-어드레스전극 라인들(A1~An)에서도 음전하가 공간전하로 배출되며, 공간전하의 영향에 의해 약방전이 시작된다. 그리고, Vs+ 전압이 인가되면, 주사전극 라인들(S1~Sm)에서는 더 많은 양전하가 공통-어드레스전극 라인들(A1~An)에서는 더 많은 음전하가 공간전하로 배출되며 상기 약방전을 근거로 하여 빠르고 강한 유지 방전이 수행된다. 이러한 1차 유지방전은, 주사전극 라인들(S1~Sm) 근처에 쌓여있던 양전하와 Vs+전압의 합과 공통-어드레스전극 라인들(A1~An)에 쌓여있던 음전하의 차(즉, 모든 전위값의 절대값의 합)가 방전개시전압을 초과하면서 이루어진다. 1차 유지방전이 일어나면 주사전극 라인들(S1~Sm) 근처에 음전하가 쌓이고 X 전극 라인들 근처에 양전하가 쌓인다.
이어서, 주사전극 라인들(S1~Sm)에 음의 유지전압(Vs-)이 인가되기 시작하면 공통-어드레스전극 라인들(A1~An)에서는 양전하가 공간전하로 배출되기 시작하고 주사전극 라인들(S1~Sm)에서는 음전하가 공간전하로 배출되기 시작하며 최저 전압치(Vs-)에 도달하면 2차 유지 방전이 수행된다. 이러한 2차 유지방전은, 공통-어드레스전극 라인들(A1~An) 근처에 쌓여있던 양전하에 의한 전위로부터 주사전극 라인들(S1~Sm) 근처에 쌓여있던 음전하와 Vs-전압의 합을 뺀 값(즉, 모든 전위값의 절대값의 합)가 방전개시전압을 초과하면서 이루어진다. 2차 유지방전이 일어나면 주사전극 라인들(S1~Sm)근처에 다시 1차 유지방전 직전 상태처럼 양전하가 쌓이고 X 전극 라인들 근처에 음전하가 쌓인다. 그 이후 다시 1차 유지방전과 동일한 작용에 의해 3차 유지방전이 일어나고, 그 이후 다시 2차 유지방전과 동일한 작용에 의해 4차 유지방전이 일어난다. 서브필드별로 정해진 시간 동안 교대 유지펄스가 지속되어 이러한 유지방전이 지속된다.
도 11은 단위 서브-필드에서 상기 본 발명에 따른 플라즈마 디스플레이 패널(200)의 공통-어드레스전극 라인(Sm)에 인가되는 신호 파형도 및 온-셀과 오프-셀에서의 벽전하에 의해 형성되는 벽전압(V(ON),V(OFF))을 나타내는 분포도이다.
이하에서는, 본 발명의 특징에 따라, 벽전하에 의하여 형성되는 벽전압을 고려한 구동 신호 파형의 기울기 및 크기를 한정하고자 한다.
도 11의 첫번째 파형도는 공통-어드레스전극 라인들(A1~An)에 데이터 전압(Va)을 가진 표시 데이터 신호가 인가되는 모습을 나타내고, 두번째 파형도는 m번째 주사전극 라인(Sm)에 인가되는 신호 파형을 나타낸다. 도 11의 세번째 파형도의 참조부호 V(S-A)는 주사전극과 공통-어드레스전극에 인가되는 신호의 전압차(VS-VA)를 나타내고, 참조부호 V(ON)은 m번째 주사전극 라인(Sm)에 교차하는 공통-어드레스전극 라인들(A1~An)에 데이터 전압(Va)을 가진 표시 데이터 신호가 인가되어 해당 방전셀이 온될 때의 벽전압을 나타낸다. 도 11의 네번째 파형도의 참조부호 V(S-A)는 주사전극과 공통-어드레스전극에 인가되는 신호의 전압차(VS-VA )를 나타내고, 참조부호 V(OFF)은 m번째 주사전극 라인(Sm)에 교차하는 공통-어드레스전극 라인들(A1~An)에 표시 데이터 신호가 인가되지 않아 해당 방전셀이 오프될 때의 벽전압을 나타낸다.
본 발명의 리셋 기간(PR)에서는, 주사전극 라인들(S1~Sm)에 램프업 펄스(t2~t3)가 인가됨에 의한 제1 초기화 방전과 램프다운 펄스(t3~t4)가 인가됨에 의한 제2 초기화 방전을 거친다. 제1 초기화 방전은 주사전극 라인들(S1~Sm)에 급격하지 않은 기울기를 가진 램프업 펄스(t2~t3)가 인가되면서, 약방전이 발생하는 동시에 주사전극들 근처(즉, 주사전극들 상의 유전체층)에 부극성 전하가 쌓이는 현상을 말한다. 제1 초기화 방전에 소요되는 시간(t2~t3)을 줄이기 위하여, 램프업 펄스는 제2 전위(VT1)에서부터 인가되는 것이 바람직하다. 이후에, 램프업 펄스는 제1 전위인(VSET + VT1)까지 상승한다.
그리고, 제2 초기화 방전에서는 주사전극 라인들(S1~Sm)에 램프다운 펄스가 인가되면서 주사전극 라인들(S1~Sm)의 근처(즉, 주사전극들 상의 유전체층)에 쌓여있던 음전하가 방출되면서 약방전이 발생한다. 이때, 주사전극 라인들(S1~Sm)에 인가되는 램프다운 펄스는, 강방전이 발생하지 않을 정도의 급격하지 않은 기울기를 가져야 하며, 구체적으로는 램프다운 펄스의 전압보다도 고유방전 개시전압(Vf;이에 대해서는 후술한다)만큼 높은 벽전압이 유지되면서 제2 초기화 방전이 발생하는 기울기를 가지는 것이 바람직하다. 램프다운 펄스는 제2 초기화 방전 기간(t3~t4)을 단축시키기 위하여 제1 전위(VSET+VT1)로부터 제3 전위(VT2 )까지 전압을 하강시킨 후에 인가되는 것이 바람직하다.
그리고, 어드레스 기간(PA)에서는, 스캔 하이레벨(VSC-H)을 유지하는 복수개의 주사전극 라인들(S1~Sm)에 스캔 로우레벨(VSC-L)의 주사펄스가 순차적으로 인가되고, 주사펄스가 인가되는 주사전극 라인들(S1~Sm)에 교차하는 공통-어드레스전극 라인들(A1~An)에 선택적으로 표시 데이터 신호가 인가된다. 데이터 전압(Va)을 가진 표시 데이터 신호가 인가되는 방전셀은 어드레스 방전이 발생하지만, 표시 데이터 신호가 인가되지 않는 방전셀은 어드레스 방전이 발생하지 않는다.
그리고, 유지방전 기간(PS)에서, 주사전극 라인들(S1~Sm)에 교대 유지펄스가 인가된다. 어드레스 기간(PA)에서 데이터 전압(Va)을 가진 표시 데이터 신호가 인가되었던 방전셀은 어드레스 방전이 발생하여 온(ON)되고 유지방전이 발생하지만, 표시 데이터 신호가 인가되지 않았던 방전셀은 어드레스 방전이 발생하지 않아 오프(OFF)되며 유지방전도 발생하지 않는다.
한편, 플라즈마 디스플레이 패널(200)의 방전셀은 소정의 임계전압이 방전셀 내의 전극간에 발생해야 강방전이 발생하며, 이러한 상기 소정의 임계전압을 고유방전 개시전압(Vf)이라고 한다. 방전셀 내에서는, 격벽에 축적된 벽전하에 의한 벽전압(V(ON))과, 공통-어드레스전극과 주사전극에 인가되는 신호들간의 전압차의 합이 방전셀의 고유방전 개시전압(Vf)을 초과할 때 강방전을 발생시킨다.
그런데, 본 발명에 따른 플라즈마 디스플레이 패널(200)의 단위 방전셀은 1개의 주사신호와 1개의 어드레스 신호가 인가되므로 오직 2개의 전극간의 전압차만이 문제된다. 따라서, 본 발명과 같이 2전극으로 이루어진 플라즈마 디스플레이 패널에서는 리셋 기간의 고유방전 개시전압과, 상기 어드레스 방전기간의 고유방전 개시전압, 및 상기 유지방전 기간의 고유방전 개시전압은 동일하다.
한편, 도 11의 세번째 파형도의 참조부호 V(ON)을 참조하면, 선택된 방전셀에 있어서, 상기 유지방전 기간(PS)에서, 주사전극 라인들(S1~Sm)에 인가되는 교대 유지펄스의 전압크기(Vs)는 고유방전 개시전압(Vf)의 절반, 즉 Vf/2보다도 크도록 인가되는 것이 안정적인 유지방전 발생을 위하여 바람직하다.
Vs > Vf/2 -----(식 1)
한편, 위에서 이미 언급한 바와 같이, 주사전극 라인들(S1~Sm)에 인가되는 램프다운 펄스는, 강방전이 발생하지 않을 정도의 급격하지 않은 기울기를 가지므로, 상기 램프다운 펄스의 인가되는 중에는, 방전셀에서는 램프다운 펄스의 최저전압(Vnf)보다도 고유방전 개시전압(Vf)만큼 높은 벽전압이 유지되면서, 비슷한 기울기를 가지고 하강한다.
그리고, 상기 램프다운 펄스가 인가된 이후에는, 방전셀에서는 램프다운 펄스의 최저전압(Vnf)보다도 고유방전 개시전압(Vf)만큼 높은 리셋후 벽전압(Vw)이 유지된다. 리셋후 벽전압(Vw)는 해당 방전셀이 선택되지 않는 경우(즉, 어드레스 방전이 발생하지 않는 경우)에는, 유지방전 기간(PS)까지도 유지된다.
여기서, 램프다운 펄스가 인가된 직후의 벽전압, 즉 리셋후 벽전압(Vw)은,
Vw = Vf - Vnf -----(식 2)
한편, 선택되지 않은 방전셀에서, 상기 리셋후 벽전압(Vw)으로 인하여 유지방전 기간에서 오방전이 발생하지 않도록 하기 위해서는, 리셋후 벽전압(Vw)의 크기는 고유방전 개시전압(Vf)의 절반보다도 작아야 한다.
따라서, 리셋후 벽전압(Vw)의 크기,
|Vw| < Vf/2 -----(식 3)
또 한편으로, 선택되지 않은 방전셀에서, 상기 리셋후 벽전압(Vw)과 상기 교대 유지펄스의 전압크기(Vs)의 합은 상기 고유방전 개시전압(Vf)보다도 작아야 한다. 따라서,
|Vs| + Vw < Vf -----(식 4)
예컨대, 선택되지 않은 방전셀에 인가되는 두번째 유지펄스에서, Vs + Vw < Vf이어야 오방전이 발생하지 않는다. 상기 식 2에서, Vw = Vf - Vnf 이므로, 이를 식 4에 대입하면, Vs + (Vf - Vnf) < Vf 이다.
따라서, Vnf > Vs -----(식 5)
의 식이 얻어진다.
그러므로, 리셋 기간(PR)에서의 램프다운 펄스의 최저전압의 전압크기(Vnf)는 유지방전 기간(PS)에서의 교대 유지펄스의 전압크기(Vs)보다도 큰 것이 바람직하다는 것을 알 수 있다.
한편, 전술한 본 발명에 의한 디스플레이 패널구동방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 프로그램이나 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 하드디스크, 플로피디스크, 플래쉬 메모리, 광데이터 저장장치 등이 있다. 여기서, 기록매체에 저장되는 프로그램이라 함은 특정한 결과를 얻기 위하여 컴퓨터 등의 정보처리능력을 갖는 장치 내에서 직접 또는 간접적으로 사용되는 일련의 지시 명령으로 표현된 것을 말한다. 따라서, 컴퓨터라는 용어도 실제 사용되는 명칭의 여하에 불구하고 메모리, 입출력장치, 연산장치를 구비하여 프로그램에 의하여 특정의 기능을 수행하기 위한 정보처리능력을 가진 모든 장치를 총괄하는 의미로 사용된다. 패널을 구동하는 장치의 경우에도 그 용도가 패널구동이라는 특정된 분야에 한정된 것일 뿐 그 실체에 있어서는 일종의 컴퓨터라고 할 수 있는 것이다.
특히, 본 발명에 의한 디스플레이 패널구동방법은, 컴퓨터상에서 스키매틱(schematic) 또는 초고속 집적회로 하드웨어 기술언어(VHDL) 등에 의해 작성되고, 컴퓨터에 연결되어 프로그램 가능한 집적회로 예컨대 FPGA(Field Programmable Gate Array)에 의해 구현될 수 있다. 상기 기록매체는, 이러한 프로그램 가능한 집적회로를 포함한다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상에서 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 패널 및 그 구동방법에 따르면 다음과 같은 효과가 있다.
우선, 본 발명의 플라즈마 디스플레이 패널 및 그 구동방법에 따르면, 첫째, 유지방전이 격벽에 의하여 한정되는 부분에서만 이루어지므로, 종래의 플라즈마 디스플레이 패널의 문제점이었던 하전 입자에 의한 형광체의 이온 스퍼터링이 방지되고, 이로 인하여 같은 화상을 오랜 시간 동안 표시하여도 영구잔상이 생기지 않는다.
둘째, 본 발명의 플라즈마 디스플레이 패널 및 그 구동방법에 따르면, 면 방전이 방전공간을 형성하는 모든 측면에서 발생될 수 있으므로, 방전면적이 크게 확대될 수 있다.
셋째, 본 발명의 플라즈마 디스플레이 패널 및 그 구동방법에 따르면, 방전이 방전셀을 형성하는 측면에서 발생하여 방전셀의 중앙부로 확산되므로, 방전영역이 종래에 비해 현저하게 향상됨으로써 방전셀 전체를 효율적으로 이용할 수 있다. 따라서, 낮은 전압으로도 구동이 가능하게 되어 발광효율을 획기적으로 향상시킬 수 있다.
넷째, 본 발명의 플라즈마 디스플레이 패널 및 그 구동방법에 따르면, 구동장치로서, 주사전극 라인들을 구동하기 위한 주사 구동부와, 공통-어드레스 전극 라인들을 구동하기 위한 어드레스 구동부만이 요구되므로, 종래와 같이 X 구동부와 어드레스 구동부를 별도로 구비할 필요가 없다. 따라서, 구동장치의 제조비용이 현저히 감소하는 효과가 있다.
본 발명은 이상에서 설명되고 도면들에 표현된 예시들에 한정되는 것은 아니다. 전술한 실시 예들에 의해 가르침 받은 당업자라면, 다음의 특허 청구 범위에 기재된 본 발명의 범위 및 목적 내에서 치환, 소거, 병합 등에 의하여 전술한 실시 예들에 대해 많은 변형이 가능할 것이다.
도 1은 종래기술에 따른 3전극 면방전 방식의 플라즈마 디스플레이 패널의 내부 구조를 보여주는 사시도이다.
도 2는 도 1의 플라즈마 디스플레이 패널을 구비하는 플라즈마 디스플레이 장치를 도시한 블록도이다.
도 3은 도 1의 플라즈마 디스플레이 패널을 구동하는 신호의 파형을 나타내는 파형도이다.
도 4는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 도시하는 부분절개 사시도이고,
도 5는 도 5의 Ⅳ-Ⅳ선을 따라 취한 단면도이고,
도 6은 도 5의 Ⅴ-Ⅴ선을 따라 취한 공통-어드레스전극 라인들(A1~An)의 배치를 도시한 배치도이고,
도 7은 도 5의 Ⅵ-Ⅵ선을 따라 취한 주사전극 라인들(S1~Sm)의 배치를 도시한 배치도이고,
도 8은 도 4의 플라즈마 디스플레이 패널을 구비하는 플라즈마 디스플레이 장치를 도시한 블록도이고,
도 9는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치에서의 구동 방식을 보여주는 타이밍도이고,
도 10은 도 9의 단위 서브-필드에서 도 4의 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 신호들의 파형도이다.
도 11은 단위 서브-필드에서 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 신호들의 파형도 및 온-셀과 오프-셀에서의 벽전하에 의해 형성되는 벽전압을 나타내는 분포도이다.
* 도면의 주요부분에 대한 부호의 설명 *
200 : 플라즈마 디스플레이 패널 201 : 전면기판
202 : 배면기판 205 : 제1격벽
208 : 제2격벽 209 : 보호막
210 : 형광체층 220 : 방전셀
300 : 플라즈마 디스플레이 장치
A1, ..., An : 공통-어드레스전극 라인들
S1, ..., Sm : 주사전극 라인들
Vnf: 램프다운 펄스의 최저전압의 전압크기
Vf: 고유방전 개시전압
Vs: 유지펄스의 전압
VSC-H: 스캔 하이레벨 전압
VSC-L: 스캔 로우레벨 전압
V(S-A) : 주사전극과 공통-어드레스전극에 인가되는 신호의 전압차
V(ON) : 방전셀이 온될 때의 벽전압
V(OFF) : 방전셀이 오프될 때의 벽전압

Claims (8)

  1. 리셋 기간, 어드레스 기간, 및 유지방전 기간으로 이루어진 구동파형에 의하여 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 플라즈마 디스플레이 패널은, 투명한 제1기판 및 그에 대향하는 제2기판과 함께 방전셀들을 한정하며, 유전체로 형성된 격벽과; 상기 방전셀을 둘러싸도록 상기 제1격벽 내에 배치되며, 상기 방전셀들을 가로질러 연장되는 공통-어드레스전극 라인들과; 상기 방전셀을 둘러싸도록 상기 격벽 내에서 상기 공통-어드레스전극 라인들에 이격되어 배치되며, 상기 각 방전셀에서 상기 공통-어드레스전극 라인들과 교차하도록 연장되는 주사전극 라인들과; 상기 방전셀 내에 배치된 형광체층; 및 상기 방전셀 내에 있는 방전가스;를 구비하고,
    상기 구동방법은,
    상기 리셋 기간에서, 상기 주사전극 라인들에 램프업 펄스가 인가됨에 의한 제1 초기화 방전과 램프다운 펄스가 인가됨에 의한 제2 초기화 방전을 거치고,
    상기 어드레스 기간에서, 스캔 하이레벨(VSC-H)을 유지하는 복수개의 상기 주사전극 라인들에 스캔 로우레벨(VSC-L)의 주사펄스가 순차적으로 인가되고, 상기 주사펄스가 인가되는 주사전극 라인들에 교차하는 상기 공통-어드레스전극 라인들에 선택적으로 표시 데이터 신호가 인가되며,
    상기 유지방전 기간에서, 상기 주사전극 라인들에 교대 유지펄스가 인가되며,
    상기 리셋 기간에서의 램프다운 펄스의 최저전압의 전압크기(Vnf)는 상기 유지방전 기간에서의 상기 교대 유지펄스의 전압크기(Vs)보다도 큰 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제1항에 있어서,
    상기 플라즈마 디스플레이 패널의 방전셀은 상기 격벽에 축적된 벽전하에 의한 벽전압과, 공통-어드레스전극과 주사전극에 인가되는 신호들간의 전압차의 합이 상기 방전셀의 고유방전 개시전압(Vf)을 초과할 때 강방전을 발생시키고,
    상기 리셋 기간의 고유방전 개시전압과, 상기 어드레스 방전기간의 고유방전 개시전압, 및 상기 유지방전 기간의 고유방전 개시전압은 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제2항에 있어서,
    상기 유지방전 기간에서, 상기 주사전극 라인들에 인가되는 교대 유지펄스의 전압크기(Vs)는 상기 고유방전 개시전압(Vf)의 절반보다도 큰 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제2항에 있어서,
    상기 리셋 기간에서 상기 주사전극에 인가되는 램프다운 펄스는, 상기 램프다운 펄스의 전압보다도 상기 고유방전 개시전압만큼 높은 벽전압이 유지되면서 제2 초기화 방전이 발생하는 기울기를 가지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제2항에 있어서,
    상기 램프다운 펄스의 인가가 종료된 후에는, 상기 방전셀에 상기 램프다운 펄스의 최저전압보다도 상기 고유방전 개시전압(Vf)만큼 높은 리셋후 벽전압(Vw)이 유지되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제5항에 있어서,
    상기 방전셀에서의 상기 리셋후 벽전압(Vw)의 크기는 상기 고유방전 개시전압(Vf)의 절반보다도 작은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제5항에 있어서,
    상기 방전셀에서의 상기 리셋후 벽전압(Vw)과 상기 교대 유지펄스의 전압크기(Vs)의 합은 상기 고유방전 개시전압(Vf)보다도 작은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제1항 내지 제7항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체.
KR1020040050803A 2004-06-30 2004-06-30 플라즈마 디스플레이 패널의 구동방법 KR100537632B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040050803A KR100537632B1 (ko) 2004-06-30 2004-06-30 플라즈마 디스플레이 패널의 구동방법
JP2005179965A JP2006018259A (ja) 2004-06-30 2005-06-20 プラズマディスプレイパネル
US11/172,737 US20060001608A1 (en) 2004-06-30 2005-06-29 Plasma display panel (PDP)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050803A KR100537632B1 (ko) 2004-06-30 2004-06-30 플라즈마 디스플레이 패널의 구동방법

Publications (1)

Publication Number Publication Date
KR100537632B1 true KR100537632B1 (ko) 2005-12-19

Family

ID=37306794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050803A KR100537632B1 (ko) 2004-06-30 2004-06-30 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100537632B1 (ko)

Similar Documents

Publication Publication Date Title
JP2006018258A (ja) プラズマディスプレイパネル
JP2007047796A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
KR100537629B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100563071B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100615292B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100537632B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100484113B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100537630B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP2006018259A (ja) プラズマディスプレイパネル
KR100537631B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100615291B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP2007047743A (ja) プラズマディスプレイパネルの駆動方法、及びその駆動方法により駆動するプラズマディスプレイ装置
KR100592305B1 (ko) 플라즈마 디스플레이 패널구동방법
KR100637235B1 (ko) 플라즈마 디스플레이 패널
KR100573162B1 (ko) 플라즈마 디스플레이 패널구동방법
KR100592306B1 (ko) 플라즈마 디스플레이 패널구동방법
KR100522707B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100622697B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100581945B1 (ko) 플라즈마 디스플레이 패널구동방법
JP2005148594A (ja) プラズマディスプレイパネルの駆動方法
KR100603304B1 (ko) 패널구동방법
KR100686465B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100603370B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100553931B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060010914A (ko) 플라즈마 디스플레이 패널구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081127

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee