KR100536234B1 - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR100536234B1
KR100536234B1 KR10-2003-0083590A KR20030083590A KR100536234B1 KR 100536234 B1 KR100536234 B1 KR 100536234B1 KR 20030083590 A KR20030083590 A KR 20030083590A KR 100536234 B1 KR100536234 B1 KR 100536234B1
Authority
KR
South Korea
Prior art keywords
terminal
transistor
driving transistor
width
compensation
Prior art date
Application number
KR10-2003-0083590A
Other languages
English (en)
Other versions
KR20050049841A (ko
Inventor
김금남
이을호
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2003-0083590A priority Critical patent/KR100536234B1/ko
Publication of KR20050049841A publication Critical patent/KR20050049841A/ko
Application granted granted Critical
Publication of KR100536234B1 publication Critical patent/KR100536234B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits

Abstract

본 발명은 구동 트랜지스터와 보상 트랜지스터 간의 균일성이 향상된 발광 표시 장치에 관한 것이다. 본 발명에 따른 발광 표시 장치의 화소 회로는 제1 단자 및 제2 단자 간에 커패시터가 형성되고, 제1 단자 및 제2 단자 간에 인가된 전압에 대응되는 전류를 제3 단자로 출력하는 구동 트랜지스터, 구동 트랜지스터의 제3 단자에 접속되고, 인가되는 전류의 양에 대응되는 화상을 표시하는 표시 소자, 구동 트랜지스터의 제1 단자에 접속되는 제1 단자, 제2 단자, 및 제3 단자를 구비하고, 다이오드 연결된 보상 트랜지스터, 및 주사선으로부터의 선택 신호에 응답하여 데이터 전압을 보상 트랜지스터의 제2 단자로 전달하는 제1 스위칭 소자를 포함하며, 구동 트랜지스터와 보상 트랜지스터는 서로 마주보도록 형성되며, 구동 트랜지스터와 보상 트랜지스터의 채널 중심 간의 간격은 제2 단자 또는 제3 단자의 콘택 영역 중심 간의 간격보다 좁게 형성 형성된다.

Description

발광 표시 장치{LIGHT EMITTING DISPLAY DEVICE}
본 발명은 발광 표시 장치에 관한 것으로, 더욱 상세하기는 유기 전계발광(electroluminescent, 이하 EL 이라 함) 표시 장치에 관한 것이다.
일반적으로 유기 EL 표시 장치는 형광(인광)성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시 장치로서, N X M 개의 유기 발광셀들을 전압 기입 혹은 전류 기입하여 영상을 표현한다. 이러한 유기 발광셀은, 도 1에 도시된 바와 같이, 애노드, 유기 박막, 캐소드 레이어의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL), 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함하고 있다.
이와 같이 이루어지는 유기 발광셀을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, TFT)를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터를 각 ITO(indium tin oxide) 화소 전극에 접속하고 박막 트랜지스터의 게이트에 접속된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다. 이때, 커패시터에 전압을 기록하기 위해 인가되는 신호의 형태에 따라 능동 구동 방식은 전압 기입(voltage programming) 방식과 전류 기입(current programming) 방식으로 나누어진다.
종래의 전압 기입 방식의 화소 회로에서는 제조 공정의 불균일성에 의해 생기는 박막 트랜지스터의 문턱 전압(VTH)의 편차로 인해 고계조를 얻기 어렵다는 단점이 있다.
구동 트랜지스터의 문턱 전압의 편차를 보상하기 위한 종래의 기술로서 보상 트랜지스터를 상기 구동 트랜지스터의 게이트에 접속시키는 방법이 있다.
이러한 방법을 적용하기 위해서는 구동 트랜지스터와 보상 트랜지스터의 특성이 실질적으로 동일해야 하는데, 종래의 제조 방법으로는 보상 트랜지스터의 특성 및 구동 트랜지스터의 특성 간에 상당한 차이가 존재하여 구동 트랜지스터의 문턱 전압의 편차를 정확하게 보상할 수 없는 문제가 있었다.
본 발명이 이루고자 하는 기술적 과제는 화소 회로의 구동 트랜지스터와 보상 트랜지스터의 균일도를 높임으로써 구동 트랜지스터의 문턱 전압의 편차를 보다 정확하게 보상하기 위한 것이다.
상기 과제를 달성하기 위하여 본 발명의 하나의 특징에 따른 발광 표시 장치는 화상 신호에 대응되는 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 상기 데이터선 및 상기 주사선에 전기적으로 연결되어 있는 화소 회로를 포함하는 발광 표시 장치로서, 상기 화소 회로는 제1 단자 및 제2 단자 간에 커패시터가 형성되고, 상기 제1 단자 및 상기 제2 단자 간에 인가된 전압에 대응되는 전류를 제3 단자로 출력하는 구동 트랜지스터, 상기 구동 트랜지스터의 상기 제3 단자에 접속되고, 인가되는 전류의 양에 대응되는 화상을 표시하는 표시 소자, 상기 구동 트랜지스터의 상기 제1 단자에 접속되는 제1 단자, 제2 단자, 및 제3 단자를 구비하고, 다이오드 연결된 보상 트랜지스터, 및 상기 주사선으로부터의 선택 신호에 응답하여 상기 데이터 전압을 상기 보상 트랜지스터의 상기 제2 단자로 전달하는 제1 스위칭 소자를 포함하고, 상기 구동 트랜지스터와 상기 보상 트랜지스터는 서로 마주보도록 형성되고, 상기 구동 트랜지스터와 상기 보상 트랜지스터의 채널 중심 간의 간격은 상기 제2 단자 또는 상기 제3 단자의 콘택 영역 중심 간의 간격보다 좁게 형성된다.
본 발명의 하나의 특징에 따른 발광 표시 장치에 있어서, 상기 화소 회로는 제1 제어 신호에 응답하여 상기 구동 트랜지스터의 상기 제3 단자와 상기 표시 소자를 전기적으로 차단하는 제2 스위칭 소자를 더 포함한다.
본 발명의 하나의 특징에 따른 발광 표시 장치에 있어서, 상기 화소 회로는 제2 제어 신호에 응답하여 상기 보상 트랜지스터의 상기 제3 단자에 프리차지 전압을 인가하는 제3 스위칭 소자를 더 포함한다.
본 발명의 하나의 특징에 따른 발광 표시 장치에 있어서, 상기 제3 스위칭 소자는 상기 표시 소자를 사이에 두고 상기 구동 트랜지스터와 반대편에 형성된다.
본 발명의 하나의 특징에 따른 발광 표시 장치에 있어서, 상기 커패시터는 상기 전원을 공급하는 전원선과 상기 구동 트랜지스터의 게이트 전극을 형성하는 금속층에 의하여 형성된다.
본 발명의 하나의 특징에 따른 발광 표시 장치에 있어서, 상기 구동 트랜지스터와 상기 보상 트랜지스터는 실질적으로 동일한 특성을 갖도록 형성된다.
본 발명의 다른 특징에 따른 발광 표시 장치는 화상 신호에 대응되는 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 상기 데이터선 및 상기 주사선에 전기적으로 연결되어 있는 화소 회로를 포함하는 발광 표시 장치로서, 상기 화소 회로는 제1 단자 및 제2 단자 간에 커패시터가 형성되고, 상기 제1 단자 및 상기 제2 단자 간에 인가된 전압에 대응되는 전류를 제3 단자로 출력하는 구동 트랜지스터, 상기 구동 트랜지스터의 상기 제3 단자에 접속되고, 인가되는 전류의 양에 대응되는 화상을 표시하는 표시 소자, 상기 구동 트랜지스터의 제1 단자에 접속되는 제1 단자, 제2 단자, 및 제3 단자를 구비하고, 다이오드 연결된 보상 트랜지스터, 및 상기 주사선으로부터의 선택 신호에 응답하여 상기 데이터 전압을 상기 보상 트랜지스터의 상기 제2 단자로 전달하는 스위칭 소자를 포함하고, 상기 구동 트랜지스터 및 상기 보상 트랜지스터의 상기 제2 단자 및 상기 제3 단자는 콘택홀을 통하여 활성층과 연결되고, 상기 콘택홀은 상기 활성층의 단면적보다 넓게 형성되며, 상기 구동 트랜지스터와 상기 보상 트랜지스터의 상기 콘택홀의 중심간의 간격은 상기 활성층의 중심간의 간격보다 크게 형성된다.
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 유기 EL 표시 장치를 개략적으로 도시한 것이다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 유기 EL 표시 장치는 유기 EL 표시 패널(100), 주사 구동부(200), 및 데이터 구동부(300)를 포함한다.
유기 EL 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 데이터선(D1-Dm), 행 방향으로 뻗어 있는 복수의 주사선(S1-Sn), 및 복수의 화소 회로(110)를 포함한다. 데이터선(D1-Dm)은 화상 신호를 나타내는 데이터 신호를 화소 회로(110)로 전달하며, 주사선(S1-Sn)은 선택 신호를 화소 회로(110)로 전달한다. 화소 회로(110)는 이웃한 두 데이터선(D1-Dm)과 이웃한 두 주사선(S1-Sn)에 의해 정의되는 화소 영역에 형성되어 있다.
주사 구동부(200)는 주사선(S1-Sn)에 각각 선택 신호를 순차적으로 인가하며, 데이터 구동부(300)는 데이터선(D1-Dm)에 화상 신호를 나타내는 데이터 전압을 인가한다.
주사 구동부(200) 및/또는 데이터 구동부(300)는 표시 패널(100)에 전기적으로 연결될 수 있으며 또는 표시 패널(100)에 접착되어 전기적으로 연결되어 있는 테이프 캐리어 패키지(tape carrier package, TCP)에 칩 등의 형태로 장착될 수 있다. 또는 표시 패널(100)에 접착되어 전기적으로 연결되어 있는 가요성 인쇄 회로(flexible printed circuit, FPC) 또는 필름(film) 등에 칩 등의 형태로 장착될 수도 있다. 이와는 달리 주사 구동부(200) 및/또는 데이터 구동부(300)는 표시 패널의 유리 기판 위에 직접 장착될 수도 있으며, 또는 유리 기판 위에 주사선, 데이터선 및 박막 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로와 대체될 수도 직접 장착될 수도 있다.
아래에서는 도 3 내지 도 6을 참조하여 본 발명의 일실시예에 따른 화소 회로에 대하여 상세히 설명한다.
도 3은 전압 기입 방식의 화소 회로를 도시한 것이다.
도 3에 도시된 바와 같이, 화소 회로는 트랜지스터(M1-M5), 커패시터(Cst), 및 유기 EL 소자(OLED)를 포함한다.
트랜지스터(M1)는 유기 EL 소자(OLED)에 흐르는 전류를 제어하기 위한 구동 트랜지스터로서, 전원(VDD) 및 유기 EL 소자(OLED) 간에 접속된다. 트랜지스터(M2)는 다이오드 접속되어 있고, 게이트가 구동 트랜지스터(M1)의 게이트에 접속되어 구동 트랜지스터(M1)의 문턱 전압의 편차를 보상한다.
트랜지스터(M3)는 주사선(Sn)으로부터의 선택 신호에 응답하여 데이터선(Dm)의 전압을 트랜지스터(M2)로 전달하고, 트랜지스터(M4)는 주사선(Sn-1)으로부터의 선택 신호에 응답하여 프리차지 전압(Vp)을 캐패시터(Cst)로 전달한다.
트랜지스터(M5)는 제어 신호(Cn)로부터의 선택 신호에 응답하여 구동 트랜지스터(M1)과 유기 EL 소자(OLED)를 연결한다.
커패시터(Cst)는 구동 트랜지스터(M1)의 게이트 및 소스 간에 접속되어, 구동 트랜지스터(M1)의 게이트 및 소스간 전압(VGS)을 일정 전압으로 유지시킨다.
이하, 도 4 내지 도 6을 참조하여 본 발명의 일실시예에 따른 화소 회로의 제조 방법을 설명한다.
도 4는 본 발명의 일실시예에 따른 화소 회로의 평면도이다.
도 4에 도시된 바와 같이, 데이터선(Dm)이 세로 방향(도면의 위아래 방향)으로 형성되고, 유기 EL 소자(OLED)의 화소 전극층(12)을 사이에 두고 전원 전극선(VDD)이 형성된다. 또한, 주사선(Sn, Sn-1)은 데이터선(Dm)과 교차하도록 형성되어 있다.
트랜지스터(M1)의 게이트 전극은 금속층(13)에 의하여 형성되고, 드레인 전극(D1)이 트랜지스터(M5)의 소스 전극(S5)과 접속된다. 또한, 트랜지스터(M1)의 소스 전극은 전원선(VDD)과 접속된다.
트랜지스터(M2)의 게이트 전극은 금속층(13)에 의하여 형성되고, 소스 전극(S2)이 트랜지스터(M3)의 드레인 전극(D3)과 접속되어 있다.
트랜지스터(M3)의 게이트 전극은 제어 신호선(Sn)에 의하여 형성되고, 소스 전극(S3)이 데이터선(Dm)과 접속되어 있다.
트랜지스터(M4)는 유기 EL 소자(OLED)를 사이에 두고 트랜지스터(M1)과 반대편에 형성된다. 트랜지스터(M1)의 게이트 전극은 주사선(Sn-1)에 의하여 형성되고, 소스 전극(S4)은 프리차지 전압선(Vp)과 접속되고, 드레인은 금속층(13)과 접속되어 있다.
또한, 전원 공급선(VDD)과 금속층(13)에 의하여 커패시터(Cst)가 형성된다.
본 발명의 일실시예에 따르면, 구동 트랜지스터(M1)의 문턱 전압의 편차를 보상하는 보상 트랜지스터(M2)를 사용하고, 이 때, 구동 트랜지스터(M1)와 보상 트랜지스터(M2) 중 적어도 하나가 아령 타입의 모양으로 형성된다. 구체적으로는, 도 4에 도시된 바와 같이, 보상 트랜지스터(M2)의 채널 폭이 소스 및 드레인 전극(S2, D3)의 콘택 영역의 폭보다 좁게 형성된다.
이러한 경우, 구동 트랜지스터(M1)와 보상 트랜지스터(M2)의 채널 간격이 좁을수록 양 트랜지스터간 균일도가 높아져 구동 트랜지스터(M1)의 문턱 전압을 정확하게 보상할 수 있다.
도 5a 및 도 5b는 종래의 보상 트랜지스터(M2) 배치 방법을 도시한 것이고, 도 6a 및 도 6b는 본 발명의 일실시예에 따른 배치 방법을 도시한 것이다.
도 5a에 도시된 바와 같이, 종래에는 보상 트랜지스터(M2)의 채널 폭이 소스 및 드레인 전극(S2, D2)의 콘택 영역보다 좁은 경우, 채널 영역이 소스 및 드레인 전극(S2, D2)의 콘택 영역의 중간에 형성되도록 배치함으로써, 구동 트랜지스터(M1)와 보상 트랜지스터(M2) 간의 균일성이 떨어지는 문제가 있었다. 특히, 도 5b에 도시된 바와 같이, 보상 트랜지스터(M2) 뿐만 아니라 구동 트랜지스터(M1)의 채널 폭이 소스 및 드레인 영역(S1, D1)의 콘택 영역보다 좁은 경우, 채널 간의 영역이 더욱 멀어짐으로써, 구동 트랜지스터(M1)와 보상 트랜지스터(M1) 간이 균일성이 더욱 떨어졌다.
따라서, 본 발명은 도 6a에 도시된 바와 같이, 보상 트랜지스터(M2)의 채널이 폭이 소스 및 드레인 전극(S2, D2)의 콘택 영역보다 좁은 경우, 양 트랜지스터의 채널의 중심 간의 간격을 소스 전극 간의 간격이나 드레인 전극 간의 간격보다 좁도록 형성한다.
이로써, 보상 트랜지스터(M2)의 채널이 구동 트랜지스터(M1)의 채널에 더욱 가까워지게 되고, 양 트랜지스터 간의 균일도가 높아져 구동 트래지스터의 문턱 전압의 편차를 더욱 정확하게 보상할 수 있게 된다.
상기 실시예에서는 보상 트랜지스터(M2)의 채널의 폭이 소스 및/또는 드레인 전극(S2, D2)의 콘택 영역의 폭보다 좁은 경우를 중심으로 설명하였으나, 실시예에 따라서는 구동 트랜지스터(M1)의 채널의 폭이 소스 및/또는 드레인 전극(S1, D1)의 콘택 영역의 폭보다 좁게 형성될 수 있다. 이러한 경우에도, 구동 트랜지스터(M1)의 채널이 보상 트랜지스터(M2)의 채널과 최대한 가깝도록 형성함으로써, 양 트랜지스터의 균일성을 높일 수 있다.
또한, 도 6b에 도시된 바와 같이, 구동 트랜지스터(M1)와 보상 트랜지스터(M2)의 채널의 폭이 모두 소스 및 드레인 전극의 콘택 영역보다 작게 형성될 수 있으며, 이러한 경우, 양 채널간의 간격을 소스 및 드레인 전극 간의 간격보다 작게 형성함으로써, 구동 트랜지스터(M1)와 보상 트랜지스터(M2)의 균일성을 높일 수 있다.
이상으로 본 발명의 실시예에 따른 유기 EL 표시 장치에 대하여 설명하였다. 상기 설명된 실시예는 본 발명의 개념이 최적으로 적용된 것으로서, 본 발명의 범위가 상기 실시예에 한정되는 것은 아니며, 본 발명의 개념을 그대로 이용하여 여러 가지 변형된 실시예를 형성할 수 있음은 당업자에게 자명하다.
본 발명에 따르면, 화소 회로의 구동 트랜지스터와 보상 트랜지스터의 균일도를 높임으로써 구동 트랜지스터의 문턱 전압의 편차를 보다 정확하게 보상할 수 있다.
도 1은 유기 전계 표시 소자의 개념도이다.
도 2는 본 발명의 일실시예에 따른 유기 EL 표시 장치를 개략적으로 도시한 것이다.
도 3은 전압 기입 방식의 화소 회로를 도시한 것이다.
도 4는 본 발명의 일실시예에 따른 화소 회로의 평면도이다.
도 5a 및 도 5b는 종래의 보상 트랜지스터 배치 구조를 도시한 평면도이다.
도 6a 및 도 6b는 본 발명의 일실시예에 따른 보상 트랜지스터의 배치 구조를 도시한 평면도이다.

Claims (13)

  1. 화상 신호에 대응되는 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 및 상기 데이터선과 상기 주사선에 전기적으로 연결되어 있는 화소 회로를 포함하는 발광 표시 장치에 있어서,
    상기 화소 회로는,
    제1 단자 및 제2 단자 간에 커패시터가 형성되고, 상기 제1 단자 및 상기 제2 단자 간에 인가된 전압에 대응되는 전류를 제3 단자로 출력하는 구동 트랜지스터,
    상기 구동 트랜지스터의 상기 제3 단자에 접속되고, 인가되는 전류의 양에 대응되는 화상을 표시하는 표시 소자,
    상기 구동 트랜지스터의 상기 제1 단자에 접속되는 제1 단자, 제2 단자, 및 제3 단자를 구비하고, 다이오드 연결된 보상 트랜지스터, 및
    상기 주사선으로부터의 선택 신호에 응답하여 상기 데이터 전압을 상기 보상 트랜지스터의 상기 제2 단자로 전달하는 제1 스위칭 소자
    를 포함하고,
    상기 구동 트랜지스터와 상기 보상 트랜지스터는 서로 마주보도록 형성되고, 상기 구동 트랜지스터와 상기 보상 트랜지스터의 채널 중심 간의 간격은 상기 제2 단자 또는 제3 단자의 콘택 영역 중심 간의 간격보다 좁게 형성되는 발광 표시 장치.
  2. 제1항에 있어서,
    상기 화소 회로는 제1 제어 신호에 응답하여 상기 구동 트랜지스터의 상기 제3 단자와 상기 표시 소자를 전기적으로 차단하는 제2 스위칭 소자를 더 포함하는 발광 표시 장치.
  3. 제1항에 있어서,
    상기 화소 회로는 제2 제어 신호에 응답하여 상기 보상 트랜지스터의 상기 제3 단자에 프리차지 전압을 인가하는 제3 스위칭 소자를 더 포함하는 발광 표시 장치.
  4. 제3항에 있어서,
    상기 제3 스위칭 소자는 상기 표시 소자를 사이에 두고 상기 구동 트랜지스터와 반대편에 형성되는 발광 표시 장치.
  5. 제1항에 있어서,
    상기 커패시터는 상기 전원을 공급하는 전원선과 상기 구동 트랜지스터의 게이트 전극을 형성하는 금속층에 의하여 형성되는 발광 표시 장치.
  6. 제1항에 있어서,
    상기 구동 트랜지스터와 상기 보상 트랜지스터는 실질적으로 동일한 특성을 갖도록 형성된 발광 표시 장치.
  7. 제1항에 있어서,
    상기 보상 트랜지스터의 채널 영역의 폭은 상기 보상 트랜지스터의 제1 또는 제2 전극의 콘택 영역의 폭보다 좁은 발광 표시 장치.
  8. 제1항에 있어서,
    상기 구동 트랜지스터의 채널 영역의 폭은 상기 구동 트랜지스터의 제1 또는 제2 전극의 콘택 영역의 폭보다 좁은 발광 표시 장치.
  9. 제1항에 있어서,
    상기 구동 트랜지스터의 채널 영역의 폭과 상기 보상 트랜지스터의 채널 영역의 폭은 서로 다른 발광 표시 장치.
  10. 화상 신호에 대응되는 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 상기 데이터선 및 상기 주사선에 전기적으로 연결되어 있는 화소 회로를 포함하는 발광 표시 장치에 있어서,
    상기 화소 회로는,
    제1 단자 및 제2 단자 간에 커패시터가 형성되고, 상기 제1 단자 및 상기 제2 단자 간에 인가된 전압에 대응되는 전류를 제3 단자로 출력하는 구동 트랜지스터,
    상기 구동 트랜지스터의 상기 제3 단자에 접속되고, 인가되는 전류의 양에 대응되는 화상을 표시하는 표시 소자,
    상기 구동 트랜지스터의 상기 제1 단자에 접속되는 제1 단자, 제2 단자, 및 제3 단자를 구비하고, 다이오드 연결된 보상 트랜지스터, 및
    상기 주사선으로부터의 선택 신호에 응답하여 상기 데이터 전압을 상기 보상 트랜지스터의 상기 제2 단자로 전달하는 스위칭 소자
    를 포함하며,
    상기 구동 트랜지스터 및 상기 보상 트랜지스터의 상기 제2 단자 및 상기 제3 단자는 콘택홀을 통하여 활성층과 연결되고, 상기 콘택홀은 상기 활성층의 단면적보다 넓게 형성되며, 상기 구동 트랜지스터와 상기 보상 트랜지스터의 상기 콘택홀의 중심 간의 간격은 상기 활성층의 중심 간의 간격보다 크게 형성되는 발광 표시 장치.
  11. 제10항에 있어서,
    상기 구동 트랜지스터의 상기 채널의 폭과 상기 보상 트랜지스터의 상기 채널의 폭은 서로 다른 발광 표시 장치.
  12. 제10항에 있어서,
    상기 보상 트랜지스터의 상기 채널의 폭은 상기 제2 또는 제3 단자와 연결된 활성 영역의 폭보다 좁은 발광 표시 장치.
  13. 제10항에 있어서,
    상기 구동 트랜지스터의 상기 채널의 폭은 상기 제2 또는 제3 단자와 연결된 활성 영역의 폭보다 좁은 발광 표시 장치.
KR10-2003-0083590A 2003-11-24 2003-11-24 발광 표시 장치 KR100536234B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0083590A KR100536234B1 (ko) 2003-11-24 2003-11-24 발광 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0083590A KR100536234B1 (ko) 2003-11-24 2003-11-24 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20050049841A KR20050049841A (ko) 2005-05-27
KR100536234B1 true KR100536234B1 (ko) 2005-12-12

Family

ID=38665489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0083590A KR100536234B1 (ko) 2003-11-24 2003-11-24 발광 표시 장치

Country Status (1)

Country Link
KR (1) KR100536234B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706802B1 (ko) * 2006-01-04 2007-04-12 삼성전자주식회사 이미지 센서 및 그 형성 방법
CN105842941B (zh) * 2015-01-13 2019-07-05 群创光电股份有限公司 显示面板
TWI575756B (zh) 2015-01-13 2017-03-21 群創光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
KR20050049841A (ko) 2005-05-27

Similar Documents

Publication Publication Date Title
KR100823199B1 (ko) 유기 발광 표시 장치
KR100536235B1 (ko) 화상 표시 장치 및 그 구동 방법
US8654040B2 (en) Electro-optical device, matrix substrate, and electronic equipment
JP4396848B2 (ja) 発光表示装置
KR100515299B1 (ko) 화상 표시 장치와 그 표시 패널 및 구동 방법
US6911960B1 (en) Active-type electroluminescent display
US7471267B2 (en) Display panel, light emitting display using the display panel, and driving method thereof
KR100830981B1 (ko) 유기 발광 표시 장치
KR100497247B1 (ko) 발광 표시 장치 및 그 표시 패널과 구동 방법
JP4467910B2 (ja) アクティブマトリクス型表示装置
KR100560468B1 (ko) 화상 표시 장치와 그 표시 패널
KR100822205B1 (ko) 화소 회로 및 그를 포함하는 유기 발광 표시 장치
KR20050104817A (ko) 발광표시 장치 및 그 화소회로
KR20060096857A (ko) 표시 장치 및 그 구동 방법
KR100515306B1 (ko) 유기el 표시패널
KR100560470B1 (ko) 다이오드 접속된 트랜지스터의 제조 방법 및 이를 이용한화상 표시 장치
US11342386B2 (en) Array substrate and display device each having a data line connecting sub-pixels of different colors
KR100536234B1 (ko) 발광 표시 장치
KR20050052309A (ko) 유기 전계 발광 표시 장치
KR20040078561A (ko) 일렉트로 루미네센스 표시 장치
US20060038753A1 (en) Light emitting display driver and method thereof
KR100515307B1 (ko) 화상 표시 장치 및 그 구동 방법
KR100583137B1 (ko) 유기 발광 표시장치
KR100670172B1 (ko) 발광 표시 장치 및 그 계조 전압 보정 방법
KR100627358B1 (ko) 유기전계 발광 표시 패널

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee