KR100525095B1 - 메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 장치 및그 방법 - Google Patents

메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 장치 및그 방법 Download PDF

Info

Publication number
KR100525095B1
KR100525095B1 KR10-2003-0019999A KR20030019999A KR100525095B1 KR 100525095 B1 KR100525095 B1 KR 100525095B1 KR 20030019999 A KR20030019999 A KR 20030019999A KR 100525095 B1 KR100525095 B1 KR 100525095B1
Authority
KR
South Korea
Prior art keywords
output
data
buffer
input buffer
data output
Prior art date
Application number
KR10-2003-0019999A
Other languages
English (en)
Other versions
KR20040085351A (ko
Inventor
정덕주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0019999A priority Critical patent/KR100525095B1/ko
Publication of KR20040085351A publication Critical patent/KR20040085351A/ko
Application granted granted Critical
Publication of KR100525095B1 publication Critical patent/KR100525095B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 메모리 장치의 데이터 출력버퍼로부터 로우 레벨의 데이터가 복수개 출력되는 경우에 발생할 수 있는 접지전압라인의 그라운드 바운싱의 영향으로 입력 버퍼로 하이 레벨의 신호가 인가되는 경우 발생할 수 있는 오동작을 방지하기 위한 메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 장치 및 그 방법을 제공한다.
본 발명의 노이즈 방지 방법은, 데이터 출력 버퍼를 통하여 출력되는 로우 데이터의 수를 검출하여 로우 데이터의 수가 일정 수준을 넘어서는 경우, 상기 입력 버퍼를 통하여 하이 레벨의 신호가 입력되는 경우 입력 버퍼의 출력단과 접지전원 사이에 부하 수단이 연결되도록 하며, 본 발명에 의할 경우 메모리 장치의 데이터 출력 버퍼를 통하여 많은 수의 로우 데이터가 출력되는 경우에 발생하는 접지전원의 그라운드 바운싱에도 불구하고 안정적으로 어드레스 버퍼, 또는 그와 동일한 구조를 갖는 입력 버퍼를 동작시킬 수 있다.

Description

메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 장치 및 그 방법{Device for preventing noise generated in input buffer of memory device and the method therefor}
본 발명은 메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 장치 및 그 방법에 관한 것으로, 특히 메모리 장치의 데이터 출력버퍼로부터 로우 레벨의 데이터가 복수개 출력되는 경우에 발생할 수 있는 접지전압라인의 그라운드 바운싱의 영향으로 입력 버퍼로 하이 레벨의 신호가 인가되는 경우 발생할 수 있는 오동작을 방지하기 위한 메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 장치 및 그 방법에 관한 것이다.
도 1 은 메모리 장치의 일반적인 리드 동작을 설명하는 블록도이다. 주지된 바와같이, 리드 동작시에는 외부로부터 어드레스 신호를 수신하여 제어 신호를 발생시킨 다음, 메모리 셀로부터 데이터를 독출하여 데이터 출력 버퍼를 통하여 데이터를 외부로 출력하게 된다.
도 2 는 데이터 출력버퍼의 일반적인 회로도이다.
일반적으로, 데이터 출력버퍼는 구동능력을 고려하여 사이즈가 큰 PMOS 와 NMOS 트랜지스터로 구성되는데, 특히 데이터 출력 버퍼를 통하여 로우 레벨의 데이터가 출력되는 경우, NMOS 트랜지스터가 턴온되는 순간 외부 핀에 존재하는 기생 용량의 영향으로 소정의 전하가 접지 라인으로 유입되어 접지전원의 레벨이 뛰게 되며, 이를 그라운드 바운싱(ground bouncing)이라 한다.
그런데, 메모리 장치에서는 데이터 출력 버퍼를 통하여 데이터를 출력하는 리드 동작 직후에 다음 동작을 위한 어드레스 신호가 입력되는 경우, 어드레스 신호가 하이 레벨인 경우 어드레스 버퍼는 데이터 출력 버퍼에서 발생된 그라운드의 노이즈의 영향을 받아 어드레스 버퍼가 오동작을 일으킬 가능성이 크다.
특히, 데이타 출력 버퍼의 갯수가 많은 경우, 즉 8 핀 또는 16 핀의 데이타 핀을 갖는 메모리 장치의 경우에 있어서, 로우 레벨의 데이타 출력이 많게 되면 그라운드 바운싱에 의한 접지라인의 노이즈 유발 가능성은 상당히 높아지게 된다.
참고로, 위의 문제는 어드레스 버퍼이외에도 메모리 장치의 일반적인 입력 버퍼에도 동일하게 발생하는 문제이며, 이하 본 명세서에서는 설명의 편의를 위하여 어드레스 버퍼와 관련하여 설명하겠으나, 다른 데이터 입력 버퍼의 경우에도 동일하게 적용될 수 있음은 당연하다.
본 발명의 전술한 종래의 문제점을 해결하기 위한 것으로, 데이타 출력 버퍼를 통하여 출력될 로우 데이타가 갯수가 많은 경우, 이를 검출하여 하이 레벨의 신호가 인가되는 어드레스 버퍼에 사용되는 NMOS 트랜지스터의 갯수를 증가시켜 그라운드 바운싱의 영향을 감소시키는 방법 및 그 장치를 제공하고자 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 복수개의 데이터 출력 버퍼를 갖는 메모리 장치의 입력 버퍼(풀업 소자와 풀다운 소자로 구성됨)에 발생하는 노이즈 방지 장치는 상기 복수개의 데이터 출력 버퍼 각각으로부터 로우 레벨의 데이터가 출력되는지를 검출하는 검출 수단, 상기 검출 수단의 신호를 조합하여 상기 복수개의 데이타 출력버퍼로부터 출력되는 로우 레벨의 데이타의 갯수가 소정의 기준 갯수를 초과하였는지 여부를 결정하는 합산 수단, 및 상기 합산 수단의 출력신호에 따라서 상기 입력버퍼의 출력단과 접지전원 사이에 연결되어 있는 부하 수단을 선택적으로 연결하는 부하 제어 수단을 구비한다. 본 발명에 있어서, 상기 로우 레벨의 데이타 갯수가 소정의 기준 갯수를 초과한 경우 상기 합산 수단에 의하여 제어되는 상기 부하 제어 수단은 상기 부하 수단이 상기 입력버퍼의 출력단과 접지전원 사이에 연결되도록 하여 상기 입력 버퍼의 풀다운 소자의 저항 성분을 감소시킨다.
삭제
본 발명의 다른 실시예는 데이터 출력 버퍼를 통하여 출력되는 로우 데이터의 수를 검출하여 로우 데이터의 수가 일정 수준을 넘어서는 경우, 상기 입력 버퍼를 통하여 하이 레벨의 신호가 입력되는 경우 입력 버퍼의 출력단과 접지전원 사이에 부하 수단이 연결되도록 하는 메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 방법을 제공한다.
(실시예)
이하, 도면을 참조하여 본 발명에 대하여 보다 구체적으로 설명하기로 한다.
도 3 은 데이타 출력 버퍼로부터 로우 데이타를 출력하기 위해 도 2 에 도시된 dn 신호가 하이 레벨이 되는 순간을 검출하는 회로도 및 그 타이밍도이다. 타이밍도는 로우 데이터를 출력하기 위하여 데이터 출력 버퍼의 인에이블신호인 dn, dp가 하이 레벨로 천이하는 경우를 나타낸 것이다. 도시된 바와같이, 검출회로의 출력신호(dn_io)는 노아 게이트의 입력단자인 노드A 와 노드B 가 로우 레벨인 구간 동안만 하이 레벨이되어, 데이터 출력버퍼가 로우 데이터를 출력할 것임을 검출하게 된다.
도 4는 데이터 핀의 갯수가 16개인 경우 도 3에서 생성된 검출회로의 출력신호(dn_io)를 합산하는 합산 회로를 도시한다. 도면에서, dn_io1, dn_io2, dn_io3 ..., dn_io16 은 각 데이터 출력 버퍼에 해당하는 검출회로의 출력신호이다.
출력신호 dn_io1, dn_io2 는 서로 인접한 데이터 출력 버퍼에 대한 검출회로의 출력신호를 나타낸다. 도면에서, 출력신호 dn_io1, dn_io2 는 전원전압과 접지전압간에 직렬로 연결된 PMOS, 제 1 NMOS, 제 2 NMOS 트랜지스터중에서 제 1 NMOS, 제 2 NMOS 트랜지스터의 게이트에 인가되는 신호이다. 따라서, 출력신호 dn_io1, dn_io2 가 모두 하이 레벨인 경우에만, dn_io12 가 하이 레벨이 됨을 알 수 있다.
마찬가지로, 출력신호 dn_io3, dn_io4 는 서로 인접한 데이터 출력 버퍼에 대한 검출회로의 출력신호를 나타낸다. 도면에서, 출력신호 dn_io3, dn_io4 가 모두 하이 레벨인 경우에만, dn_io34 가 하이 레벨이 됨을 알 수 있다. 이하, 나머지의 경우도 동일하다.
도면에서 알 수 있듯이, 데이터 출력 버퍼로부터 로우 데이타가 출력되는 경우, 즉, 인접한 데이터 출력버퍼에 대한 검출회로의 출력신호의 쌍이 모두 하이 레벨인 경우에만 dn_io12, dn_io34, dn_io56, ..., dn_io1314, dn_io1516 가 하이 레벨로 천이된다.
도 4에서 출력신호 dn_io14 은 출력신호 dn_io12 와 dn_io34를 OR 연산한 신호이며, dn_io58 은 출력신호 dn_io56 과 dn_io78를 OR 연산한 신호이다. 도면에서, dn_io18은 출력신호 dn_io14, dn_io58 가 모두 하이 레벨인 경우에만 하이 레벨이 됨을 알 수 있다. 마찬가지로, dn_io916은 출력신호 dn_io912, dn_io1316 가 모두 하이 레벨인 경우에만 하이 레벨이 됨을 알 수 있다.
도 4에서 신호 dn_io_total 은 dn_io18 과 dn_io916 신호를 NOR 연산한 신호이다. 신호 dn_io_total 은 제어신호인 OEB_PAD 신호와 NOR 연산된 후, 2 입력단자를 갖는 OR 게이트수단의 일단자에 인가되고, OR 게이트수단의 다른 단자에는 일정시간 지연되어 인가된다. 참고로, 제어신호인 OEB_PAD 신호는 본 발명에 따른 동작을 수행하는 경우에는 로우 상태를 유지한다. OR 게이트수단의 최종 출력신호인 input_control 신호는 아래에서 설명될 어드레스 버퍼에 발생하는 노이즈를 방지하기 위한 장치를 제어하는 신호로 사용된다.
도 5는 도 4의 회로에 대한 타이밍도의 일예이다. 여기서 알 수 있듯이, 데이터 출력버퍼의 출력 조합에 따라서 도 2 의 최종 출력 신호인 input_control 신호의 값이 달라질 수는 있으나, 데이터 출력버퍼로부터 출력되는 로우 데이터가 13 개 이상인 경우에는 도 4 의 최종 출력 신호인 input_control 신호는 항상 하이 레벨로 천이한다. 도 5의 경우, 신호 dn_io1, dn_io2, dn_io4, dn_io6, dn_io7, dn_io8, dn_io10, dn_io13 이 하이 레벨인 경우(즉, 해당 데이터 출력버퍼가 로우 데이터를 출력하는 경우)를 나타내며, 이때 도 4 에서의 최종 출력 신호인 input_control 은 어드레스 버퍼를 제어하기 위하여 일정시간 동안 하이 레벨을 유지한다.
도 6은 본 발명의 실시에 어드레스 버퍼의 간단한 일예를 도시한다.
도 6 의 어드레스 버퍼는 전원전압과 접지전원간에 직렬로 연결된 PMOS 와 NMOS 트랜지스터(MP1, MN1)를 구비하며, 이들 트랜지스터의 게이트는 공통단자로 연결되어 있으며, 이 단자를 통하여 어드레스 신호가 인가된다. NMOS 트랜지스터( MN1)의 드레인(n1)과 접지전원 사이에는 또 다른 NMOS 트랜지스터(MN2)가 연결되어 있다. 도 4에 도시된 합산 회로의 출력신호인 input_control 은 전송게이트 T1 과 T2 를 제어한다.
신호 input_control 가 하이 레벨인 경우(즉, 로우 데이터의 출력이 많은 경우)에는 전송게이트(T1)가 턴온되어 NMOS 트랜지스터(MN2)의 게이트에는 어드레스 신호가 인가된다. 따라서, 데이타 출력버퍼를 통하여 많은 수의 로우 데이타가 출력되는 경우, 하이 레벨의 어드레스 신호가 인가되면 트랜지스터(MN1, MN2)가 동시에 턴온되기 때문에 그라운드 바운싱에 의한 접지라인의 노이즈의 영향은 줄어들게 된다.
반면에, 신호 input_control 가 로우 레벨인 경우(즉, 로우 데이터의 출력이 적은 경우)에는 접지라인의 노이즈의 영향이 적고, 따라서 전송게이트(T2)를 턴온시켜 NMOS 트랜지스터(MN2)의 게이트에 접지전위가 인가하여 NMOS 트랜지스터(MN2)의 동작을 턴오프 시키더라도 어드레스 버퍼에 미치는 영향은 그리 크지 않다.
전술한 본 발명은 데이타 리드 동작 후 어드레스 신호가 인가되는 경우에 적용 가능하다. 따라서, 데이터 출력이 하이 데이터이거나 라이트 동작에서는 합산 회로의 출력신호인 input_control 신호가 로우 레벨을 유지하게된다.
본 발명은 어드레스 버퍼에 발생하는 노이즈를 방지하기 위한 장치에 관한 것이나, 본 발명의 사상은 어드레스 버퍼 이외에 외부로부터 데이터를 인력받는 모든 버퍼에 대하여 적용할 수 있다.
이상에서 알 수 있는 바와같이, 본 발명은 메모리 장치의 데이터 출력 버퍼를 통하여 많은 수의 로우 데이터가 출력되는 경우에 발생하는 접지전원의 그라운드 바운싱에도 불구하고 안정적으로 어드레스 버퍼, 또는 그와 동일한 구조를 갖는 입력 버퍼를 동작시킬 수 있음을 알 수 있다.
도 1 은 일반적인 메모리 장치의 리드 동작을 설명하는 블록도.
도 2 는 일반적인 데이터 출력버퍼의 회로도.
도 3 은 데이타 출력 버퍼로부터 로우 데이타가 출력되는 것을 검출하는 검출 회로도 및 그 타이밍도.
도 4는 데이터 핀의 갯수가 16개인 경우 도 3에서 생성된 검출회로의 출력신호를 합산하는 방법을 도시하는 합산 회로도.
도 5는 도 4의 회로에 대한 타이밍도.
도 6은 본 발명의 설명하기 위한 어드레스 버퍼의 회로도.

Claims (3)

  1. 복수개의 데이터 출력 버퍼를 갖는 메모리 장치의 입력 버퍼(풀업 소자와 풀다운 소자로 구성됨)에 발생하는 노이즈 방지 장치에 있어서,
    상기 복수개의 데이터 출력 버퍼 각각으로부터 로우 레벨의 데이터가 출력되는지를 검출하는 검출 수단,
    상기 검출 수단의 신호를 조합하여 상기 복수개의 데이타 출력버퍼로부터 출력되는 로우 레벨의 데이타의 갯수가 소정의 기준 갯수를 초과하였는지 여부를 결정하는 합산 수단, 및
    상기 합산 수단의 출력신호에 따라서 상기 입력버퍼의 출력단과 접지전원 사이에 연결되어 있는 부하 수단을 선택적으로 연결하는 부하 제어 수단을 구비하는 메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 장치.
  2. 제 1 항에 있어서, 상기 로우 레벨의 데이타 갯수가 소정의 기준 갯수를 초과한 경우 상기 합산 수단에 의하여 제어되는 상기 부하 제어 수단은 상기 부하 수단이 상기 입력버퍼의 출력단과 접지전원 사이에 연결되도록 하여 상기 입력 버퍼의 풀다운 소자의 저항 성분을 감소시키는 것을 특징으로 하는 메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 장치.
  3. 데이터 출력 버퍼를 갖는 메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 방법에 있어서,
    데이터 출력 버퍼를 통하여 출력되는 로우 데이터의 수를 검출하여 로우 데이터의 수가 일정 수준을 넘어서는 경우, 상기 입력 버퍼를 통하여 하이 레벨의 신호가 입력되는 경우 입력 버퍼의 출력단과 접지전원 사이에 부하 수단이 연결되도록 하는 메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 방법.
KR10-2003-0019999A 2003-03-31 2003-03-31 메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 장치 및그 방법 KR100525095B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0019999A KR100525095B1 (ko) 2003-03-31 2003-03-31 메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 장치 및그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0019999A KR100525095B1 (ko) 2003-03-31 2003-03-31 메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 장치 및그 방법

Publications (2)

Publication Number Publication Date
KR20040085351A KR20040085351A (ko) 2004-10-08
KR100525095B1 true KR100525095B1 (ko) 2005-11-01

Family

ID=37368351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0019999A KR100525095B1 (ko) 2003-03-31 2003-03-31 메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 장치 및그 방법

Country Status (1)

Country Link
KR (1) KR100525095B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666484B1 (ko) * 2005-02-04 2007-01-09 삼성전자주식회사 반도체 메모리 장치의 입출력 회로 및 입출력 방법
JP4203489B2 (ja) * 2005-03-16 2009-01-07 シャープ株式会社 半導体記憶装置

Also Published As

Publication number Publication date
KR20040085351A (ko) 2004-10-08

Similar Documents

Publication Publication Date Title
US9722582B2 (en) Semiconductor device with output driver pre-emphasis scheme
US8018245B2 (en) Semiconductor device
US9589657B2 (en) Internal power supply voltage auxiliary circuit, semiconductor memory device and semiconductor device
US4965474A (en) Glitch suppression circuit
JP3935925B2 (ja) 出力バッファ回路
JP4987607B2 (ja) レベルシフト回路
US10685686B2 (en) Power switch control for dual power supply
US10897248B2 (en) Semiconductor device
US20070104013A1 (en) Apparatus for controlling column selecting signal of semiconductor memory apparatus and method of controlling the same
JPS60133591A (ja) アドレス遷移パルス回路
US6617881B2 (en) Semiconductor integrated circuit
CN105099438B (zh) 半导体器件
KR100525095B1 (ko) 메모리 장치의 입력 버퍼에 발생하는 노이즈 방지 장치 및그 방법
KR20020074023A (ko) 반도체 메모리 장치 및 이 장치의 데이터 출력방법
US7295055B2 (en) Device for eliminating clock signal noise in a semiconductor integrated circuit
US7564723B2 (en) Reducing current consumption for input circuit of an electronic circuit
US8619482B1 (en) Programmable precharge circuitry
US5553033A (en) Apparatus and method for an address transition detector summing circuit
US5648932A (en) Output control circuit for semiconductor memory
US6542011B2 (en) Driver circuit, receiver circuit, and semiconductor integrated circuit device
EP0350943B1 (en) Semiconductor integrated circuit including output buffer
US7106608B2 (en) Priority circuit
EP0361233B1 (en) Glitch suppression circuit
JP3057739B2 (ja) 半導体集積回路
KR100557937B1 (ko) 바운싱 노이즈 영향이 적은 입력 버퍼 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee