KR100524686B1 - Method of preventing clogging of semiconductor device - Google Patents

Method of preventing clogging of semiconductor device Download PDF

Info

Publication number
KR100524686B1
KR100524686B1 KR1019970029087A KR19970029087A KR100524686B1 KR 100524686 B1 KR100524686 B1 KR 100524686B1 KR 1019970029087 A KR1019970029087 A KR 1019970029087A KR 19970029087 A KR19970029087 A KR 19970029087A KR 100524686 B1 KR100524686 B1 KR 100524686B1
Authority
KR
South Korea
Prior art keywords
film
substrate
edge
semiconductor device
insulating film
Prior art date
Application number
KR1019970029087A
Other languages
Korean (ko)
Other versions
KR19990004927A (en
Inventor
김재영
김훈상
김문환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970029087A priority Critical patent/KR100524686B1/en
Publication of KR19990004927A publication Critical patent/KR19990004927A/en
Application granted granted Critical
Publication of KR100524686B1 publication Critical patent/KR100524686B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

반도체 제조 분야에 관한 것임.Regarding the field of semiconductor manufacturing.

2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention

반도체 기판 가장 자리에서 막의 들림을 방지하는 반도체 장치 제조 방법을 제공한다.A semiconductor device manufacturing method for preventing the lifting of a film at the edge of a semiconductor substrate is provided.

3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention

반도체 장치 제조에 이용되는 각 막의 패턴을 형성하고자 단계에서 각 막의 특성을 고려하여 기판 가장 자리로부터 막까지의 거리를 변화시켜 전도막 상부에 형성되는 절연막이 전도막의 가장자리를 감싸도록 한다.In the step of forming a pattern of each film used for manufacturing a semiconductor device, the distance from the edge of the substrate to the film is changed in consideration of the characteristics of each film so that the insulating film formed on the conductive film covers the edge of the conductive film.

4. 발명의 중요한 용도4. Important uses of the invention

반도체 장치 제조 방법에 이용됨Used in manufacturing semiconductor device

Description

반도체 장치의 막들림 방지 방법Method of preventing clogging of semiconductor device

본 발명은 반도체 장치 제조 방법에 관한 것으로 특히, 기판 가장 자리에서 일어나는 막들림 방지하는 반도체 장치 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device for preventing film jamming occurring at the edge of a substrate.

일반적으로 반도체 장치의 사용되는 전도막 및 절연막 패턴을 형성할 경우 감광막을 사용한다. 감광막은 통상적으로 가장자리를 포함한 반도체 기판 전면에 도포되는데 기판 가장 자리 형성된 감광막으로 기판 뒷면에까지 감광막이 묻어 식각 작업 이후 감광막의 제거가 용이하지 않으며 식각 작업시 기판 뒷면이 깨끗하지 못함으로 인하여 공정 불량이 높아질 수 있다. 아울러 일부 장비의 경우에는 기판 가장자리를 장비에 기계적으로 고정시키는데 이때 감광막이 장비와 접하게 되면 장비의 오염 원인이 되어 공정 불량이 높아진다.Generally, when forming a conductive film and an insulating film pattern used in a semiconductor device, a photosensitive film is used. The photoresist film is usually applied to the entire surface of the semiconductor substrate including the edge. The photoresist film formed at the edge of the substrate is buried to the back side of the substrate so that the photoresist film is not easy to be removed after the etching process. Can be. In addition, in some equipment, the edge of the board is mechanically fixed to the equipment. At this time, when the photoresist is in contact with the equipment, it causes contamination of the equipment, which increases process defects.

상기와 같은 문제를 해결하기 위하여 각 전도층과 절연층을 증착한 다음 원하는 패터닝을 하고자 감광막 도포하는 단계에서 기판의 가장자리부터 감광막을 일정한 간격으로 제거하는 방법을 이용한다. 그러나 감광막 하부에 형성된 각 막의 특성을 고려하지 않고 기판의 가장 자리로부터 감광막을 제거하기 때문에 이후의 식각 공정이나 열처리 공정 그리고 화학 물질을 사용한 습식 세정 공정을 진행하는 도중에 접착력이 안좋은 전도막의 들림이 발생하는 문제점이 있다.In order to solve the problems described above, a method of removing the photoresist film at regular intervals from the edge of the substrate in the step of applying the photoresist film to deposit desired conductive pattern after depositing each conductive layer and the insulating layer. However, the photoresist film is removed from the edge of the substrate without considering the characteristics of each film formed under the photoresist film. There is a problem.

이하, 첨부된 도면을 참조하여 종래 기술의 문제점을 설명한다.Hereinafter, the problems of the prior art will be described with reference to the accompanying drawings.

도1은 종래 기술에 따른 다층막 형성 공정 단면도이다.1 is a cross-sectional view of a multilayer film forming process according to the prior art.

도시한 바와 같이 제1 전도층이(도시하지 않음) 형성된 반도체 기판(s) 상에 제1 절연막(I1)을 형성한 다음, 상기 반도체 기판(s)의 가장자리로부터 일정한 간격(E) 만큼 제거된 감광막 패턴(도시하지 않음)을 식각 방지막으로 상기 제1 절연막(I1)을 식각한다. 이어서, 상기 감광막 패턴을 제거한 후 상기 제1 절연막(I1) 상에 제2 전도층(C2)을 형성하고, 상기 반도체 기판(s)의 가장자리로부터 일정한 간격(E) 만큼 제거된 감광막 패턴을 식각 방지막으로 상기 제2 전도층(I1)을 식각한다. 이때 상기 제1 절연막(I1) 및 제2 전도층(C2)이 상기 반도체 기판(s)의 가장 자리로부터 같은 간격(E)만큼 거리를 두고 형성된다. 그러나 거시적으로는 반도체 기판의 가장 자리로부터 동일한 간격을 두고 상기 제1 절연막 및 제2 전도층이 형성되었을지라도 이를 확대해서 볼 경우에는 각 층이 반도체 기판 가장 자리로부터의 이루는 간격이 아주 일치하는 것은 아니다. 따라서, 절연층을 식각할 때 절연층 하부층인 전기 전도층이 노출되는 경우가 자주 발생하게 된다.As shown in the drawing, the first insulating film I 1 is formed on the semiconductor substrate s on which the first conductive layer (not shown) is formed, and then removed by a predetermined distance E from the edge of the semiconductor substrate s. The first insulating film I 1 is etched using the photoresist pattern (not shown). Subsequently, after the photoresist layer pattern is removed, a second conductive layer C 2 is formed on the first insulating layer I 1 , and the photoresist layer pattern is removed from the edge of the semiconductor substrate s by a predetermined distance (E). The second conductive layer I 1 is etched with an etch stop layer. In this case, the first insulating layer I 1 and the second conductive layer C 2 are formed at equal distances E from the edge of the semiconductor substrate s. However, even if the first insulating film and the second conductive layer are formed at the same distance from the edge of the semiconductor substrate in a macroscopic view, the distance formed from the edge of the semiconductor substrate does not coincide. . Accordingly, when the insulating layer is etched, the electrically conductive layer, which is a lower layer of the insulating layer, is often exposed.

도2a 내지 도2b는 도1의 상태에서 공정을 진행하였을 경우 나타난 막 들림을 보여주는 SEM사진이다. 도2b는 도2a의 일부분(A)을 확대한 것이다. 전기 전도층이 절연층의 보호 없이 노출되면 식각 공정이나 열처리 공정 그리고 습식 세정 공정을 진행하는 도중에 막의 접착력이 절연층에 비하여 나쁜 관계로 막의 들림이 발생한다. 막 들림은 주로 기판의 가장 자리와 인접한 부근에서 처음 발생하여 기판 안쪽으로 확대되는데 일단 막 들림이 발생하면 이들은 입자의 주원인으로 작용하여 기판 상의 모든 디바이스의 손상을 야기하며 장비도 오염하는 심각한 악 영향을 미치게 된다.Figures 2a to 2b is a SEM photograph showing the film lifted when the process is performed in the state of Figure 1; FIG. 2B is an enlarged view of a portion A of FIG. 2A. If the electrically conductive layer is exposed without protection of the insulating layer, the film may be lifted due to the poor adhesive strength of the film during the etching process, the heat treatment process, and the wet cleaning process as compared with the insulating layer. Film lifting occurs primarily near the edges of the substrate and extends into the substrate. Once the film is lifted, they act as a major cause of particles, causing damage to all devices on the substrate and also causing serious adverse effects that contaminate the equipment. Go crazy.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 반도체 기판 가장 자리에서 발생하는 막들림을 방지할 수 있는 반도체 장치 제조 방법을 제공하는데 그 목적이 있다.Disclosure of Invention The present invention devised to solve the above problems has an object of the present invention to provide a method for manufacturing a semiconductor device that can prevent film jamming occurring at the edge of the semiconductor substrate.

상기 목적을 달성하기 위한 본 발명은 반도체 장치 제조 방법에 있어서, 소정의 공정이 완료된 웨이퍼를 준비하는 단계; 상기 웨이퍼의 가장자리 부위에서 상기 웨이퍼의 단부로부터 소정 간격을 두고 패터닝된 전도막 패턴을 형성하는 단계; 상기 웨이퍼의 가장자리에서 상기 전도막 패턴의 측벽을 덮으면서 상기 웨이퍼의 단부로부터 소정 간격을 두고 패터닝된 절연막을 형성하는 단계를 포함하여 이루어진다.In accordance with another aspect of the present invention, a method of manufacturing a semiconductor device includes: preparing a wafer on which a predetermined process is completed; Forming a patterned conductive film pattern at an edge portion of the wafer at a predetermined distance from an end of the wafer; And forming an insulating film patterned at a predetermined distance from an end of the wafer while covering the sidewall of the conductive film pattern at the edge of the wafer.

본 발명은 다른 막과의 접착력이 나쁜 전기전도층은 기판의 가장 자리로부터 간격을 많이 두고 접착력이 우수한 절연막은 기판의 가장 자리로부터 간격을 작게하여 식각함으로써 기판의 가장 자리 지역의 막은 모두 제거하고, 식각 이후 후속 공정시 기판 가장자리 부근에서 전기 전도층이 절연층에 덮여서 노출되지 않도록 함으로써 후속 열처리 공정이나 식각 공정 등에서 발생하기 쉬운 막 들림을 방지하는 방법이다. 통상적으로 절연층이 전기 전도층에 비하여 접착력이 우수하나 특정 절연층은 접착력이 나쁜 경우도 있다. 이때는 전도층처럼 기판 가장 자리로부터 간격을 크게 두어 식각을 실시한다.According to the present invention, an electrically conductive layer having poor adhesion to other films is spaced apart from the edge of the substrate, and an insulating film having excellent adhesion is removed by etching with a small gap from the edge of the substrate, thereby removing all films in the edge region of the substrate. In the subsequent process after etching, the conductive layer is covered with the insulating layer near the edge of the substrate so that the film is not easily exposed in the subsequent heat treatment or etching process. In general, although the insulating layer has better adhesion than the electrically conductive layer, the specific insulating layer may have poor adhesion. At this time, etching is performed with a large distance from the edge of the substrate like the conductive layer.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 설명한다. 다음의 도3a 내지 도3c는 본 발명에 따른 다층막 형성 공정 단면도이다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention. 3A to 3C are cross-sectional views of a multilayer film forming process according to the present invention.

도3a는 소정의 하부층이 형성된 반도체 기판(s) 위에 제1 전도막(C1)을 증착한 다음 제1 감광막 패턴(P1)을 기판의 가장 자리로부터 소정의 거리(E1) 만큼 간격을 두고 형성한 것이다.FIG. 3A shows that the first conductive film C 1 is deposited on the semiconductor substrate s on which the predetermined lower layer is formed, and then the first photoresist pattern P 1 is spaced apart from the edge of the substrate by a predetermined distance E 1 . It is formed.

도3b는 상기 제1 감광막 패턴(P1)을 식각 장벽으로 상기 제1 전도막(C1)을 식각한 후 상기 제1 감광막 패턴(P1)을 제거한다. 이어서, 제1 절연막(I1)을 증착하고 상기 제1 절연막을 식각하기 위하여 제2 감광막을 기판의 가장 자리로부터 소정의 간격(E2) 만큼 간격을 두고 형성한 것이다. 여기서 상기 제2 감광막 패턴이 기판 가장 자리와 이루는 간격(E2)은 상기 제1 감광막 패턴이 기판 가장 자리와 이루는 간격(E1) 보다 작아야 한다. 이때 식각 작업을 행할 때는 ESC(electro-static chuck)가 구비된 장비를 이용하여 식각할 경우 기판 가장 자리에서 감광막까지 막을 모두 식각하여 제거해야 한다.Figure 3b and then etching the first conductive film (C 1) of the first photosensitive film pattern (P 1) as an etch barrier removing the first photosensitive film pattern (P 1). Subsequently, in order to deposit the first insulating film I 1 and to etch the first insulating film, the second photosensitive film is formed at a predetermined interval E 2 from the edge of the substrate. In this case, the distance E 2 between the second photoresist pattern and the substrate edge should be smaller than the distance E 1 between the first photoresist pattern and the substrate edge. At this time, when etching is performed using a device equipped with an electro-static chuck (ESC), all the film from the edge of the substrate to the photoresist should be etched and removed.

도3c는 이후의 절연막 및 전도막을 진행할 공정을 도3b까지의 작업과 같은 원리를 이용해서 막의 종류에 따라 기판 가장자리로부터의 간격 크기를 조절하여 공정을 진행했을 때의 단면 모식도를 나타낸 것이다, 이때 모든 전도막은 그 상부에 형성되는 절연막 보다 기판 가장자리에서 안쪽으로 더 들어가도록 하여야한다. 각 막의 기판 가장자리로부터의 간격 크기는 막의 접착력에 따라 조금씩 달라질 수 있다.Figure 3c shows a cross-sectional schematic diagram when the process of proceeding the process of the insulating film and the conductive film after the process by adjusting the gap size from the edge of the substrate according to the type of film using the same principle as the operation to Figure 3b, all The conductive film should be made to enter inward from the edge of the substrate more than the insulating film formed thereon. The size of the gap from the substrate edge of each film may vary slightly depending on the adhesion of the film.

도4는 본 발명에 따른 막을 증착하고 식각하는 작업을 행하였을 때 실리콘 기판 가장 지역의 단면을 보이는 SEM 사진이다. 접착력이 나쁜 막의 노출이 없기 때문에 막의 들림이 발생하지 않았음을 확인할 수 있다.4 is a SEM photograph showing a cross section of a region of a silicon substrate when a film is deposited and etched according to the present invention. Since there is no exposure of the film with poor adhesion, it can be confirmed that the lifting of the film does not occur.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the technical field of the present invention without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

상기와 같이 이루어지는 본 발명은 기판 가장 자리 부근에서 막 들림을 원천적으로 제거함으로써 막 들림에 의한 다비이스 수율의 감소를 방지할 수 있으며 아울러 막 들림이 발생한 장비의 다운으로 인한 장비의 사용할 시간의 감소를 방지할 수 있다. 또한 새로운 디바이스의 개발에 있어서, 뜻하지 않은 손실을 방지함으로써 개발 시간을 단축시킬 수 있다.The present invention made as described above can prevent the reduction of the device yield due to the film lift by removing the film lift in the vicinity of the edge of the substrate at the same time, and also reduces the use time of the equipment due to the down of the equipment where the film lift occurs You can prevent it. In the development of new devices, development time can be shortened by preventing accidental losses.

도1은 종래 기술에 따른 반도체 다층막 형성 공정 단면도.1 is a cross-sectional view of a semiconductor multilayer film forming process according to the prior art.

도2a 내지 도2b는 종래 기술에 따른 막 들림을 나타내는 SEM사진.Figures 2a to 2b are SEM pictures showing the film lift in accordance with the prior art.

도3a 내지 도3c는 본 발명의 일실시예에 따른 다층막 형성 공정 단면도.3A to 3C are cross-sectional views of a multilayer film forming process according to an embodiment of the present invention.

도4는 본 발명의 일실시예에 따른 다층막 형성 단면을 나타내는 SEM 사진.4 is a SEM photograph showing a cross section of a multilayer film formation according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing

P,P1,P2: 감광막 패턴 I1,I2,I3,I4: 절연막P, P 1 , P 2 : photosensitive film pattern I 1 , I 2 , I 3 , I 4 : insulating film

C1,C2,C3,C4: 전도층C 1 , C 2 , C 3 , C 4 : conductive layer

Claims (1)

기판 상에 전도막을 형성하는 제1단계;Forming a conductive film on the substrate; 기판 가장자리 주변부의 상기 전도막이 드러나도록 제1감광막패턴을 상기 전도막 상에 형성하는 제2단계;Forming a first photoresist pattern on the conductive film to expose the conductive film around the edge of the substrate; 노출된 상기 전도막을 식각하고 상기 제1감광막패턴을 제거하는 제3단계;Etching the exposed conductive film and removing the first photoresist pattern; 상기 제3단계가 완료된 결과물의 전면에 절연막을 형성하는 제4단계;A fourth step of forming an insulating film on the entire surface of the resultant of the third step; 기판 가장자리 주변부의 상기 절연막이 드러나도록 제2감광막패턴을 상기 절연막 상에 형성하는 제5단계; 및A fifth step of forming a second photoresist pattern on the insulating film so that the insulating film is exposed at a periphery of a substrate; And 노출된 상기 절연막을 식각하여 상기 식각된 전도막의 상면 및 측면을 감싸는 절연막 패턴을 형성하는 제6단계를 포함하며,And etching the exposed insulating film to form an insulating film pattern covering upper and side surfaces of the etched conductive film. 상기 절연막의 식각시에 ESC(electro-static chuck)이 구비된 장비를 사용하여 기판 가장자리에 잔류하는 감광막을 모두 제거하는 것Removing all of the photoresist film remaining at the edge of the substrate by using a device equipped with an electro-static chuck (ESC) during etching of the insulating film 을 특징으로 하는 반도체장치 제조 방법.A semiconductor device manufacturing method characterized in that.
KR1019970029087A 1997-06-30 1997-06-30 Method of preventing clogging of semiconductor device KR100524686B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029087A KR100524686B1 (en) 1997-06-30 1997-06-30 Method of preventing clogging of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029087A KR100524686B1 (en) 1997-06-30 1997-06-30 Method of preventing clogging of semiconductor device

Publications (2)

Publication Number Publication Date
KR19990004927A KR19990004927A (en) 1999-01-25
KR100524686B1 true KR100524686B1 (en) 2005-12-30

Family

ID=37307003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029087A KR100524686B1 (en) 1997-06-30 1997-06-30 Method of preventing clogging of semiconductor device

Country Status (1)

Country Link
KR (1) KR100524686B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110674A (en) * 1986-10-28 1988-05-16 Mitsubishi Electric Corp Photoelectric conversion element
JPH0212978A (en) * 1988-06-30 1990-01-17 Nissha Printing Co Ltd Manufacture of piezoelectric magnetism
JPH04351882A (en) * 1991-05-28 1992-12-07 Nkk Corp Manufacture of thin film electroluminescence element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110674A (en) * 1986-10-28 1988-05-16 Mitsubishi Electric Corp Photoelectric conversion element
JPH0212978A (en) * 1988-06-30 1990-01-17 Nissha Printing Co Ltd Manufacture of piezoelectric magnetism
JPH04351882A (en) * 1991-05-28 1992-12-07 Nkk Corp Manufacture of thin film electroluminescence element

Also Published As

Publication number Publication date
KR19990004927A (en) 1999-01-25

Similar Documents

Publication Publication Date Title
WO2018176766A1 (en) Preparation method for display substrate, array substrate, and display device
US7319073B2 (en) Method of reducing silicon damage around laser marking region of wafers in STI CMP process
CN106298500B (en) Etching method for reducing micro-load effect
KR100220297B1 (en) Method of forming contact in mutilayered structure of semiconductor device
KR100524686B1 (en) Method of preventing clogging of semiconductor device
CN112147848A (en) Preparation method of small-size groove
KR100905160B1 (en) A method for forming a semiconductor device
KR100505414B1 (en) method for forming align key
KR100840498B1 (en) Method of preventing pattern collapse in a semiconductor device
KR100333378B1 (en) Method of manufacturing semiconductor device
JPH02262338A (en) Manufacture of semiconductor device
KR950010853B1 (en) Reverse contact hole patterning method of semiconductor device
KR100609222B1 (en) Formation Method of Fine Metal Wiring in Semiconductor Manufacturing Process
KR0137433B1 (en) Contact hole fabrication method of semiconductor device
KR100265991B1 (en) Manufacture of semiconductor device
KR100561524B1 (en) Method for fabricating shallow trench isolation
KR960004085B1 (en) Forming method of metal via contact hole
KR960008559B1 (en) Fine contact hall forming method of semiconductor device
KR100403323B1 (en) Method for forming pattern of semiconductor device
KR100200302B1 (en) Method of laser diode
KR20010061546A (en) Method for contact etching in ferroelectric memory device
KR20010058601A (en) Method for preventing film lifting at wafer edge
KR20060096800A (en) Method for forming semiconductor device
KR20000038673A (en) Method for preventing contamination of semiconductor wafer
KR20020002932A (en) Method for forming gate electrode of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee