KR100522332B1 - 이득 제어 방법 및 이를 수행시키기 위한 이득 제어 수신기 - Google Patents

이득 제어 방법 및 이를 수행시키기 위한 이득 제어 수신기 Download PDF

Info

Publication number
KR100522332B1
KR100522332B1 KR10-2003-0043837A KR20030043837A KR100522332B1 KR 100522332 B1 KR100522332 B1 KR 100522332B1 KR 20030043837 A KR20030043837 A KR 20030043837A KR 100522332 B1 KR100522332 B1 KR 100522332B1
Authority
KR
South Korea
Prior art keywords
gain
signal
compensation
generating
information
Prior art date
Application number
KR10-2003-0043837A
Other languages
English (en)
Other versions
KR20050002459A (ko
Inventor
임현욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0043837A priority Critical patent/KR100522332B1/ko
Priority to TW093112362A priority patent/TW200503438A/zh
Priority to US10/840,265 priority patent/US20040266373A1/en
Publication of KR20050002459A publication Critical patent/KR20050002459A/ko
Application granted granted Critical
Publication of KR100522332B1 publication Critical patent/KR100522332B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H03M1/185—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter the determination of the range being based on more than one digital output value, e.g. on a running average, a power estimation or the rate of change
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

PGA의 제어 비트수 및 채널 특성에 관계없이 이득을 안정적으로 제어할 수 있는 이득 제어 수신기에 관한 발명이 개시되어 있다. 이득 보상부는 제 1 이득 제어 신호 및 채널 전송 신호를 이용하여 상기 제 1 이득을 보상하고, 상기 보상된 제 1 이득에 대한 정보를 가지는 제 1 보상 신호를 발생시키며, A/D 변환부는 상기 제 1 보상 신호를 디지털 신호인 제 2 보상 신호로 변환시킨다. 등화기는 상기 제 2 보상 신호를 이용하여 기 설정된 제 2 이득을 변화시키고 기댓값에 대한 정보를 가지는 결정 신호를 발생시키며, 상기 제 2 이득에 대한 정보를 가지는 이득 신호를 제공하고, 상기 제 2 보상 신호에서 간섭 신호를 여과한다. 이득 보상 제어부는 상기 이득 신호를 이용하여 상기 제 1 이득을 제어하는 상기 제 1 이득 제어 신호를 발생시킨다. 등화기(equalizer)의 MST를 이용함에 의해 이득 보상부의 이득이 제어되므로, 상기 이득 보상부의 제어 비트수 및 채널 길이에 관계없이 이득이 안정적으로 제어된다.

Description

이득 제어 방법 및 이를 수행시키기 위한 이득 제어 수신기{METHOD FOR CONTROLLING GAIN, AND RECEIVER FOR PERFORMING THE SAME}
본 발명은 이득 제어 방법 및 이를 수행시키기 위한 이득 제어 수신기에 관한 것으로, 더욱 상세하게는 PGA의 제어 비트수 및 채널 특성에 관계없이 이득을 안정적으로 제어할 수 있는 이득 제어 방법 및 이를 수행시키기 위한 이득 제어 수신기에 관한 것이다.
송신기로부터 전송된 신호가 채널을 통하여 수신기에 전송된다. 이 경우, 상기 전송된 신호의 레벨이 감쇠된다. 또한, 상기 전송된 신호는 위상 천이가 발생될 수 있다. 그러므로, 상기 수신기는 상기 송신기로부터 전송된 신호를 정확하게 복원하기 위해서 상기 레벨 감쇠 및 위상 천이를 보상할 수 있어야 한다. 그래서, 이득 제어 수신기가 등장하였다. 종래의 수신기는 피지에이(programmable gain amplifier, 이하 "PGA"라 함)를 이용하여 이득을 보상하였다. 그리고, 상기 PGA로부터 출력된 신호는 A/D 변환부에 의해 디지털 신호로 변환되었고, 상기 변환된 디지털 신호를 이용하여 상기 PGA를 제어하였다. 또한, 상기 디지털 신호가 등화기(equalizer)에 입력되었다. 그러나, 상기 디지털 신호, 즉, 상기 A/D 변환부로부터 출력되는 신호는 상기 송신기로부터 상기 수신기까지의 전송 거리에 민감하였다. 그러므로, 상기 A/D 변환부의 출력은 상기 PGA의 출력에 비선형적일 수 있었다. 그 결과, 상기 PGA의 이득이 안정적으로 제어될 수 없어서 상기 등화기의 수렴 특성이 보장되지 않았다. 또한, 종래의 수신기는 전송 거리에 관계없이 상기 A/D 변환부의 출력 레벨의 일정성을 보장하기 위해 상기 PGA의 제어비트수를 크게 해야 했다. 이와 같이 상기 PGA의 제어 비트수를 크게 한 경우, 많은 문제점이 종래의 수신기에 야기되었다. 그러므로, 상기 PGA의 제어 비트수를 줄이더라도 상기 이득을 안정적으로 제어하고, 상기 PGA의 제어 비트수 및 채널 특성에 관계없이 상기 A/D 변환부의 출력의 레벨을 일정하게 보장할 수 있는 수신기가 요구되었다.
본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, PGA의 제어 비트수 및 채널 특성에 관계없이 이득을 안정적으로 제어할 수 있는 이득 제어 방법 및 이를 수행시키기 위한 이득 제어 수신기를 제안하는 것을 목적으로 한다.
본 발명의 다른 목적은, 등화기(equalizer)의 수렴 특성을 안정적으로 보장할 수 있는 이득 제어 방법 및 이를 수행시키기 위한 장치를 제안하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 바람직한 일 실시예에 따른 이득 제어 수신기는 제 1 이득 제어 신호 및 채널 전송 신호를 이용하여 상기 제 1 이득을 보상하고, 상기 보상된 제 1 이득에 대한 정보를 가지는 제 1 보상 신호를 발생시키는 이득 보상부; 상기 제 1 보상 신호를 디지털 신호인 제 2 보상 신호로 변환시키는 A/D 변환부; 상기 제 2 보상 신호를 이용하여 기 설정된 제 2 이득을 변화시키고 기댓값에 대한 정보를 가지는 결정 신호를 발생시키며, 상기 제 2 이득에 대한 정보를 가지는 이득 신호를 제공하고, 상기 제 2 보상 신호에서 간섭 신호를 여과하는 등화기; 및 상기 이득 신호를 이용하여 상기 제 1 이득을 제어하는 상기 제 1 이득 제어 신호를 발생시키는 이득 보상 제어부를 포함할 수 있다. 상기 이득 보상 제어부는, 상기 이득 신호를 이용하여 상기 제 2 이득과 문턱 전압들을 비교하고, 상기 비교 결과에 대한 정보를 가지는 비교 신호를 발생시키는 비교부; 및 상기 비교 신호를 이용하여 상기 제 1 이득 제어 신호를 발생시키는 제 1 이득 제어부를 포함한다. 상기 이득 보상 제어부는, 상기 이득 신호에서 노이즈를 제거하여 제 2 이득 제어 신호를 발생시키는 제 2 이득 제어부; 상기 제 2 이득 제어 신호를 이용하여 상기 제 2 이득과 문턱 전압들을 비교하고, 상기 비교 결과에 대한 정보를 가지는 비교 신호를 발생시키는 비교부; 및 상기 비교 신호를 이용하여 상기 제 1 이득 제어 신호를 발생시키는 제 1 이득 제어부를 포함한다. 상기 문턱 전압들은 상위 문턱 전압 및 하위 문턱 전압이다. 상기 비교부는, 상기 제 2 이득이 상기 상위 문턱 전압보다 큰 경우, 상기 제 1 이득을 상승시키는 정보를 가지는 상기 비교 신호를 발생시키는 제 1 비교부; 및 상기 제 2 이득이 상기 하위 문턱 전압보다 낮은 경우, 상기 제 1 이득을 하강시키는 정보를 가지는 상기 비교 신호를 발생시키는 제 2 비교부를 포함한다. 상기 제 1 이득 제어부는, 상기 비교 신호에 따라 상기 제 1 이득을 상승시키는 상기 제 1 이득 제어 신호를 발생하는 이득 상승부; 및 상기 비교 신호에 따라 상기 제 1 이득을 하강시키는 상기 제 1 이득 제어 신호를 발생하는 이득 하강부를 포함한다. 상기 등화기는, 에러 신호, 제어 신호 및 상기 결정 신호를 이용하여 상기 제 2 보상 신호에서 상기 간섭 신호를 여과하고 상기 제 2 이득을 변화시키며, 상기 변화된 제 2 이득에 대한 정보를 가지는 상기 이득 신호를 발생시키는 필터; 상기 필터의 동작을 제어하는 상기 제어 신호를 발생시키는 제어부; 상기 이득 신호를 이용하여 상기 기댓값에 대한 정보를 가지는 상기 결정 신호를 발생시키고, 상기 결정 신호를 제공하는 결정부; 및 상기 결정부를 모니터하고, 상기 모니터된 정보를 가지는 상기 에러 신호를 발생시키는 에러 판단부를 포함한다. 상기 간섭 신호는 프리 간섭 신호 및 포스트 간섭 신호를 가진다. 상기 모니터된 정보는 계산값(상기 채널 전송 신호의 레벨 크기 × 상기 제 1 이득 × 상기 제 2 이득)과 상기 기댓값의 비교 정보를 가진다. 상기 필터는, 상기 제 2 보상 신호에서 상기 프리 간섭 신호 및 상기 포스트 간섭 신호를 여과하며, 상기 제 2 이득을 변화시키는 제 1 필터; 및 상기 제 2 보상 신호에서 상기 포스트 간섭 신호를 여과하며, 상기 제 2 이득을 변화시키는 제 2 필터를 포함한다. 상기 제 1 필터는, 상기 간섭 신호를 제거하며, 상기 제 2 이득을 변화시키는 제 1 에러 보상부; 및 상기 제어 신호를 이용하여 상기 제 1 에러 보상부의 동작을 제어하는 제 1 스위치부를 포함한다. 상기 제 2 필터는, 상기 포스트 간섭 신호를 여과하며, 상기 제 2 이득을 변화시키는 제 2 에러 보상부; 및 상기 제어 신호를 이용하여 상기 제 2 에러 보상부의 동작을 제어하는 제 2 스위치부를 포함한다. 상기 제 1 필터는, 상호 병렬로 연결된 복수의 지연 소자들; 지연 소자들 사이에 결합된 복수의 탭들; 및 각 탭들과 일대일 대응하여 결합된 복수의 스위치들을 포함한다. 상기 각 탭들은 상기 지연 소자들 사이에 각기 하나씩 결합될 수 있다. 상기 제 2 필터는, 상호 병렬로 연결된 복수의 지연 소자들; 지연 소자들 사이에 결합된 복수의 탭들; 및 각 탭들과 일대일 대응하여 결합된 복수의 스위치들을 포함한다. 상기 각 탭들은 상기 지연 소자들 사이에 각기 하나씩 결합되어 있다.
본 발명의 이득 제어 방법은 (a) 제 1 이득 제어 신호 및 채널 전송 신호를 이용하여 상기 제 1 이득을 보상하는 단계; (b) 상기 보상된 제 1 이득에 대한 정보를 가지는 제 1 보상 신호를 발생시키는 단계; (c) 상기 제 1 보상 신호를 이용하여 제 2 이득에 대한 정보를 가지는 이득 신호를 발생시키는 단계; 및 (d) 상기 이득 신호를 이용하여 제 1 이득을 제어하는 상기 제 1 이득 제어 신호를 발생시키는 단계를 포함한다. 본 발명의 이득 제어 방법은 상기 제 1 보상 신호를 이용하여 기댓값에 대한 정보를 가지는 결정 신호를 발생시키는 단계를 더 포함한다. 상기 (c) 단계는, 상기 제 1 보상 신호를 디지털 신호인 제 2 보상 신호로 변환시키는 단계; 및 상기 제 2 보상 신호를 이용하여 상기 결정 신호를 발생시키는 단계를 포함한다. 상기 단계 (c)는, 상기 제 1 보상 신호를 디지털 신호인 제 2 보상 신호로 변환시키는 단계; 상기 제 2 보상 신호를 이용하여 기 설정된 제 2 이득을 변화시키는 단계; 및 상기 제 2 이득에 대한 정보를 가지는 상기 이득 신호를 발생시키는 단계를 포함한다. 상기 단계 (d)는, 상기 이득 신호를 이용하여 상기 제 2 이득과 문턱 전압들을 비교하는 단계; 상기 비교 결과에 대한 정보를 가지는 비교 신호를 발생시키는 단계; 및 상기 비교 신호를 이용하여 상기 제 1 이득 제어 신호를 발생시키는 단계를 포함한다. 상기 단계 (d)는, 상기 이득 신호에서 노이즈를 제거하여 제 2 이득 제어 신호를 발생시키는 단계; 상기 제 2 이득 제어 신호를 이용하여 상기 제 2 이득과 문턱 전압들을 비교하는 단계; 상기 비교 결과에 대한 정보를 가지는 비교 신호를 발생시키는 단계; 및 상기 비교 신호를 이용하여 상기 제 1 이득 제어 신호를 발생시키는 단계를 포함한다. 상기 문턱 전압들은 상위 문턱 전압 및 하위 문턱 전압이다. 상기 비교 신호를 발생시키는 단계는, 상기 제 2 이득이 상기 상위 문턱 전압보다 큰 경우, 상기 제 1 이득을 상승시키는 정보를 가지는 상기 비교 신호를 발생시키는 단계; 및 상기 제 2 이득이 상기 하위 문턱 전압보다 낮은 경우, 상기 제 1 이득을 하강시키는 정보를 가지는 상기 비교 신호를 발생시키는 단계를 포함한다. 상기 제 1 이득 제어 신호를 발생시키는 단계는, 상기 비교 신호에 따라 상기 제 1 이득을 상승시키는 상기 제 1 이득 제어 신호를 발생시키는 단계; 및 상기 비교 신호에 따라 상기 제 1 이득을 하강시키는 상기 제 1 이득 제어 신호를 발생시키는 단계를 포함한다. 상기 제 2 이득을 변화시키는 단계는, 에러 신호, 제어 신호 및 상기 결정 신호를 이용하여 상기 제 2 보상 신호에서 상기 간섭 신호를 여과시키는 단계; 및 상기 에러 신호, 상기 제어 신호 및 상기 결정 신호를 이용하여 상기 제 2 이득을 변화시키는 단계를 포함한다. 상기 제 2 이득을 변화시키는 단계는, 상기 제 2 이득을 모니터하는 단계; 및 상기 모니터된 정보를 가지는 상기 에러 신호를 발생시키는 단계를 포함한다. 상기 간섭 신호는 프리 간섭 신호 및 포스트 간섭 신호를 가진다. 상기 모니터된 정보는 계산값(상기 채널 전송 신호의 레벨 크기 × 상기 제 1 이득 × 상기 제 2 이득)과 상기 기댓값의 비교 정보를 가진다. 상기 간섭 신호를 여과시키는 단계는, 상기 제 2 보상 신호에서 상기 프리 간섭 신호 및 상기 포스트 간섭 신호를 여과시키는 단계; 및 상기 제 2 보상 신호에서 상기 포스트 간섭 신호를 여과시키는 단계를 포함한다. 상기 제 2 이득은 탭 계수를 이용함에 의해 구해진다. 상기 탭 계수는 스위칭 동작에 의해 제어된다.
본 발명의 다른 실시예에 따른 이득 제어 방법은 제 1 이득 제어 신호 및 제공되는 채널 전송 신호를 이용하여 제 1 이득을 보상하는 단계; 상기 보상된 제 1 이득에 대한 정보를 가지는 제 1 보상 신호를 발생시키는 단계; 상기 제 1 보상 신호를 이용하여 제 2 이득에 대한 정보를 가지는 이득 신호를 발생시키는 단계; 상기 이득 신호를 이용하여 상기 제 1 이득을 제어하는 상기 제 1 이득 제어 신호를 발생시키는 단계; 계산값(상기 채널 전송 신호의 레벨 크기 × 상기 제 1 이득 × 상기 제 2 이득)을 구하는 단계; 상기 계산값과 기댓값을 비교하는 단계; 및 상기 비교 결과에 따라 상기 제 1 보상 신호에 포함된 간섭 신호를 여과시키는 단계를 포함할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 이득 제어 방법 및 이를 수행시키기 위한 이득 제어 수신기의 바람직한 실시예를 자세히 설명하도록 한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 이득 제어 수신기의 구성을 도시한 블록도이다.
도 1을 참조하면, 본 발명의 이득 제어 수신기는 이득 보상부(10), A/D 변환부(30), 등화기(50) 및 이득 보상 제어부(70)를 포함한다.
이득 보상부(10)는 채널 전송 신호(15) 및 제 1 이득 제어 신호(65)를 이용하여 제 1 이득을 보상하고, 상기 보상된 제 1 이득에 대한 정보를 가지는 제 1 보상 신호(25)를 발생시킨다. 본 발명의 일 실시예에 따른 이득 보상부(10)는 피지에이(programmable gain amplifier, PGA)일 수 있다. 상기 제 1 이득은 이득 보상부(10)의 이득(gain)을 의미하고, 채널 전송 신호(15)는 송신기로부터 채널을 통하여 전송된 신호를 의미한다. 일반적으로, 채널 전송 신호(15)가 채널을 통하여 전송된 경우, 채널 전송 신호(15)의 레벨이 낮아지고, 간섭 신호(inter symbol interference, 이하 "ISI"라 함)가 발생된다. 그 결과, 채널 전송 신호(15)가 상기 수신기에서 정확하게 복원되지 않을 수 있다. 상세하게는, 채널 전송 신호(15)에 의해 전송되는 데이터가 상기 수신기에서 정확하게 복원되지 않을 수 있다. 그러므로, 채널 전송 신호(15)는 보상되어야 한다. 상기 보상은 이득 보상부(10)에 의해 수행되어진다. 즉, 이득 보상부(10)는 채널 전송 신호(15)의 레벨을 보상하여 상기 전송된 신호를 정확하게 복원시킨다. 상세하게는, 제 2 이득에 대한 정보를 가지는 제 1 이득 제어 신호(65)가 이득 보상부(10)에 입력된다. 계속하여, 이득 보상부(10)는 상기 제 1 이득 제어 신호(65)에 따라 채널 전송 신호(15)의 레벨을 보상한다. 이에 대한 설명은 이하 첨부된 도면을 참조하여 상술하겠다.
A/D 변환부(30)는 제 1 보상 신호(25)를 디지털 신호인 제 2 보상 신호(35)로 변환시킨다. 즉, A/D 변환부(30)는 아날로그 신호로 전송된 신호를 디지털 신호로 변환시킨다.
등화기(50)는 제 2 보상 신호(35)를 이용하여 기 설정된 제 2 이득을 변화시키고, 기댓값에 대한 정보를 가지는 결정 신호(45)를 발생시키며, 상기 제 2 이득에 대한 정보를 가지는 이득 신호(55)를 발생시키고, 제 2 보상 신호(35)에서 상기 간섭 신호를 여과시킨다. 상기 제 2 이득은 등화기(50)의 이득(gain)을 의미한다. 상세하게는, 등화기(50)는 상기 기 설정된 제 2 이득을 이득 보상부(10)에 제공하여 채널 전송 신호(15)를 보상시키고, 제 2 보상 신호(35)를 이용하여 상기 기 설정된 제 2 이득을 변화시킨다. 즉, 등화기(50)는 상기 제 2 이득을 순차적으로 변화시키고, 상기 변화된 제 2 이득을 이득 보상부(10)에 제공하여 채널 전송 신호(15)를 보상한다. 결과적으로, 본 발명의 이득 제어 수신기는 상기 제 2 이득을 변화시키고, 상기 변화된 제 2 이득을 제공하여 상기 제 1 이득을 변화시키고, 채널 전송 신호(15)를 보상한다. 즉, 상기 제 1 이득은 상기 제 2 이득에 따라 변화하고, 상기 제 1 이득과 상기 제 2 이득에 의해 채널 전송 신호(15)가 보상된다.
이득 보상 제어부(70)는 이득 신호(55)를 이용하여 상기 제 1 이득을 제어하는 제 1 이득 제어 신호(65)를 발생시킨다.
본 발명의 이득 제어 수신기는 상기 제 2 이득과 상기 제 2 이득에 따라 변하는 상기 제 1 이득을 이용하여 채널 전송 신호(15)를 보상하므로, 종래의 기술보다 더 안정적으로 이득 제어 동작을 수행한다.
도 2는 본 발명의 바람직한 일 실시예에 따른 이득 보상 제어부의 구성을 도시한 블록도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 이득 보상 제어부(70)는 제 2 이득 제어부(100), 비교부(120) 및 제 1 이득 제어부(140)를 포함한다. 본 발명의 다른 실시예에 따른 이득 보상 제어부(70)는 비교부(120) 및 제 1 이득 제어부(140)를 포함한다.
제 2 이득 제어부(100)는 이득 신호(55)를 이용하여 제 2 이득 제어 신호(105)를 발생시킨다. 상세하게는, 제 2 이득 제어부(100)는 제공되는 상기 제 2 이득에 포함된 간섭 신호(ISI)를 여과시키거나, 상기 간섭 신호의 평균을 구하여 상기 간섭 신호의 값을 "0"에 가까운 값으로 만든다.
비교부(120)는 제 2 이득 제어 신호(105)를 이용하여 상기 제 2 이득과 문턱 전압들을 비교하고, 상기 비교 결과에 대한 정보를 가지는 비교 신호(115)를 발생시킨다. 본 발명의 다른 실시예에 따른 비교부(120)는 이득 신호(55)를 이용하여 비교 신호(115)를 발생시킨다. 이에 대한 상세한 설명은 이하 첨부된 도면을 참조하여 상술하겠다.
제 1 이득 제어부(140)는 비교 신호(115)를 이용하여 상기 제 1 이득을 제어하는 제 1 이득 제어 신호(125)를 발생시킨다. 상세하게는, 제 1 이득 제어부(140)는 상기 제 2 이득과 상기 문턱 전압들과의 비교 결과에 따라 상기 제 1 이득을 상승시키거나 하강시키는 제 1 이득 제어 신호(125)를 발생시킨다.
도 3은 본 발명의 바람직한 일 실시예에 따른 비교부의 구성을 도시한 블록도이다.
도 3을 참조하면, 비교부(120)는 제 1 비교부(200) 및 제 2 비교부(220)를 포함한다.
본 발명의 일 실시예에 따른 상기 문턱 전압들은 상위 문턱 전압(upper threshold voltage)과 하위 문턱 전압(lower threshold voltage)이다. 일반적으로, 상기 상위 문턱 전압과 하위 문턱 전압의 범위는 등화기(50)가 에러없이 동작할 수 있는 유효 동작 범위일 수 있다.
제 1 비교부(200)는 상기 제 2 이득이 상기 상위 문턱 전압보다 큰 경우, 상기 제 1 이득을 상승시키는 정보를 가지는 비교 신호(115)를 발생시킨다. 그 결과, 상기 제 1 이득은 상승되고, 상기 제 2 이득의 값은 초기 설정값으로 리셋(reset)된다. 즉, 상기 제 1 이득은 상기 제 2 이득에 따라 변화한다. 본 발명의 이득 제어 수신기는 상기 제 1 이득과 상기 제 2 이득의 곱을 일정한 값으로 하여 채널 전송 신호(15)를 보상한다. 그러므로, 이 경우는 상기 제 1 이득이 너무 작기 때문에 상기 제 2 이득이 너무 커진 경우이다. 그러므로, 상기 제 1 이득은 상승되어야한다. 그래서, 제 1 비교부(200)는 상기 제 1 이득을 상승시키는 정보를 가지는 비교 신호(115)를 발생시킨다.
제 2 비교부(220)는 상기 제 2 이득이 상기 하위 문턱 전압보다 낮은 경우, 상기 제 1 이득을 하강시키는 정보를 가지는 비교 신호(115)를 발생시킨다. 그 결과, 상기 제 1 이득은 하강되고, 상기 제 2 이득은 초기 설정값으로 리셋(reset)된다. 이 경우는 상기 제 1 이득이 너무 크기 때문에 상기 제 2 이득이 너무 작아진 경우이다. 그러므로, 상기 제 1 이득은 하강되어야한다. 그래서, 제 2 비교부(220)는 상기 제 1 이득을 하강시키는 정보를 가지는 비교 신호(115)를 발생시킨다.
도 4는 본 발명의 바람직한 일 실시예에 따른 제 1 이득 제어부의 구성을 도시한 블록도이다.
도 4를 참조하면, 제 1 이득 제어부(140)는 이득 상승부(300) 및 이득 하강부(320)를 포함한다.
이득 상승부(300)는 비교 신호(115)에 따라 상기 제 1 이득을 상승시키는 제 1 이득 제어 신호(65)를 발생시킨다. 상세하게는, 이득 상승부(300)는 상기 제 2 이득이 상기 상위 문턱 전압보다 큰 경우, 상기 제 1 이득을 상승시키는 제 1 이득 제어 신호(65)를 발생시킨다.
이득 하강부(320)는 비교 신호(115)에 따라 상기 제 1 이득을 하강시키는 제 1 이득 제어 신호(65)를 발생시킨다. 상세하게는, 이득 하강부(320)는 상기 제 2 이득이 상기 하위 문턱 전압보다 낮은 경우, 상기 제 1 이득을 하강시키는 제 1 이득 제어 신호(65)를 발생시킨다.
도 5는 본 발명의 바람직한 일 실시예에 따른 등화기의 구성을 도시한 블록도이다.
도 5를 참조하면, 등화기(50)는 필터(400), 결정부(420), 에러 판단부(440) 및 제어부(460)를 포함한다.
필터(400)는 제 1 필터(500) 및 제 2 필터(520)를 포함한다.
필터(400)는 에러 신호(145), 제어 신호(135) 및 결정 신호(45)를 이용하여 제 2 보상 신호(35)에서 상기 간섭 신호를 여과하고 상기 제 2 이득을 변화시키며, 상기 변화된 제 2 이득에 대한 정보를 가지는 이득 신호(55)를 발생시킨다. 상세하게는, 필터(400)는 제어 신호(135)에 따라 제 2 보상 신호(35)에서 상기 간섭 신호를 여과시키거나, 상기 제 2 이득을 변화시킨다. 이에 대한 설명은 이하 첨부된 도면을 참조하여 상술하겠다.
제 1 필터(500)는 제어 신호(135) 및 에러 신호(145)를 이용하여 제 2 보상 신호(35)에서 상기 간섭 신호를 여과시키거나, 상기 제 2 이득을 변화시키고, 제 2 필터(520)는 제어 신호(135) 및 결정 신호(45)를 이용하여 제 2 보상 신호(35)에서 상기 간섭 신호를 여과시키거나, 상기 제 2 이득을 변화시킨다. 상세하게는, 제 1 필터(500)는 프리 간섭 신호 및 포스트 간섭 신호를 여과시키고, 제 2 필터(520)는 상기 포스트 간섭 신호를 여과시킨다. 상기 프리 간섭 신호는 제 2 보상 신호(35)의 다음 신호에 의한 간섭 신호이고, 상기 포스트 간섭 신호는 제 2 보상 신호(35)의 전 신호에 의한 간섭 신호이다.
결정부(420)는 이득 신호(55)를 이용하여 기댓값에 대한 정보를 가지는 결정 신호(45)를 발생시킨다. 상기 기댓값은 출력되길 원하는 값이다. 예를 들어, 100BASE-T 이더넷의 기댓값은 "-1", "0", "1"이다. 즉, 상기 기댓값은 상기 송신기로부터 전송된 데이터를 정확하게 복원하기 위해 설정된 값이다.
에러 판단부(440)는 결정부(420)를 모니터하고, 상기 모니터된 정보를 가지는 에러 신호(145)를 발생시킨다. 상세하게는, 에러 판단부(440)는 이득 신호(55)와 결정 신호(45)를 비교하여, 상기 간섭 신호의 여과 상태 및 상기 제 2 이득의 수렴 상태에 대한 정보를 가지는 에러 신호(145)를 발생시킨다. 즉, 에러 판단부(440)는 계산값(상기 채널 전송 신호의 레벨 크기 × 상기 제 1 이득 × 상기 제 2 이득)과 상기 기댓값을 비교하여 상기 제 2 이득의 수렴 상태를 판단하고, 이득 신호(55)에 상기 간섭 신호가 포함되어 있는 지를 판단하며, 상기 판단 결과에 대한 정보를 가지는 에러 신호(15)를 발생시킨다.
제어부(460)는 필터(400)의 동작을 제어한다. 상세하게는, 제어부(460)는 필터를 스위칭시킨다. 이에 대한 설명은 이하 첨부된 도면을 참조하여 상술하겠다.
도 6a는 본 발명의 바람직한 일 실시예에 따른 제 1 필터의 구성을 도시한 블록도이고, 도 6b는 본 발명의 바람직한 일 실시예에 따른 제 1 필터의 구성을 도시한 회로도이다.
도 6a, 도 6b를 참조하면, 제 1 필터(500)는 제 1 에러 보상부(600) 및 제 1 스위치부(620)를 포함한다.
제 1 에러 보상부(600)는 복수의 지연 소자들과 복수의 탭들을 가지고 있다. 본 발명의 일 실시예에 따른 상기 각 탭들은 상기 지연 소자들 사이를 각기 연결하고 있다. 또한, 상기 탭들은 각기 탭 계수가 다를 수 있다. 제 1 에러 보상부(600)는 제 2 보상 신호(35)에서 상기 프리 간섭 신호 및 상기 포스트 간섭 신호를 여과시키고, 상기 제 2 이득을 변화시킨다. 상세하게는, 제 1 에러 보상부(600)는 의 탭 계수를 변화시켜 상기 제 2 이득을 변화시킨다. 즉, 본 발명의 일 실시예에 따른 상기 제 2 이득은 의 탭(most significant tap, "이하 MST1"라 함) 계수이다. 또한, 제 1 에러 보상부(600)는 지연 소자들과 탭 계수를 변화시켜 상기 프리 간섭 신호 및 상기 포스트 간섭 신호를 여과시킨다.
제 1 스위치부(620)는 복수의 스위치들을 포함한다. 상기 각 스위치들은 상기 탭들에 각기 결합되어 있다. 상기 각 스위치들은 상기 탭들을 각기 스위칭한다. 상세하게는, 상기 제 2 이득이 변화될 때, 제 1 스위치부(620)는 의 탭만을 턴-온(turn on)시키고, 나머지 탭들은 턴-오프(turn off)시킨다. 그리고, 상기 간섭 신호가 여과될 때, 제 1 스위치부(620)는 모든 스위치를 턴-온(turn on)시킨다.
도 7a는 본 발명의 바람직한 일 실시예에 따른 제 2 필터의 구성을 도시한 블록도이고, 도 7b는 본 발명의 바람직한 일 실시예에 따른 제 2 필터의 구성을 도시한 회로도이다.
도 7a, 도 7b를 참조하면, 제 2 필터(520)는 제 2 에러 보상부(700) 및 제 2 스위치부(720)를 포함한다.
제 2 에러 보상부(700)는 복수의 지연 소자들과 복수의 탭들을 가지고 있다. 본 발명의 일 실시예에 따른 상기 각 탭들은 상기 지연 소자들 사이를 각기 연결하고 있다. 또한, 상기 탭들은 각기 탭 계수가 다를 수 있다. 제 2 에러 보상부(700)는 제 2 보상 신호(35)에서 상기 포스트 간섭 신호를 여과시키고, 상기 제 2 이득을 변화시킨다. 상세하게는, 제 2 에러 보상부(700)는 제 2 필터(520)의 MST2 계수를 변화시켜 상기 제 2 이득을 변화시킨다. 이 경우, 본 발명의 다른 실시예에 따른 상기 제 2 이득은 MST1과 MST2와의 차이에 해당하는 값이다. 또한, 제 2 에러 보상부(700)는 지연 소자들과 탭 계수를 변화시켜 상기 포스트 간섭 신호를 여과시킨다.
제 2 스위치부(720)는 복수의 스위치들을 포함한다. 상기 각 스위치들은 상기 탭들에 각기 결합되어 있다. 상기 각 스위치들은 상기 탭들을 각기 스위칭한다. 상세하게는, 상기 제 2 이득이 변화될 때, 제 2 스위치부(620)는 MST2에 해당하는 탭만을 턴-온(turn on)시키고, 나머지 탭들은 턴-오프(turn off)시킨다. 그리고, 상기 간섭 신호가 여과될 때, 제 2 스위치부(720)는 모든 스위치를 턴-온(turn on)시킨다.
도 8은 본 발명의 바람직한 제 1 실시예에 따른 이득 보상 과정을 도시한 순서도이다.
도 8을 참조하면, 우선, 이득 보상을 위해 제 1 값(채널 전송 신호(15)의 레벨 크기 × 제 2 이득)이 계산된다(S100). 계속하여, 상기 제 1 값은 상기 기댓값에 비교된다(S120). 비교 결과, 상기 제 1 값이 상기 기댓값과 동일하면 이득 보상 동작이 종료된다. 그러나, 상기 제 1 값이 상기 기댓값과 동일하지 않으면 상기 제 2 이득이 순차적으로 변화된다(S140). 이어서, 제 2 값(채널 전송 신호(15)의 레벨 크기 × 제 2 이득)이 계산된다(S160). 계속하여, 상기 제 2 값은 상기 기댓값에 비교된다(S180). 비교 결과, 상기 제 2 값이 상기 기댓값과 동일하면 이득 보상 동작이 종료된다. 그러나, 상기 제 2 값이 상기 기댓값과 동일하지 않으면, 단계 S140부터 단계가 재실행된다. 상기 계산값을 구하는 동작과 비교 동작은 에러 판단부(440)에 의해 수행된다.
도 9는 본 발명의 바람직한 제 2 실시예에 따른 이득 보상 과정을 도시한 순서도이다.
도 9를 참조하면, 우선, 이득 보상을 위해 제 1 값(채널 전송 신호(15)의 레벨 크기 × 제 2 이득)이 계산된다(S300). 계속하여, 상기 제 1 값은 상기 기댓값과 비교된다(S320). 비교 결과, 상기 제 1 값이 상기 기댓값과 동일하면, 이득 보상 동작이 종료된다. 반면에, 상기 제 1 값이 상기 기댓값과 동일하지 않으면, 상기 제 2 이득이 순차적으로 변화된다(S340). 예를 들어, 상기 제 2 이득은 1에서 1.1로, 1.1에서 1.2, 1.2에서 1.3, 등으로 변화된다. 이어서, 상기 변화된 제 2 이득이 상기 상위 문턱 전압과 비교된다(S360). 비교 결과, 상기 제 2 이득이 상기 상위 문턱 전압보다 작은 경우, 상기 제 2 이득이 순차적으로 변화된다(S460). 이 경우, 상기 제 1 이득은 "1"이다. 반면에, 상기 제 2 이득이 상기 상위 문턱 전압보다 큰 경우, 상기 제 1 이득이 한 레벨 상승된다(S380). 계속하여, 상기 제 2 이득이 초기 설정값으로 리셋(reset)된다(S400). 이어서, 제 2 값(채널 전송 신호(15)의 레벨 크기 × 제 1 이득 × 제 2 이득)이 계산된다(S420). 계속하여, 상기 제 2 값이 기댓값과 비교된다(S440). 비교 결과, 상기 제 2 값이 기댓값과 동일하면, 이득 보상 동작이 종료되고, 상기 제 2 값이 기댓값과 동일하지 않으면, 상기 제 2 이득이 순차적으로 변화된다(S460). 이어서, 제 3 값(채널 전송 신호(15)의 레벨 크기 × 제 1 이득 × 제 2 이득)이 계산된다(S480). 계속하여, 상기 제 3 값이 상기 기댓값과 비교된다(S500). 비교 결과, 상기 제 3 값이 상기 기댓값과 동일하면, 이득 보상 동작이 종료되고, 상기 제 3 값이 상기 기댓값과 동일하지 않으면, 단계 S460부터 단계가 재실행된다.
도 10은 본 발명의 바람직한 제 3 실시예에 따른 이득 보상 과정을 도시한 순서도이다.
도 10을 참조하면, 우선, 이득 보상을 위해 제 1 값(채널 전송 신호(15)의 레벨 크기 × 제 2 이득)이 계산된다(S600). 계속하여, 상기 제 1 값은 상기 기댓값과 비교된다(S620). 비교 결과, 상기 제 1 값이 상기 기댓값과 동일하면, 이득 보상 동작이 종료된다. 반면에, 상기 제 1 값이 상기 기댓값과 동일하지 않으면, 상기 제 2 이득이 순차적으로 변화된다(S640). 이어서, 상기 변화된 제 2 이득이 상기 하위 문턱 전압과 비교된다(S660). 비교 결과, 상기 제 2 이득이 상기 하위 문턱 전압보다 큰 경우, 상기 제 2 이득이 순차적으로 변화된다(S760). 이 경우, 상기 제 1 이득은 "1"이다. 반면에, 상기 제 2 이득이 상기 하위 문턱 전압보다 작은 경우, 상기 제 1 이득이 한 레벨 상승된다(S680). 계속하여, 상기 제 2 이득이 초기 설정값으로 리셋(reset)된다(S700). 이어서, 제 2 값(채널 전송 신호(15)의 레벨 크기 × 제 1 이득 × 제 2 이득)이 계산된다(S720). 계속하여, 상기 제 2 값이 기댓값과 비교된다(S740). 비교 결과, 상기 제 2 값이 기댓값과 동일하면, 이득 보상 동작이 종료되고, 상기 제 2 값이 기댓값과 동일하지 않으면, 상기 제 2 이득이 순차적으로 변화된다(S760). 이어서, 제 3 값(채널 전송 신호(15)의 레벨 크기 × 제 1 이득 × 제 2 이득)이 계산된다(S780). 계속하여, 상기 제 3 값이 상기 기댓값과 비교된다(S800). 비교 결과, 상기 제 3 값이 상기 기댓값과 동일하면, 이득 보상 동작이 종료되고, 상기 제 3 값이 상기 기댓값과 동일하지 않으면, 단계 S760부터 단계가 재실행된다.
도 11은 본 발명의 바람직한 일 실시예에 따른 간섭 신호 여과 과정을 도시한 순서도이다.
도 11을 참조하면, 우선, 채널 전송 신호(15)의 레벨이 보상된다(S1000). 즉, 상기 제 1 이득 및 상기 제 2 이득이 보상된다. 계속하여, 채널 전송 신호(15)의 이득 보상 동작이 완료된 후, 필터(400)의 모든 스위치들이 턴-온(turn on)된다(S1020). 이어서, 필터(400)가 동작되어 제 2 보상 신호(35)에서 상기 간섭 신호가 여과된다(S1040). 계속하여, 상기 간섭 신호가 모두 여과되었는지가 판단된다(S1060). 모두 여과된 경우, 상기 간섭 신호 여과 동작이 종료되고, 모두 여과되지 않은 경우, 에러 신호(145)가 제공된다(S1080). 이어서, 여과되지 않은 상기 간섭 신호를 여과시키기 위해 필터(400)가 다시 동작한다(S1100). 계속하여, 상기 간섭 신호가 모두 여과되었는지가 다시 판단된다(S1120). 이어서, 상기 간섭 신호가 모두 여과된 경우, 상기 간섭 신호 여과 동작이 종료되고, 모두 여과되지 않은 경우, 단계 S1080부터 단계가 재실행된다.
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 이득 제어 수신기 및 이득 제어 방법은 등화기(equalizer)의 MST를 이용하여 이득 보상부의 이득을 제어하므로, 상기 이득 보상부의 제어 비트수 및 채널 길이에 관계없이 이득을 안정적으로 제어할 수 있는 장점이 있다.
아울러, 본 발명에 의한 이득 제어 수신기 및 이득 제어 방법은 등화기(equalizer)의 이득 및 이득 보상부의 이득을 일정 관계를 가지고 상호 변화시키므로, 상기 등화기(equalizer)의 수렴 특성을 보장할 수 있는 장점이 있다.
도 1은 본 발명의 바람직한 일 실시예에 따른 이득 제어 수신기의 구성을 도시한 블록도이다.
도 2는 본 발명의 바람직한 일 실시예에 따른 이득 보상 제어부의 구성을 도시한 블록도이다.
도 3은 본 발명의 바람직한 일 실시예에 따른 비교부의 구성을 도시한 블록도이다.
도 4는 본 발명의 바람직한 일 실시예에 따른 제 1 이득 제어부의 구성을 도시한 블록도이다.
도 5는 본 발명의 바람직한 일 실시예에 따른 등화기의 구성을 도시한 블록도이다.
도 6a는 본 발명의 바람직한 일 실시예에 따른 제 1 필터의 구성을 도시한 블록도이다.
도 6b는 본 발명의 바람직한 일 실시예에 따른 제 1 필터의 구성을 도시한 회로도이다.
도 7a는 본 발명의 바람직한 일 실시예에 따른 제 2 필터의 구성을 도시한 블록도이다.
도 7b는 본 발명의 바람직한 일 실시예에 따른 제 2 필터의 구성을 도시한 회로도이다.
도 8은 본 발명의 바람직한 제 1 실시예에 따른 이득 보상 과정을 도시한 순서도이다.
도 9는 본 발명의 바람직한 제 2 실시예에 따른 이득 보상 과정을 도시한 순서도이다.
도 10은 본 발명의 바람직한 제 3 실시예에 따른 이득 보상 과정을 도시한 순서도이다.
도 11은 본 발명의 바람직한 일 실시예에 따른 간섭 신호 여과 과정을 도시한 순서도이다.

Claims (34)

  1. 제 1 이득 제어 신호 및 제공되는 채널 전송 신호를 이용하여 제 1 이득을 보상하고, 상기 보상된 제 1 이득에 대한 정보를 가지는 제 1 보상 신호를 발생시키는 이득 보상부;
    상기 제 1 보상 신호를 디지털 신호인 제 2 보상 신호로 변환시키는 A/D 변환부;
    상기 제 2 보상 신호를 이용하여 기 설정된 제 2 이득을 변화시키고 기댓값에 대한 정보를 가지는 결정 신호를 발생시키며, 상기 제 2 보상신호로부터 간섭신호를 감소시키는 상기 제 2 이득에 대한 정보를 가지는 이득 신호를 발생하는 등화기; 및
    상기 제 2 이득에 대한 정보를 이용하여 상기 제 1 이득을 제어하는 상기 제 1 이득 제어 신호를 발생시키는 이득 보상 제어부를 포함하고 있는 것을 특징으로 하는 이득 제어 수신기.
  2. 제 1 항에 있어서, 상기 이득 보상 제어부는,
    상기 이득 신호를 이용하여 상기 제 2 이득과 문턱 전압들을 비교하고, 상기 비교 결과에 대한 정보를 가지는 비교 신호를 발생시키는 비교부; 및
    상기 비교 신호를 이용하여 상기 제 1 이득 제어 신호를 발생시키는 제 1 이득 제어부를 포함하고 있는 것을 특징으로 하는 이득 제어 수신기.
  3. 제 1 항에 있어서, 상기 이득 보상 제어부는,
    상기 이득 신호에서 노이즈를 제거하여 제 2 이득 제어 신호를 발생시키는 제 2 이득 제어부;
    상기 제 2 이득 제어 신호를 이용하여 상기 제 2 이득과 문턱 전압들을 비교하고, 상기 비교 결과에 대한 정보를 가지는 비교 신호를 발생시키는 비교부; 및
    상기 비교 신호를 이용하여 상기 제 1 이득 제어 신호를 발생시키는 제 1 이득 제어부를 포함하고 있는 것을 특징으로 하는 이득 제어 수신기.
  4. 제 3 항에 있어서, 상기 문턱 전압들은 상위 문턱 전압 및 하위 문턱 전압인 것을 특징으로 하는 이득 제어 수신기.
  5. 제 4 항에 있어서, 상기 비교부는,
    상기 제 2 이득이 상기 상위 문턱 전압보다 큰 경우, 상기 제 1 이득을 상승시키는 정보를 가지는 상기 비교 신호를 발생시키는 제 1 비교부; 및
    상기 제 2 이득이 상기 하위 문턱 전압보다 낮은 경우, 상기 제 1 이득을 하강시키는 정보를 가지는 상기 비교 신호를 발생시키는 제 2 비교부를 포함하고 있는 것을 특징으로 하는 이득 제어 수신기.
  6. 제 5 항에 있어서, 상기 제 1 이득 제어부는,
    상기 비교 신호에 따라 상기 제 1 이득을 상승시키는 상기 제 1 이득 제어 신호를 발생하는 이득 상승부; 및
    상기 비교 신호에 따라 상기 제 1 이득을 하강시키는 상기 제 1 이득 제어 신호를 발생하는 이득 하강부를 포함하고 있는 것을 특징으로 하는 이득 제어 수신기.
  7. 제 1 항에 있어서, 상기 등화기는,
    에러 신호, 제어 신호 및 상기 결정 신호를 이용하여 상기 제 2 보상 신호에서 간섭 신호를 여과하고 상기 제 2 이득을 변화시키며, 상기 변화된 제 2 이득에 대한 정보를 가지는 상기 이득 신호를 발생시키는 필터;
    상기 필터의 동작을 제어하는 상기 제어 신호를 발생시키는 제어부;
    상기 이득 신호를 이용하여 상기 기댓값에 대한 정보를 가지는 상기 결정 신호를 발생시키고, 상기 결정 신호를 제공하는 결정부; 및
    상기 결정부를 모니터하고, 상기 모니터된 정보를 가지는 상기 에러 신호를 발생시키는 에러 판단부를 포함하고 있는 것을 특징으로 하는 이득 제어 수신기.
  8. 제 7 항에 있어서, 상기 간섭 신호는 프리 간섭 신호 및 포스트 간섭 신호를 가지는 것을 특징으로 하는 이득 제어 수신기.
  9. 제 7 항에 있어서, 상기 모니터된 정보는 계산값(상기 채널 전송 신호의 레벨 크기 × 상기 제 1 이득 × 상기 제 2 이득)과 상기 기댓값의 비교 정보를 가지는 것을 특징으로 하는 이득 제어 수신기.
  10. 제 9 항에 있어서, 상기 필터는,
    상기 제 2 보상 신호에서 상기 프리 간섭 신호 및 상기 포스트 간섭 신호를 여과하며, 상기 제 2 이득을 변화시키는 제 1 필터; 및
    상기 제 2 보상 신호에서 상기 포스트 간섭 신호를 여과하며, 상기 제 2 이득을 변화시키는 제 2 필터를 포함하고 있는 것을 특징으로 하는 이득 제어 수신기.
  11. 제 10 항에 있어서, 상기 제 1 필터는,
    상기 간섭 신호를 제거하며, 상기 제 2 이득을 변화시키는 제 1 에러 보상부; 및
    상기 제어 신호를 이용하여 상기 제 1 에러 보상부의 동작을 제어하는 제 1 스위치부를 포함하고 있는 것을 특징으로 하는 이득 제어 수신기.
  12. 제 10 항에 있어서, 상기 제 2 필터는,
    상기 포스트 간섭 신호를 여과하며, 상기 제 2 이득을 변화시키는 제 2 에러 보상부; 및
    상기 제어 신호를 이용하여 상기 제 2 에러 보상부의 동작을 제어하는 제 2 스위치부를 포함하고 있는 것을 특징으로 하는 이득 제어 수신기.
  13. 제 10 항에 있어서, 상기 제 1 필터는,
    상호 병렬로 연결된 복수의 지연 소자들;
    지연 소자들 사이에 결합된 복수의 탭들; 및
    각 탭들과 일대일 대응하여 결합된 복수의 스위치들을 포함하고 있는 것을 특징으로 하는 이득 제어 수신기.
  14. 제 13 항에 있어서, 상기 각 탭들은 상기 지연 소자들 사이에 각기 하나씩 결합되어 있는 것을 특징으로 하는 이득 제어 수신기.
  15. 제 10 항에 있어서, 상기 제 2 필터는,
    상호 병렬로 연결된 복수의 지연 소자들;
    지연 소자들 사이에 결합된 복수의 탭들; 및
    각 탭들과 일대일 대응하여 결합된 복수의 스위치들을 포함하고 있는 것을 특징으로 하는 이득 제어 수신기.
  16. 제 15 항에 있어서, 상기 각 탭들은 상기 지연 소자들 사이에 각기 하나씩 결합되어 있는 것을 특징으로 하는 이득 제어 수신기.
  17. 제 1 이득 제어 신호 및 제공되는 채널 전송 신호를 이용하여 제 1 이득을 보상하고, 상기 보상된 제 1 이득에 대한 정보를 가지는 제 1 보상 신호를 발생시키는 단계;
    상기 제 1 보상 신호를 디지털 신호인 제 2 보상 신호로 변환시키는 단계;
    상기 제 2 보상 신호를 이용하여 기 설정된 제 2 이득을 변화시키고 기댓값에 대한 정보를 가지는 결정 신호를 발생시키며, 상기 제 2 보상신호로부터 간섭신호를 감소시키는 상기 제 2 이득에 대한 정보를 가지는 이득 신호를 발생하는 단계; 및
    상기 제 2 이득에 대한 정보를 이용하여 상기 제 1 이득을 제어하는 상기 제 1 이득 제어 신호를 발생시키는 단계를 포함하고 있는 것을 특징으로 하는 이득 제어 방법.
  18. 제 17 항에 있어서, 상기 제 1 보상 신호를 이용하여 기댓값에 대한 정보를 가지는 결정 신호를 발생시키는 단계를 더 포함하고 있는 것을 특징으로 하는 이득 제어 방법.
  19. 제 18 항에 있어서, 상기 (c) 단계는,
    상기 제 1 보상 신호를 디지털 신호인 제 2 보상 신호로 변환시키는 단계; 및
    상기 제 2 보상 신호를 이용하여 상기 결정 신호를 발생시키는 단계를 포함하고 있는 것을 특징으로 하는 이득 제어 방법.
  20. 제 18 항에 있어서, 상기 단계 (c)는,
    상기 제 1 보상 신호를 디지털 신호인 제 2 보상 신호로 변환시키는 단계;
    상기 제 2 보상 신호를 이용하여 기 설정된 제 2 이득을 변화시키는 단계; 및
    상기 제 2 이득에 대한 정보를 가지는 상기 이득 신호를 발생시키는 단계를 포함하고 있는 것을 특징으로 하는 이득 제어 방법.
  21. 제 17 항에 있어서, 상기 단계 (d)는,
    상기 이득 신호를 이용하여 상기 제 2 이득과 문턱 전압들을 비교하는 단계;
    상기 비교 결과에 대한 정보를 가지는 비교 신호를 발생시키는 단계; 및
    상기 비교 신호를 이용하여 상기 제 1 이득 제어 신호를 발생시키는 단계를 포함하고 있는 것을 특징으로 하는 이득 제어 방법.
  22. 제 17 항에 있어서, 상기 단계 (d)는,
    상기 이득 신호에서 노이즈를 제거하여 제 2 이득 제어 신호를 발생시키는 단계;
    상기 제 2 이득 제어 신호를 이용하여 상기 제 2 이득과 문턱 전압들을 비교하는 단계;
    상기 비교 결과에 대한 정보를 가지는 비교 신호를 발생시키는 단계; 및
    상기 비교 신호를 이용하여 상기 제 1 이득 제어 신호를 발생시키는 단계를 포함하고 있는 것을 특징으로 하는 이득 제어 방법.
  23. 제 22 항에 있어서, 상기 문턱 전압들은 상위 문턱 전압 및 하위 문턱 전압인 것을 특징으로 하는 이득 제어 방법.
  24. 제 23 항에 있어서, 상기 비교 신호를 발생시키는 단계는,
    상기 제 2 이득이 상기 상위 문턱 전압보다 큰 경우, 상기 제 1 이득을 상승시키는 정보를 가지는 상기 비교 신호를 발생시키는 단계; 및
    상기 제 2 이득이 상기 하위 문턱 전압보다 낮은 경우, 상기 제 1 이득을 하강시키는 정보를 가지는 상기 비교 신호를 발생시키는 단계를 포함하고 있는 것을 특징으로 하는 이득 제어 방법.
  25. 제 22 항에 있어서, 상기 제 1 이득 제어 신호를 발생시키는 단계는,
    상기 비교 신호에 따라 상기 제 1 이득을 상승시키는 상기 제 1 이득 제어 신호를 발생시키는 단계; 및
    상기 비교 신호에 따라 상기 제 1 이득을 하강시키는 상기 제 1 이득 제어 신호를 발생시키는 단계를 포함하고 있는 것을 특징으로 하는 이득 제어 방법.
  26. 제 20 항에 있어서, 상기 제 2 이득을 변화시키는 단계는,
    에러 신호, 제어 신호 및 상기 결정 신호를 이용하여 상기 제 2 보상 신호에서 상기 간섭 신호를 여과시키는 단계; 및
    상기 에러 신호, 상기 제어 신호 및 상기 결정 신호를 이용하여 상기 제 2 이득을 변화시키는 단계를 포함하고 있는 것을 특징으로 하는 이득 제어 방법.
  27. 제 26 항에 있어서, 상기 제 2 이득을 변화시키는 단계는,
    상기 제 2 이득을 모니터하는 단계; 및
    상기 모니터된 정보를 가지는 상기 에러 신호를 발생시키는 단계를 포함하고 있는 것을 특징으로 하는 이득 제어 방법.
  28. 제 26 항에 있어서, 상기 간섭 신호는 프리 간섭 신호 및 포스트 간섭 신호를 가지는 것을 특징으로 하는 이득 제어 방법.
  29. 제 28 항에 있어서, 상기 모니터된 정보는 계산값(상기 채널 전송 신호의 레벨 크기 × 상기 제 1 이득 × 상기 제 2 이득)과 상기 기댓값의 비교 정보를 가지는 것을 특징으로 하는 이득 제어 방법.
  30. 제 28 항에 있어서, 상기 간섭 신호를 여과시키는 단계는,
    상기 제 2 보상 신호에서 상기 프리 간섭 신호 및 상기 포스트 간섭 신호를 여과시키는 단계; 및
    상기 제 2 보상 신호에서 상기 포스트 간섭 신호를 여과시키는 단계를 포함하고 있는 것을 특징으로 하는 이득 제어 방법.
  31. 제 17 항에 있어서, 탭 계수를 이용하여 상기 제 2 이득을 구하는 것을 특징으로 하는 이득 제어 방법.
  32. 제 31 항에 있어서, 상기 탭 계수는 스위칭 동작에 의해 제어되는 것을 특징으로 하는 이득 제어 방법.
  33. 제 1 이득 제어 신호 및 제공되는 채널 전송 신호를 이용하여 제 1 이득을 보상하는 단계;
    상기 보상된 제 1 이득에 대한 정보를 가지는 제 1 보상 신호를 발생시키는 단계;
    상기 제 1 보상 신호를 이용하여 제 2 이득에 대한 정보를 가지는 이득 신호를 발생시키는 단계;
    상기 이득 신호를 이용하여 상기 제 1 이득을 제어하는 상기 제 1 이득 제어 신호를 발생시키는 단계;
    계산값(상기 채널 전송 신호의 레벨 크기 × 상기 제 1 이득 × 상기 제 2 이득)을 구하는 단계;
    상기 계산값과 기댓값을 비교하는 단계; 및
    상기 비교 결과에 따라 상기 제 1 보상 신호에 포함된 간섭 신호를 여과시키는 단계를 포함하고 있는 것을 특징으로 하는 이득 제어 방법.
  34. 제 33 항에 있어서, 상기 간섭 신호를 여과시키는 단계는,
    상기 제 1 보상 신호를 디지털 신호인 제 2 보상 신호로 변환하는 단계;
    상기 비교 결과에 따라 스위칭시키는 단계; 및
    상기 스위칭 동작에 따라 상기 제 2 보상 신호에 포함된 상기 간섭 신호를 여과시키는 단계를 포함하고 있는 것을 특징으로 하는 이득 제어 방법.
KR10-2003-0043837A 2003-06-30 2003-06-30 이득 제어 방법 및 이를 수행시키기 위한 이득 제어 수신기 KR100522332B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0043837A KR100522332B1 (ko) 2003-06-30 2003-06-30 이득 제어 방법 및 이를 수행시키기 위한 이득 제어 수신기
TW093112362A TW200503438A (en) 2003-06-30 2004-05-03 Method and apparatus to control gain of a channel signal
US10/840,265 US20040266373A1 (en) 2003-06-30 2004-05-07 Method and apparatus to control gain of a channel signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0043837A KR100522332B1 (ko) 2003-06-30 2003-06-30 이득 제어 방법 및 이를 수행시키기 위한 이득 제어 수신기

Publications (2)

Publication Number Publication Date
KR20050002459A KR20050002459A (ko) 2005-01-07
KR100522332B1 true KR100522332B1 (ko) 2005-10-18

Family

ID=33536417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0043837A KR100522332B1 (ko) 2003-06-30 2003-06-30 이득 제어 방법 및 이를 수행시키기 위한 이득 제어 수신기

Country Status (3)

Country Link
US (1) US20040266373A1 (ko)
KR (1) KR100522332B1 (ko)
TW (1) TW200503438A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7882282B2 (en) 2008-05-21 2011-02-01 Silicon Laboratories Inc. Controlling passthrough of communications between multiple buses
TWI437828B (zh) * 2011-02-11 2014-05-11 Realtek Semiconductor Corp 傳輸介面的阻抗與增益補償裝置與方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3183078B2 (ja) * 1994-02-28 2001-07-03 三菱電機株式会社 制御信号生成回路、これを用いた自動利得制御回路、これを用いた受信機及びこれを用いた通信システム
JPH11220346A (ja) * 1998-02-02 1999-08-10 Fujitsu Ltd 自動利得制御回路
US6246723B1 (en) * 1998-05-04 2001-06-12 Cirrus Logic, Inc. Sampled amplitude read channel employing early-decisions from a trellis sequence detector for sampling value estimation
JP3560138B2 (ja) * 1999-12-06 2004-09-02 松下電器産業株式会社 波形等化器とこれを用いた移動局無線装置、基地局無線装置及び移動通信システム
US6804501B1 (en) * 2000-09-25 2004-10-12 Prairiecomm, Inc. Receiver having gain control and narrowband interference detection
WO2002101939A2 (en) * 2001-06-08 2002-12-19 Broadcom Corporation Robust burst detection and acquisition system and method
US20030063664A1 (en) * 2001-10-02 2003-04-03 Bodenschatz John S. Adaptive thresholding for adaptive equalization
US20030219085A1 (en) * 2001-12-18 2003-11-27 Endres Thomas J. Self-initializing decision feedback equalizer with automatic gain control
US7336744B2 (en) * 2003-06-25 2008-02-26 Interdigital Technology Corporation Digital baseband receiver including a cross-talk compensation module for suppressing interference between real and imaginary signal component paths

Also Published As

Publication number Publication date
US20040266373A1 (en) 2004-12-30
TW200503438A (en) 2005-01-16
KR20050002459A (ko) 2005-01-07

Similar Documents

Publication Publication Date Title
US11469927B2 (en) High-speed signaling systems and methods with adaptable, continuous-time equalization
KR970007615B1 (ko) 변동하는 전송특성을 가진 채널 비터비 · 알고리즘을 적용하는 방법 및 그 방법을 실행하는 장치
JPH06500913A (ja) 適応フィルタの更新係数を最適化する方法
US8483622B2 (en) Power consumption control methods applied to communication systems, and related devices
CN1111430A (zh) 具有快速收敛性的均衡电视信号的装置
GB2337380A (en) A high speed digital line receiver with a programmable gain amplifier and narrow band noise remover
KR100278536B1 (ko) 자동 등화 시스템과, 잡음 감소 회로와, 위상 동기 제어 회로
KR100522332B1 (ko) 이득 제어 방법 및 이를 수행시키기 위한 이득 제어 수신기
EP0588161B1 (en) Adaptive equalizer method
US20070053419A1 (en) Adaptive analog equalizer and digital signal receiver having the same
CN102480446B (zh) 接收机均衡器校正装置与方法
KR100309098B1 (ko) 기준신호를갖는변복조방식디지털통신시스템수신장치에서의신호처리방법및장치와동일채널간섭신호제거를위한방법및장치
US6463106B1 (en) Receiver with adaptive processing
US8948237B2 (en) Adaptive offset adjustment algorithm
JP3741955B2 (ja) データ伝送システムにおけるサンプリングレートの制御ための装置及び方法
TWI717659B (zh) 訊號處理系統及其方法
US8064509B1 (en) Adaptive equalization based on signal overshoot
US20030191601A1 (en) Method for overflow testing of a blind equalizer
US10917130B1 (en) Signal receiving apparatus and method having anti-RFI mechanism
US11456767B2 (en) Method for receiving data and data receiver
KR100341808B1 (ko) 채널 등화기 동작 선택장치 및 방법
CN116915557A (zh) 均衡器电路及其自适应调节方法
WO2022150733A1 (en) Methods and systems for adaptive equalization with wide range of signal amplitudes
JPH06177679A (ja) 線路等化器
JPS6143901B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090914

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee