KR100522318B1 - 전극간접속구조,전극간접속방법,반도체장치,반도체실장방법,액정장치,및전자기기 - Google Patents

전극간접속구조,전극간접속방법,반도체장치,반도체실장방법,액정장치,및전자기기 Download PDF

Info

Publication number
KR100522318B1
KR100522318B1 KR1019980710228A KR19980710228A KR100522318B1 KR 100522318 B1 KR100522318 B1 KR 100522318B1 KR 1019980710228 A KR1019980710228 A KR 1019980710228A KR 19980710228 A KR19980710228 A KR 19980710228A KR 100522318 B1 KR100522318 B1 KR 100522318B1
Authority
KR
South Korea
Prior art keywords
substrate
conductive paste
electrode
electrodes
semiconductor device
Prior art date
Application number
KR1019980710228A
Other languages
English (en)
Other versions
KR20000016632A (ko
Inventor
겐지 우치야마
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Priority to KR1019980710228A priority Critical patent/KR100522318B1/ko
Publication of KR20000016632A publication Critical patent/KR20000016632A/ko
Application granted granted Critical
Publication of KR100522318B1 publication Critical patent/KR100522318B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

세밀 피치로 배열된 전극끼리를 정확하게 도전 접속할 수 있다. 반도체 장치인 IC 칩(36)은 외부 기판(32a)에 접합하는 경우, 외부 기판(32a)상의 단자(37)를 향해서 도전 페이스트(41)를 입상으로 분사하고, 그것들의 전극(37)상에 도전 페이스트(41)를 싣는다. 이어서, IC 칩(36)의 패드(38)를 그것들의 도전 페이스트(41)에 위치맞춤한 상태에서, IC 칩(36)과 기판(32a)을 맞붙인다. 도전 페이스트(41)는 입상으로 분사되고 전극(37)에 인쇄되므로, 전극(37)의 배열 피치가 세밀해도, 정확하게 도전 페이스트(41)를 실을 수 있다. 또한 도전 페이스트(41)를 거쳐서 패드(38)와 전극(37)이 도통하기 때문에, 도통 상태도 안정된다. 이 도전 접속의 방법은, 액정 장치나 전자 기기 등, 광범위한 장치에 있어서, 기판에 형성된 기판측 전극과, 그 기판에 장착되는 전자 요소에 형성된 요소측 전극과의 사이의 접속에 적절하게 적용할 수 있다.

Description

전극간 접속 구조, 전극간 접속 방법, 반도체 장치, 반도체 실장 방법, 액정 장치, 및 전자 기기
본 발명은, 도전 페이스트를 사용해서 요소끼리를 도전 접속하는 것에 관한 것이다. 특히, 본 발명은, 기판에 형성된 기판측 전극과 그 기판에 장착되는 전자 요소에 형성된 요소측 전극을 도전 접속하는 전극간 접속 구조 및 그 구조를 실현하기 위한 전극간 접속 방법에 관한 것이다. 또 본 발명은, IC 칩을 포함하여 구성되는 반도체 장치, 그와 같은 반도체 장치를 PCB(Printed Circuit Board) 등의 외부 기판에 접합하기 위한 반도체 실장 방법에 관한 것이다. 또한, 본 발명은, 그와 같은 반도체 장치나 반도체 실장 방법을 사용하여 제조되는 액정 장치 및 전자 기기에 관한 것이다.
근년, 휴대 전화기, 비디오 카메라, 기타 각종의 전자 기기의 가시상 표시부로서 액정 장치가 널리 사용되고 있다. 이와 같은 액정 장치나 전자 기기 중에는 각종 반도체 장치가 배열 설치되고 있다. 여기서 말하는 반도체 장치는, IC 칩 그 자체나, IC 칩과 기판이 일체화되어 있는 IC 구조체 등을 가리킨다. IC 칩으로서는, 패키징되고 있지 않은 베어(bare) 칩 IC나, 패키징되어 있고 뒷면에 단자를 갖는 IC 등이 알려지고 있다. 또, 이러한 IC 구조체로서는, 복수의 IC를 1개의 기판에 탑재한 구조의 COB(Chip On Board) 및 MCM(Multi Chip Module)이나, FPC(Flexible Printed Circuit)에 IC를 탑재한 구조인 COF(Chip On Film) 등이 알려져 있다.
종래, 반도체 장치를 외부 기판상에 접속할 때, 또, 액정 장치에 있어서 투광성 기판에 액정 구동용 IC를 접합할 때에는, 와이어 본딩 기술이나 TAB(Tape Automated Bonding: 테이프 자동화 실장) 기술 등의 실장 방법이 사용되고 있었다.
또한, 상기 IC 구조체를 제조할 때, PCB 등의 회로 기판에 IC 칩 등의 전자 요소를 도전 접속할 필요가 있다. 종래, 이러한 도전 접속을 행하려면, 와이어 본딩 기술이나 히트 실(heat seal) 기술 등의 실장 기술이 사용되었다.
그렇지만, 상술한 종래의 반도체 장치 등의 실장 방법의 경우, 세밀(細密) 피치의 실장을 행하기가 어렵고, 따라서, 80㎛ 이하, 특히 50㎛ 이하라는 세밀 피치의 전극 단자를 갖는 반도체 장치 등을 외부 기판 상에 정확하게 접합하기가 어려웠다.
또, 상술한 전극 단자간의 도전 접속에 관한 설치 기술의 경우, 전극 단자간 피치가 세밀한 전극 단자끼리를 접속할 수 없으며, 또, 실장을 위해서 넓은 영역을 필요로 한다는 문제가 있었다. 예를 들면 와이어 본딩 기술을 사용한 접속법에서는, 130㎛ 정도의 전극 단자간 피치가 한계이며, 히트 실 기술에서는 240㎛ 정도의 전극 단자간 피치가 한계이며, 따라서, 80㎛ 이하, 특히 50㎛ 이하의 세밀 피치로 배열된 전극 단자간의 접속은 곤란하였다.
그래서, 본 발명은, 세밀 피치의 전극 단자끼리를 정확하고도 고신뢰도를 갖고 도전 접속하는 것을, 그 주요한 목적으로 한다.
특히, 본 발명은, 상술한 전극간의 도전 접속에 관한 실장 기술의 문제점을 감안하여 이루어진 것으로, 세밀 피치로 배열된 전극끼리의 사이를 정확하게 도전 접속할 수 있고, 게다가, 그 도전 접속을 위한 영역을 좁힐 수 있는 전극간 접속 구조 및 전극간 접속 방법을 제공하는 것을, 제 1의 목적으로 한다.
또, 본 발명은, 상술한 반도체 장치 등의 실장 방법의 문제점을 감안하여 이루어진 것이며, 세밀 피치의 전극 단자를 갖는 반도체 요소를 기판상에 접합하는 것에 관해서, 접합 상태의 신뢰성을 향상시키고, 또한 수율을 향상시킨 기기 및 접합법을 제공하는 것을, 제2의 목적으로 한다.
도 1은, 본 발명의 제 1 실시예로서, 전극간 접속 구조 및 전극간 접속 방법의 일실시예를 도시하는 사시도.
도 2는, 페이스트 분사 장치의 일예를 도시하는, 일부 파단(破斷)한 구조 개략도.
도 3은, 도 2의 실시예에 관해서 실장이 완료한 상태를 도시하는 사시도.
도 4는, 본 발명의 제 2 실시예로서, 전극간 접속 구조 및 전극간 접속 방법의 다른 실시예를 도시하는 사시도.
도 5는, 본 발명의 제 3 실시예로서, 전극간 접속 구조 및 전극간 접속 방법의 또한 다른 실시예를 도시하는 사시도.
도 6은, 본 발명의 제 4 실시예로서, 전극간 접속 구조 및 전극간 접속 방법의 또한 다른 실시예를 도시하는 사시도.
도 7은, 도 6의 장치의 요부를 도시하는 사시도.
도 8은, 본 발명의 제 5 실시예로서, 반도체 장치의 일실시예에 관한 베어 칩 IC를 도시하는 사시도.
도 9는, 도 8의 베어 칩 IC의 전극 단자 부분의 단면 구조를 도시하는 단면도.
도 10은, 본 발명의 제 6 실시예로서, 반도체 장치의 다른 실시예에 관한 IC 구조체를 도시하는 평면도.
도 11은, 도 10의 요부를 도시하는 사시도.
도 12는, 본 발명의 제 7 실시예로서, 반도체 실장 방법의 일실시예 및 액정 장치의 일실시예를 도시하는 사시도.
도 13은, 도 12에 도시한 장치에 있어서 반도체 실장 방법을 실시한 경우의 하나의 도중 과정을 모식적으로 도시하는 도면.
도 14는, 도 12에 도시한 장치에 있어서 반도체 실장 방법을 실시한 경우의 다른 도중 과정을 모식적으로 도시하는 도면.
도 15는, 본 발명의 제 8 실시예로서, 전자 기기의 일실시예를 도시하는 사시도.
도 16은, 도 15에 도시하는 전자 기기에 사용되는 전기 제어계의 일예를 도시하는 블록도.
상기의 목적을 달성하기 위해서, 본 발명에 관한 전극간 접속 구조, 전극간 접속 방법, 반도체 장치, 반도체 실장 방법, 액정 장치, 및 전자 기기는 이하와 같이 구성된다.
본 발명에 관한 전극간 접속 구조는, 기판에 형성된 기판측 전극과, 그 기판에 장착되는 전자 요소에 형성된 요소측 전극을 도전 접속하는 전극간 접속 구조에 있어서, (1) 기판측 전극과 요소측 전극을 서로 접촉 또는 접근하여 배치하고, (2) 그 접촉 또는 접근부에 있어서 양단자를 접속하도록 도전 페이스트를 설치하고, 그리고 (3) 그 도전 페이스트는 입상으로 분사됨에 따라 양단자의 접촉 또는 접근부에 도포된 것을 특징으로 한다.
이 전극간 접속 구조에 의하면, 도전 페이스트를 입상으로 분사함으로써 양단자간의 위에 싣도록 하였기 때문에, 대상이 되는 전극의 전극간 피치가 세밀하여도, 그것들의 전극의 개개의 위에 정확하게 도전 페이스트를 실을 수 있고, 따라서, 세밀 피치의 전극끼리의 도전 접속을 할 수 있다. 또한, 도전 페이스트를 사용하여 전극끼리를 접속하기 때문에, 도전 접속 상태가 안정해서 신뢰성이 향상한다. 또한, 입상의 도전 페이스트에 의해서 도전 접속을 하기 때문에, 실장 영역이 작아도 된다.
상기 구성에 있어서, 「도전 페이스트」란, 도전성을 갖는 풀 형상 또는 반죽형상의 연질 재료이고, 예를 들면, 적당한 도전재를 용제로 녹이므로서 형성된다. 또한, 「도전 페이스트를 입상으로 하여 분사하는」 방법은, 종래부터 잉크 제트 방식 등의 명칭으로 알려지고 있는 주지의 유상체 분사 방법을 채용할 수 있다. 이 잉크 제트 방식은 예를 들면, 주지의 압전 방식이나, 주지의 기포 분사 방식 등에 의해서 실현된다. 압전 방식이란, 통전에 의해서 압전 소자에 발생하는 힘을 이용하여 잉크 등이라는 유상체를 입상으로 분사하는 방법이다. 또, 기포 분사 방식이란, 발열체를 사용하여 유상체를 부분적으로 가열함으로써, 유상체를 기포를 발생시키면서 입상으로 하여 분사하는 방법이다. 물론, 이것들의 방법 이외에 적절한 방법이 있다면, 그와 같은 방법도 채용할 수 있다.
이 단자간 접속 구조에 관해서는, 이하와 같은 실시예가 고려된다.
(1) 기판으로서 액정 패널의 투광성 기판을 적용하고, 전자 요소로서 액정 구동용 IC를 내장한 유리 기판을 적용할 수 있다. 이 실시형태에 의하면, IC를 내장한 유리 기판의 길이가 긴 경우에도 그 유리 기판을 정확하게 투광성 기판에 도전 접속할 수 있다. 또한, 그 도전 접속을 위한 영역이 좁아도 되므로, 액정 패널의 전체 형상을 매우 소형으로 할 수 있다.
(2) 기판으로서 가요성 또는 불가요성의 프린트 배선판을 적용하고, 전자 요소로서 다층 IC 칩을 적용할 수 있다. 여기서, 「다층 IC」라는 것은, 복수의 IC 칩을 다층으로 적층한 구조의 반도체 요소이다. 이 다층 IC에서는, 일반적으로, 다층 구조의 측면부분에 배선이 설치되고, 그 배선의 선단에 요소측 전극이 설치된다.
(3) 기판으로서 가요성 또는 불가요성의 프린트 배선판을 적용하고, 전자 요소로서 플라스틱·필름 액정 패널(PFP)을 적용할 수 있다. PFP 라는 것은, 액정 패널에 있어서 액정을 끼우는 1쌍의 투광성 기판을, 유리가 아니고 플라스틱 필름에 의해서 형성한 것이다. 이 PFP는, 유리 기판을 사용한 액정 패널에 비해서 가볍고, 플라스틱 필름이기 때문에 구부릴 수도 있다는 특장(特長)을 가지고 있다. 본 발명에서는, 도전 페이스트를 개개의 전극간에 공급하기 때문에, 구부리기 쉬운 플라스틱 필름을 기판으로서 사용한 경우에도 각 단자를 정확하게 도전 접속할 수 있다.
또, 본 발명에 관한 전극간 접속 방법은, 기판에 형성된 기판측 전극과 그 기판에 장착되는 전자 요소에 형성된 요소측 전극을 도전 접속하기 위한 전극간 접속 방법에 있어서, (1) 기판측 전극과 요소측 전극을 서로 접촉 또는 접근하여 배치하고, (2) 그 전극 접촉 또는 접근부에 도전 페이스트를 입상으로 분사하여 양전극간을 도전 페이스트로 접속하는 것을 특징으로 한다.
이 본 발명에 관한 전극간 접속 구조 및 전극간 접속 방법의 효과를 요약하면, 도전 페이스트를 입상으로 분사함으로써 양전극간의 위에 싣도록 하였으므로, 대상이 되는 전극의 전극간 피치가 세밀하여도, 그것들의 전극의 개개의 위에 정확하게 도전 페이스트를 실을 수 있고, 따라서, 세밀 피치의 전극끼리의 도전 접속을 할 수 있다. 또, 도전 페이스트를 사용하여 전극끼리를 접속하기 때문에, 도전 접속상태가 안정하여 신뢰성이 향상한다. 또한, 입상의 도전 페이스트에 의해서 도전 접속을 하기 때문에, 실장 영역이 작아도 된다.
또, 본 발명에 관한 전극간 접속 구조에 의하면, 개개의 전극끼리를 도전 페이스트에 의해서 개별로 접속하기 때문에, IC 내장 기판의 길이가 길어지는 경우에도 개개의 전극을 정확하게 도전 접속할 수 있다.
한편, 본 발명에 관한 반도체 장치는, 반도체를 내장하는 동시에 외부에 노출하는 복수의 전극을 구비한 반도체 장치에 있어서, 입상으로 분사되어 그것들의 개개의 단자 위에 실린 도전 페이스트를 갖는 것을 특징으로 한다. 전극상에 실린도전 페이스트는, 범프(bump) 즉 돌출 전극으로서 사용할 수 있다. 이러한 반도체 장치에서는, 예를 들면, 패키징되기 전의 상태의 IC인 베어 칩 IC나, 패키징되어 있는 뒷면에 전극을 갖는 IC나, COB나, MCM이나, 또는 COF 등이 고려된다.
이 반도체 장치에 의하면, 도전 페이스트를 입상으로 분사함으로써 그것을 개개의 전극상에 싣도록 하였기 때문에, 전극간 피치가 세밀하여도 그것들의 전극의 개개의 위에 정확하게 도전 페이스트를 입상으로 실을 수 있고, 따라서, 세밀 피치의 전극끼리를 아무런 지장없이 정확하게 도전 접속할 수 있다.
이 구성에 있어서, 「도전 페이스트」 및 「도전 페이스트를 입상으로 하여 분사하는」 방법은, 상술한 것과 같은 것을 채용할 수 있다.
또, 본 발명에 관한 반도체 실장 방법은, 반도체를 내장함과 더불어 외부에 노출하는 복수의 전극을 구비한 반도체 장치를 외부 기판에 접합하기 위한 반도체 실장 방법에 있어서, (1) 외부 기판상의 전극 및 반도체 장치의 단자의 적어도 어느 한쪽을 향해서 도전 페이스트를 입상으로 분사하여 그것들의 전극상에 도전 페이스트를 싣고, 또한, (2) 반도체 장치와 외부 기판을 서로 위치맞춤하여, 그것들을 서로 맞붙이는 것을 특징으로 한다.
이 반도체 실장 방법에 의하면, 도전 페이스트를 입상으로 분사함으로써 그것을 개개의 전극상에 싣도록 하였기 때문에, 전극간 피치가 세밀하여도 그것들의 전극의 개개의 위에 정확하게 도전 페이스트를 입상으로 실을 수 있고, 따라서, 세밀 피치의 전극끼리를 아무런 지장없이 정확하게 도전 접속할 수 있다. 또한, 도전 페이스트를 사용하여 전극끼리를 접속하므로, 도전 접속상태가 안정하여 신뢰성이 향상한다.
이 반도체 실장 방법에 관해서는, 이하와 같은 실시형태가 고려된다.
(1) 도전 페이스트를 사용하여 외부 기판상에 도전 접속된 반도체 장치는 그 자체로 어느 정도의 고착력을 발휘할지 모르지만, 더한층 견고한 고착상태를 바라는 경우에는, 반도체 장치와 기판을 맞붙인 후에 경화성 수지에 의해서 반도체 장치를 외부 기판에 고착하는 것이 바람직하다. 이 경화성 수지는, 외부 기판과 반도체 장치를 서로 위치맞춤한 후에 그것들의 경계 영역부분에 공급할 수 있고, 또는, 양자의 위치맞춤 전에 양자 사이에 미리 공급해 둘 수도 있다.
(2) 도전 페이스트를 입상으로 분사하는 공정은, 외부 기판 및/또는 반도체 장치와 같은 개소에 관해서 복수회 할 수 있다. 이렇게 하면, 전극상에 실리는 도전 페이스트의 높이를 분사 회수에 따라서 높게 할 수 있고, 이로 인해, 반도체 장치의 전극부분의 오목부가 깊은 경우에도 확실한 도통이 얻어진다.
(3) 상기한 바와 같이 도전 페이스트의 분사를 복수회 실행하는 경우에는, 외부 기판상 및/또는 반도체 장치상에 분사한 도전 페이스트에 대하여, 다음 번의 도전 페이스트의 분사 전에, 건조 처리를 실시하는 것이 바람직하다. 이렇게 하면, 도전 페이스트가 으깨지는 것을 방지할 수 있기 때문에, 도전 페이스트의 높이를 효율적으로 높게 설정할 수 있다.
또한, 본 발명에 관한 액정 장치는, 액정을 끼고 서로 대향하는 1쌍의 투광성 기판과, 그것들의 투광성 기판 중 적어도 한쪽에 접합된 액정 구동용 IC를 갖는 액정 장치로써, 투광성 기판상의 전극과 액정 구동용 IC의 전극 단자가, 입상으로 분사되어 그것들의 전극의 적어도 어느 한쪽의 위에 실려진 도전 페이스트를 거쳐서 서로 도전 접속되는 것을 특징으로 한다.
또한, 본 발명에 관한 전자 기기는, 반도체를 내장하는 동시에 외부에 노출하는 복수의 단자를 구비한 반도체 장치와, 그 반도체 장치가 장착되는 외부 기판을 포함하여 구성되는 전자 기기에 있어서, 외부 기판상의 전극과 반도체 장치의 전극 단자는, 입상으로 분사되어 그것들의 전극의 적어도 어느 한쪽의 위에 실려진 도전 페이스트를 거쳐서, 서로 도전 접속되는 것을 특징으로 한다.
본 발명에 관한 반도체 장치 및 반도체 실장 방법의 효과를 요약하면, 도전 페이스트를 입상으로 분사함으로써 그것을 여기의 전극상에 싣도록 하였기 때문에, 전극 단자간의 피치가 세밀하여도 그것들의 전극의 개개의 위에 정확하게 도전 페이스트를 입상으로 실을 수 있고, 따라서, 세밀 피치의 전극끼리를 아무런 지장없이 정확하게 도전 접속할 수 있다. 또한, 도전 페이스트를 사용하여 전극끼리를 접속하기 때문에, 도전 접속 상태가 안정해서 신뢰성이 향상하였다.
또한, 본 발명에 관한 반도체 실장 방법의 일양태에 의하면, 간단하고도 확실한 방법으로 반도체 장치를 외부 기판상에 고정할 수 있다.
또한 다시, 본 발명에 관한 반도체 실장 방법의 다른 양태에 의하면, 도전 페이스트의 높이를 높게 할 수 있다.
또한, 본 발명에 관한 반도체 실장 방법의 또 다른 양태에 의하면, 도전 페이스트의 높이를 효율적으로 높일 수 있다.
또, 본 발명에 관한 액정 장치에 의하면, 액정 구동용 IC의 전극 단자를 세밀 피치로 형성할 수 있기 때문에, 같은 면적의 액정 패널을 구동하는 경우에는 액정 구동용 IC의 크기를 작게 할 수 있다.
(제 1 실시예)
본 발명의 제 1 실시예를 도 1 내지 도 3에 기초하여 설명한다.
도 1은, 본 발명에 관한 전극간 접속 방법의 일실시예를 도시하고 있다. 이 실시예는, 기판으로서 액정 패널의 투광성 기판을 적용하고, 전자 요소로서 액정 구동용 IC를 내장한 유리 기판을 적용한 경우의 실시예이다. 이 도면에 있어서, 액정 패널(1)은, 서로 대향하는 1쌍의 투광성 기판(2a 및 2b)을 갖는다. 이것들의 기판(2a 및 2b) 한쪽에는 실(seal)재(3)가 직사각형의 틀형상으로 인쇄되고, 그 실재(3)에 의해서 기판(2a 및 2b)이 접착되고 있다. 또한, 그것들의 기판(2a 및 2b)사이에 형성된 간극, 소위 셀 갭 속에 액정이 봉입되고 있다.
한쪽의 기판(2a)의 표면에는 복수개의 직선형상의 투광성 전극(4a)(일부분을 생략)이 포토리소그래피 처리에 의해서 형성된다. 또, 다른쪽 기판(2b)의 표면에는 복수개의 직선형상의 투광성 전극(4b)(일부분을 생략)이 포토리소그래피 처리에 의해서 형성된다. 한쪽의 기판(2a)은 다른쪽 기판(2b)의 외측으로 튀어나와 있고, 그 튀어나온부에는 복수의 기판측 전극(5)이 형성되어 있다. 기판(2a)에 형성된 투광성 전극(4a)은 그것들의 기판측 전극(5)에 직접으로 이어지고 있다. 또, 기판(2b)에 형성된 투광성 전극(4b)은 기판(2b)과 기판(2a)과의 사이에 배열 설치된 도전재(도시하지 않음)를 거쳐서 그것들의 기판측 전극(5)(파선부는 생략)에 연결되어 있다.
이상으로 액정 패널(1)이 형성되고, 그리고, 그 액정 패널(1)에 대해서 이하와 같은 부대 부품이 장착된다. 우선, 기판(2a)의 측단면(6)에 IC 내장 기판(7)을 실장한다. 즉, 투광성 기판(2a)의 측단면(6)에 IC 내장 기판(7)을 장착하고, 또한, 투광성 기판(2a)상의 기판측 전극(5)과 IC 내장 기판(7)상의 요소측 전극(8)(파선부는 생략)을 도전 접속한다. IC 내장 기판(7)은, 저온 폴리실리콘 등을 사용하여 유리 기판상에 트랜지스터 등을 형성함으로써 제작된다. 또한, 투광성 기판(2a 및 2b)의 외측 표면에 편광판(9)이 점착된다. 다시, 필요에 따라서, 투광성 기판(2a 및 2b)의 어느 한쪽의 백 라이트(도시하지 않음)가 장착된다.
액정 패널(1)에 대한 IC 내장 기판(7)의 실장 방법을 상세히 설명하면, 이하와 같다. 우선, IC 내장 기판(7)상의 요소측 전극(8)이 기판(2a)상의 기판측 전극(5)에 접촉 또는 접근하도록, IC 내장 기판(7)을 기판(2a)의 측단면(6)에 부착한다. 이 부착은, 바람직하게는, 점착 테이프, 접착제, 그 밖의 고정 수단을 사용하여 행하여진다.
그 후, 페이스트 분사 장치(11)를 화살표(A)와 같이, 기판(2a)과 IC 내장 기판(7)의 접합부에 따라 이동시킨다. 이 페이스트 분사 장치(11)는, 잘 알려져 있는 잉크 제트 방식의 프린터로 사용되는 잉크 제트 헤드와 같은 구조를 갖는 것이다. 잉크 제트 헤드로서는, 예를 들면, 통전에 의해서 힘을 발생하는 압전 소자를 사용하여 잉크를 노즐로부터 분사하는 구조나, 발열체에 의해서 잉크를 국부적으로 가열하여 기포를 발생시키면서 잉크를 노즐로부터 분사하는 구조 등이 채용되는 것이 많지만, 본 실시예의 페이스트 분사 장치(9)도 그것들의 구조를 사용하여 구성할 수 있다. 물론, 본 실시예의 경우는, 잉크를 대신하여 도전 페이스트를 분사하게 된다.
도 2에, 페이스트 분사 장치(11)의 일예를 개략적으로 도시한다. 이 페이스트 분사 장치(11)는 상술한 잉크 제트 방식에 기초하는 것으로, 대략 상자형상의 헤드 본체(11b)의 아래쪽으로 분사구(11a)(분사 노즐)가 돌출 설치되어 있다. 헤드 본체(11b)는 세라믹으로 형성되며, 그 내부에 액체상의 도전 페이스트를 모으는 페이스트실(R1)이 형성된다. 분사구(11a)는 예를 들면 메탈로 형성되고, 그 내부에 분사용의 토출유로(R2)가 뚫려 있다. 이 토출유로(R2)는 페이스트실(R1)과 연통하고 있다. 페이스트실(R1)에는 또한 도시되지 않은 공급 구멍을 거쳐서 상시, 도전 페이스트가 보충되도록 되어 있다.
헤드 본체(11b)의 상면은 오목부형상으로 엷게 형성되고, 이것에 의해, 진동판(11c)을 이루고 있다. 이 진동판(11c)의 상면에, 각각 판형상의 하측 전극(11d), 피에조 소자(압전소자)(11e), 및 상측 전극(11f)을 적충한 구동부를 설치하고 있다. 하측 전극(11d) 및 상측 전극(11f)은 펄스 전원(11g)에 접속되어, 도전 페이스트를 토출시키기 위한, 제어된 구동 파형을 갖는 펄스 구동 신호(전기 신호)가 펄스 전원(11g)으로부터 공급되도록 되어 있다.
이 때문에, 펄스 구동 신호에 응답하여 피에조 소자(11e)가 기계적으로 진동하면, 이 진동에 의해서 페이스트실(R1)에 펄스 형상의 체적 변화가 일어나고, 이 체적 변화에 따른 힘에 의해서 도전 페이스트가 토출유로(R2)를 통해서 외부에 입상의 도전 페이스트로서 토출된다.
그래서, 페이스트 분사 장치(11)를 주사선(A)을 따라 주사 이동시키면서, 페이스트 분사 장치(11)의 분사구(11a)가 기판측 전극(5)과 요소측 전극(8)의 접촉 또는 접근부에 도달할 때마다, 그 분사구(11a)로부터 소정량의 도전 페이스트를 입상으로 분사한다. 이 결과, 페이스트 분사 장치(11)가 기판(2a)과 IC 내장 기판(7)의 접합부를 통과하면, 도 3에 도시하는 바와 같이, 기판측 전극(5)과 요소측 전극(8)의 접촉 또는 접근부의 모두에 도전 페이스트(12)(파선부는 생략)가 도트형상으로 인쇄, 즉 실려지고, 이로 인하여, 그것들의 단자(5 및 8)가 도통한다.
이와 같이 본 실시예에서는, 잉크 제트 방식의 유상체 분사 구조를 사용하여 도전 페이스트(12)를 입상으로 하여 단자(5 및 8)의 접합부에 공급하도록 하였기 때문에, 전극(5 및 8)의 배열 피치가 80㎛ 이하, 특히 50㎛ 이하와 같은 세밀 피치의 경우에도, 그것들의 접합부에 정확하게 도전 페이스트(12)를 실을 수 있고, 따라서, 그것들의 전극간을 정확하게 도통할 수 있다.
(제 2 실시예)
본 발명의 제 2 실시예를 도 4에 기초하여 설명한다.
도 4는, 본 발명에 관한 전극간 접속 방법 및 전극간 접속 구조의 다른 실시예를 도시하고 있다. 이 실시예에서는, 기판으로서 PCB(Printed Circuit Board)(13)를 적용하고, 전자 요소로서 다층 IC(14)를 적용하고 있다. 그리고, PCB(13)상에 형성된 기판측 전극(5)과 다층 IC(14)의 측면하부에 형성된 요소측 전극(8)을 도전 접속하기 위해서 본 발명에 관한 전극간 접속 방법을 사용하고 있다. 다층 IC(14)는, 주지와 같이, 복수의 IC 칩을 적층하는 동시에 그것들의 측면에 형성한 배선을 통해서 각 IC 칩 사이에서 신호의 수수(授受)를 하도록 한 전자 요소이다.
이 실시예에서는, 다층 IC(14)를 PCB(13)상의 소정 위치에 놓고, 그리고, 기판측 전극(5)과 요소측 전극(8)이 접촉 또는 접근하는 부분에 따라서 화살표(B)로 도시하는 바와 같이, 페이스트 분사 장치(11)를 주사 이동시키고, 그 페이스트 분사 장치(11)의 분사구(11a)가 각 전극 접합부에 도달할 때마다, 그 분사구(11a)로부터 도전 페이스트(12)를 입상으로 분사한다. 이것에 의해, 각 전극 접합부에 도트형상의 도전 페이스트(12)가 인쇄, 즉 실려져서 기판측 전극(5)과 요소측 전극(8)과의 사이에서 도통이 이루어진다.
(제 3 실시예)
본 발명의 제 3 실시예를 도 5에 기초하여 설명한다.
도 5는, 본 발명에 관한 전극간 접속 방법 및 전극간 접속 구조의 또한 다른 실시예를 나타내고 있다. 이 실시예에서는, 기판으로서 PCB(Printed Circuit Board)(13)를 적용하여, 전자 요소로서 PFP(Plastic Film Panel)(6)를 적용하고 있다. 그리고, PCB(13)상에 형성된 기판측 전극(5)과 PFP(16)의 투광성 기판, 즉 플라스틱 기판의 단부에 형성된 요소측 전극(8)을 도전 접속하기 위해 본 발명에 관한 전극간 접속 방법을 사용하고 있다.
이 실시예에서는, PFP(16)을 PCB(13)상의 소정 위치에 두고, 그리고, 기판측 전극(5)과 요소측 전극(8)이 접촉 또는 접근하는 부분에 따라서 화살표(B)로 나타내는 바와 같이, 페이스트 분사 장치(11)를 주사 이동시키고, 그 페이스트 분사 장치(11)의 분사구(11a)가 각 전극 접합부에 도달할 때마다, 그 분사구(11a)로부터 도전 페이스트(12)를 입상으로 분사한다. 이것에 의해, 각 전극 접합부에 도트 형상의 도전 페이스트(12)가 인쇄, 즉 실려지고 기판측 전극(5)과 요소측 전극(8)과의 사이에서 도통이 이루어진다. PFP(16)의 플라스틱 기판은 가요성을 가지고 있기 때문에 구부리기 쉽지만, 본 실시예와 같이 도전 페이스트(12)에 의해서 전극간 끼리를 개별로 접속하도록 하면, 안정한 도전 접속 상태를 얻을 수 있다.
(제 4 실시예)
본 발명의 제 4 실시예를 도 6 및 도 7에 기초하여 설명한다.
도 6은, 본 발명에 관한 전극간 접속 방법 및 전극간 접속 구조의 다른 실시예를 나타내고 있다. 이 실시예는, 컴퓨터의 주변기기인 하드디스크 장치의 헤드 부분에 본 발명을 적용한 것이다. 여기에 도시한 하드디스크 장치는, 자기 헤드(17)를 탑재한 슬라이더(18)를 스프링 성질(性)을 구비한 서스펜션(19)에 의해서 지지하도록 되어 있다. 이 실시예에서는, 서스펜션(19)이 기판을 구성하고, 슬라이더(18)가 전자 요소를 구성한다.
도 7에 도시하는 바와 같이, 서스펜션(19)에는 배선(21)이 프린트되고, 그것들의 배선(21)의 선단에 기판측 전극(5)이 설치된다. 또한, 슬라이더(18)의 측면에 소자측 전극(8)이 형성된다. 양쪽의 전극(5 및 8)이 접촉 또는 접근하는 부분을 페이스트 분사 장치(11)의 분사구(11a)에 주사하면서, 각 전극 부분에 도전성 페이스트를 입상으로 분사하여 각 전극상에 도전 페이스트(12)를 입상으로 싣고, 이것에 의해서, 양 전극(5 및 8)을 도전 접속한다.
(제 5 실시예)
본 발명의 제 5 실시예를 도 8 및 도 9에 기초하여 설명한다.
도 8은, 본 발명에 관한 반도체 장치의 일실시예인 베어 칩 IC(40)를 나타내고 있다. 이 베어 칩 IC(40)는, 소정의 기능을 갖도록 구성된 회로를 내장하는 것이며, 예를 들면, 액정 장치를 위한 액정 구동용 IC 등으로서 형성된다. 이 베어 칩 IC(40)의 능동면(40a)에는 복수의 오목부(43)가 형성되고(파선부의 배열 중앙부는 생략), 그것들의 오목부(43)의 저면에는, 도 9에 도시하는 바와 같이, 전극으로서의 알루미늄 패드(44)가 복수개 형성되어 있다(파선부의 배열 중앙부는 생략).
도 8로 되돌아가, 베어 칩 IC(40)는, 페이스트 분사 장치(39)를 사용한 페이스트 인쇄 처리를 받는다. 페이스트 분사 장치(39)는, 예를 들면, 전술한 제 1 실시예의 것과 같이 구성하면 좋다.
페이스트 분사 장치(39)를 오목부(43)의 열에 따라 화살표(B)로 나타내는 바와 같이 주사 이동시키면서, 페이스트 분사 장치(39)의 분사구(39a)가 각 패드(44)에 도달한 시점에서 그 분사구(39a)로부터 소정량의 도전 페이스트를 입상으로 분사한다. 그러면, 도 9에 도시하는 바와 같이, 각 패드(44)상에 도전 페이스트(41)가 인쇄, 즉 실려진다. 이것들의 도전 페이스트(41)는, 외부 회로와의 도통을 취하기 위한 돌출 전극 단자, 소위 범프로서 사용할 수 있다.
이상과 같이 본 실시예에서는, 잉크 제트 방식의 유상체 분사 구조를 사용하여 도전 페이스트(41)를 입자형상으로 하고 패드(44)에 공급하도록 하였기 때문에, 패드(44)의 배열 피치가 80㎛ 이하, 특히 50㎛ 이하와 같은 세밀 피치의 경우에도, 그것들의 패드(44)에 정확하게 도전 페이스트(41)를 실을 수 있다.
(제 6 실시예)
본 발명의 제 6 실시예를 도 10 및 도 11에 기초하여 설명한다.
도 10은, 본 발명에 관한 반도체 장치의 다른 실시예인, COB 방식의 IC 구조체(45)를 도시하고 있다. 이 IC 구조체(45)는, 프린트 기판(46)의 전극(47a(파선부는 생략) 및 47b(파선부는 생략))에 IC 칩(48)을 직접 접속함으로써 형성되고 있다. IC 칩(48)의 주변에는, 칩 저항이나 칩 콘덴서 등이라는 회로 부품(49)이 배치되는 일도 있다.
이 실시예에서는, 전극(47a 및 47b) 중 화살표(C)로 나타내는 부분이, 반도체 장치로서의 IC 구조체(45)의 전극에 상당한다. 그리고, 도 11에 도시하는 바와 같이, 이것들의 전극(47a, 47b)(파선부는 생략)의 개개에 대해서 페이스트 분사 장치(39)를 사용한 페이스트 분사 처리가 실행되고, 그 결과, 개개의 단자마다 그것들의 선단에 입상의 도전 페이스트(41)가 형성된다. 이것들의 도전 페이스트(41)는, IC 구조체(45)를 외부 기판, 예를 들면 FPC 등에 장착할 때에, 프린트 기판(46)상의 전극(47a, 47b)과 외부 기판의 전극을 서로 도전 접속시키기 위해서 사용된다. 프린트 기판(46)은 IC 칩(48)과 협동하여 1개의 반도체 장치를 구성하는 것이므로, 이 프린트 기판(46)은, 그 반도체 장치에 접속되는 외부 기판과 구별을 하는 의미로 「내부 기판」 등이라 불려야 할 것이다.
또한, IC 칩(48)에서는, 도 8에 도시하는 바와 같은 베어 칩 IC(40)을 적용할 수 있고, 그 경우에는, IC 칩(48) 자신의 범프를 페이스트 분사 방법을 사용하여 도전 페이스트에 의해서 형성할 수 있다.
(제 7 실시예)
본 발명의 제 7 실시예를 도 12 내지 도 14에 기초하여 설명한다. 도 12는, 본 발명에 관한 반도체 실장 방법의 일실시예를 나타내는 동시에, 본 발명에 관한 액정 장치의 일실시예를 나타내고 있다. 이 액정 장치(31)는, 서로 대향하는 1쌍의 투광성 기판(32a 및 32b)을 갖는다. 이것들의 기판(32a 및 32b)의 한쪽에는 실재(33)가 직사각형의 틀형상으로 인쇄되고, 그 실재(33)에 의해서 기판(32a 및 32b)이 접착되고 있다. 또, 그것들의 기판(32a 및 32b) 사이에 형성된 간극, 소위 셀 갭 속에 액정이 봉입되어 있다.
한쪽의 기판(32a) 표면에는 복수개의 직선형상의 투광성 전극(34a)(일부분을 생략)이 포토리소그래피 처리에 의해서 형성된다. 또, 다른쪽 기판(32b)의 표면에는 복수개의 직선형상의 투광성 전극(34b)(일부분을 생략)이 포토리소그래피 처리에 의해서 형성된다. 한쪽의 기판(32a)은 다른쪽 기판(32b)의 외측으로 튀어나와 있고, 그 튀어나온부에는, 반도체 장치로서의 액정 구동용 IC(36)(즉, 베어 칩 IC)를 장착하기 위한 실장 영역(A)이 설치된다. 기판(32a)에 형성된 투광성 전극(34a)은 기판(32a)의 튀어나온부에 직접으로 이어지고, 그리고 그 선단이 실장 영역(A) 내에 있어서 랜드(37), 즉 전극 단자에 연결된다(파선부는 생략). 또한, 기판(32b)에 형성된 투광성 전극(34b)은 기판(32b)과 기판(32a)의 사이에 배열 설치된 도통재(도시하지 않음)를 거쳐서 기판(32a)의 튀어나온부의 도전 라인에 접속한다. 그리고 그것들의 도전 라인의 선단이 실장 영역(A) 내에 있어서 랜드(37)에 연결된다. 본 실시예에서는, 투광성 기판(32a)의 튀어나온부가, 반도체 장치로서의 액정 구동용 IC(36)을 접합하기 위한 외부 기판에 상당한다.
실장 영역(A)에 액정 구동용 IC(36)을 장착한 후, 투광성 기판(32a 및 32b)의 외측 표면에 편광판(42)이 점착되고, 또한, 필요에 따라서 투광성 기판(32a 및 32b)의 어느 한쪽의 외측에 백 라이트가 부설된다.
투광성 기판(32a)상의 실장 영역(A)에 장착되는 액정 구동용 IC(36)는, 투광성 전극(34a 및 34b)에 주사 신호 및 데이터 신호를 송출하는 기능을 갖는 반도체 장치이고, 그 능동면(36a)에는 도 14에 도시하는 바와 같이, 외부 회로와의 사이에서 신호의 수수를 하거나, 외부 전원으로부터 전압의 공급을 받기 위한 복수의 전극 단자, 즉 패드(38)가 설치된다. 이것들의 패드(38)는, 통상, 알루미늄 등에 의해서 형성된다.
도 12로 되돌아가, 액정 구동용 IC(36)를 투광성 기판(32a)의 실장 영역(A)에 장착하는 데 있어서는, 그 장착에 앞서, 페이스트 분사 장치(39)를 사용하여 각 랜드(37)에 도전성 페이스트를 인쇄, 즉 싣는다. 상세하게 설명하면, 페이스트 분사 장치(39)를 주사선(B)에 따라 주사 이동시키면서, 페이스트 분사 장치(39)의 분사구(39a)가 각 랜드(37)에 도달한 시점에서 그 분사구(39a)로부터 소정량의 도전 페이스트를 입상으로 분사한다. 그러면, 도 13에 도시하는 바와 같이, 각 랜드(37)상에 도전 페이스트(41)가 인쇄, 즉 실려진다. 도 14에 도시하는 바와 같이, 각 랜드(37)상에 도전 페이스트(41)를 실은 후, 액정 구동용 IC(36)의 각 패드(38)를 각 랜드(37)에 위치맞춤하고, 또한 그 후, 액정 구동용 IC(36)를 기판(32a)에 접착한다. 이렇게 하면, 각 도전 페이스트(41)가 패드(38) 속에 들어가 패드(38)와 랜드(37)와의 사이에서 확실한 도통이 달성된다. 액정 구동용 IC(36)와 기판(32a)과의 접합을 확실하게 유지하기 위해서, 필요에 따라서, 경화성 수지를 사용하여 액정 구동용 IC(36)와 기판(32a)을 고착하는 것이 바람직하다.
아래와 같이 본 실시예에서는, 잉크 제트 방식의 유상체 분사 구조를 사용하여 도전 페이스트(41)를 입상으로 하고 랜드(37)에 공급하도록 하였기 때문에, 랜드(37)의 배열 피치가 80㎛ 이하, 특히 50㎛ 이하와 같은 세밀 피치의 경우에도, 그것들의 랜드에 정확하게 도전 페이스트를 실을 수 있다. 또, 도전 페이스트(41)를 싣는 전극을, 투광성 기판(32)상에 형성된 랜드(37)를 대신하여, 액정 구동용 IC(36)의 패드(38)로 할 수 있다.
(제 8 실시예)
본 발명의 제 8 실시예를 도 15 및 도 16에 기초하여 설명한다.
도 15는, 본 발명에 관한 반도체 실장 방법을 사용하여 구성한 실장 구조를 내장하는 전자 기기로서의 휴대 전화기의 일실시예를 도시하고 있다. 여기에 도시하는 휴대 전화기는, 상측 케이스(56) 및 하측 케이스(57)를 포함하여 구성된다. 상측 케이스(56)에는, 송수신용의 안테나(58)와, 키보드 유니트(59)와, 그리고 마이크로폰(62)이 설치된다. 그리고, 하측 케이스(57)에는, 예를 들면 도 12에 도시한 액정 장치(31)와, 스피커(63)와, 그리고 회로 기판(64)이 설치된다. 회로 기판(64)의 위에는, 도 16에 도시하는 바와 같이, 스피커(63)의 입력 단자에 접속된 수신부(68)와, 마이크로폰(62)의 출력 단자에 접속된 발신부(67)와, CPU를 포함하여 구성된 제어부(66)와, 그리고 각부에 전력을 공급하는 전원부(69)가 설치된다. 제어부(66)는, 발신부(67) 및 수신부(68)의 상태를 판독하고 그 결과에 기초하여 액정 구동용 IC(36)에 정보를 공급하고 액정 장치(31)의 유효 표시 영역에 가시 정보를 표시한다. 또한, 제어부(66)는, 키보드 유니트(59)로부터 출력되는 정보에 기초하여 액정 구동용 IC(36)에 정보를 공급하고 액정 장치(31)의 유효 표시 영역에 가시 정보를 표시한다.
(그 밖의 실시예)
이상, 바람직한 실시예를 들어 본 발명을 설명하였지만, 본 발명은 그것들의 실시예에 한정되는 것이 아니라, 청구의 범위에 기재한 발명의 범위내에서 다양하게 개변할 수 있다.
예를 들면, 실장의 대상인 전자 요소는, IC 내장 기판, 다층 IC, PFP에 한정되지 않고, 전극을 구비한 다른 임의의 전자 요소로 할 수 있다. 또한, 전자 요소가 실장되는 기판도, 액정 패널의 투광성 기판, PCB 등에 한정되지 않고, 전자 요소를 실장할 필요가 있는 임의의 기기로 할 수 있다.
또한 예를 들면, 본 발명의 반도체 실장 방법은, 액정 장치에 한정되지 않고, 투광성 기판과 같은 외부 기판에 IC 칩 등과 같은 반도체 장치를 접합하는 구조를 내장하는 각종의 장치에 대해서 적용할 수 있다.
도 12에 도시한 액정 장치는, 액정 구동용 IC를 기판상에 직접 탑재하는 형식의, 소위 COG(Chip On Glass) 방식의 액정 장치이지만, 본 발명은 이 방식 이외의 액정 장치에 대해서도 적용할 수 있다.
또한, 도 15에서는, 전자 기기의 일예로서 휴대 전화기를 들었지만, 비디오카메라, 기타 각종의 전자 기기에 대해서 본 발명에 관한 반도체 실장 방법을 적용할 수 있는 것은 물론이다.
이상과 같이, 본 발명에 관한 전극간 접속 구조, 전극간 접속 방법, 반도체 장치, 반도체 실장 방법, 액정 장치, 및 전자 기기는, 모두, 입상으로 분사되는 도전 페이스트에 의해 전극 등의 요소끼리를 서로 도전 접속하는 것으로 제공되며, 80㎛ 이하, 특히 50㎛ 이하의 세밀 피치로 배열된 전극끼리의 도전 접속에 대단한 위력을 발휘하여, 반도체 장치, 액정 장치, 전자 기기 등에 관한 미세 가공 기술의 역할을 맡는 기술로서 산업상 많은 것에 유용하다.

Claims (12)

  1. 기판에 형성된 기판측 전극과, 그 기판에 장착되는 전자 요소에 형성된 요소측 전극을 도전 접속하는 전극간 접속 구조에 있어서,
    그 기판측 전극과 요소측 전극은 서로 접촉 또는 접근해서 배치되고, 그 접촉 또는 접근부에 있어서 그 양전극을 접속하도록 도전 페이스트를 두고, 그 도전 페이스트는 잉크 제트 방식에 의하여 입상으로 분사됨으로서 그 양전극의 접촉 또는 접근부에 도포된 구조인 것을 특징으로 하는 전극간 접속 구조.
  2. 제1항에 있어서, 그 기판은 액정 패널의 투광성 기판이고, 그 전자 요소는 액정 구동용 IC의 내장한 유리 기판인 것을 특징으로 하는 전극간 접속 구조.
  3. 제1항에 있어서, 그 기판은 가용성 또는 불가용성의 프린트 배선판이고, 그 전자 요소는 다층 IC인 것을 특징으로 하는 전극간 접속 구조.
  4. 제1항에 있어서, 그 기판은 가용성 또는 불가용성의 프린트 배선판이고, 그 전자 요소는 플라스틱 필름 액정 패널인 것을 특징으로 하는 전극간 접속 구조.
  5. 기판에 형성된 기판측 단자와, 그 기판에 장착되는 전자 요소에 형성된 요소측 전극을 접속하기 위한 전극간 접속 방법에 있어서,
    그 기판측 전극과 요소측 전극을 서로 접촉 또는 접근하여 배치하고,
    그 전극 접촉 또는 접근부에 잉크 제트 방식으로 도전 페이스트를 입상으로 분사하고, 그 양전극간을 그 도전 페이스트로 접속하는 것을 특징으로 하는 전극간 접속 방법.
  6. 반도체를 내장하는 동시에 외부에 노출하는 복수의 전극을 구비한 반도체 장치에 있어서,
    잉크 제트 방식에 의하여 입상으로 분사되어 그것들의 개개의 전극상에 실려진 도전 페이스트를 갖는 것을 특징으로 하는 반도체 장치.
  7. 반도체를 내장하는 동시에 외부로 노출하는 복수의 전극을 구비한 반도체 장치를 외부 기판의 전극에 접합하기 위한 반도체 실장 방법에 있어서,
    그 외부 기판상의 전극 및 반도체 장치의 전극의 적어도 어느 한쪽을 향하여 잉크 제트 방식으로 도전 페이스트를 입상으로 분사하여 그것들의 개개의 전극상에 도전 페이스트를 싣고, 그 반도체 장치와 외부 기판을 서로 위치맞춤하고, 그 반도체 장치와 외부 기판을 서로 맞붙이는 것을 특징으로 하는 반도체 실장 방법.
  8. 제7항에 있어서, 그 반도체 장치와 그 외부 기판을 맞붙인 후에, 경화성 수지에 의해서 그 반도체 장치를 그 외부 기판에 고착하는 것을 특징으로 하는 반도체 실장 방법.
  9. 제7항 또는 제8항 중 어느 한 항에 있어서, 그 도전 페이스트를 입상으로 분사하는 공정을, 그 외부 기판 및 반도체 장치의 적어도 한쪽의 동일 개소에 관해서 복수회 행하는 것을 특징으로 하는 반도체 실장 방법.
  10. 제9항에 있어서, 그 외부 기판 및 반도체 장치의 적어도 한쪽의 위에 분사한 도전 페이스트에 대해서, 차회(次回)의 도전 페이스트의 분사전에, 건조 처리를 실시하는 것을 특징으로 하는 반도체 실장 방법.
  11. 액정을 끼고 서로 대향하는 1쌍의 투광성 기판과, 그것들의 투광성 기판 중 적어도 한쪽에 접합된 액정 구동용 IC를 갖는 액정 장치에 있어서,
    그 투광성 기판상의 전극과 액정 구동용 IC의 전극 단자는, 잉크 제트 방식에 의하여 입상으로 분사되어 그것들의 전극의 적어도 어느 한쪽의 위에 실려진 도전 페이스트를 거쳐서, 서로 도전 접속되는 것을 특징으로 하는 액정 장치.
  12. 반도체를 내장하는 동시에 외부에 노출하는 복수의 전극을 구비한 반도체 장치와, 그 반도체 장치가 장착되는 외부 기판을 포함하여 구성되는 전자 기기에 있어서,
    그 외부 기판상의 전극과 그 반도체 장치의 전극 단자는, 잉크 제트 방식에 의하여 입상으로 분사되어 그것들의 전극의 적어도 어느 한쪽의 위에 실려진 도전 페이스트를 거쳐서, 서로 도전 접속되는 것을 특징으로 하는 전자 기기.
KR1019980710228A 1997-04-21 1998-04-21 전극간접속구조,전극간접속방법,반도체장치,반도체실장방법,액정장치,및전자기기 KR100522318B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980710228A KR100522318B1 (ko) 1997-04-21 1998-04-21 전극간접속구조,전극간접속방법,반도체장치,반도체실장방법,액정장치,및전자기기

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP97-103716 1997-04-21
JP97-103717 1997-04-21
KR1019980710228A KR100522318B1 (ko) 1997-04-21 1998-04-21 전극간접속구조,전극간접속방법,반도체장치,반도체실장방법,액정장치,및전자기기

Publications (2)

Publication Number Publication Date
KR20000016632A KR20000016632A (ko) 2000-03-25
KR100522318B1 true KR100522318B1 (ko) 2006-01-12

Family

ID=41739799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980710228A KR100522318B1 (ko) 1997-04-21 1998-04-21 전극간접속구조,전극간접속방법,반도체장치,반도체실장방법,액정장치,및전자기기

Country Status (1)

Country Link
KR (1) KR100522318B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112273A (ja) * 1992-09-25 1994-04-22 Omron Corp 電子部品の実装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112273A (ja) * 1992-09-25 1994-04-22 Omron Corp 電子部品の実装方法

Also Published As

Publication number Publication date
KR20000016632A (ko) 2000-03-25

Similar Documents

Publication Publication Date Title
KR100676156B1 (ko) 전자 소자의 실장 방법, 전자 장치의 제조 방법, 회로 기판및 전자 기기
US6617521B1 (en) Circuit board and display device using the same and electronic equipment
US6542374B1 (en) Circuit board, method for manufacturing the circuit board, and display device and electronic equipment employing the circuit board
KR100321883B1 (ko) 반도체소자의실장구조및실장방법과,액정표시장치
US6061246A (en) Microelectric packages including flexible layers and flexible extensions, and liquid crystal display modules using the same
KR100246020B1 (ko) 테이프 캐리어 패키지 및 액정 표시 장치
KR100442728B1 (ko) 반도체장치 및 이를 사용하는 액정모듈
KR100257028B1 (ko) 구동 회로 접속 구조 및 그 접속 구조를 포함하는 디스플레이 장치
KR940007578A (ko) 액정 표시 장치 및 반도체 소자의 실장 구조 및 반도체 소자의 실장 방법 및 전자 광학 및 전자인자 장치
JP2001230511A (ja) 接続構造、電気光学装置および電子機器
WO2007039960A1 (ja) 配線基板及びそれを備えた表示装置
US6265770B1 (en) Mounting structure of semiconductor chip, liquid crystal device, and electronic equipment
US20050230818A1 (en) Display device
US6357111B1 (en) Inter-electrode connection structure, inter-electrode connection method, semiconductor device, semiconductor mounting method, liquid crystal device, and electronic apparatus
KR100248138B1 (ko) 액정 표시 장치
KR100485965B1 (ko) Ｉｃ 칩, ｉｃ 구조체, 액정장치 및 전자기기
KR100522318B1 (ko) 전극간접속구조,전극간접속방법,반도체장치,반도체실장방법,액정장치,및전자기기
EP0474508A2 (en) Liquid crystal display device and mounting arrangement therefor
JP3904058B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
EP1548826B1 (en) Chip pad layout
JPH11135909A (ja) 電子機器及びフレキシブル配線板
JP4018845B2 (ja) 電子部品の実装構造体
KR20190045037A (ko) 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법
JPH09305121A (ja) 回路接続構造、この回路接続構造を有する表示装置及びｔｃｐ構造体
JP2005108991A (ja) 実装構造体、液晶表示装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee