KR100521469B1 - Driving apparatus of plasma display panel and driving method thereof - Google Patents

Driving apparatus of plasma display panel and driving method thereof Download PDF

Info

Publication number
KR100521469B1
KR100521469B1 KR1020040038291A KR20040038291A KR100521469B1 KR 100521469 B1 KR100521469 B1 KR 100521469B1 KR 1020040038291 A KR1020040038291 A KR 1020040038291A KR 20040038291 A KR20040038291 A KR 20040038291A KR 100521469 B1 KR100521469 B1 KR 100521469B1
Authority
KR
South Korea
Prior art keywords
subfield
gray level
coding
gradation
generated
Prior art date
Application number
KR1020040038291A
Other languages
Korean (ko)
Inventor
김준구
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040038291A priority Critical patent/KR100521469B1/en
Application granted granted Critical
Publication of KR100521469B1 publication Critical patent/KR100521469B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803Display of gradations
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2059Display of intermediate tones using error diffusion
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Abstract

본 발명은 어드레스 방전 실패로 인한 계조 저방전 현상과 계조 역전 현상을 방지하는 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법에 관한 것이다. The present invention relates to a driving apparatus for a plasma display panel and a driving method thereof for preventing gray level low discharge and gray level reverse phenomenon due to an address discharge failure.

본 발명에 따르면, 최소 계조 가중치와 최대 계조 가중치를 갖는 계조를 제외한 모든 계조에서 복수의 여유 자유도를 갖는 서브필드 계조 가중치 설계를 통하여, 어드레스 방전 인한 계조 저방전 현상을 방지할 수 있는 듀얼 서브필드 코딩에 의한 플라즈마 디스플레이 패널의 구동 장치를 제공한다. 또한, 듀얼 서브필드 코딩에서 발생되는 계조 역전 현상을 방지하기 위해, 계조 역전 현상이 심하게 발생되는 일부의 계조에 대해서는 동일한 서브필드 코딩을 이용함으로써 계조 역전 현상을 방지한다. According to the present invention, the dual subfield coding that can prevent the gray level low discharge due to the address discharge through the subfield gray weight design having a plurality of margin degrees of freedom in all grays except the gray level having the minimum gray weight and the maximum gray weight. A driving apparatus for a plasma display panel is provided. In addition, in order to prevent gradation inversion caused by dual subfield coding, gradation inversion is prevented by using the same subfield coding for some gradations in which gradation inversion occurs severely.

Description

플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법{DRIVING APPARATUS OF PLASMA DISPLAY PANEL AND DRIVING METHOD THEREOF} A driving device of a plasma display panel and a driving method thereof {DRIVING APPARATUS OF PLASMA DISPLAY PANEL AND DRIVING METHOD THEREOF}

본 발명은 플라즈마 디스플레이 패널(plasma display panel, PDP)의 구동 장치 및 그 구동 방법에 관한 것으로서, 특히 어드레스 방전 실패로 인한 계조 저방전 현상과 계조 역전 현상을 방지하는 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving apparatus for a plasma display panel (PDP) and a driving method thereof. In particular, the driving apparatus for a plasma display panel and a driving thereof for preventing gradation low discharge and gradation reversal due to an address discharge failure. It is about a method.

특히, 본 발명은 방전에 의하여 패널에 화상을 표시하는 화면 표시 장치의 구동 장치에 관한 것이나, 이하에서는 그 전형적인 예로서 플라즈마 디스플레이 표시 장치에서의 계조 구현을 위한 듀얼 서브필드 코딩에 의한 구동 장치를 중심으로 기술한다. In particular, the present invention relates to a driving device of a screen display device for displaying an image on a panel by discharge, but hereinafter, the driving device by dual subfield coding for gray scale implementation in a plasma display display device as a typical example thereof will be described. Describe as.

도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다. 1 is a perspective view showing an internal structure of a conventional three-electrode surface discharge plasma display panel.

도면을 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., A Gm, ABm), 유전층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X 1, ..., Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.Referring to the drawings, between the front and rear glass substrates 10 and 13 of the conventional surface discharge plasma display panel 1, the address electrode lines A R1 , A G1 , ..., A Gm , A Bm ), Dielectric layers 11 and 15, Y electrode lines (Y 1 , ..., Y n ), X electrode lines (X 1 , ..., X n ), fluorescent layer 16, partition wall 17 ) And a magnesium monoxide (MgO) layer 12 as a protective layer.

어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞쪽에서 전면(全面) 도포된다. 아래쪽 유전층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm )과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전셀의 방전 영역을 구획하고 각 방전셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은, 격벽(17)들 사이에서 형성된다.The address electrode lines A R1 , A G1 ,..., A Gm , A Bm are formed in a predetermined pattern on the front side of the rear glass substrate 13. The lower dielectric layer 15 is entirely applied in front of the address electrode lines A R1 , A G1 ,..., A Gm , A Bm . In front of the lower dielectric layer 15, barrier ribs 17 are formed in a direction parallel to the address electrode lines A R1 , A G1 ,..., A Gm , A Bm . These partitions 17 function to partition the discharge area of each discharge cell and to prevent optical cross talk between each discharge cell. The fluorescent layer 16 is formed between the partition walls 17.

X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀을 설정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인과 전도도를 높이기 위한 금속 전극 라인이 결합되어 형성된다. 앞쪽 유전층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.The X electrode lines (X 1 , ..., X n ) and the Y electrode lines (Y 1 , ..., Y n ) are the address electrode lines (A R1 , A G1 , ..., A Gm , A Bm ) is formed in a predetermined pattern on the back of the front glass substrate 10 to be orthogonal to each other. Each intersection sets a corresponding discharge cell. Each X electrode line (X 1 , ..., X n ) and each Y electrode line (Y 1 , ..., Y n ) have a conductivity and a transparent electrode line made of a transparent conductive material such as indium tin oxide (ITO). Metal electrode lines for heightening are formed in combination. The front dielectric layer 11 is formed by applying the entire surface to the rear of the X electrode lines X 1 ,..., X n and the Y electrode lines Y 1 ..., Y n . A protective layer 12 for protecting the panel 1 from a strong electric field, for example, a magnesium monoxide (MgO) layer, is formed by applying the entire surface to the back of the front dielectric layer 11. The plasma forming gas is sealed in the discharge space 14.

상기한 바와 같은 구조의 플라즈마 디스플레이 패널(1)의 구동방법으로, 주로 사용되는 어드레스-디스플레이 분리 구동방법이 미국특허 제5541618호에 개시되어 있다. As a driving method of the plasma display panel 1 having the structure described above, an address-display separation driving method which is mainly used is disclosed in US Pat.

도 2는 도 1의 플라즈마 디스플레이 패널의 통상적인 구동 방법을 보여주는 타이밍도이다. FIG. 2 is a timing diagram illustrating a conventional driving method of the plasma display panel of FIG. 1.

도면을 참조하면, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 8 개의 서브필드들(SF1, ..., SF8)로 분할된다. 또한, 각 서브필드(SF1, ..., SF8)는 리셋 주기(R1,...,R8)와, 어드레스 주기(A1, ..., A8), 및 유지방전 주기(S1, ..., S8)로 분할된다. Referring to the drawing, a unit frame is divided into eight subfields SF1, ..., SF8 to realize time division gray scale display. Each of the subfields SF1, ..., SF8 includes reset periods R1, ..., R8, address periods A1, ..., A8, and sustain discharge periods S1, ..., SF8. , S8).

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전 주기(S1, ..., S8)의 길이에 비례한다. 단위 프레임에서 차지하는 유지방전 주기(S1, ..., S8)의 길이는 255T(T는 단위 시간)이다. 이때, 제 n 서브필드(SFn)의 유지방전 주기(Sn)에는 2n-1에 상응하는 시간이 각각 설정된다. 이에 따라, 8 개의 서브필드들 중에서 표시될 서브필드를 적절히 선택하면, 어느 서브필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 표시가 수행될 수 있음을 알 수 있다.The luminance of the plasma display panel is proportional to the length of the sustain discharge cycles S1, ..., S8 occupied in the unit frame. The lengths of the sustain discharge cycles S1, ..., S8 occupy a unit frame are 255T (T is the unit time). At this time, a time corresponding to 2 n-1 is set in the sustain discharge period Sn of the n th subfield SFn. Accordingly, when appropriately selecting a subfield to be displayed among the eight subfields, it can be seen that display of 256 gray levels can be performed including all zero (zero) gray levels that are not displayed in any of the subfields.

도 3은 도 2의 단위 서브-필드에서 도 1의 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 구동 신호들을 보여주는 타이밍도이다. 3 is a timing diagram illustrating driving signals applied to electrode lines of the plasma display panel of FIG. 1 in a unit sub-field of FIG. 2.

도면을 참조하면, 참조부호 SAR1..ABm은 각 어드레스 전극 라인(도 1의 AR1, AG1, ..., AGm, ABm)에 인가되는 구동 신호를, SX1..Xn은 X 전극 라인들(도 1의 X1, ..., Xn)에 인가되는 구동 신호를, 그리고 SY1..Yn은 각 Y 전극 라인(도 1의 Y 1, ..., Yn)에 인가되는 구동 신호를 가리킨다.Referring to the drawings, reference numeral S AR1 ..ABm denotes a drive signal applied to each address electrode line (A R1 , A G1 ,..., A Gm , A Bm in FIG. 1), and S X1 ..Xn denotes A driving signal applied to the X electrode lines (X 1 , ..., X n in FIG. 1), and S Y1 .. Yn is each Y electrode line (Y 1 , ..., Y n in FIG. 1). Indicates a drive signal applied to.

도면을 참조하면, 단위 서브-필드(SF)의 리셋 주기(PR)에서는, 먼저 X 전극 라인들(X1, ..., Xn)에 인가되는 전압을 접지 전압(VG)으로부터 제2 전압(V S) 예를 들어, 155 볼트(V)까지 지속적으로 상승시킨다. 여기서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm )에는 접지 전압(VG)이 인가된다.Referring to the drawing, in the reset period PR of the unit sub-field SF, first, the voltage applied to the X electrode lines X 1 ,..., X n is set from the ground voltage V G to the second. for the voltage (V S) for example, then continue to rise to 155 volts (V). Here, the ground voltage V G is applied to the Y electrode lines Y 1 ,..., Y n and the address electrode lines A R1 , A G1 ,..., A Gm , A Bm .

다음에, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS) 예를 들어, 155 볼트(V)부터 제2 전압(VS)보다 제3 전압(VSET)만큼 더 높은 최고 전압(VSET+VS) 예를 들어, 355 볼트(V)까지 지속적으로 상승된다. 여기서, X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에는 접지 전압(VG)이 인가된다.Next, the voltage applied to the Y electrode lines Y 1 ,..., Y n is third from the second voltage V S , for example, from 155 volts V to a second voltage than the second voltage V S. The highest voltage V SET + V S that is as high as the voltage V SET is continuously raised to, for example, 355 volts (V). Here, the ground voltage V G is applied to the X electrode lines X 1 ,..., X n and the address electrode lines A R1 , A G1 ,..., A Gm , A Bm .

다음에, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제2 전압(VS)으로 유지된 상태에서, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS )으로부터 접지 전압(VG)까지 지속적으로 하강된다. 여기서, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에는 접지 전압(VG)이 인가된다.Next, in the state where the voltage applied to the X electrode lines X 1 ,..., X n is maintained at the second voltage V S , the Y electrode lines Y 1 ,..., Y n The voltage applied to) is continuously lowered from the second voltage V S to the ground voltage V G. Here, the ground voltage V G is applied to the address electrode lines A R1 , A G1 ,..., A Gm , and A Bm .

이에 따라, 이어지는 어드레스 주기(PA)에서, 어드레스 전극 라인들에 표시 데이터 신호가 인가되고, 제2 전압(VS)보다 낮은 제4 전압(VSCAN)으로 바이어싱된 Y 전극 라인들(Y1, ..., Yn)에 접지 전압(VG)의 주사 신호가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다. 각 어드레스 전극 라인(AR1, AG1, ..., A Gm, ABm)에 인가되는 표시 데이터 신호는 방전셀을 선택할 경우에 정극성 어드레스 전압(VA)이, 그렇지 않을 경우에 접지 전압(VG)이 인가된다. 이에 따라 접지 전압(VG)의 주사 펄스가 인가되는 동안에 정극성 어드레스 전압(VA)의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다. 여기서, 보다 정확하고 효율적인 어드레스 방전을 위하여, X 전극 라인들(X1, ..., Xn)에 제2 전압(V S)이 인가된다.Accordingly, in the address period (PA), leading address is applied to a display data signal to the electrode lines, the the second voltage (V S) lower fourth voltage (V SCAN) to bias the Y-electrode line than the (Y 1 As a scan signal of the ground voltage V G is sequentially applied to the ..., Y n ), smooth addressing may be performed. The display data signal applied to each of the address electrode lines A R1 , A G1 , ..., A Gm , A Bm has a positive address voltage V A when the discharge cell is selected, and a ground voltage when the discharge cell is not. (V G ) is applied. Accordingly, when the display data signal of the positive address voltage V A is applied while the scan pulse of the ground voltage V G is applied, wall charges are formed by the address discharge in the corresponding discharge cell. Wall charges do not form. Here, for more accurate and efficient address discharge, the second voltage V S is applied to the X electrode lines X 1 ,..., X n .

이어지는 유지방전 주기(PS)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn)에 제2 전압(VS)의 디스플레이 유지 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(PA)에서 벽전하들이 형성된 방전셀들에서 디스플레이 유지를 위한 방전을 일으킨다.In the sustain discharge period PS that follows, the second voltage V S is applied to all of the Y electrode lines Y 1 , ..., Y n and the X electrode lines X 1 , ..., X n . The display sustain pulse is alternately applied, causing a discharge for display retention in the discharge cells in which wall charges are formed in the corresponding address period PA.

도 4는 각각의 프레임을 10개의 서브필드로 나누어 계조를 표현하는 한 예에서의 각각의 계조 레벨에 대한 계조 자유도를 도시한 그래프이고, 도 5는 각각의 프레임을 10개의 서브필드로 나누어 계조를 표현하는 한 예에서의 각각의 계조 레벨에 대한 서브필드 코딩 결과의 일 예를 도시한 표이다. FIG. 4 is a graph showing gradation degrees of freedom for each gradation level in an example in which each frame is divided into ten subfields to represent gradations, and FIG. 5 divides each frame into ten subfields to generate gradations. A table showing an example of subfield coding results for each gradation level in an example to be expressed.

도면을 참조하면, 도 4 및 도 5에서는 256계조를 각각의 프레임을 10개의 서브필드로 나누어 계조를 표현하는 한 예로서, 각각의 서브필드의 계조 가중치가 1, 2, 4, 8, 16, 25, 35, 45, 55, 64인 경우에서의 계조 자유도와 서브필드 코딩 결과의 일 예를 도시하고 있다. 이때, 도 5에서의 서브필드 코딩(subfield coding)은 SF1, SF2, ...,SF10의 순서로 이루어진다. 이처럼 계조를 표현하게 되면, 각각의 계조 레벨에서 도 4에 도시한 바와 같이 계조의 여유 자유도(redundancy)를 가지므로, 문제 발생의 소지가 있는 서브필드 조합에 대해서는 동일한 계조를 표현하는 다른 서브필드 조합을 사용하여 문제 발생을 회피할 수 있는 가능성이 있다. Referring to the drawings, in FIG. 4 and FIG. 5, an example of expressing gray scales by dividing 256 gray scales into 10 subfields, gray scale weight of each subfield is 1, 2, 4, 8, 16, An example of the gradation degrees of freedom and the subfield coding result in the case of 25, 35, 45, 55, and 64 is shown. In this case, subfield coding in FIG. 5 is performed in the order of SF1, SF2, ..., SF10. When the gray level is expressed in this way, the gray level has redundancy as shown in FIG. 4 at each gray level, and thus, another subfield expressing the same gray level for a subfield combination that may cause a problem. There is a possibility of using a combination to avoid problems.

한편, 도 2에서 도시한 바와 같이 각각의 프레임을 8개의 서브필드로 나누어 계조를 표현하는 경우에는 28 = 256 계조가 표현된다. 이때의 각각의 서브필드의 계조 가중치는 각각 2n-1으로 1, 2, 4, 8, 16, 32, 64, 128로 표현되고, 계조의 여유 자유도가 없게 된다. 하지만, 이 경우에는 동화상을 표현하는 데 있어서 서브필드가 증가될수록 계조가 증가할 때마다 표시되는 서브필드의 조합이 바뀌면서 나타나는 의사윤곽의 발생을 해결할 수 없는 문제점이 있다. 이 경우, 동일한 계조를 표현하면서 각각의 프레임을 구성하는 서브필드 수를 증가시켜 문제가 발생하지 아니하는 서브필드 조합을 사용하여 계조를 표현함으로써, 의사윤곽 문제를 회피할 수 있을 것이다.On the other hand, as shown in FIG. 2, when each frame is divided into eight subfields to express gray scales, 2 8 = 256 gray scales are represented. The gray scale weight of each subfield at this time is represented by 1, 2, 4, 8, 16, 32, 64, 128 as 2 n-1 , and there is no margin of freedom of gray scale. However, in this case, there is a problem in that it is impossible to solve the occurrence of pseudo contours caused by changing the combination of the subfields displayed whenever the gray level increases as the subfields are increased in expressing a moving image. In this case, the pseudo contour problem can be avoided by expressing the gray scale using a combination of subfields in which the problem does not occur by increasing the number of subfields constituting each frame while expressing the same gray scale.

플라즈마 디스플레이 패널은 어드레스 방전을 통해 표시하고자 하는 서브필드에 데이터를 기입하게 된다. 어드레스 방전은 어드레스 전극과 주사전극 각각에 데이터 펄스와 스캔펄스가 인가되어 일어나게 되는데, 이를 위하여 방전지연시간이 필요하게 되므로, 방전지연시간에 의하여 어드레스 방전에 필요한 어드레스 주기가 정해지게 된다. The plasma display panel writes data in a subfield to be displayed through address discharge. The address discharge is generated by applying a data pulse and a scan pulse to each of the address electrode and the scan electrode. Since the discharge delay time is required for this, the address period required for the address discharge is determined by the discharge delay time.

이러한 어드레스 방전지연시간은 주변의 셀의 어드레스 방전에 의한 프라이밍(priming)에 매우 큰 영향을 받게 된다. 즉, 인접 셀의 어드레싱이 있는 경우 방전지연시간이 줄어들고 어드레스 방전의 성공 확률이 높아지게 된다. 반대로 인접 셀의 어드레싱이 없는 경우, 어드레스 방전 성공 확률은 낮아지게 된다. 인접 셀의 어드레싱이 극히 없는 경우 어드레스 방전 성공 확률이 매우 낮으므로, 어드레스 방전 실패에 따른 유지방전의 실패가 발생할 수 있으며, 이는 계조표현 불량이라는 현상으로 나타날 수 있게 된다. 특히, 어드레스 방전의 실패가 계조 가중치가 큰 서브필드에서 나타내는 경우, 고계조가 간헐적으로 표현되지 않게 되는 계조 저방전 현상이 매우 심각하게 되므로, 계조 가중치가 큰 서브필드에서는 어드레스 방전 성공 확률이 절대적으로 높아져야 한다. This address discharge delay time is greatly affected by priming caused by address discharge of neighboring cells. That is, when there is addressing of adjacent cells, the discharge delay time is reduced and the probability of success of address discharge is increased. On the contrary, when there is no addressing of adjacent cells, the probability of success of address discharge becomes low. When the addressing of the adjacent cells is extremely low, the probability of success of address discharge is very low. Therefore, failure of sustain discharge may occur due to the address discharge failure, which may be caused by poor gradation expression. In particular, when the failure of the address discharge is indicated in a subfield having a large gray scale weight, the gray level low discharge phenomenon in which high gray scales are not expressed intermittently becomes very serious. Should be high.

통상의 플라즈마 디스플레이 패널에서는 저계조 표현을 위해 정수인 입력계조를 감마 블록을 통해 유리수로 바꾸게 되며, 이처럼 유리수로 변환된 계조 데이터를 오차 확산(Error Diffusion) 블록을 통해 오차를 분산시키는 기법을 사용하고 있다. 예를 들어, 감마 블록으로부터 입력된 유리수 계조를 56.0625인 경우에, 오차 확산블록에 의해 56.0625라는 숫자를 표현하고자 할 때, 56과 57의 계조를 공간적으로 적당한 비율로 섞어 56.0625라는 계조를 표현하게 된다. 도 5의 서브필드 코딩을 사용하는 경우에, 56과 57에 해당하는 서브필드 코딩은 각각 1111110000과 0110101000이 된다.In a typical plasma display panel, an input gray scale, which is an integer, is converted into a rational number through a gamma block, and a method of distributing errors through the error diffusion block is used to convert the gray scale data converted into a rational number through an error diffusion block. . For example, when the rational number gradation input from the gamma block is 56.0625, when the number 56.0625 is to be expressed by the error diffusion block, the gradation of 56 and 57 is mixed at a spatially appropriate ratio to express the gradation 56.0625. . In the case of using the subfield coding of FIG. 5, the subfield coding corresponding to 56 and 57 becomes 1111110000 and 0 11 0 1 01 000, respectively.

이처럼, 56과 57의 공간적 조합으로 56.0625를 표시하는 경우에, SF1, SF4, SF6, SF7에서 데이터 스위칭이 일어나게 된다. 56.0625이므로 일정 면적당 약 93.8%의 면적비율로 계조 56이 켜지게 되며, 약 6.2%의 면적비율로 57이 켜지게 된다. 여기서, 계조 57의 SF7의 어드레스 방전 성공 확률이 문제가 된다. 즉, 57의 SF7은 이전 서브필드에서도 켜지지 않았으므로 이전 서브필드의 유지방전에 의한 프라이밍 효과도 없을 뿐만 아니라, 인접 셀도 대부분이 계조 56이므로 인접 셀의 SF7도 어드레스 데이터가 없으므로 인접 셀의 어드레스에 의한 프라이밍 효과도 없게 된다. 따라서, 나홀로 어드레싱을 하게 되어 프라이밍 효과가 상당히 부족한 상태에서 어드레스 방전을 하게되며, 이는 계조 저방전 현상을 야기하게 된다. As such, when 56.0625 is displayed in the spatial combination of 56 and 57, data switching occurs in SF1, SF4, SF6, SF7. Since 56.0625, the gradation 56 is turned on at an area ratio of about 93.8% per predetermined area, and 57 is turned on at an area ratio of about 6.2%. Here, the address discharge success probability of SF7 of gradation 57 becomes a problem. That is, since the SF7 of 57 is not turned on in the previous subfield, there is no priming effect due to the sustain discharge of the previous subfield, and since the neighboring cells are mostly grayscale 56, SF7 of the neighboring cell does not have address data. There is no priming effect. Therefore, addressing alone causes address discharge in a state in which the priming effect is considerably lacking, which causes grayscale low discharge.

이때, 56의 서브필드 코딩을 계조의 여유 자유도가 허용하는 범위 내에서 57의 서브필드 코딩과 유사하게 만들면, 저계조에서의 저방전의 감소효과는 얻을 수 있다. 하지만, 이러한 경우에 55와 56의 사이에서의 계조 저방전으로 이동하게 되므로, 이는 계조 저방전이 발생하는 계조가 없어진 것이라 다른 계조로 천이된다. At this time, if the 56 subfield coding is made similar to the 57 subfield coding within a range that allows the degree of freedom of gradation, the effect of reducing low discharge in low gradations can be obtained. However, in such a case, since the gray level low discharge between 55 and 56 is shifted, this means that the gray level at which the low gray level discharge occurs is eliminated, and is shifted to another gray level.

즉, 계조 가중치가 큰 어떤 서브필드에서 계조 스위칭을 하게 되는 경우 저계조에서 저방전이 발생할 수 있게 되며, 이는 플라즈마 디스플레이 패널의 심각한 계조표현 불량을 일으키는 문제점이 있다. 특히, 입력 계조가 감마 블록을 통과하게 되는 경우, 대부분의 계조가 저계조 영역으로 이동한다. 예를 들면 입력계조가 100일 때 감마 블록의 후단에서는 계조 레벨이 약 20정도로 감소한다. 이 경우, 계조 가중치가 작은 서브필드들로서 대부분의 계조가 표현되는데, 도 5에 도시된 바와 같은 서브필드 가중치에 의하여 서브필드를 설계하는 경우, 최소 가중치 서브필드(LSB subfield)의 경우 여유 자유도가 없으므로, 오차 확산에 의하여 서브필드 스위칭에 의한 나홀로 어드레싱 현상으로 나타나 저계조 저방전 현상이 심화되는 문제점이 있다. That is, when gradation switching is performed in a subfield having a large gradation weight, low discharge may occur at a low gradation, which may cause serious gradation defect of the plasma display panel. In particular, when the input grayscale passes through the gamma block, most of the grayscale moves to the low gray scale region. For example, when the input gray level is 100, the gray level is reduced to about 20 at the rear end of the gamma block. In this case, most grayscales are represented as subfields having small grayscale weights. When a subfield is designed by subfield weights as shown in FIG. 5, there is no margin in the case of a minimum weight subfield (LSB subfield). As a result, the low gray scale low discharge phenomenon is intensified due to a single addressing phenomenon caused by subfield switching due to error diffusion.

즉, 오차확산은 소수점 이하의 계조 x를 표현하게 하기 위하여 어떠한 계조 g가 있을 때 계조 g+1을 공간적으로 조합하여 g < x < g+1을 만족하도록 한다. 이때 x에 따라 계조 g와 g+1의 서브필드 코딩이 현저하게 달라지는 현상이 발생하여, 급격하게 달라지는 서브필드에서의 저방전 현상이 심해지는 문제점이 있다.That is, the error diffusion is such that when there is any gray level g to express the gray level x below the decimal point, the gray level g + 1 is spatially combined to satisfy g <x <g + 1. At this time, a phenomenon in which the subfield coding of gray levels g and g + 1 is significantly changed according to x occurs, and a low discharge phenomenon in the rapidly changing subfield is aggravated.

본 발명이 이루고자 하는 기술적 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로 최소 계조 가중치와 최대 가중치를 갖는 계조를 제외한 모든 계조에서 복수의 여유 자유도를 갖는 서브필드 계조 가중치 설계와 다이나믹 듀얼 서브필드 코딩 설계를 통하여, 어드레스 방전 실패로 인한 계조 저방전 현상을 방지할 수 있는 듀얼 서브필드 코딩에 의한 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법을 제공하기 위한 것이다. The technical problem to be solved by the present invention is to solve the above-mentioned problems of the prior art and to design a subfield grayscale weight having a plurality of degrees of freedom in all grayscales except the grayscale having the minimum grayscale weight and the maximum weight, and dynamic dual subfield coding. The present invention provides a driving apparatus for a plasma display panel using dual subfield coding and a driving method thereof capable of preventing grayscale low discharge due to an address discharge failure.

또한, 하나의 계조에 대한 두 개의 서브필드 배열을 서브필드 계조 가중치를 설계한 경우에서 발생할 수 있는 계조 역전 현상을 막는 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법을 제공하기 위한 것이다. Another object of the present invention is to provide a plasma display panel driving apparatus and a driving method thereof, which prevent a gray level inversion phenomenon which may occur when two subfield arrays for one gray level are designed for a subfield gray scale weight.

상기한 목적을 달성하기 위한 본 발명의 특징에 따른 플라즈마 디스플레이 패널의 구동 방법은 A driving method of a plasma display panel according to a feature of the present invention for achieving the above object is

입력 영상신호에 대응하여 플라즈마 디스플레이 패널에 표시되는 각 필드의 화상을 복수 개의 서브필드로 나누고, 이 서브필드들의 조합에 따라 계조를 표시하여 상기 영상신호에 대응되는 영상을 표시하는 플라즈마 디시플레이 패널의 구동 방법에 있어서, A plasma display panel which divides an image of each field displayed on a plasma display panel in response to an input video signal into a plurality of subfields, and displays a gray level according to the combination of the subfields to display an image corresponding to the video signal. In the driving method,

(a)상기 입력 영상신호를 감마 보정하는 단계; (a) gamma correcting the input image signal;

(b)상기 감마 보정된 계조의 정수부가 홀수인지 또는 짝수인지를 감지하는 단계;(b) detecting whether the integer part of the gamma corrected gradation is odd or even;

(c) 짝수 계조보다 1레벨이 큰 계조 레벨을 갖는 계조의 서브필드 코딩이, 상기 짝수 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일하도록 서브필드 코딩을 생성하는 단계; (c) generating subfield coding such that subfield coding of a gray level having a gray level greater than an even gray level is the same for all bits except the bit having the least weight and the subfield coding of the even gray level;

(d) 홀수 계조보다 1레벨이 큰 계조 레벨을 갖는 계조의 서브필드 코딩이, 상기 홀수 계소의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일하도록 서브필드 코딩을 생성하는 단계; 및(d) generating subfield coding such that a subfield coding of a gray level having a gray level greater than an odd gray level is the same for all bits except the bit having the least weight and the subfield coding of the odd subscale; And

(e) 상기 단계(b)에서 짝수인 것으로 감지한 경우에는 상기 단계(c)에서 생성한 서브필드를 선택하고, 상기 단계(b)에서 홀수인 것으로 감지한 경우에는 상기 단계(d)에서 생성한 서브필드를 선택하는 단계를 포함하며, (e) If it is detected as an even number in the step (b), the subfield generated in the step (c) is selected, and if it is detected as an odd number in the step (b), it is generated in the step (d). Selecting one subfield,

상기 감마 보정된 계조에 대해 상기 단계(d)에서 생성된 서브필드 코딩과 상기 단계(c)에서 생성된 서브필드 코딩이 가중치가 큰 서브필드에서 서로 다른 서브필드 코딩인 제1 계조에 대해서는, 상기 감마 보정된 계조의 정수부가 짝수인지 홀수인지 관계없이, 상기 단계(e)에서 동일한 서브필드 코딩을 선택하는 것을 특징으로 한다. 여기서, 상기 가중치가 큰 서브필드는, 감마 보정된 계조에 대해 생성된 서브필드 코딩에서 계조에 표현하기 위해 켜져야 하는 서브필드 중 가장 가중치가 큰 서브필드인 것을 특징으로 한다. 또한, 상기 제1 계조에 대해서는 상기 감마 보정된 계조의 정수부가 짝수인 경우라도 상기 단계(e)에서 선택되어지는 서브필드는 상기 단계(d)에서 생성된 서브필드를 선택하는 것을 특징으로 한다. For the first gradation for the gamma corrected gradation, the subfield coding generated in the step (d) and the subfield coding generated in the step (c) are subfield codings different from each other in the subfield having a large weight. Regardless of whether the integer part of the gamma corrected gray level is even or odd, the same subfield coding is selected in step (e). The subfield having a large weight may be a subfield having the largest weight among subfields to be turned on to express the gray level in the subfield coding generated for the gamma corrected grayscale. The subfield selected in step (e) may select the subfield generated in step (d) even when the integer part of the gamma corrected gray level is an even number with respect to the first gray level.

본 발명의 다른 특징에 따른 플라즈마 디스플레이 패널의 구동 장치는 A driving apparatus of a plasma display panel according to another aspect of the present invention is

입력 영상신호에 대응하여 플라즈마 디스플레이 패널에 표시되는 각 필드의 화상을 복수 개의 서브필드로 나누고, 이 서브필드의 조합에 따라 계조를 표시하여 상기 영상신호에 대응되는 영상을 표시하는 플라즈마 디스플레이 패널의 구동 장치에 있어서, Driving a plasma display panel for dividing an image of each field displayed on the plasma display panel in response to an input video signal into a plurality of subfields, and displaying a gray level according to the combination of the subfields to display an image corresponding to the video signal. In the apparatus,

상기 입력 영상신호를 감마 보정하는 감마 보정부;A gamma correction unit configured to gamma correct the input image signal;

상기 감마 보정된 계조의 정수부가 홀수인지 또는 짝수인지를 감지하는 계조 감지부;A gray level detector for detecting whether the integer part of the gamma corrected gray level is odd or even;

짝수 계조보다 1레벨이 큰 계조 레벨을 갖는 계조의 서브필드 코딩이, 상기 짝수의 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일하도록 서브필드 코딩을 생성하는 제1 서브필드 생성부; Generation of a first subfield such that subfield coding of a gradation level having a gradation level one level greater than an even gradation generates a subfield coding such that the subfield coding of the gradation is the same for all bits except the bit having the least weight and the subfield coding of the even gradation. part;

홀수 계조보다 1레벨이 큰 계조 레벨을 갖는 계조의 서브필드 코딩이, 상기 홀수 계소의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일하도록 서브필드 코딩을 생성하는 제2 서브필드 생성부; A second subfield generation unit for generating subfield coding so that subfield coding of a gray level having a gray level greater than an odd gray level is the same for all bits except the bit having the least weight and the subfield coding of the odd subscale ;

상기 계조 감조부에서 짝수인 것으로 감지한 경우에는 상기 제1 서브필드 생성부에서 생성한 서브필드를 선택하고, 상기 계조 감조부에서 홀수인 것으로 감지한 경우에는 상기 제2 서브필드 생성부에서 생성한 서브필드를 선택하여 서브필드를 발생시키는 서브필드 선택부를 포함하며, If the gray level regulator detects an even number, the subfield generated by the first subfield generator is selected, and if the gray level regulator detects an odd number, the gray level is generated by the second subfield generator. A subfield selector for selecting a subfield to generate a subfield,

상기 감마 보정된 계조에 대해 상기 제1 서브필드 생성부에서 생성된 서브필드 코딩과 상기 제2 서브필드 생성부에서 생성된 서브필드 코딩이 가중치가 큰 서브필드에서 서로 다른 서브필드 코딩인 제1 계조에 대해서는, 상기 감마 보정된 계조의 정수부가 짝수인지 홀수인지 관계없이 상기 서브필드 선택부는 동일한 서브필드 코딩을 선택하는 것을 특징으로 한다. 상기 제1 서브필드 생성부와 제2 서브필드 선택부에서 생성되는 서브필드 코딩을 위한 서브필드 가중치 배열은, 최소 계조 가중치를 갖는 서브필드가 2이상인 서브필드 가중치 배열인 것을 특징으로 한다. 여기서, 상기 가중치가 큰 서브필드는, 감마 보정된 계조에 대해 생성된 서브필드 코딩에서 계조에 표현하기 위해 켜져야 하는 서브필드 중 가장 가중치가 큰 서브필드인 것을 특징으로 한다. 또한, 상기 제1 계조에 대해서는 상기 감마 보정된 계조의 정수부가 짝수인 경우라도 상기 서브필드 선택부에 의해 선택되어지는 서브필드는 상기 제2 서브필드 생성부에서 생성된 서브필드를 선택하는 것을 특징으로 한다. The first gradation is a subfield coding generated by the first subfield generator and the subfield coding generated by the second subfield generator is a different subfield coding in a subfield having a large weight. The subfield selector selects the same subfield coding regardless of whether the integer part of the gamma corrected gray level is even or odd. The subfield weight array for subfield coding generated by the first subfield generator and the second subfield selector is a subfield weight array in which a subfield having a minimum gray scale weight is two or more. The subfield having a large weight may be a subfield having the largest weight among subfields to be turned on to express the gray level in the subfield coding generated for the gamma corrected grayscale. The subfield selected by the subfield selector may select a subfield generated by the second subfield generator even when the integer part of the gamma corrected grayscale is an even number with respect to the first grayscale. It is done.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

도 6은 본 발명의 바람직한 실시예로서, 플라즈마 디스플레이 패널의 구동장치를 개략적으로 보여주는 블록도이다. 도 7은 도 6의 플라즈마 디스플레이 패널의 구동장치에서, 구동 제어부의 내부를 개략적으로 도시한 블록도이다. 도 10은 도 6 내지 도 9의 플라즈마 디스플레이 패널의 구동장치에 의하여 각각의 프레임을 11개의 서브필드로 나누어 계조를 표현하는 한 예에서의 각각의 계조 레벨에 대한 서브필드 코딩 결과의 일 예를 도시한 표이다. 6 is a block diagram schematically showing a driving apparatus of a plasma display panel as a preferred embodiment of the present invention. FIG. 7 is a block diagram schematically illustrating the inside of a driving controller in the driving apparatus of the plasma display panel of FIG. 6. FIG. 10 illustrates an example of subfield coding results for respective grayscale levels in an example in which grayscales are expressed by dividing each frame into 11 subfields by the driving apparatus of the plasma display panel of FIGS. 6 to 9. It is a vote.

도면을 참조하면, 플라즈마 표시 패널(1)의 구동 장치(2)는 영상 처리부(21), 구동 제어부(22), 어드레스 구동부(23), X 구동부(24) 및 Y 구동부(25)를 포함한다. 영상 처리부(21)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클록 신호, 수직 및 수평 동기 신호들을 발생시킨다. 구동 제어부(22)는 영상 처리부(21)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다.Referring to the drawing, the driving device 2 of the plasma display panel 1 includes an image processing unit 21, a driving control unit 22, an address driving unit 23, an X driving unit 24, and a Y driving unit 25. . The image processing unit 21 converts an external analog image signal into a digital signal to convert an internal image signal, for example, 8 bits of red (R), green (G), and blue (B) image data, a clock signal, vertical and horizontal, respectively. Generate synchronization signals. The driving controller 22 generates driving control signals S A , S Y , and S X according to an internal image signal from the image processor 21.

이때, 어드레스 구동부(23), X 구동부(24) 및 Y 구동부(25) 등의 구동부에서 상기 구동 제어 신호들(SA, SY, SX)로부터 입력받아 각각의 구동 신호들을 발생시키고, 발생된 구동 신호를 각각의 전극 라인들에 인가한다.In this case, the driving unit such as the address driver 23, the X driver 24, and the Y driver 25 receives input from the driving control signals S A , S Y , and S X , and generates respective driving signals. The applied driving signal to each of the electrode lines.

즉, 어드레스 구동부(23)는, 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(24)는 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(S X)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(25)는 논리 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.That is, the address driver 23 processes the address signal S A among the drive control signals S A , S Y , and S X from the logic controller 22 to generate a display data signal, and generates the displayed display. The data signal is applied to the address electrode lines. The X driver 24 processes the X driving control signal S X among the driving control signals S A , S Y , and S X from the logic controller 22 and applies the X driving control signal S X to the X electrode lines. The Y driver 25 processes the Y driving control signal S Y among the driving control signals S A , S Y , and S X from the logic controller 22 and applies the Y driving control signal S Y to the Y electrode lines.

상기 플라즈마 표시 패널의 구동장치(2)는, 외부로부터 입력되는 영상 신호를 처리하여 프레임 단위로 구분하고, 영상 신호로부터 각각의 프레임에서의 입력 계조를 구하고, 프레임을 각각의 계조 가중치를 갖는 다수의 서브필드들로 나누어 방전 표시 패널에 상기 입력 계조에 따른 시분할 계조 디스플레이를 수행한다. The driving device 2 of the plasma display panel processes an image signal input from the outside and divides the image signal into frame units, obtains an input gray level in each frame from the video signal, and stores a plurality of frames having respective gray scale weights. The time division gray scale display according to the input gray scale is performed on the discharge display panel by dividing into subfields.

특히, 최소 계조 가중치와 최고 계조 가중치를 갖는 입력 계조를 제외한 모든 입력 계조에서 여유 자유도를 갖는 것을 특징으로 한다. In particular, it has a margin of freedom in all input gradations except the input gradation having the minimum gradation weight and the highest gradation weight.

또한, 특정 서브필드에서의 유지 방전 실패를 방지하기 위하여, 플라즈마 디스플레이 패널에 표시되는 모든 계조들에서 2 이상의 서브필드 코딩이 가능하여, 유지 방전 실패가 발생할 수 있는 서브필드 구성을 피할 수 있도록, 최소 계조 가중치를 갖는 서브필드가 2 이상이 되도록 서브필드를 구성하는 것을 특징으로 한다. Further, in order to prevent the sustain discharge failure in a specific subfield, at least two subfield codings are possible in all the gray scales displayed on the plasma display panel, so that the subfield configuration in which the sustain discharge failure may occur can be avoided. The subfields are configured such that the subfields having gradation weights become two or more.

즉, 예를 들어 256 계조를 갖는 하나의 프레임을 11개의 서브필드로 표현하는 경우에, 그 서브필드 구성은 최소 가중치 서브필드로부터 최대 가중치 서브필드까지의 각각의 서브필드 가중치가 1, 1, 2, 4, 8, 16, 25, 35, 45, 55, 63이 되도록 이루어질 수 있다. 이하에서는 이와 같은 서브필드 구성의 예를 중심으로 기술하기로 한다.That is, for example, in the case where one frame having 256 gray levels is represented by eleven subfields, the subfield configuration is such that each subfield weight from the minimum weight subfield to the maximum weight subfield is 1 , 1 , 2. , 4, 8, 16, 25, 35, 45, 55, 63. Hereinafter, a description will be given focusing on an example of such a subfield configuration.

이처럼 각각의 서브필드가 이러한 가중치를 갖도록 설계되면, 최소 계조 가중치(0)를 갖는 계조와 최대 계조 가중치(255)를 갖는 계조를 제외한 모든 계조에서 복수의 여유 자유도를 얻을 수 있다. 따라서, 아무리 낮은 계조라도 계조의 자유도가 2 이상이 되고, 최소 계조 가중치를 갖는 서브필드를 제외한 모든 상위 서브필드들의 코딩이 같은 다른 서브필드 구성을 찾아낼 수 있다. As such, when each subfield is designed to have such a weight, a plurality of margin degrees of freedom may be obtained in all grayscales except a grayscale having a minimum grayscale weight (0) and a grayscale having a maximum grayscale weight (255). Accordingly, even in low gray levels, the degree of freedom of gray levels is 2 or more, and other subfield configurations having the same coding of all upper subfields except the subfield having the minimum gray scale weight can be found.

도 10에는 이러한 듀얼 서브필드 코딩의 예가 도시되어 있는데, 제1 서브필드 코딩에서는 표현하고자 하는 계조가 짝수(g=2n)인 경우의 서브필드 구성은 그보다 1이 큰(2n+1) 계조의 서브필드 구성과 최소 가중치를 갖는 서브필드(LSB)를 제외하고는 동일하고, 제2 서브필드 코딩에서는 표현하고자 하는 계조가 홀수(g=2n-1)인 경우의 서브필드 구성은 그보다 1이 큰(2n) 계조의 서브필드 구성과 최소 가중치를 갖는 서브필드(LSB)를 제외하고는 동일하게 설계된다. FIG. 10 shows an example of such dual subfield coding. In the first subfield coding, the subfield configuration when the grayscale to be expressed is even (g = 2n) is a sub1 having a gray scale greater than 1 (2n + 1). The subfield structure is the same except for the field structure and the subfield LSB having the minimum weight, and in the second subfield coding, when the gray level to be expressed is odd (g = 2n-1), the subfield structure is larger than 1 ( 2n) The design is the same except for the subfield configuration of the gray level and the subfield LSB having the minimum weight.

따라서, 인접 셀에서 연속되는 계조 가중치를 갖는 계조를 표현하는 경우에, 계조 가중치가 큰 서브필드에서의 스위칭이 발생하지 아니하여, 이전 서브필드에서의 방전과 인접 셀에서의 방전에 의한 프라이밍 효과를 충분히 받을 수 있다. 이에 따라, 종래의 서브필드 설계에 있어서 발생하는 인접 셀 또는 이전 서브필드로부터의 프라이밍 효과 부족으로 인한 계조 저방전 현상을 방지할 수 있다. Therefore, in the case of expressing grayscales having successive grayscale weights in adjacent cells, switching in a subfield having a large grayscale weight does not occur, so that priming effects due to discharge in the previous subfield and discharge in the adjacent cells are prevented. I can get enough. Accordingly, it is possible to prevent the grayscale low discharge phenomenon due to the lack of priming effect from the adjacent cell or the previous subfield occurring in the conventional subfield design.

도 10을 참조하여 그 구체적 예를 들어 보면, 인접 셀에서 짝수인 56 계조와 57 계조가 차례로 켜지는 경우에 있어서, 제1 서브필드 코딩에 의하여 각각의 경우에 최소 계조 가중치를 갖는 첫 번째 서브필드를 제외하고는 모든 서브필드에서 동일한 서브필드 구성을 갖게된다. 또한, 인접 셀에서 홀수인 57 계조와 58 계조가 차례로 켜지는 경우에 있어서, 제2 서브필드 코딩에 의하여 각각의 경우에 최소 계조 가중치를 갖는 첫 번째 서브필드를 제외하고는 모든 서브필드에서 동일한 서브필드 구성을 갖게된다. 따라서, 표현하고자 하는 계조를 감지하여 짝수인지 또는 홀수인지 여부를 감지하여, 제1 서브필드 코딩 또는 제2 서브필드 코딩을 선택할 수 있도록 한다. For example, referring to FIG. 10, in the case where even 56 grays and 57 grays are sequentially turned on in adjacent cells, the first subfield having the minimum gray weight in each case is first coded by the first subfield coding. Except for, all subfields have the same subfield configuration. In addition, in the case where odd 57 grays and 58 grays are turned on in sequence in adjacent cells, the same subs in all subfields except the first subfield having the minimum gray weight in each case by the second subfield coding. You will have a field configuration. Accordingly, the gray level to be expressed is sensed to detect whether it is even or odd, so that the first subfield coding or the second subfield coding can be selected.

즉, 입력 계조의 계조 레벨에 따라 선택적으로 2 이상의 서브필드 코딩으로부터 서브필드를 선택할 수 있도록 하며, 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이 상기 입력 계조의 서브필드 코딩으로부터 하나의 서브필드에서만, 바람직하게는 최소 가중치를 갖는 서브필드에서만 스위칭이 발생할 수 있도록 한다. That is, the subfield can be selectively selected from two or more subfield codings according to the gradation level of the input gradation, and the subfield coding of the input gradation having a gradation level one level greater than the input gradation is performed by the subfield coding of the input gradation. This allows switching to occur only in one subfield, preferably in the subfield with the least weight.

이를 위하여, 본 발명에 따른 플라즈마 표시 패널의 구동장치(2)는 다이나믹 듀얼 서브필드 코딩(dynamic dual subfield coding) 설계가 가능한 듀얼 서브필드 생성 시스템을 갖는 플라즈마 표시 패널 구동장치를 설계할 수 있다. 상기 듀얼 서브필드 생성 시스템을 갖는 플라즈마 표시 패널 구동장치(2)는 입력 계조 생성부(31), 계조 감지부(33), 서브필드 발생부(34)를 구비하는데, 이러한 구성 요소들은 도 6의 플라즈마 표시 패널의 구동장치 내의 구동 제어부(22, 30) 내에 위치되도록 구성될 수 있다. To this end, the driving apparatus 2 of the plasma display panel according to the present invention can design a plasma display panel driving apparatus having a dual subfield generation system capable of dynamic dual subfield coding design. The plasma display panel driving apparatus 2 having the dual subfield generation system includes an input gray scale generator 31, a gray scale detector 33, and a subfield generator 34. It may be configured to be located in the drive control unit 22, 30 in the driving device of the plasma display panel.

상기 입력 계조 생성부(31)는 상기 영상 신호로부터 입력 계조의 계조 레벨을 생성한다. 이때, 입력 계조는 계조 표현 방법에 따라 역감마 보정에 의하여 유리수로 표현될 수 있을 것이다. The input gray scale generator 31 generates a gray scale level of the input gray scale from the image signal. In this case, the input gray level may be expressed as a rational number by inverse gamma correction according to the gray level expression method.

상기 계조 감지부(33)는 입력 계조의 정수부가 홀수인지 또는 짝수인지를 감지한다. 상기 서브필드 발생부(34)는 입력 계조의 정부수가 홀수인지 또는 짝수인지 여부에 따라 입력 계조로부터 서브필드를 발생시킨다. The gray level detector 33 detects whether the integer part of the input gray level is odd or even. The subfield generator 34 generates a subfield from the input grayscale depending on whether the number of the odds of the input grayscale is odd or even.

이때, 상기 서브필드 발생부(34)는 제1 서브필드 생성부(341), 제2 서브필드 생성부(342), 서브필드 선택부(343)를 구비할 수 있다. In this case, the subfield generator 34 may include a first subfield generator 341, a second subfield generator 342, and a subfield selector 343.

상기 제1 서브필드 생성부(341)에서는, 상기 입력 계조의 정수부가 짝수(g=2n, n=자연수)인 경우를 위한 것으로, 짝수 입력 계조보다 1 레벨이 큰 계조 레벨(2n+1)을 갖는 입력 계조의 서브필드 코딩이, 짝수 입력 계조(g=2n)의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성한다. The first subfield generation unit 341 is for a case where the integer part of the input grayscale is even (g = 2n, n = natural number), and a gray level (2n + 1) having one level larger than the even input grayscale is selected. The subfield coding of the input grayscale having the same produces the same subfield coding on all the bits except the bit having the minimum weight and the subfield coding of the even input grayscale (g = 2n).

상기 제2 서브필드 생성부(342)는 상기 입력 계조의 정수부가 홀수(g=2n-1)인 경우를 위한 것으로, 홀수 입력 계조보다 1 레벨이 큰 계조 레벨(2n)을 갖는 입력 계조의 서브필드 코딩이, 홀수 입력 계조(g=2n-1)의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성한다. The second subfield generator 342 is for the case where the integer part of the input grayscale is odd (g = 2n-1), and the sub gray of the input grayscale having a grayscale level 2n one level larger than the odd input grayscale Field coding produces the same subfield coding at all bits except for the bit with the least weight and the subfield coding with odd input gradation (g = 2n-1).

상기 서브필드 선택부(343)는 입력 계조의 정수부가 짝수인 경우에는 제1 서브필드 생성부에서 생성한 서브필드를 선택하고, 상기 입력 계조의 정수부가 홀수인 경우에는 제2 서브필드 생성부에서 생성한 서브필드를 선택하여 서브필드를 발생시킨다. The subfield selector 343 selects a subfield generated by the first subfield generator when the integer number of the input grayscale is even. When the integer part of the input grayscale is odd, the subfield selector 343 selects the subfield by the second subfield generator. Select the created subfield to generate a subfield.

도 8 및 도 9는 본 발명의 바람직한 다른 실시예로서, 플라즈마 디스플레이 패널의 구동장치에서 구동 제어부의 내부를 개략적으로 도시한 블록도이다. 8 and 9 are block diagrams schematically illustrating the inside of a driving controller in a driving apparatus of a plasma display panel according to another exemplary embodiment of the present invention.

도면을 참조하면, 도 8 및 도 9 각각에 도시된 실시예는 본 발명에 따른 유사한 실시예들로서, 도 9에 도시된 실시예에서의 서브필드 발생부(521)는 도 7 및 도 8의 서브필드 발생부(34, 44)와 동일한 기능을 수행하는 동일한 구성요소이다. 이하에서는 도 9에 도시된 실시예를 중심으로 본 발명의 구성에 대하여 더욱 구체적으로 기술한다. Referring to the drawings, the embodiments shown in FIGS. 8 and 9 are similar embodiments according to the present invention, and the subfield generator 521 in the embodiment shown in FIG. 9 is the subfields of FIGS. 7 and 8. The same component performs the same function as the field generators 34 and 44. Hereinafter, the configuration of the present invention will be described in more detail with reference to the embodiment shown in FIG. 9.

도면을 참조하면, 본 발명에 따른 구동 제어부(50)는 클록 버퍼(55), 동기 조정부(526), 감마 정정부(51), 오차 확산부(512), 선입선출(First-In First-Out) 메모리(511), 서브필드 발생부(521), 서브필드 행렬부(522), 행렬 버퍼부(523), 메모리 제어부(524), 프레임-메모리들(RFM1, ..., BFM3), 재배열부(525), 평균신호레벨 검출부(53a), 전력 제어부(53), 이이피롬(EEPROM, 54a), I2C 직렬통신 인터페이스(54b), 타이밍-신호 발생기(54c), XY 제어부(54), 및 계조 감지부(63)를 포함한다. Referring to the drawings, the driving controller 50 according to the present invention includes a clock buffer 55, a synchronization adjusting unit 526, a gamma correcting unit 51, an error diffusion unit 512, and first-in first-out. ) Memory 511, subfield generator 521, subfield matrix 522, matrix buffer 523, memory controller 524, frame-memory (RFM1, ..., BFM3), cultivation A heat unit 525, an average signal level detector 53a, a power control unit 53, EPIROM 54a, an I2C serial communication interface 54b, a timing-signal generator 54c, an XY control unit 54, and The gray scale detecting unit 63 is included.

상기 감마 정정부(51)는 비선형 입출력 특성을 갖는 제1 비트수의 상기 영상 신호를 선형 입출력 특성을 갖는 것으로, 상기 제1 비트수보다 큰 제2 비트수를 갖는 입력 계조의 계조 레벨을 생성한다. 감마 정정부(51)에 입력되는 영상 데이터(R, G, B)는 음극선관의 비선형 입출력 특성을 보정하기 위하여 역방향 비선형 입출력 특성을 가지고 있다. 따라서 감마 정정부(51)는 이러한 역방향 비선형 입출력 특성의 영상 데이터(R, G, B)가 선형 입출력 특성을 갖도록 처리한다. 즉, 선형 특성을 갖는 플라즈마 디스플레이 패널에서는 CRT 특성에 맞추어진 계조 표현에 대하여 역감마 보정이 필요한데, 예를 들어 8 비트 계조 데이터에 대하여 역감마 보정 후 저계조 데이터가 손실되므로 12 비트 룩-업 테이블(Look-Up Table, LUT)을 사용하여 12 비트 역감마 보정 계조 데이터를 생성한다. The gamma correction unit 51 generates the gradation level of the input grayscale having the linear input / output characteristic of the video signal having the first bit number having the nonlinear input / output characteristic, and having the second bit number greater than the first bit number. . The image data R, G, and B input to the gamma correction unit 51 has a reverse nonlinear input / output characteristic in order to correct the nonlinear input / output characteristics of the cathode ray tube. Therefore, the gamma correction unit 51 processes the image data R, G, and B of the reverse nonlinear input and output characteristics to have the linear input and output characteristics. That is, in a plasma display panel having a linear characteristic, an inverse gamma correction is required for a gray scale expression that is adapted to a CRT characteristic. For example, since a low gray scale data is lost after inverse gamma correction for 8-bit gray data, a 12-bit look-up table is required. (Look-Up Table, LUT) is used to generate 12-bit inverse gamma correction gray scale data.

상기 오차 확산부(512)는 입력 계조의 계조 레벨을 제2 비트수보다 작은 제3 비트수로 양자화하여 표현되는 양자화 입력 계조를 생성한다. 즉, 오차 확산부(512)는 선입선출 메모리(511)를 이용하여 영상 데이터(R, G, B)의 데이터 전송 오차를 줄이는데, 이는 디더링(dithering)의 한 기법으로서 제한된 비트수로 더 많은 계조를 표현하기 위하여 사용된다. 이때, 양자화시 발생되는 오차를 주변의 인접 셀로 전파하여 국부 평균이 유지되도록 하는데, 그 대표적인 알고리즘으로는 Floyd Steinberg 알고리즘 또는 Jarvis 알고리즘이 사용될 수 있다. The error diffusion unit 512 generates a quantized input gray level expressed by quantizing the gray level of the input gray level to a third number of bits smaller than the second number of bits. That is, the error diffusion unit 512 reduces the data transmission error of the image data R, G, and B by using the first-in, first-out memory 511, which is a technique of dithering. It is used to express. At this time, the error generated during quantization is propagated to neighboring cells to maintain a local average. As a representative algorithm, Floyd Steinberg algorithm or Jarvis algorithm may be used.

여기서, 제1 비트수는 8 비트이고, 제2 비트수는 12 비트이고, 제3 비트수는 다시 8 비트가 될 수 있다.  Here, the first bit number is 8 bits, the second bit number is 12 bits, and the third bit number may be 8 bits again.

특히, 본 발명은 본 실시예에서와 같이 저계조 표현을 위해 정수인 입력 계조를 감마 정정부(51)를 통하여 유리수로 변환하고, 이처럼 유리수로 변환된 계조 데이터를 오차 확산부(512)를 통하여 하프-토닝(halftoning)시키는 경우에 있어서, 동일한 서브필드에서 인접 셀간에 데이터 스위칭이 발생되지 아니하도록 하는데 더욱 유용하다. In particular, the present invention converts the input grayscale, which is an integer, to the rational number through the gamma correction unit 51 to express the low grayscale, as shown in the present embodiment. In the case of toning, it is more useful to prevent data switching between adjacent cells in the same subfield.

예를 들어, 감마 정정부(51)로부터 출력되는 유리수 계조가 56.0625인 경우에 있어서, 오차 확산에 의하여 56.0625 계조를 표현하기 위해서, 56 계조와 57 계조를 공간적으로 적당한 비율로 섞어 표현할 수 있다. 이때, 1, 2, 4, 8, 16, 25, 35, 45, 55, 64의 계조 가중치를 갖는 10 서브필드에 의하여 이를 표현한다면, 56은 111111000으로 표현되고, 57은 0110101000으로 표현될 수 있으므로, 이러한 서브필드 구성에 의하여 인접 셀에서 56 계조와 57 계조를 순차적으로 표현하면 7번째 서브필드에서 스위칭이 일어나게 되며, 57 계조의 경우에는 6번째 서브필드로부터의 스위칭도 일어나게 된다. For example, in the case where the rational number gradation output from the gamma correction unit 51 is 56.0625, in order to express the 56.0625 gradation by error diffusion, the 56 gradations and the 57 gradations can be mixed and expressed at a spatially appropriate ratio. In this case, if this is represented by 10 subfields having gray scale weights of 1, 2, 4, 8, 16, 25, 35, 45, 55, and 64, 56 may be represented by 111111000 and 57 may be represented by 0110101000. In this case, when the 56th and 57th grays are sequentially expressed in the neighboring cells, switching occurs in the seventh subfield, and switching from the sixth subfield occurs in the case of 57th gray.

하지만, 도 7에 대한 설명에서 기술한 바와 같이 본 발명에 따라 최소 가중치 서브필드를 추가하고 듀얼 서브필드 설계를 하면, 이러한 인접 셀 또는 이전 서브필드로부터의 데이터 스위칭 문제를 해결할 수 있어, 특히, 계조 가중치가 높은 서브필드에서의 유지 방전 실패로 인한 계조 저방전 문제를 해결할 수 있다. However, as described in the description of FIG. 7, when the minimum weight subfield is added and the dual subfield design is performed according to the present invention, the data switching problem from the adjacent cell or the previous subfield can be solved. The gray level low discharge problem due to the sustain discharge failure in the high weight subfield can be solved.

상기 계조 감지부(63)는 도 7 및 도 8에서와 마찬가지로 입력 계조의 정수부가 홀수인지 또는 짝수인지를 감지하여, 이로부터 서브필드 발생부(521)에서 2이상의 서브필드 코딩으로부터 서브필드 구성을 선택할 수 있도록 한다. As shown in FIGS. 7 and 8, the gray detector 63 detects whether the integer part of the input gray is odd or even, and thus, the subfield generator 521 uses a subfield configuration from two or more subfield codings. Make a choice.

상기 서브필드 발생부(521)는 입력 계조의 정수부가 홀수 또는 짝수인지 여부에 따라, 감마 정정부(51)에서 유리수화 되었던 계조 표현을 오차 확산부(512)에서 정수로 양자화하고, 양자화된 계조로부터 서브필드를 발생시킨다. 여기서, 상기 서브필드 발생부(521)는 제1 서브필드 생성부(441), 제2 서브필드 생성부(442), 서브필드 선택부(443)를 구비할 수 있다. 여기서, 본 발명에서의 각각의 구성 요소의 기능은 도 6 및 도 7에서의 경우와 동일하므로, 자세한 설명은 생략한다. The subfield generator 521 quantizes the gradation representation that has been rationalized by the gamma correction unit 51 to an integer by the error diffusion unit 512 according to whether the integer of the input grayscale is odd or even, and the quantized grayscale Generate a subfield from. The subfield generator 521 may include a first subfield generator 441, a second subfield generator 442, and a subfield selector 443. Here, since the functions of the respective components in the present invention are the same as those in Figs. 6 and 7, the detailed description is omitted.

또한, 서브필드 발생부(521)는 각각 8 비트의 영상 데이터(R, G, B)를 서브필드 개수에 상응하는 비트 수의 영상 데이터(R, G, B)로 변환시킨다. 예를 들어, 단위 프레임에 14 개의 서브필드들로써 계조 구동을 하는 경우, 각각 8 비트의 영상 데이터(R, G, B)를 각각 14 비트의 영상 데이터(R, G, B)로써 변환한 후, 데이터 전송 오차를 줄이기 위하여 최대값 비트(MSB) 및 최소값 비트(Least Significant Bit)의 무효 데이터 '0'을 추가하여 16 비트의 영상 데이터(R, G, B)를 출력한다.In addition, the subfield generation unit 521 converts the 8-bit image data R, G, and B into image data R, G, and B of the number of bits corresponding to the number of subfields, respectively. For example, when grayscale driving is performed with 14 subfields in a unit frame, after converting 8-bit image data R, G, and B into 14-bit image data R, G and B, respectively, In order to reduce a data transmission error, 16 bits of image data R, G, and B are output by adding invalid data '0' of a maximum value bit (MSB) and a minimum value bit (Least Significant Bit).

클록 버퍼(55)는 영상 처리부(도 6의 21)로부터의 26 메가-헬쯔(MHz)의 클록 신호(CLK26)를 40 메가-헬쯔(MHz)의 클록 신호(CLK40)로 변환시켜 출력한다. 동기 조정부(526)에는, 클록 버퍼(55)로부터의 40 메가-헬쯔(MHz)의 클록 신호(CLK40), 외부로부터의 초기화 신호(RS), 영상 처리부(도 8의 36)로부터의 수평 동기 신호(HSYNC) 및 수직 동기 신호(VSYNC)가 입력된다. 이 동기 조정부(526)는, 입력된 수평 동기 신호(HSYNC)가 소정의 클록 개수만큼 각각 지연된 수평 동기 신호들(HSYNC1 , HSYNC2, HSYNC3)을 출력하는 한편, 입력된 수직 동기 신호(VSYNC)가 소정의 클록 개수만큼 각각 지연된 수직 동기 신호들(VSYNC2, VSYNC3)을 출력한다.The clock buffer 55 converts the 26-megahertz (MHz) clock signal CLK26 from the image processor 21 (21) into a 40-megahertz (MHz) clock signal CLK40 and outputs it. The synchronization adjustment unit 526 includes a 40-megahertz (MHz) clock signal CLK40 from the clock buffer 55, an initialization signal RS from the outside, and a horizontal synchronization signal from the image processing unit (36 in FIG. 8). (H SYNC ) and the vertical sync signal V SYNC are input. The synchronization adjusting unit 526 outputs the horizontal synchronization signals H SYNC1 , H SYNC2 , and H SYNC3 to which the input horizontal synchronization signal H SYNC is delayed by a predetermined number of clocks, respectively. V SYNC ) outputs vertical synchronization signals V SYNC2 and V SYNC3 delayed by a predetermined number of clocks, respectively.

서브필드 행렬부(522)는, 서로 다른 서브필드의 데이터가 동시에 입력되는 16 비트의 영상 데이터(R, G, B)를 재배열하여, 서로 같은 서브필드의 데이터가 동시에 출력되게 한다. 행렬 버퍼부(523)는 서브필드 행렬부(522)로부터의 16 비트의 영상 데이터(R, G, B)를 처리하여 32 비트의 영상 데이터(R, G, B)로서 출력한다. The subfield matrix unit 522 rearranges 16-bit video data R, G, and B into which data of different subfields is simultaneously input, so that data of the same subfield is simultaneously output. The matrix buffer unit 523 processes the 16-bit image data R, G, and B from the subfield matrix unit 522 and outputs the 32-bit image data (R, G, B).

메모리 제어부(524)는, 3 개의 적색(R)용 프레임-메모리들(RFM1, RFM2, RFM3)을 제어하기 위한 적색용 메모리 제어부, 3 개의 녹색(G)용 프레임-메모리들(GFM1, GFM2, GFM3)을 제어하기 위한 녹색용 메모리 제어부, 및 3 개의 청색(B)용 프레임-메모리들(BFM1, BFM2, BFM3)을 제어하기 위한 청색용 메모리 제어부를 포함한다. 메모리 제어부(524)로부터의 프레임 데이터는 프레임 단위로 지속적으로 출력되어 재배열부(525)에 입력된다. 도면에서 참조 부호 EN은 메모리 제어부(524)의 데이터 출력을 제어하기 위하여 XY 제어부(54)로부터 생성되어 메모리 제어부(524)에 입력되는 인에이블(enable) 신호를 가리킨다. 또한, 참조부호 SSYNC는 메모리 제어부(524) 및 재배열부(525)에서의 32 비트 슬롯(slot) 단위의 데이터 입출력을 제어하기 위하여 XY 제어부(54)로부터 생성되어 메모리 제어부(524) 및 재배열부(525)에 입력되는 슬롯 동기 신호를 가리킨다. 재배열부(525)는 메모리 제어부(524)로부터의 32 비트의 영상 데이터(R, G, B)를 어드레스 구동부(도 6의 23)의 입력 형식에 맞도록 재배열하여 출력한다.The memory control unit 524 may include a red memory control unit for controlling three red frame R memories (RFM1, RFM2, and RFM3), and three green (G) frame memory memories (GFM1, GFM2, A green memory control unit for controlling GFM3) and a blue memory control unit for controlling the three blue frame B memories (BFM1, BFM2, BFM3). Frame data from the memory controller 524 is continuously output in units of frames and input to the rearrangement unit 525. In the drawing, reference numeral EN denotes an enable signal generated from the XY controller 54 and input to the memory controller 524 to control the data output of the memory controller 524. In addition, the reference numeral S SYNC is generated from the XY control unit 54 to control data input / output in units of 32-bit slots in the memory control unit 524 and the rearrangement unit 525, and thus the memory control unit 524 and the rearrangement unit. The slot synchronization signal input to 525 is indicated. The rearrangement unit 525 rearranges and outputs 32-bit image data R, G, and B from the memory control unit 524 in accordance with the input format of the address driver 23 (Fig. 6).

한편, 평균신호레벨 검출부(53a)는 오차 확산부(512)로부터의 각각 8 비트의 영상 데이터(R, G, B)로부터 프레임 단위로 평균 신호-레벨(ASL)을 검출하여 전력 제어부(53)에 입력시킨다. 전력 제어부(53)는, 평균신호레벨 검출부(53a)로부터 입력되는 평균 신호-레벨(ASL)에 상응하는 방전횟수 제어 데이터(APC)를 발생시킴으로써, 각 프레임에서의 소비 전력을 일정하게 하는 자동 전력 제어의 기능을 수행한다. 여기서, 부하율이란, 해당 프레임의 각 서브필드의 부하율들의 평균 부하율을 의미한다. 각 서브필드의 부하율은 플라즈마 디스플레이 패널(1)의 모든 셀들의 개수에 대한 표시될 셀들의 개수의 비율을 의미한다. 본 실시예의 경우, 전력 제어부(53)는 해당 프레임의 부하율이 30%를 초과할 경우에 자동전력제어 기능을 수행한다. 이이피롬(EEPROM, 54a)에는 X 전극 라인들(도 1의 X1, ..., Xn)과 Y 전극 라인들(도 1의 Y1, ..., Yn)의 구동 시퀀스에 따른 타이밍 제어 데이터가 저장되어 있다. 전력 제어부(53)로부터의 방전회수 제어 데이터(APC)와 이이피롬(EEPROM, 54a)으로부터의 타이밍 제어 데이터는 I2C 직렬통신 인터페이스(54b)를 통하여 타이밍-신호 발생기(54c)에 입력된다. 타이밍-신호 발생기(54c)는 입력된 방전횟수 제어 데이터(APC)와 타이밍 제어 데이터에 따라 동작하여 타이밍-신호를 발생시킨다. XY 제어부(54)는, 타이밍-신호 발생기(54c)로부터의 타이밍-신호에 따라 동작하여, X 구동 제어 신호(SX) 및 Y 구동 제어 신호(SY)를 출력한다.On the other hand, the average signal level detector 53a detects the average signal-level ASL in units of frames from the 8-bit image data R, G, and B from the error diffusion unit 512, respectively, and performs the power control unit 53. To enter. The power control unit 53 generates the discharge frequency control data APC corresponding to the average signal-level ASL input from the average signal level detection unit 53a, thereby making the power consumption constant in each frame constant. Perform the function of control. Here, the load rate means the average load rate of the load rates of each subfield of the frame. The load ratio of each subfield means a ratio of the number of cells to be displayed to the number of all cells of the plasma display panel 1. In the present embodiment, the power control unit 53 performs the automatic power control function when the load rate of the frame exceeds 30%. In the YEPROM 54a, the driving sequence of the X electrode lines (X 1 , ..., X n in FIG. 1) and the Y electrode lines (Y 1 , ..., Y n in FIG. Timing control data is stored. The discharge recovery control data APC from the power control unit 53 and the timing control data from EPIROM 54a are input to the timing-signal generator 54c via the I2C serial communication interface 54b. The timing-signal generator 54c operates according to the input discharge count control data APC and the timing control data to generate the timing-signal. The XY control unit 54 operates in accordance with the timing-signal from the timing-signal generator 54c to output the X drive control signal S X and the Y drive control signal S Y.

또한, 본 발명에 의한 플라즈마 표시 패널의 구동방법은 도 6 내지 도 10에 개시된 플라즈마 표시 패널의 구동장치에 구현되는 것으로, 영상 신호로부터 입력 계조의 계조 레벨을 생성하는 입력 계조 생성 단계; 입력 계조의 정수부가 홀수인지 또는 짝수인지를 감지하는 계조 감지 단계; 짝수 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이, 상기 짝수 입력 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성하는 제1 서브필드 생성 단계; 홀수 입력 계조보다 1 레벨이 큰 계조 레벨을 갖는 입력 계조의 서브필드 코딩이, 상기 홀수 입력 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일한 서브필드 코딩을 생성하는 제2 서브필드 생성 단계; 상기 입력 계조의 정수부가 짝수인 경우에는 제1 서브필드 생성부에서 생성한 서브필드를 선택하고, 상기 입력 계조의 정수부가 홀수인 경우에는 제2 서브필드 생성부에서 생성한 서브필드를 선택하여 서브필드를 발생하는 서브필드 선택 단계를 구비한다. In addition, the driving method of the plasma display panel according to the present invention is implemented in the driving apparatus of the plasma display panel shown in Figs. 6 to 10, comprising: an input gradation generating step of generating a gradation level of an input gradation from an image signal; A gray level sensing step of detecting whether the integer part of the input gray level is odd or even; A first subfield in which subfield coding of an input gradation having a gradation level one level greater than an even input gradation produces the same subfield coding in all bits except the bit having the least weight and the subfield coding of the even input gradation. Generation step; A second subfield in which the subfield coding of the input gradation having a gradation level one level greater than the odd input gradation produces the same subfield coding in all bits except the bit having the least weight and the subfield coding of the odd input gradation. Generation step; If the integer portion of the input grayscale is even, the subfield generated by the first subfield generator is selected. If the integer portion of the input grayscale is odd, the subfield generated by the second subfield generator is selected. And a subfield selection step of generating a field.

이때, 상기 입력 계조 생성 단계는, 상기 제1 비트수보다 큰 제2 비트수를 갖는 입력 계조의 계조 레벨을 생성하는 감마 정정단계, 상기 입력 계조의 계조 레벨을 상기 제2 비트수보다 작은 제3 비트수로 양자화하여 표현되는 양자화 입력 계조를 생성하는 오차 확산 단계를 구비하는 것이 바람직하다. In this case, the input gray level generating step may include a gamma correction step of generating a gray level of an input gray level having a second number of bits greater than the first number of bits, and a third gray level of the input gray level less than the second number of bits. It is preferable to include an error diffusion step of generating a quantized input gray scale expressed by quantizing by the number of bits.

그러나, 상기 도 6 내지 도 10에서 나타낸 바와 같이 입력 계조에 서브필드 코딩을 서로 다르게 하는 경우, 계조 역전 현상이 발생할 수 있다. 예를 들면, 하나의 프레임에 56.XX, 57.XX의 의 입력 계조가 존재하는 경우, 56.XX에 대해서는 정수부가 짝수이므로 본 발명의 실시예에와 같이 도 10의 제1 서브필드 코딩을 사용하여 56은 서브필드 배열이 01111110000이 되고 57은 111111110000이 되며, 57.XX에 대해서는 정수부가 홀수이므로 본 발명의 실시예와 같이 도 10의 제2 서브필드 코딩을 사용하여 57은 00110101000 이 되고 58은 10110101000이 된다. 여기서, 57은 서로 같은 계조임에도 불구하고 서로 코딩배열이 서로 달라 서브필드 로드가 변하여 광량이 변하는 계조 역전 현상이 발생한다. 즉, 동일한 계조 임에도 서브필드 코딩 배열이 다른 경우에는 각 서브필드에서 켜지는 위치가 다르게 되어 광량이 변하게 되고 이는 동일한 계조임에도 서로 다른 광량을 가지게 되어 계조 표현에 문제가 발생한다. However, as shown in FIGS. 6 to 10, when the subfield coding is different from the input gray levels, gray level inversion may occur. For example, if there are input grayscales of 56.XX and 57.XX in one frame, since the integer part is even for 56.XX, the first subfield coding of FIG. 10 is applied as in the embodiment of the present invention. Since 56 is a subfield array of 01111110000, 57 is 111111110000, and an integer portion of 57.XX is an odd number, so 57 is 00110101000 and 58 using the second subfield coding of FIG. 10 as in the embodiment of the present invention. Becomes 10110101000. Here, 57 is a gray level reversal phenomenon in which the amount of light is changed due to a change in the subfield load because the coding arrangements are different from each other despite the same gray level. That is, when the sub-field coding arrangement is different even though the same gray level, the light-on position is different in each subfield, and thus the amount of light is changed.

특히, 제1 서브필드 코딩에 의한 계조 57의 코딩인 11111110000과 제2 서브필드 코딩에 의한 계조 57의 코딩인 10110101000의 경우와 같이 8번째 서브필드 가중치 즉, 계조를 표현하는 서브필드 중 가장 큰 가중치가 서로 다른 경우 광량의 차이가 많이 나 더욱 계조 역전 현상이 많이 발생한다.In particular, as in the case of 1111111 0 000 which is the coding of gray level 57 by the first subfield coding and 1011010 1 000 which is the coding of gray level 57 by the second subfield coding, the eighth subfield weight, that is, the subfield expressing the gray scale If the largest weights are different from each other, the amount of light is different, or the gray level reversal phenomenon occurs more.

한편, 도 11a 및 11b에 나타낸 바와 같이, 계조 57의 경우뿐만 아니라 본 발명의 실시예에 따른 서브필드 코딩을 적용하는 경우에는 계조1, 계조4, 계조 8, 계조 16, 계조 32에서도 계조를 표현하는 서브필드 중 가장 큰 가중치가 서로 달라 특히 광량의 차이가 많이 나 더욱 계조 역전 현상이 많이 발생한다. 도 11a 및 도 11b에서는 일부의 계조에 대해서만 나타내었지만 그 이외의 계조 즉, 같은 계조 지만 특히 가중치가 큰 서브필드가 다른 경우가 있을 수 있으며, 본 발명의 실시예와 다른 서브필드 배열의 구조에서도 본 발명의 실시예와 같이 듀얼 서브필드 코딩을 적용하는 경우에는 이러한 문제가 발생할 수 있다. On the other hand, as shown in Figs. 11A and 11B, not only the gradation 57 but also the subfield coding according to the embodiment of the present invention, gradation 1, gradation 4, gradation 8, gradation 16, and gradation 32 are expressed. Among the subfields, the largest weights are different from each other, and thus, there is a large difference in light quantity and more gray level inversion occurs. In FIG. 11A and FIG. 11B, only some of the gray scales are shown, but other gray scales, that is, subfields having the same gray scale but particularly high weight may be different. Also, the structure of the subfield arrangement different from the embodiment of the present invention may be seen. This problem may occur when dual subfield coding is applied as in the embodiment of the present invention.

도 12는 이러한 계조 역전 현상을 해결하는 본 발명의 또 다른 실시예에 따른 플라즈마 디스플레이 패널의 구동 장치이다. 도 12에 나타낸 바와 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 장치는 도 7에 나타낸 플라즈마 디스플레이 패널의 구동 장치와 그 구성은 동일하나, 계조 감지부(33')와 서브필드 선택부(343')의 기능이 다소 변경되었으므로 중복되는 설명은 생략한다.   12 is a driving device of a plasma display panel according to another embodiment of the present invention to solve such gray level inversion. 12 and the driving apparatus of the plasma display panel according to the exemplary embodiment of the present invention have the same configuration as the driving apparatus of the plasma display panel shown in FIG. 7, but the gray scale detector 33 ′ and the subfield selector 343 are the same. Since the function of ') has been changed slightly, duplicate descriptions are omitted.

상기에서, 설명한 바와 같이 일부의 계조에서 특히 계조 역전 현상이 많이 발생하므로 이러한 계조에 대해서는 짝수인 입력계조라도 제1 서브필드 생성부(341)에서 생성된 서브필드 배열을 선택하는 것이 아니라 제2 서브필드 생성부(342)에서 생성된 서브필드 배열은 선택한다. 예를 들면, 56.XX 입력 계조인 경우 원래 제1 서브필드 생성부(341)에서 생성된 서브필드 배열을 선택하여 인접한 계조 56, 57에 대한 서브필드를 생성하는 것이 아니라 이때에 계조 57에 대해서는 제2 서브필드 생성부(341)에서 생성된 서브필드 배열을 선택함으로써, 57.XX 입력계조에 대한 계조 57에 대해 제2 서브필드 생성부(341)에서 생성된 서브필드 배열과 그 코딩이 같게 함으로써 계조 역전 현상을 막을 수 있다. 다른 계조인 계조 0.XX, 계조4.XX, 계조 8.XX, 계조 16.XX, 계조 32.XX에서도 입력 계조가 짝수인 경우에도 제2 서브필드 생성부(341)에서 생성된 각각의 계조 0, 계조 4, 계조 8, 계조 16, 계조 32의 서브필드 배열을 선택한다. As described above, since some gray scales in particular occur in some gray scales, even for even gray scale inputs, even if an even input gray scale is not selected, the subfield array generated by the first subfield generating unit 341 is selected. The subfield array generated by the field generator 342 is selected. For example, in the case of 56.XX input grayscale, the subfield array originally generated by the first subfield generation unit 341 is not selected to generate subfields for adjacent grayscales 56 and 57, but at this time, By selecting the subfield array generated by the second subfield generator 341, the coding of the subfield array generated by the second subfield generator 341 for the gray level 57 for the 57.XX input gray level is the same. This can prevent gradation inversion. Each of the gray levels generated by the second subfield generation unit 341 even when the input gray level is even in other gray levels such as gray level 0.XX, gray level 4.XX, gray level 8.XX, gray level 16.XX, gray level 32.XX The subfield arrangement of 0, gradation 4, gradation 8, gradation 16 and gradation 32 is selected.

계조 감지부(33')는 도 7에서 설명한 기능과 거의 유사하나 입력 계조가 홀수인지 또는 짝수인지를 감지하는 것뿐만 아니라 계조 역전 현상이 발생되는 계조(예를 들면, 계조0.XX, 계조 4.XX, 계조 8.XX, 계조 16.XX, 계조 32.XX, 계조 56.XX)를 감지한다. 이러한, 계조 역전 현상이 발생되는 계조는 미리 메모리(도시 하지 않았음)에 저장되어 있다. The gray level detector 33 ′ is similar to the function described with reference to FIG. 7, but not only whether the gray level is odd or even, but also gray level in which gray level reversal occurs (for example, gray level 0.0, gray level 4). .XX, gradation 8.XX, gradation 16.XX, gradation 32.XX, gradation 56.XX). The gradation in which the gradation inversion phenomenon occurs is stored in a memory (not shown) in advance.

서브필드 선택부(343')는 입력 계조의 정수부가 짝수인 경우에는 제1 서브필드 생성부(341)에서 생성한 서브필드를 선택하고, 상기 입력 계조의 정수부가 홀수인 경우에는 제2 서브필드 생성부(342)에서 생성한 서브필드를 선택하여 서브필드를 발생시킨다. 그리고, 서브필드 선택부(343')는 계조 감지부(33')에서 입력 계조가 계조 역전 현상이 발생되는 계조(예를 들면, 계조0.XX, 계조 4.XX, 계조 8.XX, 계조 16.XX, 계조 32.XX, 계조 56.XX)인 것으로 감지한 경우에는 이때에는 정수부가 짝수인 경우에도 제2 서브필드 생성부(342)에서 생성한 서브필드를 선택하여 서브필드를 발생시킨다. 여기서, 계조 4, 계조 8, 계조 16은 입력 계조가 각각 4.XX, 8.XX, 16.XX 인 경우에 제1 서브필드 생성부(341)에서 계조 4, 계조 8, 계조 16에 대한 서브필드를 선택하는 것이 아니라 제2 서브필드 생성부(341)에서 생성된 서브필드 배열을 선택하는 것이며, 인접한 계조 5, 계조 9, 계조 17에 대해서는 제1 서브필드 생성부(341)에서 생성한 서브필드를 선택할 수 도 있으며 제2 서브필드 생성부(342)에서 생성한 서브필드를 선택할 수 있다. The subfield selector 343 'selects a subfield generated by the first subfield generator 341 when the integer number of the input grayscale is even, and a second subfield when the integer portion of the input grayscale is odd. The subfield generated by the generation unit 342 is selected to generate a subfield. In addition, the subfield selector 343 'is a gray scale in which the gray scale reversal phenomenon occurs in the gray scale detecting unit 33' (for example, gray scale 0.0, gray scale 4.XX, gray scale 8.XX, gray scale). 16.XX, gradation 32.XX, gradation 56.XX), and generate a subfield by selecting the subfield generated by the second subfield generator 342 even when the integer part is even. . Here, the gradation 4, the gradation 8, and the gradation 16 are the subs for the gradation 4, the gradation 8, and the gradation 16 in the first subfield generation unit 341 when the input gradation is 4.XX, 8.XX, and 16.XX, respectively. Instead of selecting a field, the subfield array generated by the second subfield generator 341 is selected. For the adjacent grayscales 5, 9, and 17, the subfields generated by the first subfield generator 341 are selected. The field may be selected, and the subfield generated by the second subfield generator 342 may be selected.

이를 통해, 서로 다른 서브필드 코딩을 사용함으로 인해 발생되는 계조 역전 현상을 부분적으로 개선할 수 있다. By doing so, it is possible to partially improve the gradation inversion caused by using different subfield coding.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 살펴본 바와 같이, 본 발명에 따르면 최소 계조 가중치와 최대 계조 가중치를 갖는 계도를 제외한 모든 계조에서 복수의 여유 자유도를 갖는 서브필드 계조 가중치 설계와 다이나믹 듀얼 서브필드 코딩 설계를 통하여, 어드레스 방전 실패로 인한 계조 저방전 현상을 현저하게 감소시킬 수 있다. As described above, according to the present invention, an address discharge failure may be performed through a subfield grayscale weight design having a plurality of free degrees of freedom and a dynamic dual subfield coding design in all grayscales except a grayscale having a minimum grayscale weight and a maximum grayscale weight. It is possible to significantly reduce the gradation low discharge phenomenon.

또한, 어드레스 방전의 성공 확률을 높일 수 있으므로, 어드레스 주기를 줄여 고속 어드레싱이 가능하도록 할 수 있다. In addition, since the probability of success of the address discharge can be increased, the address period can be reduced to enable high-speed addressing.

그리고, 계조 역전 현상이 더욱 많이 발생하는 계조에 대해서는 동일한 서브필드 코딩을 적용하여 계조 역전 현상을 줄일 수 있다. The same subfield coding may be applied to the gray level in which the gray level inversion occurs more, thereby reducing the gray level inversion.

도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다. 1 is a perspective view showing an internal structure of a conventional three-electrode surface discharge plasma display panel.

도 2는 도 1의 플라즈마 디스플레이 패널의 통상적인 구동방법을 보여주는 타이밍도이다. FIG. 2 is a timing diagram illustrating a typical driving method of the plasma display panel of FIG. 1.

도 3은 도 2의 단위 서브-필드에서 도 1의 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 구동 신호들을 보여주는 타이밍도이다. 3 is a timing diagram illustrating driving signals applied to electrode lines of the plasma display panel of FIG. 1 in a unit sub-field of FIG. 2.

도 4는 각각의 프레임을 10개의 서브필드로 나누어 계조를 표현하는 한 예에서의 각각의 계조 레벨에 대한 계조 자유도를 도시한 그래프이다. 4 is a graph showing gradation degrees of freedom for each gradation level in an example in which each frame is divided into ten subfields to represent gradations.

도 5는 각각의 프레임을 10개의 서브필드로 나누어 계조를 표현하는 한 예에서의 각각의 계조 레벨에 대한 서브필드 코딩 결과의 일 예를 도시한 표이다.FIG. 5 is a table showing an example of subfield coding results for each grayscale level in an example in which grayscale is expressed by dividing each frame into ten subfields.

도 6은 본 발명의 바람직한 실시예로서, 플라즈마 디스플레이 패널의 구동장치를 개략적으로 보여주는 블록도이다. 6 is a block diagram schematically showing a driving apparatus of a plasma display panel as a preferred embodiment of the present invention.

도 7은 도 6의 플라즈마 디스플레이 패널의 구동장치에서, 구동 제어부의 내부를 개략적으로 도시한 블록도이다. FIG. 7 is a block diagram schematically illustrating the inside of a driving controller in the driving apparatus of the plasma display panel of FIG. 6.

도 8은 본 발명의 바람직한 다른 실시예로서, 플라즈마 디스플레이 패널의 구동장치에서 구동 제어부의 내부를 개략적으로 도시한 블록도이다. FIG. 8 is a block diagram schematically illustrating the inside of a driving controller in a driving apparatus of a plasma display panel according to another exemplary embodiment of the present invention.

도 9는 본 발명의 바람직한 다른 실시예로서, 플라즈마 디스플레이 패널의 구동장치에서 구동 제어부의 내부를 개략적으로 도시한 블록도이다. FIG. 9 is a block diagram schematically illustrating the inside of a driving controller in a driving apparatus of a plasma display panel according to another exemplary embodiment of the present invention.

도 10은 도 6 내지 도 9의 플라즈마 디스플레이 패널의 구동장치에 의하여 각각의 프레임을 11개의 서브필드로 나누어 계조를 표현하는 한 예에서의 각각의 계조 레벨에 대한 서브필드 코딩 결과의 일 예를 도시한 표이다. FIG. 10 illustrates an example of subfield coding results for respective grayscale levels in an example in which grayscales are expressed by dividing each frame into 11 subfields by the driving apparatus of the plasma display panel of FIGS. 6 to 9. It is a vote.

도 11은 도 10과 같은 서브필드 코딩 결과에서 계조 역전 현상이 많이 나타내는 계조를 나타내는 도면이다. FIG. 11 is a diagram illustrating a gray scale in which a gray level inversion phenomenon occurs a lot in the subfield coding result shown in FIG. 10.

도 12는 본 발명의 또 다른 실시예에 따른 플라즈마 디스플레이 패널의 구동 장치를 나타내는 도면이다. 12 is a view showing a driving apparatus of a plasma display panel according to another embodiment of the present invention.

Claims (10)

입력 영상신호에 대응하여 플라즈마 디스플레이 패널에 표시되는 각 필드의 화상을 복수 개의 서브필드로 나누고, 이 서브필드들의 조합에 따라 계조를 표시하여 상기 영상신호에 대응되는 영상을 표시하는 플라즈마 디시플레이 패널의 구동 방법에 있어서, A plasma display panel which divides an image of each field displayed on a plasma display panel in response to an input video signal into a plurality of subfields, and displays a gray level according to the combination of the subfields to display an image corresponding to the video signal. In the driving method, (a)상기 입력 영상신호를 감마 보정하는 단계; (a) gamma correcting the input image signal; (b)상기 감마 보정된 계조의 정수부가 홀수인지 또는 짝수인지를 감지하는 단계;(b) detecting whether the integer part of the gamma corrected gradation is odd or even; (c) 짝수 계조보다 1레벨이 큰 계조 레벨을 갖는 계조의 서브필드 코딩이, 상기 짝수 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일하도록 서브필드 코딩을 생성하는 단계; (c) generating subfield coding such that subfield coding of a gray level having a gray level greater than an even gray level is the same for all bits except the bit having the least weight and the subfield coding of the even gray level; (d) 홀수 계조보다 1레벨이 큰 계조 레벨을 갖는 계조의 서브필드 코딩이, 상기 홀수 계소의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일하도록 서브필드 코딩을 생성하는 단계; 및(d) generating subfield coding such that a subfield coding of a gray level having a gray level greater than an odd gray level is the same for all bits except the bit having the least weight and the subfield coding of the odd subscale; And (e) 상기 단계(b)에서 짝수인 것으로 감지한 경우에는 상기 단계(c)에서 생성한 서브필드를 선택하고, 상기 단계(b)에서 홀수인 것으로 감지한 경우에는 상기 단계(d)에서 생성한 서브필드를 선택하는 단계를 포함하며, (e) If it is detected as an even number in the step (b), the subfield generated in the step (c) is selected, and if it is detected as an odd number in the step (b), it is generated in the step (d). Selecting one subfield, 상기 감마 보정된 계조에 대해 상기 단계(d)에서 생성된 서브필드 코딩과 상기 단계(c)에서 생성된 서브필드 코딩이 가중치가 큰 서브필드에서 서로 다른 서브필드 코딩인 제1 계조에 대해서는, 상기 감마 보정된 계조의 정수부가 짝수인지 홀수인지 관계없이, 상기 단계(e)에서 동일한 서브필드 코딩을 선택하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법. For the first gradation for the gamma corrected gradation, the subfield coding generated in the step (d) and the subfield coding generated in the step (c) are subfield codings different from each other in the subfield having a large weight. And irrespective of whether the integer part of the gamma corrected gradation is even or odd, the same subfield coding is selected in the step (e). 제1항에 있어서, The method of claim 1, 상기 가중치가 큰 서브필드는, 감마 보정된 계조에 대해 생성된 서브필드 코딩에서 계조에 표현하기 위해 켜져야 하는 서브필드 중 가장 가중치가 큰 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법. And wherein the weighted subfield is the weighted subfield among the subfields that should be turned on to express the grayscale in the subfield coding generated for the gamma corrected grayscale. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 제1 계조에 대해서는 상기 감마 보정된 계조의 정수부가 짝수인 경우라도 상기 단계(e)에서 선택되어지는 서브필드는 상기 단계(d)에서 생성된 서브필드를 선택하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법. In the case of the first gray level, even if the integer part of the gamma corrected gray level is an even number, the subfield selected in the step (e) selects the subfield generated in the step (d). Method of driving. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 단계(a)이후에 상기 감마 보정된 데이터를 오차확산하는 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법. And diffusing the gamma corrected data after the step (a). 제1항 또는 제2항에 있어서,  The method according to claim 1 or 2, 상기 제1 계조는 미리 저장되어 있으며, 상기 감마 보정된 계조가 상기 제1 계조인지를 감지하는 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동 방법. And the first gray level is stored in advance, and detecting whether the gamma corrected gray level is the first gray level. 입력 영상신호에 대응하여 플라즈마 디스플레이 패널에 표시되는 각 필드의 화상을 복수 개의 서브필드로 나누고, 이 서브필드의 조합에 따라 계조를 표시하여 상기 영상신호에 대응되는 영상을 표시하는 플라즈마 디스플레이 패널의 구동 장치에 있어서, Driving a plasma display panel for dividing an image of each field displayed on the plasma display panel in response to an input video signal into a plurality of subfields, and displaying a gray level according to the combination of the subfields to display an image corresponding to the video signal. In the apparatus, 상기 입력 영상신호를 감마 보정하는 감마 보정부;A gamma correction unit configured to gamma correct the input image signal; 상기 감마 보정된 계조의 정수부가 홀수인지 또는 짝수인지를 감지하는 계조 감지부;A gray level detector for detecting whether the integer part of the gamma corrected gray level is odd or even; 짝수 계조보다 1레벨이 큰 계조 레벨을 갖는 계조의 서브필드 코딩이, 상기 짝수의 계조의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일하도록 서브필드 코딩을 생성하는 제1 서브필드 생성부; Generation of a first subfield such that subfield coding of a gradation level having a gradation level one level greater than an even gradation generates a subfield coding such that the subfield coding of the gradation is the same for all bits except the bit having the least weight and the subfield coding of the even gradation. part; 홀수 계조보다 1레벨이 큰 계조 레벨을 갖는 계조의 서브필드 코딩이, 상기 홀수 계소의 서브필드 코딩과 최소 가중치를 갖는 비트를 제외한 모든 비트에서는 동일하도록 서브필드 코딩을 생성하는 제2 서브필드 생성부; A second subfield generation unit for generating subfield coding so that subfield coding of a gray level having a gray level greater than an odd gray level is the same for all bits except the bit having the least weight and the subfield coding of the odd subscale ; 상기 계조 감조부에서 짝수인 것으로 감지한 경우에는 상기 제1 서브필드 생성부에서 생성한 서브필드를 선택하고, 상기 계조 감조부에서 홀수인 것으로 감지한 경우에는 상기 제2 서브필드 생성부에서 생성한 서브필드를 선택하여 서브필드를 발생시키는 서브필드 선택부를 포함하며, If the gray level regulator detects an even number, the subfield generated by the first subfield generator is selected, and if the gray level regulator detects an odd number, the gray level is generated by the second subfield generator. A subfield selector for selecting a subfield to generate a subfield, 상기 감마 보정된 계조에 대해 상기 제1 서브필드 생성부에서 생성된 서브필드 코딩과 상기 제2 서브필드 생성부에서 생성된 서브필드 코딩이 가중치가 큰 서브필드에서 서로 다른 서브필드 코딩인 제1 계조에 대해서는, 상기 감마 보정된 계조의 정수부가 짝수인지 홀수인지 관계없이 상기 서브필드 선택부는 동일한 서브필드 코딩을 선택하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치. The first gradation is a subfield coding generated by the first subfield generator and the subfield coding generated by the second subfield generator is a different subfield coding in a subfield having a large weight. The subfield selector selects the same subfield coding regardless of whether the integer part of the gamma corrected gray level is even or odd. 제6항에 있어서, The method of claim 6, 상기 제1 서브필드 생성부와 제2 서브필드 선택부에서 생성되는 서브필드 코딩을 위한 서브필드 가중치 배열은, 최소 계조 가중치를 갖는 서브필드가 2이상인 서브필드 가중치 배열인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치. The subfield weight array for subfield coding generated by the first subfield generator and the second subfield selector is a subfield weight array in which a subfield having a minimum gray scale weight is two or more. Driving device. 제6항 또는 제7항에 있어서, The method according to claim 6 or 7, 상기 가중치가 큰 서브필드는, 감마 보정된 계조에 대해 생성된 서브필드 코딩에서 계조에 표현하기 위해 켜져야 하는 서브필드 중 가장 가중치가 큰 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치. And wherein the weighted subfield is the weighted subfield among the subfields that should be turned on to express the grayscale in the subfield coding generated for the gamma corrected grayscale. 제6항 또는 제7항에 있어서, The method according to claim 6 or 7, 상기 제1 계조에 대해서는 상기 감마 보정된 계조의 정수부가 짝수인 경우라도 상기 서브필드 선택부에 의해 선택되어지는 서브필드는 상기 제2 서브필드 생성부에서 생성된 서브필드를 선택하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치. The subfield selected by the subfield selector may select a subfield generated by the second subfield generator even when the integer part of the gamma corrected grayscale is an even number with respect to the first grayscale. Driving device of the plasma display panel. 제6항 또는 제7항에 있어서, The method according to claim 6 or 7, 상기 감마 보정된 데이터를 오차확산하는 오차확산부를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치. And an error diffusion unit configured to error-diffuse the gamma corrected data.
KR1020040038291A 2004-05-28 2004-05-28 Driving apparatus of plasma display panel and driving method thereof KR100521469B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040038291A KR100521469B1 (en) 2004-05-28 2004-05-28 Driving apparatus of plasma display panel and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038291A KR100521469B1 (en) 2004-05-28 2004-05-28 Driving apparatus of plasma display panel and driving method thereof

Publications (1)

Publication Number Publication Date
KR100521469B1 true KR100521469B1 (en) 2005-10-13

Family

ID=37305439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038291A KR100521469B1 (en) 2004-05-28 2004-05-28 Driving apparatus of plasma display panel and driving method thereof

Country Status (1)

Country Link
KR (1) KR100521469B1 (en)

Similar Documents

Publication Publication Date Title
JPH10153982A (en) Gradation display method and gradation display device
US7142175B2 (en) Method and apparatus for displaying grayscale of plasma display panel
EP1548696B1 (en) Method and apparatus for driving plasma display panel
JP4023524B2 (en) Gradation display method
US7453476B2 (en) Apparatus for driving discharge display panel using dual subfield coding
KR100438604B1 (en) Method for processing gray scale display of plasma display panel
KR20020082803A (en) Drive method for plasma display panel and plasma display device
KR100603312B1 (en) Driving method of plasma display panel
JP4165108B2 (en) Plasma display device
KR20050036642A (en) A driving apparatus of plasma display panel and a gray display method thereof
KR100521469B1 (en) Driving apparatus of plasma display panel and driving method thereof
KR100573124B1 (en) Driving method and apparatus of plasma display panel
KR20050049668A (en) Driving method of plasma display panel
KR100647706B1 (en) Apparatus of driving plasma display panel
KR100603310B1 (en) Method of driving discharge display panel for improving linearity of gray-scale
KR100581875B1 (en) Driving method and apparatus of plasma display panel
KR100581867B1 (en) Method of driving discharge display panel for improving reproducibility of image, and discharge display apparatus using the method
KR100537626B1 (en) Discharge display apparatus wherein addressing electric-power is effectively reduced
KR100603306B1 (en) Driving apparatus of plasma display panel
KR100647678B1 (en) Apparatus of driving plasma display panel
KR100581868B1 (en) Method of driving discharge display panel for improving linearity of gray-scale, and discharge display apparatus using the method
KR100581878B1 (en) Driving method and apparatus of plasma display panel
KR100795795B1 (en) Method of driving discharge display panel for improving performance of gray-scale display
KR20050026751A (en) Method of effective reverse-gamma compensation of plat-panel display apparatus
JPH1138933A (en) Pdp display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee