KR100521465B1 - 플라즈마 디스플레이 패널의 전원 제어 장치 및 그 방법 - Google Patents

플라즈마 디스플레이 패널의 전원 제어 장치 및 그 방법 Download PDF

Info

Publication number
KR100521465B1
KR100521465B1 KR10-2003-0037112A KR20030037112A KR100521465B1 KR 100521465 B1 KR100521465 B1 KR 100521465B1 KR 20030037112 A KR20030037112 A KR 20030037112A KR 100521465 B1 KR100521465 B1 KR 100521465B1
Authority
KR
South Korea
Prior art keywords
power
display panel
plasma display
driving
pdp
Prior art date
Application number
KR10-2003-0037112A
Other languages
English (en)
Other versions
KR20040105950A (ko
Inventor
지용석
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2003-0037112A priority Critical patent/KR100521465B1/ko
Publication of KR20040105950A publication Critical patent/KR20040105950A/ko
Application granted granted Critical
Publication of KR100521465B1 publication Critical patent/KR100521465B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 전원 제어 장치 및 그 방법에 관한 것이다.
이 플라즈마 디스플레이 패널의 전원 제어 장치는 전원 장치와 제어부를 포함한다. 전원 장치는 AC 정격 전압을 입력받아서 플라즈마 디스플레이 패널을 구동하는 각 장치의 동작 전원을 공급한다. 제어부는 플라즈마 디스플레이 패널의 전원 온 및 오프시, 플라즈마 디스플레이 패널의 구동을 위해 전원 장치에서 공급되는 서스테인 전압의 타이밍을 제어하여 각 장치에 동작 전원을 공급하거나 차단한다.
본 발명에 따르면, PDP 전원 온시 서스테인 전원 공급 타이밍을 제어하는 동시에, 과도기간 검출 및 각종 전압 검출 제어를 통해 비정상적인 동작이 수행되는 경우 전원 오프 시퀀스를 수행함으로써 구동 회로의 소손을 방지하며 PDP 화질 불량을 제거할 수 있다.

Description

플라즈마 디스플레이 패널의 전원 제어 장치 및 그 방법{POWER CONTROL APPARATUS ON PLASMA DISPLAY PANEL AND METHOD THEREOF}
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel:PDP)의 전원 장치에 관한 것으로, 특히 플라즈마 디스플레이 패널의 전원 온 오프 및 과도 기간 발생시 서스테인 전압의 타이밍을 제어하는 플라즈마 디스플레이 패널의 전원 제어 장치 및 그 방법에 관한 것이다.
최근 평면 표시 장치 중에서 플라즈마 디스플레이 패널(이하, PDP라고 함)은 다른 평면 표시 장치에 비해 휘도 및 발광 효율이 높고 시야각이 넓어서 40인치 이상의 대형 표시 장치에서 종래의 음극선관을 대체할 표시 장치로서 각광받고 있다.
이러한 PDP용 전원 장치는 역률 조건을 만족시키기 위해서 입력 AC 전원으로부터 전력을 공급받아서 역률을 보상하는 역률 보상(Power Factor Correction:PFC, 이하 PFC라고 함) 회로를 입력단에 구비하여 안정된 전원을 PDP로 제공한다.
종래 PDP로 공급되는 전원은 PDP 전원 장치에 의해 제어가 이루어지며, 이 PDP 전원 장치는 첨부한 도 1에 도시된 바와 같은 전원 온(on) 시퀀스에 따라 PDP를 기동하거나 운전할 수 있는 각종 전압을 발생하여 PDP로 공급한다.
도 1을 참조하면, 먼저 PDP 전원 장치에 AC 정격 전압이 입력되어 각 장치에 기본 전원이 인가되면(S10), 영상용 신호처리를 수행하는 장치에서 PFC 기동을 위한 신호, 즉 PDP 전원 장치내 릴레이(relay)를 온시키는 신호가 출력되어 PDP 전원 장치로 입력된다(S20).
다음 PDP 전원 장치는 이와 같이 PFC 기동을 위한 신호가 입력되면 영상 신호용 전원을 출력하고(S30), 또한 구동 드라이버 스위치를 위한 전원을 출력한다(S40).
그 후, PDP 전원 장치는 PDP를 구동하기 위한 구동용 전원을 출력하여 PDP가 정상적인 동작을 수행할 수 있도록 한다(S50).
이와 같이, 종래의 PDP 전원 장치에는 PDP를 구동하기 위한 전원 온 시퀀스는 구비되어 있으나, 전원 오프(off)시 전원 오프 동작을 수행하는 시퀀스는 구비되어 있지 않다.
따라서, PDP 셋(set)의 전원 온 및 오프시 또는 NTSC(National Television Standards Committee) -> PAL(Phase Alternation Line) 전환 등의 과도 기간시 불완전한 동작 시퀀스로 인해 구동 회로의 소손이 발생된다.
구체적으로 설명하면, PDP 셋의 동작에 있어서 과도 기간 동안 영상 신호를 출력하는 영상 신호 처리용 회로와, 구동 파형을 출력하는 구동 회로 간의 타이밍(timing) 불일치 및 구동 회로내 스토리지 커패시터(storage capacitor)의 충방전 반복 기간 중 충방전 시간 불균형으로 인해 구동 회로의 소손 및 PDP 화질 불량 등의 현상이 나타나고 있으며, 이는 제품 신뢰성 추락으로 직결된다는 문제점이 있다.
따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, PDP 전원 장치의 전원 온/오프시 및 PDP 셋 동작 중 과도 기간 발생시 정해진 전원 온/오프 시퀀스를 수행하여 구동 회로의 소손을 방지하며 PDP 화질 불량을 제거하는 PDP 전원 제어 장치 및 그 방법을 제공하는 데 있다.
상기 과제를 달성하기 위한 본 발명의 하나의 특징에 따른 PDP의 전원 제어 장치는,
AC 정격 전압이 입력되는 경우, 상기 PDP를 구동하는 각 장치의 동작 전원을 공급하는 전원 장치; 및 상기 PDP의 전원 온 및 오프시, 상기 전원 장치의 제어에 의해 상기 PDP의 구동을 위해 상기 전원 장치에서 공급되는 서스테인 전압의 타이밍을 제어하여 상기 각 장치에 동작 전원을 공급하거나 차단하는 제어부를 포함한다.
여기서, 상기 PDP 전원 제어 장치는 외부로부터 영상 신호를 입력받아서 상기 PDP에서 사용 가능한 영상 데이터로 변환하여 출력하며, 상기 PDP에서 전원이 공급되어 정상적으로 동작되는 경우 전원 확인 신호를 상기 전원 장치로 출력하는 영상 신호부를 더 포함하며, 상기 전원 장치는 상기 영상 신호부에서 출력되는 전원 확인 신호에 따라 상기 각 장치에 대한 전원 공급을 계속 수행하는 것이 바람직하다.
또한, 상기 PDP 전원 제어 장치는 상기 제어부에 의해 타이밍이 제어되어 상기 PDP에서 공급되는 서스테인 전압을 포함하는 구동용 전압을 공급받아서 동작하며, 상기 제어부를 통해 상기 영상 신호부로부터 출력되는 영상 데이터를 받아서 상기 PDP를 구동하여 대응되는 영상을 표시하는 구동 파형 출력부를 더 포함한다.
또한, 상기 제어부는 상기 서스테인 전압의 타이밍 제어를 위해 특정 전원 안정화 시간 검사, 특정 구동 회로 스토리지 커패시터 충전 시간 검사를 포함하는 각종 검사를 수행하는 것이 바람직하다.
본 발명의 다른 특징에 따른 PDP 전원 제어 방법은,
a) AC 정격 전압이 인가되는 경우, 상기 PDP 구동을 위한 영상 데이터를 제공하는 영상 장치에 동작 전원을 공급하는 단계; b) 상기 영상 장치가 정상적으로 동작되는 경우, 상기 PDP 구동을 위한 서스테인 전압의 타이밍을 제어하는 단계; 및 c) 상기 타이밍 제어된 서스테인 전압을 포함하는 구동용 전압을 상기 PDP를 구동하는 구동 장치로 공급하는 단계를 포함한다.
여기서, 상기 PDP 전원 제어 방법은, 상기 c) 단계 후에, 상기 영상 장치에서 제공되는 영상 데이터를 상기 구동 장치에 전달하여 대응되는 영상이 상기 PDP에 표시되도록 구동용 신호를 제공하는 단계를 더 포함한다.
또한, 상기 b) 단계는, 특정 전원 안정화 시간을 검사하는 단계; 상기 PDP를 구동을 위한 특정 구동 회로의 스토리지 커패시터 충전 시간을 검사하는 단계; 특정 구동 드라이버 스위치의 온 시간을 검사하는 단계; 상기 영상 장치에서 출력되는 수직 동기 신호가 NTSC 방식 또는 PAL 방식 중 어느 방식에 따른 신호인 지의 여부를 판단하는 단계; 사용되는 클럭을 검사하는 단계; 및 상기 영상 장치로부터의 영상 데이터 입력이 가능하도록 하는 단계를 포함한다.
본 발명의 또 다른 특징에 따른 PDP의 전원 제어 방법은,
a) 상기 PDP 구동을 위한 영상 데이터를 제공하는 영상 장치에서 제공되는 동기 신호 및 사용 클럭을 주기적으로 검출하는 동시에, AC 정격 전압을 포함하는 각 장치에 공급되는 전압을 검출하는 단계; 및 b) 상기 a) 단계를 반복 수행하면서 상기 검출된 결과가 비정상인 동작을 수행하는 것으로 판단되는 경우, 상기 PDP의 구동을 위한 서스테인 전압의 타이밍을 제어하면서 상기 PDP의 전원 오프 동작을 수행하는 단계를 포함한다.
본 발명의 또 다른 특징에 따른 PDP의 전원 제어 방법은,
a) 상기 PDP 구동을 위해 공급되는 전원의 역률을 보상하는 역률 보상 회로를 단속하는 릴레이 오프 신호가 발생되는 지의 여부를 판단하는 단계; b) 상기 릴레이 오프 신호가 발생되는 경우, 상기 PDP의 구동을 위한 서스테인 전압의 타이밍을 제어하면서 상기 PDP의 전원 오프 동작을 수행하는 단계를 포함한다.
여기서, 상기 PDP의 전원 오프 동작은, 상기 PDP를 구동하는 구동 장치에 공급되는 영상 데이터를 차단하는 단계; 및 상기 구동 장치에 공급되는 서스테인 전압을 차단하는 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
먼저, 본 발명의 실시예에 따른 PDP 전원 제어 장치에 대하여 도면을 참조하여 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 PDP 전원 제어 장치의 블록도로, 전원 온 시퀀스가 도시되어 있다.
도 2에 도시된 바와 같이, 본 발명의 실시에에 따른 PDP 전원 제어 장치는 PDP 전원 장치(100) 및 제어부(200)를 포함한다.
PDP 전원 장치(100)는 외부로부터 AC 정격 전압을 입력받아서 제어부(200), 영상 신호부(300) 및 구동 파형 출력부(400)로 공급한다.
제어부(200), 영상 신호부(300) 및 구동 파형 출력부(400)는 각각 PDP 전원 장치(100)로부터 처음 전원을 공급받아서 동작하며, PDP 전원 장치(100)는 제어부(200)의 제어에 따라 구동 파형 출력부(400)로 구동용 전원을 공급한다.
제어부(200)는 구동 파형 출력부(400)로 구동용 전원이 공급되어도 좋을 정도로 PDP가 안정화되었는지를 알기 위한 내부 시퀀스를 수행하며, 이러한 내부 시퀀스가 만족되었을 때에만 PDP 전원 장치(100)가 구동용 전원을 출력하도록 제어한다.
영상 신호부(300)는 외부로부터 영상 신호를 입력받아서 PDP에서 사용 가능한 영상 데이터로 변환하여 출력하며, PDP 전원 장치(100)에서 공급되는 영상용 전원에 의해 동작된다. 이 영상 신호부(300)는 PDP 전원 장치(100)에서 영상용 전원이 공급되면 내부 기능들이 모두 정상적으로 동작하는 경우에만 영상 전원 확인 신호를 PDP 전원 장치(100)로 출력한다. 따라서 PDP 전원 장치(100)는 영상 신호부(300)로부터 출력되는 영상 전원 확인 신호가 있는 경우에만 구동 파형 출력부(400)로 구동용 전원을 제공할 수 있다.
구동 파형 출력부(400)는 PDP 전원 장치(100)로부터 공급되는 구동용 전원에 의해 동작하며 제어부(200)를 통해 영상 신호부(300)로부터 출력되는 영상 데이터에 따라 PDP를 구동하여 대응되는 영상을 표시한다.
이하, 도 2 및 도 3을 참조하여 PDP 전원 온시 본 발명의 실시예에 따른 PDP 전원 제어 방법에 대해 상세하게 설명한다.
먼저, PDP 셋에 AC 정격 전압이 인가되면 PDP 전원 장치(100)는 대기 전압(Vsb)을 온으로 하여 제어부(200) 및 영상 신호부(300)로 출력한다(S100). 이 때, 제어부(200), 보다 상세하게는 제어부(200) 내에 있는 특정 프로세서, 예를 들어 암(ARM) 프로세서가 동작을 시작하며, 전원보드 안정화 시간, 구동 회로 스토리지 커패시터 충전 시간, 구동 드라이버 스위치, 예를 들어 MOSFET(Metallic Oxide Semiconductor Field Effect Transistor) 나 FET 등의 온 시간 검사 등의 내부 시퀀스를 시작한다. 도 3에 도시된 전원 온 시퀀스의 타이밍도를 참조하면, 상기 동작들은 1번의 ac on과 2번의 arm on과 같은 타이밍으로 동작함을 알 수 있다.
다음, 영상 신호부(300)는 PDP 전원 장치(100)로부터 대기 전압(Vsb)이 온되어 공급되면, PDP 전원 장치(100) 내에 있는 PFC 회로의 기동을 위한 릴레이 온 신호를 발생시켜 PDP 전원 장치(100)로 출력한다(S110). 도 3의 타이밍도에는 3번의 relay on으로 도시되어 있다.
PDP 전원 장치(100)는 영상 신호부(300)로부터 대기 전압(Vsb) 온 신호가 입력되면, 영상 신호 처리를 위한 영상용 전원을 영상 신호부(300)로 공급한다(S120). 도 3의 타이밍도에는 4번의 타이밍으로 도시되어 있다.
다음, 영상 신호부(300)는 PDP 전원 장치(100)로부터 공급되는 영상용 전원을 받아서 내부의 모든 기능들이 동작되는 지의 여부를 판단한 후, 모두 정상적으로 동작되는 것으로 판단되면 영상 전원 확인 신호인 영상OK 신호를 PDP 전원 장치(100)로 출력하는 동시에 RGB 영상 데이터와 동기 신호(Hsync, Vsync) 등을 제어부(200)로 출력한다(S130). 만약 영상 신호부(300)로부터 영상OK 신호가 온되지 않으면 PDP 전원 장치(100)는 영상 신호부(300)으로의 전원 공급 이상으로 판단하여 추후의 동작, 즉 제어부(200) 동작 전원, 구동 파형 출력부(400)의 동작 전원 공급 동작 등을 더 이상 진행하지 않는다. 도 3의 타이밍도에는 5번의 타이밍으로 도시되어 있다.
따라서, PDP 셋에 대한 전원 온시 영상 신호부(300)에서의 전원 공급이 이상없는 경우에만 구동용 전원이 공급되어 PDP를 구동하므로 영상 신호와 구동 파형 간의 불일치가 발생되지 않는다.
다음, PDP 전원 장치(100)는 제어부(200) 전원, 예를 들어 제어부 내에 있는 FPGA(Field Programmable Gate Array) 등의 구동 전원과 구동 파형 출력부(400) 내에 있는 FET, MOSFET 등의 구동 드라이버 스위치 등의 동작 전압인 구동 전압을 공급한다(S140). 도 3의 타이밍도에는 6번 로직, Vg, Vcc 출력의 타이밍도로 도시되어 있다.
이와 같이, PDP 전원 장치(100)로부터 동작 전원을 공급받은 제어부(200)는 상기 단계(S100)에서 공급받은 대기 전압(Vsb)에 의해 시작된 내부 시퀀스를 완료한 후 각 결과를 확인하여 그 결과가 제어부(200)의 모든 동작이 정상적으로 동작하는 것으로 만족되는 경우, 제어부(200)는 서스테인 온 신호(Vs_on)를 인에이블(enable)시켜 PDP 전원 장치(100)로 출력한다(S150). 이러한 타이밍은 도 3에서 7번 Arm 내부 sequence와 8번 Vs_on enable 타이밍으로 도시되어 있다. 또한 제어부(200)에서 수행되는 내부 시퀀스에는 전원보드 안정화 시간 검사, 구동 회로의 스토리지 커패시터 충전 시간 검사, 구동 드라이버 스위치 온 시간 검사, 수직 동기 신호(Vsync)의 안정화 검사를 위해 Vsync 입력이 NTSC, PAL 중 어느 방식의 신호인 지의 검사, 제어부(200) 내부의 클럭인지 아니면 영상 신호부(300)로부터 입력된 클럭인 지를 판단하기 위한 데이터 클럭(Dclk) 검사, 영상 신호부(300)로부터의 영상 RGB 데이터 입력이 가능하도록 하는 LVDS(Low Voltage Differential Signaling) 인에이블 동작, FPGA 기동을 위한 FPGA 리셋(reset) 동작 등이 있다.
PDP 전원 장치(100)는 제어부(200)로부터 출력되는 서스테인 온 신호(Vs_on)의 인에이블에 따라 서스테인 전압(Vs)을 구동 파형 출력부(400)로 출력한 후(S160), 구동 파형 출력부(400)에서 사용되는 각종의 구동용 전압을 출력한다(S170). 이것은 도 3에서 9번의 타이밍으로 도시되어 있다.
만약 제어부(200)로부터 출력되는 서스테인 온 신호(Vs_on)가 인에이블되어 있지 않고 디제이블(disable)되어 있는 상태가 계속되는 경우 PDP 전원 장치(100)는 제어부(200)로의 전원 공급 이상으로 판단하여 추후의 동작, 즉 구동 파형 출력부(400)로의 동작 전원 공급 동작 등을 더 이상 진행하지 않는다. 따라서, PDP 셋에 대한 전원 온시 제어부(200)에서의 전원 공급이 이상없는 경우에만 구동용 전원이 공급되어 PDP를 구동하므로 영상 신호와 구동 파형 간의 불일치 및 구동 회로 및 내부 소자들의 소손이 발생되지 않는다.
이와 같이 PDP 전원 장치(100)로부터 PDP 구동에 필요한 모든 전원이 제어부(200), 영상 신호부(300) 및 구동 파형 출력부(400)으로 공급되면, 제어부(200)는 PDP 구동을 위하여 구동 파형 출력부(400) 내에 있는 어드레스 IC를 인에이블시키는 신호(Address IC enable)를 온시키고, 제어부(200)에서 각종 제어를 위한 로직 데이터 출력이 가능하도록 하는 신호(PXY enable)를 온시킨다. 또한 제어부(200)는 영상 데이터 입력이 가능하도록 하는 신호(GAL enable)를 온으로 출력한다(S180). 도 3에는 11, 12 및 13번의 타이밍도로 도시되어 있다.
그 후, 제어부(200)는 영상 신호부(300)에서 전달된 영상 데이터를 구동 파형 출력부(400)의 구동 신호로 입력하여 PDP가 구동되도록 한다(S190). 도 3에는 14번 Data enable의 타이밍으로 도시되어 있다.
한편, 상기 단계(S170, S180) 사이에는 PDP 전원 장치(100)가 서스테인 전압(Vs)을 구동 파형 출력부(400)로 출력한 뒤 구동 파형 출력부(400)의 안정화 시간을 검사하는 내부 시퀀스를 추가로 둘 수 있다. 이것은 도 3에서 10번의 타이밍으로 도시되어 있다.
상기와 같은 PDP 전원 온 시퀀스를 통하여 전원이 공급된 PDP가 정상적으로 기동된 후, 제어부(200)는 영상 신호부(300)에서 출력되는 영상 동기신호(Vsync)와 클럭(Dclk)을 주기적으로 검출하는 동시에, PDP 전원 장치(100)의 AC 정격 전압 및 각종 전압을 검출하고 PFC 회로의 전압이 정상적인 지의 여부 또한 검출한다.
제어부(200)는 상기 검출 동작을 반복적으로 수행하여 각종 신호를 검출하며, 검출된 신호가 비정상적인 동작에 의해 발생되는 신호로 판단되는 경우에는 PDP 전원 오프 시퀀스를 수행하여 안정적으로 PDP의 전원을 오프시킨다.
이하, 도 3을 참조하여 PDP 전원 오프시 본 발명의 실시예에 따른 PDP 전원 제어 방법에 대해 상세하게 설명한다.
본 발명의 실시예에 따른 PDP 전원 오프시 전원 제어 방법은 상기한 PDP 전원 온시 전원 제어 순서의 역순으로 제어될 수 있다. 따라서 도 2와 같은 블록도에 따른 흐름을 참조하여 설명하지 않더라도 본 기술분야의 당업자에게 쉽게 이해될 것이다.
먼저, 제어부(200)는 PDP의 동작 이상으로 인해 PDP 전원 오프 시퀀스를 수행하는 경우 전원 온 신호(ac on)를 디제이블(disable)시키고, 구동 파형 출력부(400)로 출력되어 영상 데이터 입력이 가능하도록 하는 신호(GAL enable)와 어드레스 IC를 인에이블시키는 신호(Address IC enable)를 디제이블시킨다. 동시에 각종 제어를 위한 로직 데이터 출력이 가능하도록 하는 신호(PXY enable)를 디제이블시키고, 또한 영상 신호부(300)로부터의 영상 RGB 데이터 입력이 가능하도록 하는 LVDS 신호를 디제이블시킨다. 이러한 타이밍은 도 3의 전원 오프시 시퀀스에서 11, 12 및 13번의 타이밍으로 도시되어 있다.
다음, 제어부(200)는 내부에 있는 FPGA를 리셋시킨 후, PDP 전원 장치(100)로 출력되는 서스테인 온 신호(Vs_on)를 디제이블시켜 PDP 전원 장치(100)가 구동 파형 출력부(400)로 서스테인 전압(Vs)을 포함한 각종의 구동용 신호를 출력하지 않도록 한다. 이것은 도 3에서 7, 8 및 9번의 타이밍으로 도시되어 있다.
다음, 영상 신호부(300)는 PDP 전원 장치(100)로 출력되는 릴레이 오프 신호(relay off)를 발생시켜 PDP 전원 장치(100) 내에 있는 PFC 회로의 동작을 정지시켜 안정된 PDP 전원 오프 시퀀스를 종료한다. 이것은 도 3에서 3번의 타이밍으로 도시되어 있다.
이와 같이, PDP 동작시 이상으로 인해 전원 오프 시퀀스가 수행되어 PDP에 공급되는 전원이 안정적으로 오프됨으로 인해 각종 구동 회로의 소손을 방지할 수 있다.
한편, 상기한 PDP 전원 오프 시퀀스는 PDP의 이상 동작으로 인한 전원 제어 방법으로, PDP 전원 장치(100) 내에 있는 PFC 회로 동작을 정지시키는 릴레이 오프 신호(relay off)는 대부분의 회로에 공급되는 전원 및 데이터 들이 차단된 후에 마지막으로 발생되어 PFC 회로 동작을 정지시키지만, PDP 동작 중에 영상 신호부(300)에 의해 PFC 회로의 동작을 정지시키기 위한 릴레이 오프(relay off) 신호가 먼저 발생되는 경우에도 상기한 PDP 전원 오프 시퀀스가 수행된다. 이것은 도 3에서 릴레이 오프 시퀀스의 타이밍으로 도시되어 있으며, 릴레이 오프 신호(relay off)를 제외하고는 전원 오프시 시퀀스의 타이밍과 동일하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다.
본 발명에 따르면, PDP 전원 온시 서스테인 전원 공급 타이밍을 제어하는 동시에, 과도기간 검출 및 각종 전압 검출 제어를 통해 비정상적인 동작이 수행되는 경우 전원 오프 시퀀스를 수행함으로써 구동 회로의 소손을 방지하며 PDP 화질 불량을 제거할 수 있다.
도 1은 종래 플라즈마 디스플레이 패널에서 수행되는 전원 온 시퀀스의 흐름도이다.
도 2는 본 발명의 실시예에 따른 PDP 전원 제어 장치의 블록도로, 전원 온 시퀀스가 도시되어 있다.
도 3은 본 발명의 실시예에 따른 PDP 전원 제어 방법의 타이밍도이다.

Claims (10)

  1. AC 정격 전압이 입력되는 경우, 플라즈마 디스플레이 패널을 구동하는 각 장치의 동작 전원을 공급하는 전원 장치;
    상기 플라즈마 디스플레이 패널의 전원 온 및 오프시, 상기 전원 장치의 제어에 의해 상기 플라즈마 디스플레이 패널의 구동을 위해 상기 전원 장치에서 공급되는 서스테인 전압의 타이밍을 제어하여 상기 각 장치에 동작 전원을 공급하거나 차단하는 제어부; 및
    외부로부터 영상 신호를 입력받아서 상기 플라즈마 디스플레이 패널에서 사용 가능한 영상 데이터로 변환하여 출력하며, 상기 플라즈마 디스플레이 패널에서 전원이 공급되어 정상적으로 동작되는 경우 전원 확인 신호를 상기 전원 장치로 출력하는 영상 신호부를 포함하며,
    상기 전원 장치는 상기 영상 신호부에서 출력되는 전원 확인 신호에 따라 상기 각 장치에 대한 전원 공급을 계속 수행하는 플라즈마 디스플레이 패널의 전원 제어 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제어부에 의해 타이밍이 제어되어 상기 플라즈마 디스플레이 패널에서 공급되는 서스테인 전압을 포함하는 구동용 전압을 공급받아서 동작하며, 상기 제어부를 통해 상기 영상 신호부로부터 출력되는 영상 데이터를 받아서 상기 플라즈마 디스플레이 패널을 구동하여 대응되는 영상을 표시하는 구동 파형 출력부를 더 포함하는 플라즈마 디스플레이 패널의 전원 제어 장치.
  4. 제3항에 있어서,
    상기 제어부는 상기 서스테인 전압의 타이밍 제어를 위해 특정 전원 안정화 시간 검사, 특정 구동 회로 스토리지 커패시터 충전 시간 검사를 포함하는 각종 검사를 수행하는 플라즈마 디스플레이 패널의 전원 제어 장치.
  5. a) AC 정격 전압이 인가되는 경우, 플라즈마 디스플레이 패널 구동을 위한 영상 데이터를 제공하는 영상 장치에 동작 전원을 공급하는 단계;
    b) 상기 영상 장치가 정상적으로 동작되는 경우, 상기 플라즈마 디스플레이 패널 구동을 위한 서스테인 전압의 타이밍을 제어하는 단계;
    c) 상기 타이밍 제어된 서스테인 전압을 포함하는 구동용 전압을 상기 플라즈마 디스플레이 패널을 구동하는 구동 장치로 공급하는 단계; 및
    d) 상기 영상 장치에서 제공되는 영상 데이터를 상기 구동 장치에 전달하여 대응되는 영상이 상기 플라즈마 디스플레이 패널에 표시되도록 구동용 신호를 제공하는 단계를
    를 포함하는 플라즈마 디스플레이 패널의 전원 제어 방법.
  6. 삭제
  7. 제5항에 있어서,
    상기 b) 단계는,
    특정 전원 안정화 시간을 검사하는 단계;
    상기 플라즈마 디스플레이 패널을 구동을 위한 특정 구동 회로의 스토리지 커패시터 충전 시간을 검사하는 단계;
    특정 구동 드라이버 스위치의 온 시간을 검사하는 단계;
    상기 영상 장치에서 출력되는 수직 동기 신호가 NTSC 방식 또는 PAL 방식 중 어느 방식에 따른 신호인 지의 여부를 판단하는 단계;
    사용되는 클럭을 검사하는 단계; 및
    상기 영상 장치로부터의 영상 데이터 입력이 가능하도록 하는 단계
    를 포함하는 플라즈마 디스플레이 패널의 전원 제어 방법.
  8. a) 플라즈마 디스플레이 패널 구동을 위한 영상 데이터를 제공하는 영상 장치에서 제공되는 동기 신호 및 사용 클럭을 주기적으로 검출하는 동시에, AC 정격 전압을 포함하는 각 장치에 공급되는 전압을 검출하는 단계; 및
    b) 상기 a) 단계를 반복 수행하면서 상기 검출된 결과가 비정상인 동작을 수행하는 것으로 판단되는 경우, 상기 플라즈마 디스플레이 패널의 구동 장치에 공급되는 영상 데이터를 차단하고, 상기 구동 장치에 공급되는 서스테인 전압이 차단되도록 상기 서스테인 전압의 타이밍을 제어하면서 상기 플라즈마 디스플레이 패널의 전원 오프 동작을 수행하는 단계
    를 포함하는 플라즈마 디스플레이 패널의 전원 제어 방법.
  9. a) 플라즈마 디스플레이 패널 구동을 위해 공급되는 전원의 역률을 보상하는 역률 보상 회로를 단속하는 릴레이 오프 신호가 발생되는 지의 여부를 판단하는 단계;
    b) 상기 릴레이 오프 신호가 발생되는 경우, 상기 플라즈마 디스플레이 패널의 구동 장치에 공급되는 영상 데이터를 차단하고 상기 구동 장치에 공급되는 서스테인 전압이 차단되도록 상기 서스테인 전압의 타이밍을 제어하면서 상기 플라즈마 디스플레이 패널의 전원 오프 동작을 수행하는 단계
    를 포함하는 플라즈마 디스플레이 패널의 전원 제어 방법.
  10. 삭제
KR10-2003-0037112A 2003-06-10 2003-06-10 플라즈마 디스플레이 패널의 전원 제어 장치 및 그 방법 KR100521465B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0037112A KR100521465B1 (ko) 2003-06-10 2003-06-10 플라즈마 디스플레이 패널의 전원 제어 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0037112A KR100521465B1 (ko) 2003-06-10 2003-06-10 플라즈마 디스플레이 패널의 전원 제어 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20040105950A KR20040105950A (ko) 2004-12-17
KR100521465B1 true KR100521465B1 (ko) 2005-10-12

Family

ID=37380698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0037112A KR100521465B1 (ko) 2003-06-10 2003-06-10 플라즈마 디스플레이 패널의 전원 제어 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100521465B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100959180B1 (ko) * 2008-06-27 2010-05-24 주식회사 도담시스템스 전력감시마이컴을 구비한 영상기록 장치를 이용하는 방법

Also Published As

Publication number Publication date
KR20040105950A (ko) 2004-12-17

Similar Documents

Publication Publication Date Title
US10504478B2 (en) Semiconductor device having shifted operation voltages in different modes and electronic apparatus thereof
US11042207B2 (en) Power saving method and display controller capable of optimizing power utilization
TWI521336B (zh) 顯示裝置
KR100521465B1 (ko) 플라즈마 디스플레이 패널의 전원 제어 장치 및 그 방법
JP2009098219A (ja) 液晶表示装置
KR20030063918A (ko) 디스플레이장치 및 그 제어방법
JP4276157B2 (ja) プラズマディスプレイパネル及びその駆動方法
KR100599647B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
KR100497236B1 (ko) 플라즈마 디스플레이 패널의 전원 제어 장치 및 그 방법
KR100589407B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
KR100487373B1 (ko) 플라즈마 디스플레이 패널 전원 공급 장치
KR100589409B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
KR100578830B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
KR100536242B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100842549B1 (ko) 플라즈마 디스플레이 패널의 초기 기동 제어 장치 및 방법
TWI668564B (zh) 顯示控制器及其節能方法
KR100617088B1 (ko) 제어부 리셋 장치
KR100245924B1 (ko) 전력절감형 표시장치의 셀프 테스트 기능 자동수행방법
JP2002300719A (ja) 電源装置及びこの電源装置を備える電子機器
KR20090074861A (ko) 잔상 방지 기능을 가지는 영상표시기기
KR100536241B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US20070091018A1 (en) Plasma display device and method for driving the same
KR20090065592A (ko) 플라즈마 디스플레이 장치 및 그 전원 제어 방법
KR100617087B1 (ko) 제어부 리셋 장치
KR19990071047A (ko) 디스플레이장치의 온도 조절장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090928

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee