KR100520830B1 - 플라즈마 디스플레이 패널 및 그 제조방법 - Google Patents

플라즈마 디스플레이 패널 및 그 제조방법 Download PDF

Info

Publication number
KR100520830B1
KR100520830B1 KR10-2003-0051453A KR20030051453A KR100520830B1 KR 100520830 B1 KR100520830 B1 KR 100520830B1 KR 20030051453 A KR20030051453 A KR 20030051453A KR 100520830 B1 KR100520830 B1 KR 100520830B1
Authority
KR
South Korea
Prior art keywords
alignment mark
substrate
auxiliary
auxiliary alignment
substrates
Prior art date
Application number
KR10-2003-0051453A
Other languages
English (en)
Other versions
KR20050012475A (ko
Inventor
강석동
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0051453A priority Critical patent/KR100520830B1/ko
Publication of KR20050012475A publication Critical patent/KR20050012475A/ko
Application granted granted Critical
Publication of KR100520830B1 publication Critical patent/KR100520830B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44—Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/44—Optical arrangements or shielding arrangements, e.g. filters or lenses
    • H01J2211/444—Means for improving contrast or colour purity, e.g. black matrix or light shielding means

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 상부기판과 하부기판의 정렬의 정확성을 향상시킬 수 있는 플라즈마 디스플레이 패널 및 그 제조방법에 관한 것이다.
본 발명은 제1 및 제2 기판 상에 각각 형성되어 제1 및 제2 기판 합착시 정렬의 기준을 제시하는 주 얼라인 마크와; 상기 제1 및 제2 기판 상에 각각 형성되며 제1 및 제2 기판의 정위치 정렬 정도 및 상기 정렬정도의 편차 보정을 위한 기준을 제시함과 아울러 상기 주 얼라인 마크와 다른 물질 및 다른 구조를 가지는 보조 얼라인 마크를 구비하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널 및 그 제조방법{PLASMA DISPLAY PANEL AND METHOD OF FABRICATING THE SAME}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 상부기판과 하부기판의 정렬의 정확성을 향상시킬 수 있는 플라즈마 디스플레이 패널 및 그 제조방법에 관한 것이다.
최근, 액정표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display) 및 플라즈마 표시장치(Plasma Display Panel; 이하 "PDP"라 함)등의 평면 표시장치가 활발히 개발되고 있으며, 이들중 PDP는 단순구조에 의한 제작의 용이성, 고휘도 및 고발광 효율의 우수, 메모리 기능 및 160°이상의 광시야각을 갖는 점과 아울러 40 인치이상의 대화면을 구현할수 있는 장점을 가지고 있다.
도 1은 종래의 3전극 교류 면방전형 PDP의 방전셀을 나타내는 도면이다.
도 1에 도시된 PDP는 상부기판(46) 상에 형성되어진 주사/유지전극(34Y) 및 공통유지전극(34Z)과, 하부기판(44) 상에 형성되어진 어드레스전극(32X)을 구비한다. 도 1에서 하부기판(44)은 90°회전하여 도시된 것이다.
유지전극쌍(34Y,34Z)은 투명전극(34a)과 버스전극(34b)으로 이루어진다. 투명전극(34a)은 방전셀로 부터 공급되는 빛을 투과하기 위하여 투명도전성물질로 형성된다. 버스전극(34b)은 블랙층(34i)과 전극층(34j)의 이중층구조로 형성된다.
전극층(34j)은 도전성이 높은 은(Ag)을 포함한다. 이 전극층(34j)은 투명전극(34b)의 낮은 도전성을 보상하는 역할을 한다. 전도성이 낮은 블랙층(34i)은 투명전극(34b)과 전극층(34j) 사이에 형성되어 전극층(34j)이 변색되는 것을 방지함과 아울러 PDP의 콘트라스트를 향상시킨다.
주사/유지전극(34Y)과 공통유지전극(34Z)이 나란하게 형성된 상부기판(46) 상에는 상부 유전체층(42)과 보호막(40)이 적층된다. 상부 유전체층(42)에는 가스 방전시 발생된 벽전하가 축적된다.
보호막(40)은 가스 방전시 발생된 스퍼터링에 의한 상부 유전체층(42)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 보호막(40)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(32X)이 형성된 하부기판(44) 상에는 하부 유전체층(48) 및 격벽(38)이 형성되며, 하부 유전체층(48)과 격벽(38)의 표면에는 형광체층(36)이 도포된다. 어드레스전극(32X)은 주사/유지전극(34Y) 및 공통유지전극(34Z)과 교차되는 방향으로 형성된다.
격벽(38)은 어드레스전극(32X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
형광체층(36)은 방전시 발생된 자외선에 의해 여기되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(46)/하부기판(44)과 격벽(38) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 PDP의 상부기판(46) 상에는 화면의 콘트라스트를 향상시키기 위해 유지전극쌍(34Y,34Z)과 나란한 방향으로 블랙매트릭스(52)가 형성된다.
블랙매트릭스(52)는 인접한 방전셀 사이에서 외부광 및 내부의 투과광을 흡수함으로써 채도 및 콘트라스트의 향상을 기할 수 있다.
상부기판(46) 상의 비표시 영역에는 전극층(34j)과 동일 물질로 홀을 갖는 상부 얼라인 마크(28)가 형성되고, 하부기판(44) 상의 비표시 영역에는 어드레스 전극(32X)과 동일 물질로 상부 얼라인 마크(28)의 홀에 삽입되도록 하부 얼라인 마크(29)가 형성된다.
상부 및 하부 얼라인 마크(28,29)는 상/하부기판(46,44)의 합착공정시 상/하부기판(46,44)을 정위치시키는 역할을 하게 된다.
도 2a 내지 도 2d는 도 1에 도시된 상판의 제조방법을 단계적으로 설명하기 위한 단면도이다.
상부기판(46) 상에 투명도전성물질이 스퍼터링 방식이나 진공증착법 등에 의해 증착된 후 패터닝됨으로써 도 2a와 같이 상부기판(46) 상에 투명전극(34a)이 형성된다.
투명전극(34a)이 형성된 상부기판(46) 상에 전도성이 약한 블랙층물질 예를 들어, 산화루테늄(RuO)이 증착되고 노광 및 현상 공정에 의해 패터닝된 후 소성공정을 거쳐 도 2b와 같이 블랙층(34i) 및 블랙매트릭스(52)가 형성된다. 블랙층(34i) 및 블랙매트릭스(52)가 형성된 상부기판(46) 상에 전극층물질 예를 들어, 은(Ag)이 증착되고 노광 및 현상 공정에 의해 패터닝된 후 소성공정을 거쳐 도 2c와 같이 상부기판(46) 상에 상부 얼라인 마크(28)와 전극층(34j)이 동시에 형성된다. 이로써, 블랙층(34i) 및 전극층(34j)으로 이루어진 2층구조의 버스전극(34b)과 블랙층(34i)으로 이루어진 단층구조의 블랙매트릭스(52)가 형성된다.
버스전극(34b)이 형성된 상부기판(46) 상에 유전체층 물질을 도포하여 도 2d와 같이 상부 유전체층(42)이 형성된다.
이후, 상부 유전체층(42) 상에 보호층 물질인 산화마그네슘을 도포하여 도 2e에 도시된 바와 같이 보호막(40)이 형성된다.
한편, 하부기판(44) 상에는 어드레스 전극(32X)과 하부 얼라인 마크(29)가 형성된다. 하부 얼라인 마크(29)는 금속물질이 증착된 후 패터닝됨으로써 하부기판(44) 상에 어드레스전극(32X)과 동시에 형성된다.
이러한, 하부 얼라인 마크(29)는 상부 얼라인 마크(28)와 대응되는 위치에 상부 얼라인 마크(28)의 홀에 삽입되도록 형성된다.
이와 같이, 상부 얼라인 마크(28)가 형성된 상부기판(46)과 하부 얼라인 마크(29)가 형성된 하부기판(44)은 상부 및 하부 얼라인 마크(28,29)를 통해 정렬되어 합착된다.
종래 PDP의 버스전극을 이루는 전극층(34j)은 전극층물질을 증착한 후 마스크를 이용한 노광 및 현상공정으로 형성된다. 노광공정시 마스크의 노광부(도시하지 않음)에 먼지 등의 이물질이 묻게 되는 경우가 빈번히 발생된다. 이물질이 묻은 마스크를 이용하여 노광공정을 실행하면, 노광되어야 하는 전극층물질영역이 노광되지 않아 현상공정시 현상액에 의해 제거되어 전극층(34j)의 오픈(Open)이 발생할 수 있다.
이러한 문제점을 해결하기 위해 전극층물질을 노광할때 마스크를 상하 또는 좌우로 이동(shift)시켜 다수번 노광 및 현상하여 전극층을 형성하게 된다. 이 때, 전극층과 동시에 형성되는 상부 얼라인 마크(28)는 마스크의 상하 또는 좌우로 이동(shift)된 거리만큼 노광된 영역이 현상공정을 거치면서 원하는 모양보다 상대적으로 큰 모양을 갖도록 변형된다. 예를 들어, 노광전에는 원형인 얼마인 마크로 설계하였지만 노광후에 타원형의 얼라인 마크로 변형된다.
이렇게 변형된 상부 얼라인 마크(28)와 하부 얼라인마크(29)의 정렬이 잘 이루어지지 않음으로써 도 3에 도시된 바와 같이 방전효율을 증가시키기 위해 돌출부와 라인부를 갖는 투명전극(34a)의 돌출부 중앙에 어드레스전극(32X)이 정위치 되지 않게 된다.
또한, 상부 및 하부 얼라인 마크(28,29)의 정렬이 잘 이루어진 경우 투명전극(34a)과 어드레스전극(32X)이 정위치 되지만, 격벽(38)들 사이에 투명전극(34a)의 돌출부가 정위치 되지 않는 경우가 빈번히 발생한다.
이렇게 투명전극(34a)과 어드레스전극(32X) 및 격벽(38)이 정위치 되지 않게됨으로써 전압 마진 불량과 오방전 등의 불량이 발생되어 수율 및 양산성이 감소하는 문제가 발생한다.
따라서, 본 발명의 목적은 상부기판과 하부기판의 정렬의 정확성을 향상시킬 수 있는 플라즈마 디스플레이 패널 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 PDP는 제1 및 제2 기판 상에 각각 형성되어 제1 및 제2 기판을 1차 정렬하는 주 얼라인 마크와; 상기 제1 및 제2 기판 상에 각각 형성되며 제1 및 제2 기판을 2차 정렬하는 보조 얼라인 마크를 구비하는 것을 특징으로 한다.
상기 보조 얼라인 마크는 상기 제1 및 제2 기판의 최외곽 영역에 형성되는 것을 특징으로 한다.
상기 주 얼라인 마크는 상기 제1 기판 상에 형성된 상부 주 얼라인 마크와; 상기 제2 기판 상에 상기 상부 주 얼라인 마크와 대응되도록 형성된 하부 주 얼라인 마크를 포함하는 것을 특징으로 한다.
상기 보조 얼라인 마크는 상기 상부 주얼라인 마크와 동일 평면에 형성된 상부 보조 얼라인 마크와; 상기 제2 기판 상에 상기 상부 보조 얼라인 마크와 대응되도록 형성된 하부 보조 얼라인 마크를 포함하는 것을 특징으로 한다.
상기 상부 보조 얼라인 마크는 상기 하부 보조 얼라인 마크보다 작은 면적으로 형성된 것을 특징으로 한다.
상기 하부 보조 얼라인 마크와 동일 물질로 상기 제2 기판 상에 형성된 격벽을 추가로 구비하는 것을 특징으로 한다.
상기 제1 기판 상에 형성된 투명전극과; 상기 투명전극과 동일 평면상에 형성된 블랙매트릭스와; 상기 투명전극의 일부분에 상기 블랙매트릭스와 동일 물질로 형성된 블랙층과; 상기 블랙층상에 형성된 금속전극을 추가로 구비하는 것을 특징으로 한다.
상기 상부 보조 얼라인 마크는 상기 투명전극과 동일한 물질로 형성된 상부 제1 보조 얼라인 마크와; 상기 상부 제1 보조 얼라인 마크 상에 상기 블랙매트릭스와 동일한 물질로 형성된 상부 제2 보조 얼라인 마크를 포함하는 것을 특징으로 한다.
상기 상부 제2 보조 얼라인 마크는 상기 상부 제1 얼라인 마크보다 작은 면적으로 형성된 것을 특징으로 한다.
상기 상부 주 얼라인 마크는 상기 블랙매트릭스와 동일 물질로 형성되는 것을 특징으로 한다.
본 발명에 따른 PDP의 제조방법은 제1 기판 상에 상부 주 얼라인 마크와 상부 보조 얼라인 마크를 형성하는 단계와; 상기 제1 기판과 대향하는 제2 기판 상에 상기 상부 주 얼라인 마크와 대응되도록 형성된 하부 주 얼라인 마크와 상기 상부 보조 얼라인 마크와 대응되도록 하부 보조 얼라인 마크를 형성하는 단계와; 상기 상부 및 하부 주얼라인 마크를 이용하여 제1 및 제2 기판을 1차로 정렬하는 단계와; 상기 상부 및 하부 보조 얼라인 마크를 이용하여 상기 제1 및 제2 기판을 2차로 정렬하는 단계를 포함하는 것을 특징으로 한다.
상기 상부 보조 얼라인 마크는 상기 하부 보조 얼라인 마크보다 작은 면적으로 형성되는 것을 특징으로 한다.
상기 제1 기판 상에 투명전극을 형성하는 단계와; 상기 투명전극과 동일 평면상에 블랙매트릭스를 형성하는 단계와; 상기 투명전극의 일부분에 상기 블랙매트릭스와 동일 물질로 블랙층을 형성하는 단계와; 상기 블랙층상에 금속전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 상부 보조 얼라인 마크를 형성하는 단계는 상기 투명전극과 동일한 물질로 상부 제1 보조 얼라인 마크를 형성하는 단계와; 상기 상부 제1 보조 얼라인 마크 상에 상기 블랙매트릭스와 동일한 물질로 상부 제2 보조 얼라인 마크를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 상부 제2 보조 얼라인 마크는 상기 상부 제1 얼라인 마크보다 작은 면적으로 형성되는 것을 특징으로 한다.
상기 하부 보조 얼라인 마크와 동일 물질로 상기 제2 기판 상에 격벽을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 상부 주 얼라인 마크는 상기 블랙매트릭스와 동일 물질로 형성되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 PDP의 전체적인 구조를 개략적으로 나타낸 평면도이고, 도 5는 도 4에 도시된 PDP의 방전셀을 나타내는 단면도이다.
도 4 및 도 5에 도시된 PDP는 상부기판(146) 상에 형성되어진 주사/유지전극(134Y) 및 공통유지전극(134Z)과, 하부기판(144) 상에 형성되어진 어드레스전극(132X)을 구비한다. 도 4에서 하부기판(144)은 90°회전하여 도시된 것이다.
유지전극쌍(134Y,134Z)은 투명전극(134a)과 버스전극(134b)으로 이루어진다. 투명전극(134a)은 방전셀로 부터 공급되는 빛을 투과하기 위하여 투명물질로 형성된다. 버스전극(134b)은 블랙층(134i)과 전극층(134j)의 이중층구조로 형성된다.
전극층(134j)은 도전성이 높은 은(Ag)을 포함한다. 이 전극층(134j)은 투명전극(134b)의 낮은 도전성을 보상하는 역할을 한다. 전도성이 낮은 블랙층(134i)은 투명전극(134b)과 전극층(134j) 사이에 형성되어 전극층(134j)이 변색되는 것을 방지함과 아울러 PDP의 콘트라스트를 향상시킨다.
주사/유지전극(134Y)과 공통유지전극(134Z)이 나란하게 형성된 상부기판(146) 상에는 상부 유전체층(42)과 보호막(40)이 적층된다. 상부 유전체층(142)에는 가스 방전시 발생된 벽전하가 축적된다.
보호막(140)은 가스 방전시 발생된 스퍼터링에 의한 상부 유전체층(142)의 손상을 방지함과 아울러 2차 전자의 방전 효율을 높이게 된다. 보호막(140)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(132X)이 형성된 하부기판(144) 상에는 하부 유전체층(148) 및 격벽(138)이 형성되며, 하부 유전체층(148)과 격벽(138)의 표면에는 형광체층(136)이 도포된다. 어드레스전극(132X)은 주사/유지전극(134Y) 및 공통유지전극(134Z)과 교차되는 방향으로 형성된다.
격벽(138)은 어드레스전극(132X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
형광체층(136)은 가스 방전시 발생된 자외선에 의해 여기되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(146)/하부기판(144)과 격벽(138) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 PDP의 상부기판(146) 상에는 화면의 콘트라스트를 향상시키기 위해 유지전극쌍(134Y,134Z)과 나란한 방향으로 블랙매트릭스(152)가 형성된다.
블랙매트릭스(152)는 인접한 방전셀 사이에서 외부광 및 내부의 투과광을 흡수함으로써 채도 및 콘트라스트의 향상을 기할 수 있다.
상부기판(146) 상의 비표시 영역에는 블랙층(134i)과 동일 물질로 홀을 갖는 상부 주 얼라인 마크(128)와 상부 보조 얼라인 마크(225)가 형성된다. 상부 보조 얼라인 마크(225)는 투명전극(134a)과 동일한 물질의 상부 제1 보조 얼라인 마크(220)와, 상부 제1 보조 얼라인 마크(220) 상에 상부 제1 보조 얼라인 마크(220)보다 작은 면적을 갖는 상부 제2 보조 얼라인 마크(230)를 포함한다. 상부 제1 및 제2 보조 얼라인 마크(220,230)의 형태는 예를 들어 사각형으로 형성된다. 상부 제2 보조 얼라인 마크(230)는 블랙층(134i)으로 형성되거나 블랙층(134i)과 전극층(134j)의 2중층 구조로 형성된다. 이렇게, 불투명 물질로 형성된 상부 제2 보조 얼라인 마크(230)는 투명한 상부 제1 보조 얼라인 마크(220)와 하부 보조 얼라인 마크(210)의 정렬을 돕는 역할을 하게 된다.
하부기판(144) 상의 비표시 영역에는 어드레스전극(132X)과 동일 물질로 상부 주 얼라인 마크(128)의 홀에 삽입되는 형태의 하부 주 얼라인 마크(129)와, 상부 보조 얼라인 마크(225)와 대응되는 하부 보조 얼라인 마크(210)가 형성된다. 하부 보조 얼라인 마크(210)는 상부 보조 얼라인 마크(225)보다 넓은 면적으로 형성되고, 형태는 예를 들어 사각형으로 형성된다.
하부 보조 얼라인 마크(210)는 격벽(138)과 동일물질로 형성되거나 격벽(138)과 어드레스전극(132X)의 이중 구조로 형성된다.
상부 및 하부 주 얼라인 마크(128,129)는 상/하부기판(146,144)의 각 모서리에 형성되어 자동화 공정에 의해 상/하부기판(146,144)을 자동으로 1 차 정렬하게 한다.
상/하부 보조 얼라인 마크(225,230)는 상/하부기판(146,144) 상의 최외곽 영역에 위치하며 각 모서리 및 각 변의 중앙에 형성된다. 특히, 중앙에 형성되는 상부 및 하부 얼라인 마크(225,210)는 패널이 대형화됨에 따라 커진 기판들의 중앙부에 위치하는 투명전극(134a), 격벽(138) 및 어드레스전극(132X)을 정확하게 정렬하는데 이용된다. 이 상/하부 보조 얼라인 마크(225,230)는 상부 및 하부 주 얼라인 마크(128,129)에 의해 1차 정렬된 상/하부기판(146,144)을 수동으로 2 차 정렬하게 한다. 즉, 상부 및 하부 주 얼라인 마크(128,129)를 이용하여 1차 정렬을 한 후 상/하부 보조 얼라인 마크(225,210)의 정렬정도를 확인하여 상/하부 보조 얼라인 마크(225,210)의 정렬 편차만큼 수동으로 상/하부기판(146,144)을 2차 정렬함으로써 격벽(138)들 사이에 투명전극(134a)의 돌출부가 정위치된다.
도 6a 내지 도 6e는 본 발명의 실시예에 따른 상판의 제조방법을 단계적으로 설명하기 위한 단면도이다.
상부기판(146) 상에 투명도전성물질이 스퍼터링 방식이나 진공증착법 등에 의해 증착된 후 패터닝됨으로써 도 6a와 같이 상부기판(146) 상에 투명전극(134a) 및 상부 제1 보조 얼라인 마크(220)가 형성된다.
투명전극(134a)이 형성된 상부기판(146) 상에 전도성이 약한 블랙층물질 예를 들어, 산화루테늄(RuO)이 증착되고 노광 및 현상 공정에 의해 패터닝된 후 소성공정을 거쳐 도 6b와 같이 블랙층(134i), 블랙매트릭스(152), 상부 주 얼라인 마크(128) 및 상부 제2 보조 얼라인 마크(230)가 형성된다. 여기서, 상부 제2 보조 얼라인 마크(230)는 상부 제1 보조 얼라인 마크(220) 보다 작은 면적으로 형성된다.
블랙층(134i) 및 블랙매트릭스(152)가 형성된 상부기판(146) 상에 전극층물질 예를 들어, 은(Ag)이 증착되고 노광 및 현상 공정에 의해 패터닝된 후 소성공정을 거쳐 도 6c와 같이 상부기판(146) 상에 전극층(134j)이 형성된다. 이로써, 블랙층(134i) 및 전극층(134j)으로 이루어진 2층구조의 버스전극(134b)과 블랙층(134i)으로 이루어진 단층구조의 블랙 매트릭스(152)가 형성된다.
버스전극(134b)이 형성된 상부기판(146) 상에 유전체층 물질을 도포하여 도 6d와 같이 상부 유전체층(142)이 형성된다.
이후, 상부 유전체층(142) 상에 보호층 물질인 산화마그네슘(MgO)을 도포하여 도 6e에 도시된 바와 같이 보호막(140)이 형성된다.
도 7a 내지 도 7d는 본 발명의 실시예에 따른 하판의 제조방법을 단계적으로 설명하기 위한 단면도이다.
하부기판(144) 상에는 금속물질이 증착된 후 패터닝됨으로써 도 7a에 도시된 바와 같이 어드레스 전극(132X)과 하부 주 얼라인 마크(129)가 동시에 형성된다. 어드레스 전극(132X)과 하부 주 얼라인 마크(129)가 형성된 하부기판(144) 상에 스크린 프린팅 등의 방법을 이용하여 유전체 페이스트가 도포된 후 소성됨으로써 도 7b와 같이 하부 유전체(148)가 형성된다. 이어서, 하부유전체(148)가 형성된 하부기판(144) 상에 격벽물질이 도포된 후 패터닝됨으로써 도 7c에 도시된 바와 같이 격벽(138)과 하부 보조 얼라인 마크(210)가 동시에 형성된다. 이어서, 격벽(138)이 형성된 하부기판(144) 상에 형광체물질이 도포된 후 소성됨으로써 도 7d에 도시된 바와 같이 형광체(136)가 형성된다.
이와 같이, 상부 보조 얼라인 마크(225) 및 상부 주 얼라인 마크(128)가 형성된 상부기판(146)과 하부 보조 얼라인 마크(210) 및 하부 주 얼라인 마크(129)가 형성된 하부기판(144)이 상부 및 하부 주 얼라인 마크(128,129)를 통해 정렬된다.
이러한, 상부 및 하부 주 얼라인 마크(128,129)를 통한 상/하부기판(146,148)의 정렬은 자동화 공정에 의해 이루어 진다. 그러나, 상부 및 하부 주 얼라인 마크(128,129)의 정렬이 잘 이루어지는 경우라도 투명전극(134a)과 격벽(138)이 정위치 되지 않는 경우 상/하부 보조 얼라인 마크(225,210)의 정렬 상태를 확인하고 정렬의 편차를 수동으로 정렬함으로써 도 8에 도시된 바와 같이 격벽(138)들 사이에 투명전극(134a)의 돌출부가 정위치된다.
본 발명에 따른 PDP는 얼라인 마크의 형성과 별도로 보조 얼라인 마크를 형성함으로써 상/하부기판의 정렬의 정확성을 증가 할수 있게 된다.
또한, 상부 주 얼라인 마크를 블랙매트릭스와 동일 물질로 형성함으로써 전극층 형성시 마스크의 이동(shift)에 의한 다수번의 노광공정에 의해 발생하는 상부 얼라인 마크의 불량을 방지할 수 있다. 즉, 단선이 발생하여도 패널 특성에 영향을 미치지 않아 다수번의 노광공정이 불필요한 블랙매트릭스와 상부 얼라인 마크를 동시에 형성함으로써 상부 얼라인 마크의 변형이 일어나지 않게 된다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 제조방법은 주 얼라인 마크와 보조 얼라인 마크를 형성함으로써 얼라인 마크를 통한 상/하부기판의 정렬의 편차를 보조 얼라인 마크에 의해 확인하고 정렬 편차를 보정한다. 이로써, 상/하부기판의 정렬의 정확성을 증가시켜 수율 및 양산성을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래 플라즈마 디스플레이 패널을 나타내는 단면도.
도 2a 내지 도 2e는 도 1에 도시된 상부기판의 제조방법을 단계적으로 나타내는 단면도.
도 3은 상/하부기판의 비정렬상태를 개략적으로 나타낸 평면도.
도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 전체적인 구조를 나타내는 평면도.
도 5은 도 4 에 도시된 플라즈마 디스플레이 패널을 나타내는 단면도.
도 6a 내지 도 6e는 본 발명의 실시예에 따른 상판의 제조방법을 단계적으로 나타내는 단면도.
도 7a 내지 도 7d는 본 발명의 실시예에 따른 하판의 제조방법을 단계적으로 나타내는 단면도.
도 8은 본 발명에 따른 상/하부기판의 정렬상태를 개략적으로 나타낸 평면도.
<도면의 주요부분에 대한 부호의 설명>
46,146 : 상부기판 42,142 : 유전체층
40,140 : 보호층 44,144 : 하부기판
38,138 : 격벽 36,136 : 형광체층
28,128 : 상부 주얼라인 마크 29,129 : 하부 주얼라인 마크
52,152 : 블랙 매트릭스 225 : 상부 보조 얼라인 마크
210 : 하부 보조 얼라인 마크

Claims (17)

  1. 제1 및 제2 기판 상에 각각 형성되어 제1 및 제2 기판 합착시 정렬의 기준을 제시하는 주 얼라인 마크와;
    상기 제1 및 제2 기판 상에 각각 형성되며 제1 및 제2 기판의 정위치 정렬 정도 및 상기 정렬정도의 편차 보정을 위한 기준을 제시함과 아울러 상기 주 얼라인 마크와 다른 물질 및 다른 구조를 가지는 보조 얼라인 마크를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 보조 얼라인 마크는 상기 제1 및 제2 기판의 최외곽 영역에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 주 얼라인 마크는
    상기 제1 기판 상에 형성된 상부 주 얼라인 마크와;
    상기 제2 기판 상에 상기 상부 주 얼라인 마크와 대응되도록 형성된 하부 주 얼라인 마크를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 보조 얼라인 마크는
    상기 상부 주얼라인 마크와 동일 평면에 형성된 상부 보조 얼라인 마크와;
    상기 제2 기판 상에 상기 상부 보조 얼라인 마크와 대응되도록 형성된 하부 보조 얼라인 마크를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 4 항에 있어서,
    상기 상부 보조 얼라인 마크는 상기 하부 보조 얼라인 마크보다 작은 면적으로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제 4 항에 있어서,
    상기 하부 보조 얼라인 마크와 동일 물질로 상기 제2 기판 상에 형성된 격벽을 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 1 항에 있어서,
    상기 제1 기판 상에 형성된 투명전극과;
    상기 투명전극과 동일 평면상에 형성된 블랙매트릭스와;
    상기 투명전극의 일부분에 상기 블랙매트릭스와 동일 물질로 형성된 블랙층과;
    상기 블랙층상에 형성된 금속전극을 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제 7 항에 있어서
    상기 상부 보조 얼라인 마크는
    상기 투명전극과 동일한 물질로 형성된 상부 제1 보조 얼라인 마크와;
    상기 상부 제1 보조 얼라인 마크 상에 상기 블랙매트릭스와 동일한 물질로 형성된 상부 제2 보조 얼라인 마크를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제 8 항에 있어서,
    상기 상부 제2 보조 얼라인 마크는 상기 상부 제1 얼라인 마크보다 작은 면적으로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제 7 항에 있어서,
    상기 상부 주 얼라인 마크는 상기 블랙매트릭스와 동일 물질로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 제1 기판 상에 상부 주 얼라인 마크와 상부 보조 얼라인 마크를 형성하는 단계와;
    상기 제1 기판과 대향하는 제2 기판 상에 상기 상부 주 얼라인 마크와 대응되도록 형성된 하부 주 얼라인 마크와 상기 상부 보조 얼라인 마크와 대응되도록 하부 보조 얼라인 마크를 형성하는 단계와;
    상기 상부 및 하부 주얼라인 마크를 이용하여 제1 및 제2 기판을 1차로 정렬하는 단계와;
    상기 상부 및 하부 보조 얼라인 마크를 이용하여 상기 제1 및 제2 기판의 정위치 정도를 판단하고 판단결과에 따라 상기 제1 및 제2 기판을 2차로 정렬하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  12. 제 11 항에 있어서,
    상기 상부 보조 얼라인 마크는 상기 하부 보조 얼라인 마크보다 작은 면적으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  13. 제 11 항에 있어서,
    상기 제1 기판 상에 투명전극을 형성하는 단계와;
    상기 투명전극과 동일 평면상에 블랙매트릭스를 형성하는 단계와;
    상기 투명전극의 일부분에 상기 블랙매트릭스와 동일 물질로 블랙층을 형성하는 단계와;
    상기 블랙층상에 금속전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  14. 제 13 항에 있어서
    상기 상부 보조 얼라인 마크를 형성하는 단계는
    상기 투명전극과 동일한 물질로 상부 제1 보조 얼라인 마크를 형성하는 단계와;
    상기 상부 제1 보조 얼라인 마크 상에 상기 블랙매트릭스와 동일한 물질로 상부 제2 보조 얼라인 마크를 형성하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  15. 제 14 항에 있어서,
    상기 상부 제2 보조 얼라인 마크는 상기 상부 제1 얼라인 마크보다 작은 면적으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  16. 제 11 항에 있어서,
    상기 하부 보조 얼라인 마크와 동일 물질로 상기 제2 기판 상에 격벽을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
  17. 제 13 항에 있어서,
    상기 상부 주 얼라인 마크는 상기 블랙매트릭스와 동일 물질로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 제조방법.
KR10-2003-0051453A 2003-07-25 2003-07-25 플라즈마 디스플레이 패널 및 그 제조방법 KR100520830B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0051453A KR100520830B1 (ko) 2003-07-25 2003-07-25 플라즈마 디스플레이 패널 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0051453A KR100520830B1 (ko) 2003-07-25 2003-07-25 플라즈마 디스플레이 패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050012475A KR20050012475A (ko) 2005-02-02
KR100520830B1 true KR100520830B1 (ko) 2005-10-12

Family

ID=37224434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0051453A KR100520830B1 (ko) 2003-07-25 2003-07-25 플라즈마 디스플레이 패널 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100520830B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742050A (zh) * 2019-01-03 2019-05-10 京东方科技集团股份有限公司 基板及对位方法、设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748503B1 (ko) * 2005-11-22 2007-08-13 엘지전자 주식회사 디스플레이 패널 및 그 제조 방법
KR100696642B1 (ko) * 2005-11-29 2007-03-19 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100879471B1 (ko) * 2007-08-03 2009-01-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과, 이의 정렬방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742050A (zh) * 2019-01-03 2019-05-10 京东方科技集团股份有限公司 基板及对位方法、设备
CN109742050B (zh) * 2019-01-03 2022-02-01 京东方科技集团股份有限公司 基板及对位方法、设备
US11398435B2 (en) 2019-01-03 2022-07-26 Chengdu Boe Optoelectronics Technology Co., Ltd. Substrate, alignment method and alignment device

Also Published As

Publication number Publication date
KR20050012475A (ko) 2005-02-02

Similar Documents

Publication Publication Date Title
KR100279255B1 (ko) 플라즈마디스플레이패널및그의형성방법
KR100589361B1 (ko) 플라즈마 디스플레이 패널
KR100524302B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
JP2006173113A (ja) プラズマディスプレイパネル及びその製造方法
KR100520830B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR20040107063A (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR20030029697A (ko) 얼라인마크 및 이를 이용한 플라즈마 디스플레이 패널
KR20050034384A (ko) 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의후면 패널 제조방법
US20070007891A1 (en) Plasma display panel
JP2003168373A (ja) 面放電ａｃ型プラズマディスプレイパネル用前面基板、面放電ａｃ型プラズマディスプレイパネル及び面放電ａｃ型プラズマディスプレイ装置
US20090302763A1 (en) Plasma display panel and method for manufacturing the same
US20050156523A1 (en) Plasma display panel having align marks, and method and apparatus for forming align marks through offset process
KR100520834B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
KR100590115B1 (ko) 플라즈마 디스플레이 패널
KR101070920B1 (ko) 플라즈마 디스플레이 패널의 전극 형성 방법
US20090072702A1 (en) Plasma display panel and method of manufacturing a discharge electrode sheet used therein
KR100696642B1 (ko) 플라즈마 디스플레이 패널
KR100647587B1 (ko) 플라즈마 디스플레이 패널
KR100560511B1 (ko) 플라즈마 디스플레이 패널의 제조 방법
KR101113886B1 (ko) 전사 플레이트의 제조 방법, 전사 플레이트 및 플라즈마디스플레이 패널의 전극 형성 방법
JP4830723B2 (ja) プラズマディスプレイパネル
KR100730069B1 (ko) 플라즈마 디스플레이 패널의 제조방법
KR20060058797A (ko) 플라즈마 디스플레이 패널의 제조방법
KR20060060432A (ko) 플라즈마 디스플레이 패널 제조용 포토 마스크
KR20060061581A (ko) 플라즈마 디스플레이 패널 및 그것의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090929

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee