KR100518532B1 - 선택적으로 명령신호 및 어드레스를 전송하는 방법 및 장치 - Google Patents
선택적으로 명령신호 및 어드레스를 전송하는 방법 및 장치 Download PDFInfo
- Publication number
- KR100518532B1 KR100518532B1 KR10-2002-0023272A KR20020023272A KR100518532B1 KR 100518532 B1 KR100518532 B1 KR 100518532B1 KR 20020023272 A KR20020023272 A KR 20020023272A KR 100518532 B1 KR100518532 B1 KR 100518532B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- signal
- command signal
- memory
- response
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4082—Address Buffers; level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Abstract
Description
Claims (19)
- 입력되는 명령신호 및 어드레스를 메모리 모듈에 장착된 다수개의 반도체장치들 중에서 억세스된 제1반도체장치로 전송하는 방법에 있어서,상기 명령신호 및 어드레스를 수신하고 버퍼링하는 단계; 및상기 제1반도체장치를 억세스하는 선택신호 및 클락신호에 응답하여 버퍼링된 명령신호 및 어드레스를 상기 제1반도체장치로 전송하는 단계를 구비하며,상기 제1반도체장치로 전송하는 단계는,상기 선택신호에 응답하여 버퍼링된 명령신호 및 어드레스를 래치하는 단계; 및상기 클락신호에 응답하여 래치된 명령신호 및 어드레스를 상기 제1반도체장치로 전송하는 단계를 구비하는 것을 특징으로 하는 명령신호 및 어드레스 전송방법.
- 삭제
- 입력되는 명령신호 및 어드레스를 다수개의 메모리 모듈들 중에서 억세스된 제1메모리 모듈로 전송하는 방법에 있어서,상기 명령신호 및 어드레스를 수신하고 버퍼링하는 단계; 및상기 제1메모리 모듈을 억세스하는 모듈선택신호 및 클락신호에 응답하여 상기 버퍼링된 명령신호 및 어드레스를 상기 제1메모리 모듈로 전송하는 단계를 구비하며,상기 제1메모리 모듈로 전송하는 단계는,상기 모듈선택신호에 응답하여 버퍼링된 명령신호 및 어드레스를 래치하는 단계; 및상기 클락신호에 응답하여 래치된 명령신호 및 어드레스를 상기 제1메모리 모듈로 전송하는 단계를 구비하는 것을 특징으로 하는 명령신호 및 어드레스 전송방법.
- 삭제
- 메모리 모듈에 장착되고, 입력되는 명령신호 및 어드레스를 상기 메모리 모듈에 장착된 다수개의 반도체장치들 중에서 억세스된 제1반도체장치로 전송하는 레지스터에 있어서,상기 명령신호 및 어드레스를 수신하고 버퍼링하는 버퍼; 및상기 제1반도체장치를 억세스하는 선택신호 및 클락신호에 응답하여 버퍼링된 명령신호 및 어드레스를 상기 제1반도체장치로 전송하는 래치를 구비하며,상기 래치는,상기 선택신호에 응답하여 버퍼링된 명령신호 및 어드레스를 래치하는 제1래치; 및상기 클락신호에 응답하여 래치된 명령신호 및 어드레스를 상기 제1반도체장치로 전송하는 제2래치를 구비하는 것을 특징으로 하는 레지스터.
- 삭제
- 입력되는 명령신호 및 어드레스를 다수개의 메모리 모듈들 중에서 억세스된 제1메모리 모듈로 전송하는 레지스터에 있어서,상기 명령신호 및 어드레스를 수신하고 버퍼링하는 버퍼; 및상기 제1메모리 모듈을 선택하는 모듈선택신호 및 클락신호에 응답하여 상기 버퍼링된 명령신호 및 어드레스를 상기 제1메모리 모듈로 전송하는 래치를 구비하며,상기 래치는상기 선택신호에 응답하여 버퍼링된 명령신호 및 어드레스를 래치하는 제1래치; 및상기 클락신호에 응답하여 래치된 명령신호 및 어드레스를 상기 제1메모리 모듈로 전송하는 제2래치를 구비하는 것을 특징으로 하는 레지스터.
- 제7항에 있어서, 상기 레지스터는 상기 억세스된 제1메모리 모듈에 장착되는 것을 특징으로 하는 레지스터.
- 삭제
- 제7항에 있어서, 상기 명령신호는 로우 어드레스 스트로브, 컬럼 어드레스 스트로브, 기입 인에이블 신호 및 상기 모듈선택신호를 구비하는 것을 특징으로 하는 레지스터.
- 메모리 모듈에 있어서,상기 메모리 모듈에 장착되는 다수개의 메모리장치들; 및상기 메모리 모듈에 장착되고, 명령신호 및 어드레스를 수신하여 버퍼링하고, 버퍼링된 명령신호 및 어드레스를 상기 다수개의 메모리장치들 중에서 억세스된 제1메모리장치로 전송하기 위한 레지스터를 구비하며,상기 레지스터는,상기 명령신호 및 어드레스를 수신하고 버퍼링하는 버퍼;상기 버퍼에 접속되고, 상기 제1메모리장치를 억세스하는 선택신호에 응답하여 상기 버퍼링된 명령신호 및 어드레스를 래치하는 제1래치; 및클락신호에 응답하여 상기 제1래치의 출력신호를 상기 제1메모리장치로 전송하는 제2래치는 구비하는 것을 특징으로 메모리 모듈.
- 제11항에 있어서, 상기 메모리모듈은 DIMM(dual in -line memory module)인 것을 특징으로 하는 메모리 모듈.
- 삭제
- 시스템에 있어서,선택신호를 포함하는 명령신호 및 어드레스를 출력하는 메모리 컨트롤러;다수개의 메모리 모듈들; 및상기 명령신호를 상기 다수개의 메모리 모듈들 각각으로 전송하기 위한 버스를 구비하며,상기 메모리 모듈들 각각은,다수개의 메모리장치들; 및상기 명령신호 및 어드레스를 수신하여 버퍼링하고, 상기 다수개의 메모리장치들 중에서 제1메모리장치를 억세스하기 위한 상기 선택신호에 응답하여 버퍼링된 명령신호를 억세스된 제1메모리장치로 전송하는 레지스터를 구비하고,상기 레지스터는,상기 명령신호를 수신하고 버퍼링하는 버퍼;상기 버퍼에 접속되고 상기 선택신호에 응답하여 상기 버퍼의 출력신호를 래치하는 제1래치; 및클락신호에 응답하여 상기 제1래치의 출력신호를 상기 제1메모리장치로 전송하는 제2래치는 구비하는 것을 특징으로 시스템.
- 삭제
- 제14항에 있어서, 상기 명령신호는 어드레스, 로우 어드레스 스트로브, 컬럼 어드레스 스트로브, 기입 인에이블 신호를 구비하는 것을 특징으로 하는 시스템.
- 제14항에 있어서, 상기 메모리 모듈들 각각은 SIMM 또는 DIMM인 것을 특징으로 시스템.
- 시스템에 있어서,선택신호를 포함하는 명령신호 및 어드레스를 출력하는 메모리 컨트롤러;다수개의 메모리 모듈들; 및상기 명령신호를 상기 다수개의 메모리 모듈들 각각으로 전송하기 위한 버스를 구비하며,상기 메모리 모듈들 각각은 상기 명령신호 및 어드레스를 수신하여 버퍼링하고, 상기 다수개의 메모리 모듈들 중에서 제1메모리 모듈을 억세스하기 위한 상기 선택신호에 응답하여 버퍼링된 명령신호를 억세스된 제1메모리 모듈로 전송하는 레지스터를 구비하며,상기 레지스터는,상기 명령신호 및 어드레스를 수신하고 버퍼링하기 위한 버퍼;상기 버퍼에 접속되고 상기 선택신호에 응답하여 상기 버퍼의 출력신호를 래치하는 제1래치; 및클락신호에 응답하여 상기 제1래치의 출력신호를 소정의 버스를 통하여 상기 제1메모리 모듈로 전송하기 위한 제2래치는 구비하는 것을 특징으로 시스템.
- 삭제
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0023272A KR100518532B1 (ko) | 2002-04-27 | 2002-04-27 | 선택적으로 명령신호 및 어드레스를 전송하는 방법 및 장치 |
US10/422,792 US7366827B2 (en) | 2002-04-27 | 2003-04-25 | Method and apparatus for selectively transmitting command signal and address signal |
US11/589,765 US7707355B2 (en) | 2002-04-27 | 2006-10-31 | Memory system for selectively transmitting command and address signals |
US12/683,005 US8140783B2 (en) | 2002-04-27 | 2010-01-06 | Memory system for selectively transmitting command and address signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0023272A KR100518532B1 (ko) | 2002-04-27 | 2002-04-27 | 선택적으로 명령신호 및 어드레스를 전송하는 방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030084509A KR20030084509A (ko) | 2003-11-01 |
KR100518532B1 true KR100518532B1 (ko) | 2005-10-04 |
Family
ID=29244801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0023272A KR100518532B1 (ko) | 2002-04-27 | 2002-04-27 | 선택적으로 명령신호 및 어드레스를 전송하는 방법 및 장치 |
Country Status (2)
Country | Link |
---|---|
US (3) | US7366827B2 (ko) |
KR (1) | KR100518532B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100518532B1 (ko) * | 2002-04-27 | 2005-10-04 | 삼성전자주식회사 | 선택적으로 명령신호 및 어드레스를 전송하는 방법 및 장치 |
US8006044B2 (en) * | 2006-12-21 | 2011-08-23 | Intel Corporation | Flexible selection command for non-volatile memory |
TW200923944A (en) * | 2007-11-23 | 2009-06-01 | Skymedi Corp | Non-volatile memory system and its control method |
US8495310B2 (en) * | 2008-09-22 | 2013-07-23 | Qimonda Ag | Method and system including plural memory controllers and a memory access control bus for accessing a memory device |
US8914589B2 (en) * | 2008-09-22 | 2014-12-16 | Infineon Technologies Ag | Multi-port DRAM architecture for accessing different memory partitions |
KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
US9087568B1 (en) | 2012-04-02 | 2015-07-21 | Rambus Inc. | Memory with merged control input |
CN108831512A (zh) | 2013-10-15 | 2018-11-16 | 拉姆伯斯公司 | 负载减小的存储模块 |
US10199084B2 (en) | 2016-03-28 | 2019-02-05 | Intel Corporation | Techniques to use chip select signals for a dual in-line memory module |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5036493A (en) * | 1990-03-15 | 1991-07-30 | Digital Equipment Corporation | System and method for reducing power usage by multiple memory modules |
US5796672A (en) * | 1997-04-24 | 1998-08-18 | Texas Instruments Incorporated | Method and circuit for routing data to registers in an integrated circuit |
KR19990069374A (ko) * | 1998-02-07 | 1999-09-06 | 구본준 | 모듈제어회로를 구비한 메모리 모듈 |
JP2002007201A (ja) * | 2000-06-21 | 2002-01-11 | Nec Corp | メモリシステム、メモリインターフェース及びメモリチップ |
KR20020017080A (ko) * | 2000-08-28 | 2002-03-07 | 윤종용 | 프로그램이 가능한 지연버퍼를 구비하는 반도체 메모리장치 및 메모리 컨트롤러 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5261073A (en) * | 1989-05-05 | 1993-11-09 | Wang Laboratories, Inc. | Method and apparatus for providing memory system status signals |
US5825711A (en) * | 1997-06-13 | 1998-10-20 | Micron Technology, Inc. | Method and system for storing and processing multiple memory addresses |
US6502161B1 (en) * | 2000-01-05 | 2002-12-31 | Rambus Inc. | Memory system including a point-to-point linked memory subsystem |
US6215727B1 (en) * | 2000-04-04 | 2001-04-10 | Intel Corporation | Method and apparatus for utilizing parallel memory in a serial memory system |
JP3757757B2 (ja) * | 2000-05-18 | 2006-03-22 | 株式会社日立製作所 | リード優先メモリシステム |
US6530006B1 (en) * | 2000-09-18 | 2003-03-04 | Intel Corporation | System and method for providing reliable transmission in a buffered memory system |
US6862653B1 (en) * | 2000-09-18 | 2005-03-01 | Intel Corporation | System and method for controlling data flow direction in a memory system |
US6981089B2 (en) * | 2001-12-31 | 2005-12-27 | Intel Corporation | Memory bus termination with memory unit having termination control |
US7003684B2 (en) * | 2002-03-27 | 2006-02-21 | Via Technologies, Inc. | Memory control chip, control method and control circuit |
KR100518532B1 (ko) * | 2002-04-27 | 2005-10-04 | 삼성전자주식회사 | 선택적으로 명령신호 및 어드레스를 전송하는 방법 및 장치 |
-
2002
- 2002-04-27 KR KR10-2002-0023272A patent/KR100518532B1/ko active IP Right Grant
-
2003
- 2003-04-25 US US10/422,792 patent/US7366827B2/en not_active Expired - Lifetime
-
2006
- 2006-10-31 US US11/589,765 patent/US7707355B2/en not_active Expired - Lifetime
-
2010
- 2010-01-06 US US12/683,005 patent/US8140783B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5036493A (en) * | 1990-03-15 | 1991-07-30 | Digital Equipment Corporation | System and method for reducing power usage by multiple memory modules |
US5796672A (en) * | 1997-04-24 | 1998-08-18 | Texas Instruments Incorporated | Method and circuit for routing data to registers in an integrated circuit |
KR19990069374A (ko) * | 1998-02-07 | 1999-09-06 | 구본준 | 모듈제어회로를 구비한 메모리 모듈 |
JP2002007201A (ja) * | 2000-06-21 | 2002-01-11 | Nec Corp | メモリシステム、メモリインターフェース及びメモリチップ |
KR20020017080A (ko) * | 2000-08-28 | 2002-03-07 | 윤종용 | 프로그램이 가능한 지연버퍼를 구비하는 반도체 메모리장치 및 메모리 컨트롤러 |
Also Published As
Publication number | Publication date |
---|---|
US20030204688A1 (en) | 2003-10-30 |
US7366827B2 (en) | 2008-04-29 |
US8140783B2 (en) | 2012-03-20 |
US7707355B2 (en) | 2010-04-27 |
US20100165782A1 (en) | 2010-07-01 |
US20070043922A1 (en) | 2007-02-22 |
KR20030084509A (ko) | 2003-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7138823B2 (en) | Apparatus and method for independent control of on-die termination for output buffers of a memory device | |
US9001597B2 (en) | Memory system, semiconductor memory device, and wiring substrate, the semiconductor memory device including termination resistance circuit or control circuit | |
KR100243714B1 (ko) | 데이타 버스 성능이 향상된 고집적 메모리 모듈 | |
US7024518B2 (en) | Dual-port buffer-to-memory interface | |
US7038966B2 (en) | Memory device and method having data path with multiple prefetch I/O configurations | |
US6990562B2 (en) | Memory controller to communicate with memory devices that are associated with differing data/strobe ratios | |
US20060277355A1 (en) | Capacity-expanding memory device | |
US20010010655A1 (en) | Method and system for accessing rows in multiple memory banks within an integrated circuit | |
US8140783B2 (en) | Memory system for selectively transmitting command and address signals | |
US6680866B2 (en) | Clock synchronous semiconductor memory device | |
US7929361B2 (en) | Circuit using a shared delay locked loop (DLL) and method therefor | |
CN110659228B (zh) | 存储器系统以及用于访问存储器系统的方法 | |
EP0831402A1 (en) | Dynamically configuring timing to match memory bus loading conditions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150831 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190830 Year of fee payment: 15 |