KR100516059B1 - Control signal generator for driving liquid crystal display - Google Patents
Control signal generator for driving liquid crystal display Download PDFInfo
- Publication number
- KR100516059B1 KR100516059B1 KR1019980002317A KR19980002317A KR100516059B1 KR 100516059 B1 KR100516059 B1 KR 100516059B1 KR 1019980002317 A KR1019980002317 A KR 1019980002317A KR 19980002317 A KR19980002317 A KR 19980002317A KR 100516059 B1 KR100516059 B1 KR 100516059B1
- Authority
- KR
- South Korea
- Prior art keywords
- data enable
- enable signal
- signal
- output
- mode
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
액정표시장치 구동에 필요한 제어신호 생성장치에 관한 것으로, 액정표시장치의 타이밍 제어 집적회로에 있어서,A control signal generation device for driving a liquid crystal display device, the timing control integrated circuit of the liquid crystal display device,
외부의 데이터 인에이블 신호와 클럭신호를 입력받아 블랭크 기간에 유사 데이터 인에이블 신호를 생성하는 유사 데이터 인에이블 신호 생성부와; 외부의 데이터 인에이블 신호와 상기 유사 데이터 인에이블 신호 생성부에서 출력되는 유사 데이터 인에이블 신호를 오아 연산하여 출력하는 논리부와; 싱크 신호를 입력받아 제2데이터 인에이블 신호를 생성하는 싱크 디이 모드부와; 모드선택신호에 따라 상기 논리부에서 출력되는 제1데이터 인에이블 신호와 상기 싱크 디이 모드부의 제2인에이블 신호를 선택하여 출력하는 다중 선택부와; 상기 다중 선택부의 출력신호를 입력받아 액정표시장치 구동에 필요한 제어신호를 생성하여 출력하는 디이모드부를 포함하여 구성되어, 디이 모드에서 블랭크 기간이 시작되면, 입력되는 데이터 인에이블 신호와 같은 타이밍을 가진 유사 데이터 인에이블 신호를 만들어내고, 그 유사 데이터 인에이블 신호와 원래의 데이터 인에이블 신호와 결합한 신호를 이용하여 제어신호를 생성하는, 액정표시장치 구동에 필요한 제어신호 생성장치에 관한 것이다.A pseudo data enable signal generator which receives an external data enable signal and a clock signal and generates a pseudo data enable signal in a blank period; A logic unit configured to calculate and output an external data enable signal and a pseudo data enable signal output from the pseudo data enable signal generator; A sink D mode unit configured to receive a sink signal and generate a second data enable signal; A multi-selection unit for selecting and outputting a first data enable signal output from the logic unit and a second enable signal of the sync de-mode mode unit according to a mode selection signal; And a de-mode unit configured to receive an output signal of the multi-selection unit and generate and output a control signal required to drive the liquid crystal display device. When the blank period starts in the de-mode, it has the same timing as the input data enable signal. The present invention relates to a control signal generator for driving a liquid crystal display, which generates a similar data enable signal and generates a control signal using a signal combined with the similar data enable signal and the original data enable signal.
Description
이 발명은 액정표시장치 구동에 필요한 제어신호 생성장치에 관한 것으로, 더욱 상세하게 말하자면, 디이 모드에서 블랭크 기간이 시작되면, 입력되는 데이터 인에이블 신호와 같은 타이밍을 가진 유사 데이터 인에이블 신호를 만들어내고, 그 유사 데이터 인에이블 신호와 원래의 데이터 인에이블 신호와 결합한 신호를 이용하여 제어신호를 생성하는, 액정표시장치 구동에 필요한 제어신호 생성장치에 관한 것이다.The present invention relates to a control signal generator required to drive a liquid crystal display. More specifically, when the blank period starts in the DI mode, a pseudo data enable signal having the same timing as the input data enable signal is generated. The present invention relates to a control signal generating apparatus for driving a liquid crystal display device, which generates a control signal using a signal combined with the similar data enable signal and the original data enable signal.
액정표시장치(LCD: Liquid Crystal Display)는 경박단소하고 저전압구동과 저전력소모라는 장점을 바탕으로 널리 이용되고 있으며, 그 발전속도도 연 10%이상이며, 차세대 디스플레이로 인식되고 있다.Liquid crystal displays (LCDs) are widely used on the basis of their advantages such as low weight, low voltage driving, and low power consumption, and their generation speed is more than 10% per year, and is recognized as next generation display.
또한, 그 응용분야도 다양하며, 노트북 컴퓨터, 휴대폰, 카 네비게이션 시스템(CNS: Car Navigation System) , 삐삐, 캠코더 등 각종 전자기기에 널리 사용되고 있다.In addition, its application fields are diverse, and are widely used in various electronic devices such as notebook computers, mobile phones, car navigation systems (CNS), beepers, and camcorders.
최근, 액정표시장치의 개발방향은 오랫동안 단점으로 지적되어 온 좁은 시야각과 화질을 개선하는데 그 초점이 맞추어져 있다. 그리하여 씨알티(CRT: Cathode Ray Tube)에 견줄만한 시야각을 가진 액정표시장치들이 등장하게 되었다.Recently, the development direction of the liquid crystal display device has been focused on improving the narrow viewing angle and image quality, which has been pointed out for a long time. This led to the emergence of liquid crystal displays with a viewing angle comparable to Cathode Ray Tube (CRT).
또한, 액정표시장치 패널의 광온도 범위 구동 특성의 온도 변화에 따른 패널의 휘도, 색좌표, 플리커(Flicker), 크로스토크(Crosstalk), 잔상 등에 대한 관심이 높아지고 있다.In addition, interest in panel brightness, color coordinates, flicker, crosstalk, and afterimages due to temperature changes in driving characteristics of the wide temperature range of LCD panels is increasing.
종래의 티에프티 액정표시장치를 이용한 디스플레이 장치들은 대부분이 노트북 컴퓨터에 응용되어 왔으며, 티에프티 액정표시장치를 이용하여 디스플레이 화면을 구현하는 방법은 패널에 매트릭스 구조로 되어 있는 티에프티 어레이를 구동하여 전기적인 신호를 화상신호로 만들어 액정표시장치 화면을 동작시킨다.Most display devices using a TFT LCD have been applied to a notebook computer, and a display screen using the TFT LCD is implemented by driving a TFT array having a matrix structure on a panel. The liquid crystal display device operates the screen by converting the signal into an image signal.
이러한 티에프티 액정표시장치를 구동하기 위해서는 여러 가지의 직류 전압이 필요하게 되는데 이를 만드는 방법에는 챠지 펌프(Charge Pump) 또는 직류-직류 변환기(DC-DC Converter) 등을 이용하여 원하는 전압을 발생시키도록 하는 방법이 있다.Various DC voltages are required to drive the TFT LCD, and the method of making the TFT LCD generates a desired voltage by using a charge pump or a DC-DC converter. There is a way.
또한, 입력전원과 티에프티 액정표시장치 구동회로 내의 출력전압, 데이터(R, G, B), 감마(Gamma)전압 등의 사이에는 적절한 타이밍 즉, 시퀀싱(Sequencing)이 필요하게 된다.In addition, an appropriate timing, that is, sequencing, is required between the input power supply and the output voltage, the data R, G, B, Gamma voltage, and the like in the TFT LCD driving circuit.
일반적으로 종래의 액정표시장치 모듈용 타이밍 제어 집적회로에서 만들어내는 신호는 모드에 따라 2가지 방식으로 제어신호를 만들어 왔다. 즉, 데이터 인에이블 신호를 기준으로 해서 액정표시장치 구동에 필요한 제어신호를 만들어내는 디이 모드와 동기신호를 기준으로 해서 제어신호를 만들어내는 싱크모드의 2가지 방식으로 제어신호를 만들어 왔다.In general, signals generated by a timing control integrated circuit for a conventional liquid crystal display module have been produced in two ways depending on the mode. That is, the control signal has been produced in two ways: a D mode for generating a control signal for driving a liquid crystal display on the basis of the data enable signal and a sync mode for generating a control signal on the basis of a synchronization signal.
이하, 첨부된 도면을 참조로 하여 종래의 기술에 관하여 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described with respect to the prior art.
도1은 종래의 타이밍 제어 집적회로 내부의 제어신호 생성부의 구성도이다.1 is a block diagram of a control signal generator in a conventional timing control integrated circuit.
도1에 도시된 바와 같이, 종래에는 모드에 따라 모드 선택핀의 값이 결정되고, 모드 선택핀(M_SYNCI)의 값에 따라 디이 모드부(1)와 싱크 모드부(2)에서 출력되는 각각의 제어신호들(CPV, RVS, OE)이 멀티플렉서(3, 4, 5)를 통해 선택되어 출력되었다.As shown in FIG. 1, in the related art, a value of a mode select pin is determined according to a mode, and each output from the D mode unit 1 and the sink mode unit 2 is determined according to the value of the mode select pin M_SYNCI. Control signals CPV, RVS and OE are selected and output through the multiplexers 3, 4 and 5.
그런데, 싱크 모드에서는 블랭크 기간, 즉 유효 데이터가 나오지 않는 기간에서도 제어신호들을 내보내므로 별 문제가 없다.In the sync mode, however, control signals are emitted even in a blank period, that is, a period in which valid data does not come out.
그러나, 디이 모드의 경우에는 데이터 인에이블 신호를 이용하여 제어신호를 생성하므로 블랭크 기간에서는 제어신호가 나오지 않게 되는데, 극성반전신호와 같은 제어신호는 블랭크 기간에도 나와 줘야 하므로, 기존의 방법으론 문제가 되는 단점이 있다. However, in the DI mode, since the control signal is generated using the data enable signal, the control signal does not come out during the blank period. Since the control signal such as the polarity inversion signal should also come out during the blank period, the conventional method has a problem. There is a disadvantage.
그러므로 본 발명의 목적은 종래의 단점을 해결하고자 하는 것으로, 디이 모드에서 블랭크 기간이 시작되면, 입력되는 데이터 인에이블 신호와 같은 타이밍을 가진 유사 데이터 인에이블 신호를 만들어내고, 그 유사 데이터 인에이블 신호와 원래의 데이터 인에이블 신호와 결합한 신호를 생성하여 블랭크 기간에도 제어신호를 공급하는, 액정표시장치 구동에 필요한 제어신호 생성장치를 제공하는 것이다.Therefore, an object of the present invention is to solve the disadvantages of the prior art, and when the blank period starts in the de-mode, it generates a similar data enable signal with the same timing as the input data enable signal, the similar data enable signal And generating a signal combined with the original data enable signal to supply a control signal even in the blank period.
상기 목적을 달성하기 위한 이 발명의 구성은,The configuration of the present invention for achieving the above object,
액정표시장치의 타이밍 제어 집적회로에 있어서,In the timing control integrated circuit of a liquid crystal display device,
외부의 데이터 인에이블 신호와 클럭신호를 입력받아 블랭크 기간에 유사 데이터 인에이블 신호를 생성하는 유사 데이터 인에이블 신호 생성부와;A pseudo data enable signal generator which receives an external data enable signal and a clock signal and generates a pseudo data enable signal in a blank period;
외부의 데이터 인에이블 신호와 상기 유사 데이터 인에이블 신호 생성부에서 출력되는 유사 데이터 인에이블 신호를 오아 연산하여 출력하는 논리부와;A logic unit configured to calculate and output an external data enable signal and a pseudo data enable signal output from the pseudo data enable signal generator;
싱크 신호를 입력받아 제2데이터 인에이블 신호를 생성하는 싱크 디이 모드부와;A sink D mode unit configured to receive a sink signal and generate a second data enable signal;
모드선택신호에 따라 상기 논리부에서 출력되는 제1데이터 인에이블 신호와 상기 싱크 디이 모드부의 제2인에이블 신호를 선택하여 출력하는 다중 선택부와; A multi-selection unit for selecting and outputting a first data enable signal output from the logic unit and a second enable signal of the sync de-mode mode unit according to a mode selection signal;
상기 다중 선택부의 출력신호를 입력받아 액정표시장치 구동에 필요한 제어신호를 생성하여 출력하는 디이모드부를 포함하는 것을 특징으로 한다. And a die mode unit configured to receive an output signal of the multiple selector and generate and output a control signal for driving the liquid crystal display.
상기 구성에 의하여 이 발명을 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.When described with reference to the accompanying drawings the most preferred embodiment which can implement this invention by the above configuration as follows.
도2는 이 발명의 실시예에 따른 액정표시장치 구동에 필요한 제어신호 생성장치의 구성도이고,2 is a block diagram of a control signal generator required to drive a liquid crystal display according to an exemplary embodiment of the present invention;
도3은 이 발명의 실시예에 따른 액정표시장치 구동에 필요한 제어신호 생성장치의 각부 파형도이고,3 is a waveform diagram of each part of a control signal generation device required for driving a liquid crystal display according to an embodiment of the present invention;
도4는 이 발명의 실시예에 따른 액정표시장치 구동에 필요한 제어신호 생성장치에서 유사 데이터 인에이블 신호 생성부의 상세도이다.4 is a detailed view of a similar data enable signal generator in a control signal generator required to drive a liquid crystal display according to an exemplary embodiment of the present invention.
도2에 도시되어 있듯이 이 발명의 실시예에 따른 액정표시장치 구동에 필요한 제어신호 생성장치의 구성은,As shown in Fig. 2, the configuration of the control signal generator required for driving the liquid crystal display according to the embodiment of the present invention is
액정표시장치의 타이밍 제어 집적회로에 있어서,In the timing control integrated circuit of a liquid crystal display device,
외부의 그래픽 컨트롤러(21)로부터 데이터 인에이블 신호(DE)와 클럭신호(CLK)를 입력받아 블랭크 기간(BLANK)에 유사 데이터 인에이블 신호(유사DE)를 생성하는 유사 데이터 인에이블 신호 생성부(22)와;A pseudo data enable signal generator for receiving a data enable signal DE and a clock signal CLK from an external graphic controller 21 and generating a pseudo data enable signal (similar DE) in a blank period BLANK ( 22);
외부의 데이터 인에이블 신호(DE)와 상기 유사 데이터 인에이블 신호 생성부(22)에서 출력되는 유사 데이터 인에이블 신호(유사 DE)를 오아 연산하여 출력하는 오아 게이트(OR)와;An OR gate for ORing and outputting an external data enable signal DE and a pseudo data enable signal (similar DE) output from the pseudo data enable signal generator 22;
싱크 신호(Hsync, Vsync)를 입력받아 제2데이터 인에이블 신호(DE2)를 생성하는 싱크 디이 모드부(24)와;A sink die mode unit 24 which receives the sync signals Hsync and Vsync and generates a second data enable signal DE2;
외부의 모드선택신호에 따라 상기 논리부(OR)에서 출력되는 제1데이터 인에이블 신호(DE1)와 상기 싱크 디이 모드부(24)의 제2인에이블 신호(DE2)를 선택하여 출력하는 다중 선택부(25)와;Multiple selection for selecting and outputting the first data enable signal DE1 output from the logic unit OR and the second enable signal DE2 of the sink D mode unit 24 according to an external mode selection signal. Section 25;
상기 다중 선택부(25)의 출력신호(DE)를 입력받아 클럭 펄스 버티컬 신호(CPV_O), 극성반전신호(RVS_O) 및 출력 인에이블 신호(OE_O)를 생성하여 출력하는 디이모드부(23)를 포함하는 것을 특징으로 한다. The de-mode unit 23, which receives the output signal DE of the multi-selection unit 25, generates and outputs a clock pulse vertical signal CPV_O, a polarity inversion signal RVS_O, and an output enable signal OE_O. It is characterized by including.
상기 구성에 의한 이 발명의 실시예에 따른 액정표시장치 구동에 필요한 제어신호 생성장치의 작용은 다음과 같다.The operation of the control signal generator required for driving the liquid crystal display according to the embodiment of the present invention by the above configuration is as follows.
먼저, 사용자에 의해 전원이 인가되면, 이 발명의 실시예에 따른 액정표시장치 구동에 필요한 제어신호 생성장치의 동작이 시작된다.First, when power is applied by the user, the operation of the control signal generator required for driving the liquid crystal display according to the exemplary embodiment of the present invention is started.
동작이 시작되면, 그래픽 컨트롤러(21)로부터 데이터 인에이블 신호(DE) 및 클럭신호(CLK)가 출력된다. 이 때의 신호 파형이 도3에 도시되어 있다. When the operation is started, the data enable signal DE and the clock signal CLK are output from the graphic controller 21. The signal waveform at this time is shown in FIG.
그러면, 유사 데이터 인에이블 신호 생성부(22)는 상기 데이터 인에이블 신호(DE) 및 클럭신호(CLK)를 입력받아, 블랭크 기간이 시작되면, 상기 데이터 인에이블 신호(DE)와 타이밍이 같은 유사 데이터 인에이블 신호(유사DE)를 생성한다. 이때의 신호 파형을 도3에 도시하였다.Then, the similar data enable signal generator 22 receives the data enable signal DE and the clock signal CLK, and when the blank period starts, the similar data enable signal DE has the same timing as the data enable signal DE. Generate a data enable signal (similar DE). The signal waveform at this time is shown in FIG.
다음, 오아 게이트(OR)는 데이터 인에이블 신호(DE) 및 상기 유사 데이터 인에이블 신호 생성부(22)의 유사 데이터 인에이블 신호(유사DE)를 입력받아 오아연산을 하여 제1데이터 인에이블 신호를 출력한다. 이때의 제1데이터 인에이블 신호의 파형을 도3에 도시하였다.Next, the OR gate OR is inputted with the data enable signal DE and the like data enable signal (similar DE) of the like data enable signal generator 22 to perform a miscalculation to perform a first data enable signal. Outputs The waveform of the first data enable signal at this time is shown in FIG.
한편, 싱크 디이 모드부(24)는 그래픽 컨트롤러(21)로부터 싱크 신호(Hsync, Vsync)를 입력받아 제2데이터 인에이블 신호(DE2)를 생성하여 출력한다.Meanwhile, the sink D mode unit 24 receives the sync signals Hsync and Vsync from the graphic controller 21 and generates and outputs a second data enable signal DE2.
다음, 다중 선택부(25)는 외부의 모드선택신호에 따라 상기 논리부(OR)에서 출력되는 제1데이터 인에이블 신호(DE1)와 상기 싱크 디이 모드부(24)의 제2인에이블 신호(DE2)를 선택하여 출력한다.Next, the multi selector 25 may include a first data enable signal DE1 output from the logic unit OR and a second enable signal of the sink D mode unit 24 according to an external mode selection signal. Select DE2) and print.
여기서 모드선택신호는 사용자가 임의로 입력할 수도 있으며, 그래픽 컨트롤러(2)로부터 자동 입력되도록 설계한다.In this case, the mode selection signal may be arbitrarily input by the user and is designed to be automatically input from the graphic controller 2.
만약 싱크 모드이면, 다중선택부(25)는 싱크 디이 모드부(24)의 제2데이터 인에이블 신호(DE2)를 선택하여 데이터 인에이블 신호(DE)로서 디이 모드부(23)로 출력하고, 디이 모드이면, 상기 오아 게이트(OR)의 제1데이터 인에이블 신호(DE1)를 선택하여 데이터 인에이블 신호(DE)로서 디이 모드부(23)로 출력한다.If the sync mode is selected, the multi-selection unit 25 selects the second data enable signal DE2 of the sync disable mode unit 24 and outputs the data enable signal DE to the die mode unit 23. In the DI mode, the first data enable signal DE1 of the OR gate OR is selected and output as the data enable signal DE to the DE mode unit 23.
다음, 디이 모드부(23)는 상기 다중 선택부(25)의 출력신호(DE)를 입력받아 클럭 펄스 버티컬 신호(CPV_O), 극성반전신호(RVS_O) 및 출력 인에이블 신호(OE_O)를 생성하여 출력한다. 여기서, 클럭 펄스 버티컬 신호(CPV_O), 극성반전신호(RVS_O) 및 출력 인에이블 신호(OE_O)는 종래와 달리 모드 선택핀의 선택없이 바로 출력으로 내보내진다.Next, the DC mode unit 23 receives the output signal DE of the multiple selector 25 to generate a clock pulse vertical signal CPV_O, a polarity inversion signal RVS_O, and an output enable signal OE_O. Output Here, the clock pulse vertical signal CPV_O, the polarity inversion signal RVS_O, and the output enable signal OE_O are directly output to the output without selecting the mode selection pin, unlike the conventional art.
상기 과정에서는 디이 모드에서도 블랭크 기간에 유사 데이터 인에이블 신호를 만들어 제어신호를 쉽게 만들게 된다. 또한, 싱크 모드시에도 제2데이터 인에이블 신호(DE2)를 생성하여 이를 이용해 제어신호를 생성하므로 모드 선택핀이 필요없게 된다. In the above process, even in the DI mode, a similar data enable signal is generated in a blank period to easily generate a control signal. In addition, in the sync mode, the second data enable signal DE2 is generated and a control signal is generated using the second data enable signal DE2, thereby eliminating the need for a mode selection pin.
상기한 유사 데이터 인에이블 신호 생성부(22)를 도4를 참조로 하여 좀더 상세히 설명하면 다음과 같다.The similar data enable signal generator 22 will be described in more detail with reference to FIG. 4 as follows.
도4에 도시되어 있듯이, 유사 데이터 인에이블 신호 생성부(22)의 구성은,As shown in Fig. 4, the configuration of the pseudo data enable signal generator 22 is
클럭신호(CLK) 및 데이터 인에이블 신호(DE)를 입력받아 카운팅을 하기 위한 카운터(42)와;A counter 42 for receiving the clock signal CLK and the data enable signal DE and counting them;
상기 카운터(42)로 입력되는 클럭신호(CLK)가 160클럭이 되면 펄스신호를 출력하는 제1멀티플렉서(43)와;A first multiplexer (43) for outputting a pulse signal when the clock signal (CLK) input to the counter (42) reaches 160 clocks;
상기 카운터(42)로 입력되는 클럭신호(CLK)가 672클럭이 되면 펄스신호를 출력하는 제2멀티플렉서(44)와;A second multiplexer 44 for outputting a pulse signal when the clock signal CLK input to the counter 42 reaches 672 clocks;
상기 제2멀티플렉서(43)의 반전된 펄스신호를 입력받아, 카운터를 클리어시키는 앤드 게이트(41)와;An AND gate 41 for receiving the inverted pulse signal of the second multiplexer 43 and clearing the counter;
상기 제1멀티플렉서(43)의 출력을 클럭단자로 입력받고, 상기 제2멀티플렉서(44)의 반전출력을 리셋단자로 입력받아, 유사 데이터 인에이블 신호(유사DE)를 생성하는 플립플롭(45)을 포함하여 이루어진다.A flip-flop 45 which receives an output of the first multiplexer 43 as a clock terminal, receives an inverted output of the second multiplexer 44 as a reset terminal, and generates a similar data enable signal (similar DE). It is made, including.
상기 구성에 의한 유사 데이터 인에이블 신호 생성부(22)의 동작은 다음과 같다.The operation of the similar data enable signal generator 22 according to the above configuration is as follows.
먼저, 클럭신호(CLK)와 인버터(47) 및 앤드 게이트(41)를 거친 데이터 인에이블 신호(DE)가 카운터(42)로 입력된다. First, the clock enable signal CLK and the data enable signal DE passed through the inverter 47 and the AND gate 41 are input to the counter 42.
이때, 블랭크 기간이 되면, 카운터(42)는 카운팅을 시작한다. 여기서, 나머지 기간에도 카운팅은 하지만 데이터 인에이블 신호(DE)에 의해 계속 클리어되기 때문에 실제로 출력을 낼 수가 없으므로 그 과정은 생략하고 블랭크 기간에 대해서만 설명한다.At this time, when the blank period is reached, the counter 42 starts counting. Here, the counting is performed in the remaining periods, but since the output is not actually output because it is continuously cleared by the data enable signal DE, the process is omitted and only the blank period is described.
그러다가, 입력되는 클럭신호(CLK)가 160클럭이 되면 제1멀티플렉서(43)는 펄스신호를 출력한다.Then, when the input clock signal CLK reaches 160 clocks, the first multiplexer 43 outputs a pulse signal.
그러면, 플립플롭(45)은 데이터 단자에 전원(VDD)이 연결되어 있으므로 하이신호가 출력된다.Then, since the power supply VDD is connected to the data terminal, the flip-flop 45 outputs a high signal.
다음, 상기 카운터(42)로 입력되는 클럭신호(CLK)가 672클럭이 되면 제2멀티플렉서(44)는 펄스신호를 출력한다.Next, when the clock signal CLK input to the counter 42 reaches 672 clocks, the second multiplexer 44 outputs a pulse signal.
그러면, 이 신호는 인버터(46)를 거쳐 플립플롭(45)의 리셋단자로 입력된다.This signal is then input to the reset terminal of flip-flop 45 via inverter 46.
다음, 플립플롭은 리셋이 되므로 로우신호를 출력한다.Next, the flip-flop resets and outputs a low signal.
한편, 상기 인버터(46)를 거친 신호는 앤드 게이트(41)를 거쳐 카운터(42를 클리어시킨다.On the other hand, the signal passing through the inverter 46 clears the counter 42 via the AND gate 41.
다음, 카운터(42)는 카운팅을 하게 되고, 클럭신호(CLK) 가 160클럭과 672클럭이 될 때 플립플롭은 하이 로우를 반복 출력하며, 유사 데이터 인에이블 신호(유사DE)를 생성 출력하게 된다. 이때의 파형이 도3에 도시되어 있다.Next, the counter 42 counts, and when the clock signal CLK becomes 160 clocks and 672 clocks, the flip-flop repeatedly outputs a high low, and generates and outputs a similar data enable signal (similar DE). . The waveform at this time is shown in FIG.
상기한 바와 같은 본 발명에서는 싱크 모드 또는 디이 모드에 관계없이 데이터 인에이블 신호를 만들어 제어신호들을 생성하므로 종래와 달리 여러개의 멀티플렉서가 필요없게 된다.In the present invention as described above, since the data enable signal is generated regardless of the sync mode or the die mode to generate the control signals, unlike the prior art, multiple multiplexers are not required.
이상에서와 같이, 이 발명의 실시예에서, 디이모드에서, 블랭크 기간이 시작되면, 입력되는 데이터 인에이블 신호와 같은 타이밍을 가진 유사 데이터 인에이블 신호를 만들어내고, 그 유사 데이터 인에이블 신호와 원래의 데이터 인에이블 신호와 결합한 신호를 생성하여 블랭크 기간에도 제어신호를 원활하게 공급할 수 있는 장점을 가진, 액정표시장치 구동에 필요한 제어신호 생성장치를 제공할 수 있다.As described above, in the embodiment of the present invention, in the blank mode, when the blank period starts, a pseudo data enable signal having the same timing as the input data enable signal is generated, and the pseudo data enable signal and the original data are generated. It is possible to provide a control signal generating device for driving a liquid crystal display device, which has an advantage of generating a signal combined with a data enable signal of s and smoothly supplying a control signal even in a blank period.
도1은 종래의 타이밍 제어 집적회로 내부의 제어신호 생성부의 구성도.1 is a block diagram of a control signal generation unit inside a conventional timing control integrated circuit.
도2는 이 발명의 실시예에 따른 액정표시장치 구동에 필요한 제어신호 생성장치의 구성도.2 is a block diagram of a control signal generator required for driving a liquid crystal display according to an embodiment of the present invention.
도3은 이 발명의 실시예에 따른 액정표시장치 구동에 필요한 제어신호 생성장치의 각부 파형도.Figure 3 is a waveform diagram of each part of the control signal generation device required for driving the liquid crystal display according to the embodiment of the present invention.
도4는 이 발명의 실시예에 따른 액정표시장치 구동에 필요한 제어신호 생성장치에서 유사 데이터 인에이블 신호 생성부의 상세도.4 is a detailed view of a similar data enable signal generator in a control signal generator required for driving a liquid crystal display according to an exemplary embodiment of the present invention.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980002317A KR100516059B1 (en) | 1998-01-26 | 1998-01-26 | Control signal generator for driving liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980002317A KR100516059B1 (en) | 1998-01-26 | 1998-01-26 | Control signal generator for driving liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990066406A KR19990066406A (en) | 1999-08-16 |
| KR100516059B1 true KR100516059B1 (en) | 2005-11-25 |
Family
ID=37306229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980002317A KR100516059B1 (en) | 1998-01-26 | 1998-01-26 | Control signal generator for driving liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100516059B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100767369B1 (en) * | 2001-09-21 | 2007-10-17 | 삼성전자주식회사 | Liquid crystal display and driving device thereof |
| KR101036512B1 (en) * | 2004-12-30 | 2011-05-24 | 매그나칩 반도체 유한회사 | A timing controller of semiconductor device |
| KR20240047233A (en) * | 2022-10-04 | 2024-04-12 | 삼성전자주식회사 | Display apparatus and controlling method thereof |
-
1998
- 1998-01-26 KR KR1019980002317A patent/KR100516059B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990066406A (en) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100859666B1 (en) | Apparatus and method for driving liquid crystal display | |
| US7518587B2 (en) | Impulse driving method and apparatus for liquid crystal device | |
| KR101303533B1 (en) | Liquid Crystal Display and Driving Method thereof | |
| US8648778B2 (en) | Liquid crystal display and driving method thereof | |
| KR101258900B1 (en) | Liquid crystal display device and data driving circuit therof | |
| US20090201274A1 (en) | Timing Signal Generating Circuit, Electronic Apparatus, Display Apparatus, Image-Reception Apparatus, and Driving Method | |
| US8248344B2 (en) | Method and apparatus for driving a liquid crystal display panel in a dot inversion system | |
| KR20130107916A (en) | Power supplying apparatus for liquid crystal display and method thereof | |
| KR102147375B1 (en) | Liquid Crystal Display and Driving Method thereof | |
| JP4069838B2 (en) | Display driver, electro-optical device, and display driver control method | |
| KR101510879B1 (en) | Display Device | |
| US20090079718A1 (en) | Counter Circuit, Control Signal Generating Circuit Including the Counter Circuit, and Display Apparatus | |
| KR20040009815A (en) | A liquid crystal display apparatus and a driving method thereof | |
| KR100333969B1 (en) | Liquid Crystal Display Device with Muti-Timing Controller | |
| KR100516059B1 (en) | Control signal generator for driving liquid crystal display | |
| TW202205245A (en) | Column driving method of display panel and display panel and information processing device using the same wherein the display panel includes X row driving lines, Y column driving lines and X×Y sub-pixels | |
| KR20100067389A (en) | Liquid crystal display and driving method thereof | |
| KR20090083565A (en) | Display device and driving method thereof | |
| KR100494713B1 (en) | Liquid crystal display | |
| KR20000062959A (en) | Display device and interface circuit for the display device | |
| KR0142468B1 (en) | The central display driving system and methd of liquid crystal display system on the practical screen | |
| KR100977217B1 (en) | Apparatus and method driving liquid crystal display device | |
| KR101213924B1 (en) | Liquid crystal display device and method for driving the same | |
| KR100619161B1 (en) | Driving circuit for liquid crystal display device | |
| KR100580386B1 (en) | Polarity Inversion Signal Transmitter of LCD-Independent LCD |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120814 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |