KR100515880B1 - Method for measuring breakdown voltage of gate oxide - Google Patents
Method for measuring breakdown voltage of gate oxide Download PDFInfo
- Publication number
- KR100515880B1 KR100515880B1 KR1019980016447A KR19980016447A KR100515880B1 KR 100515880 B1 KR100515880 B1 KR 100515880B1 KR 1019980016447 A KR1019980016447 A KR 1019980016447A KR 19980016447 A KR19980016447 A KR 19980016447A KR 100515880 B1 KR100515880 B1 KR 100515880B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate oxide
- oxide film
- measuring
- pulse
- breakdown voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 반도체 소자의 게이트 산화막에 대한 항복 전압(Breakdown Voltage) 측정 방법에 관한 것이다. 본 발명의 목적은 F-N(Fowler-Nordheim) 터널링 특성이 아닌 실제로 게이트 산화막이 항복되는 항복 전압을 측정하여, 게이트 산화막에 관련된 공정 변동과 게이트 산화막에 기인한 제품 신뢰성의 열화를 검출할 수 있는 게이트 산화막의 항복 전압 측정 방법을 제공하는 데 있다. 이러한 목적을 달성하기 위하여 본 발명은 게이트 산화막에 전계가 단계적으로 증가하는 응력 인가 펄스(Forcing Pulse)와 소정의 전계로 고정된 측정 펄스(Measuring Pulse)를 교대로 반복하며 인가하는 단계와, 각각의 측정 펄스의 전계에서 게이트 산화막의 전류값을 측정하는 단계를 포함하는 게이트 산화막의 항복 전압 측정 방법을 제공한다.The present invention relates to a method of measuring a breakdown voltage for a gate oxide film of a semiconductor device. An object of the present invention is to measure the breakdown voltage at which a gate oxide film actually yields, not a Fowler-Nordheim (FN) tunneling characteristic, so that a gate oxide film capable of detecting process variations related to the gate oxide film and degradation of product reliability due to the gate oxide film is detected. It is to provide a breakdown voltage measurement method of. In order to achieve the above object, the present invention alternately repeats applying and applying a force pulse in which an electric field is gradually increased to a gate oxide layer and a measuring pulse fixed to a predetermined electric field. A method of measuring a breakdown voltage of a gate oxide film, the method including measuring a current value of the gate oxide film in an electric field of a measurement pulse.
Description
본 발명은 반도체 소자의 게이트 산화막에 대한 항복 전압(Breakdown Voltage) 측정 방법에 관한 것으로서, 보다 구체적으로는 응력(Stress)을 인가하여 항복을 일으키는 펄스와 항복 여부를 측정하기 위한 펄스를 구분하여 인가함으로써 실제로 게이트 산화막이 항복되는 게이트 산화막의 항복 전압을 측정하여, 게이트 산화막에 관련된 공정 변동과 게이트 산화막에 기인한 제품 신뢰성의 열화를 검출할 수 있는 게이트 산화막 항복 전압 측정 방법에 관한 것이다.The present invention relates to a method for measuring a breakdown voltage of a gate oxide film of a semiconductor device, and more specifically, by applying a stress to a pulse for measuring breakdown and applying a pulse for measuring breakdown. The present invention relates to a method for measuring a gate oxide breakdown voltage capable of detecting a breakdown voltage of a gate oxide film on which a gate oxide film is actually broken down, and thus detecting a process variation related to the gate oxide film and degradation of product reliability due to the gate oxide film.
최근 반도체 소자에서 게이트 산화막의 두께가 점점 얇아짐에 따라 게이트 산화막에 걸리는 동작 조건의 전계강도는 더욱 높아지고 있다. 게이트 산화막의 전계강도가 커지면 게이트에 부하되는 가속조건이 강하게 작용하게 되므로 기존의 제품에 비하여 신뢰성 문제가 야기될 가능성이 높아진다.In recent years, as the thickness of the gate oxide film becomes thinner in semiconductor devices, the electric field strength of operating conditions applied to the gate oxide film becomes higher. As the electric field strength of the gate oxide film is increased, the acceleration condition applied to the gate is strongly acted on, thereby increasing the possibility of causing reliability problems compared to existing products.
종래에는 F-N(Fowler-Nordheim, 이하 'F-N'이라 한다) 터널링 전류를 측정하여 게이트 산화막의 특성을 평가하였다. 즉, 일정한 값 이상의 F-N 터널링 전류가 흐르는 시점의 전압을 항복 전압으로 정의하여 게이트 산화막의 항복 여부의 검사를 실시하였다. 그러나, 안정된 양산 공정에서는 게이트 산화막의 F-N 터널링 전류를 결정하는 인자들은 거의 변동하지 않는다. 왜냐하면, 이러한 인자에 영항을 미치는 주 요인들은 설계 단계에서 모두 결정되기 때문이다.Conventionally, the characteristics of the gate oxide film were evaluated by measuring the F-N tunneling current (Fowler-Nordheim, hereinafter referred to as 'F-N'). That is, the breakdown voltage of the gate oxide film was examined by defining the voltage at the time point at which the F-N tunneling current flowed above a certain value as the breakdown voltage. However, in the stable mass production process, the factors that determine the F-N tunneling current of the gate oxide film are hardly changed. Because the main factors affecting these factors are all determined at the design stage.
이와 같은 종래의 게이트 산화막에 대한 항복 전압 측정 방법에서는 실제 양산된 제품의 게이트 산화막 특성을 효과적으로 파악하는데 있어서 다음과 같은 문제점이 발생한다.In the conventional breakdown voltage measurement method for the gate oxide film, the following problems occur in effectively identifying the gate oxide film characteristics of the actual mass produced product.
첫째, 공정의 극단적인 변화가 없을 경우 F-N 터널링 전류는 모든 반도체 소자의 게이트 산화막에서 거의 동일한 값을 가진다. 그러므로, 게이트 산화막에 관련된 공정에 문제가 생기는 경우에도 종래의 방법으로는 이러한 공정상의 문제점을 효과적으로 검출하기가 어렵다.First, in the absence of extreme changes in the process, the F-N tunneling current has almost the same value in the gate oxide of all semiconductor devices. Therefore, even when a problem occurs in a process related to the gate oxide film, it is difficult to effectively detect such a process problem by the conventional method.
둘째, F-N 터널링 전류의 증감은 제품 신뢰성에 관한 아무런 정보를 담고 있지 않다. 따라서 종래의 측정 방법으로는 항복 전압에 대한 신뢰성의 문제를 발견하기가 어렵다.Second, the increase or decrease of the F-N tunneling current contains no information about product reliability. Therefore, it is difficult to find a problem of reliability with respect to the breakdown voltage by the conventional measuring method.
따라서, 본 발명의 목적은 F-N 터널링 특성이 아닌 실제로 게이트 산화막이 항복되는 항복 전압을 측정하여, 게이트 산화막에 관련된 공정 변동과 게이트 산화막에 기인한 제품 신뢰성의 열화를 검출할 수 있는 게이트 산화막의 항복 전압 측정 방법을 제공하는 데 있다.Accordingly, an object of the present invention is to measure the breakdown voltage at which the gate oxide film actually breaks, not the FN tunneling characteristic, so that the breakdown voltage of the gate oxide film can detect the process variation related to the gate oxide film and the degradation of product reliability due to the gate oxide film. To provide a measurement method.
이러한 목적을 달성하기 위하여 본 발명은 게이트 산화막에 전계가 단계적으로 증가하는 응력 인가 펄스(Forcing Pulse)와 소정의 전계로 고정된 측정 펄스(Measuring Pulse)를 교대로 반복하며 인가하는 단계와, 각각의 측정 펄스의 전계에서 게이트 산화막의 전류값을 측정하는 단계를 포함하는 게이트 산화막의 항복 전압 측정 방법을 제공한다.In order to achieve the above object, the present invention alternately repeats applying and applying a force pulse in which an electric field is gradually increased to a gate oxide layer and a measuring pulse fixed to a predetermined electric field. A method of measuring a breakdown voltage of a gate oxide film, the method including measuring a current value of the gate oxide film in an electric field of a measurement pulse.
본 발명에서는 양산된 제품을 검사할 때 게이트 산화막에 관련된 공정의 변동을 민감하게 검출할 수 있고, 게이트 산화막에 기인한 제품의 신뢰성 열화를 검출할 수 있는 방법으로 TZDB(Time Zero Dielectric Breakdown, 이하 'TZDB'라 한다)를 도입한다. TZDB는 동작 수명과는 상관없이 게이트 산화막의 항복 전압 크기를 평가하기 위한 검사 방법이다.In the present invention, when a mass-produced product is inspected, a variation in a process related to a gate oxide can be detected sensitively, and a reliability degradation of a product due to the gate oxide can be detected. TZDB '. TZDB is a test method for evaluating the breakdown voltage level of a gate oxide film regardless of its operating life.
종래 기술과는 달리 TZDB에서는 게이트 산화막의 파괴 항복(Destructive Breakdown)이 발생하는 시점의 전압을 항복 전압으로 정의한다. 또한, TZDB에서의 게이트 산화막의 항복은 공정에서 야기되는 여러 문제들에 의한 변화를 민감하게 검출할 수 있다. 양산 공정에서 우연한 결과로 발생하는 변동들은 파괴 항복에 직접적인 영향을 미치기 때문이다.Unlike the prior art, in TZDB, the voltage at which the breakdown breakdown of the gate oxide film occurs is defined as the breakdown voltage. In addition, the breakdown of the gate oxide film in the TZDB can sensitively detect changes caused by various problems caused in the process. Fluctuations that occur as a result of mass production processes have a direct impact on the breakdown yield.
일반적으로 게이트 산화막의 이상적인 특성인 진성 특성(Intrinsic Characteristic)은 양산 단계에서는 거의 변동하지 않으므로 실제 제품에 대한 검사는 외인성 불량(Extrinsic Fail)에 중점을 둔다. 외인성 불량이란 공정상의 영향에 의해 이상적인 특성에서 이탈한 변화된 특성을 말한다. TZDB 검사에서 외인성 불량을 식별하는 방법으로서 와이블 선도(Weibull Plot)를 이용한다. 와이블 선도에서 진성 불량은 높은 항복 전압 영역에 일정한 기울기를 가진 직선으로 나타나며, 외인성 불량은 직선 상에 도시되지 않은 다른 기울기를 갖는 점들로 나타난다.Intrinsic Characteristic, which is an ideal characteristic of gate oxide, is hardly changed at the mass production stage, so the inspection of the actual product focuses on extrinsic failure. Exogenous defects refer to changed characteristics that deviate from the ideal characteristics due to process influences. Weibull plots are used to identify exogenous defects in TZDB tests. In the Weibull diagram, intrinsic defects appear as straight lines with a constant slope in the high breakdown voltage region, and exogenous defects appear as points with different slopes not shown on the straight line.
외인성 불량은 이를 검출하기 위한 검사 구조(Test Structure)의 면적이 클수록 측정에 유리하다. 따라서, TZDB에서는 넓은 게이트 산화막을 가진 검사 구조를 사용한다. 그러나 넓은 면적의 산화막을 사용하게 되면 항복 전압의 검출이 어려워진다. 이러한 단점을 극복하기 위해서 TZDB에서는 게이트 산화막 항복이 비가역적이라는 특성을 이용한다.Exogenous defects are advantageous for measurement as the area of the test structure for detecting them is larger. Therefore, TZDB uses an inspection structure having a wide gate oxide film. However, the use of a large area oxide film makes it difficult to detect breakdown voltage. To overcome this drawback, TZDB uses the property that gate oxide breakdown is irreversible.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 항복 전압 측정 경로를 나타내는 선도이다. A는 항복이 발생하기 전 경로이고, B는 항복이 발생하는 지점, C는 항복이 발생한 이후의 경로이다.1 is a diagram illustrating a breakdown voltage measurement path according to an embodiment of the present invention. A is the path before yielding, B is the point where yielding occurs, and C is the path after yielding.
도 1을 참조하면, TZDB 검사 절차는 다음의 세 단계로 이루어진다.Referring to FIG. 1, the TZDB checking procedure consists of three steps.
첫째, 게이트 산화막에 응력을 인가하여 항복을 일으키기 위한 응력 인가 펄스의 전계를 단계적으로 증가시킨다.First, the electric field of the stress application pulse for causing breakdown by applying stress to the gate oxide film is gradually increased.
둘째, 항복 여부를 검출하기 위한 측정 펄스는 동작 조건 게이트 전압으로 고정하여 각 단계의 응력 인가 펄스 사이에 인가한다.Second, the measurement pulse for detecting the breakdown is fixed to the operating condition gate voltage and applied between the stress applying pulses of each step.
셋째, 각 측정 펄스 마다 항복 여부를 측정한다. 항복이 검출된 측정 펄스 바로 이전의 응력 인가 펄스의 전압이 항복 전압이 된다.Third, each measurement pulse is measured for yield. The voltage of the stress applying pulse immediately before the measuring pulse at which breakdown is detected becomes the breakdown voltage.
TZDB 검사 절차를 보다 상세히 설명하면, 경로 A에서는 측정 펄스의 전계는 고정시키고 응력 인가 펄스의 전계는 단계적으로 증가시키며, 응력 인가 펄스와 측정 펄스를 반복적으로 인가하는 과정이다. 항복이 발생하지 않은 경로 A에서는 응력 인가 펄스의 전계를 증가하더라도 측정 펄스를 인가할 때의 전류는 F-N 터널링 전류를 따르는 일정한 값이 검출된다.In more detail, the TZDB inspection procedure is a process in which the electric field of the measuring pulse is fixed, the electric field of the stress applying pulse is gradually increased in step A, and the stress applying pulse and the measuring pulse are repeatedly applied. In the path A where no breakdown occurs, even when the electric field of the stress applying pulse is increased, a constant value following the F-N tunneling current is detected for the current when the measuring pulse is applied.
응력 인가 펄스가 B 지점에 이르러 항복이 발생하게 되면, 인가된 전압을 낮추어 줄 때 게이트 산화막은 경로 C의 선형 저항 영역을 따른다. 따라서, 항복이 발생하게 되면 측정 펄스를 인가하여 게이트 산화막을 통한 전류를 측정할 때, 경로 A에서 측정한 전류값과 다른 전류값이 측정되므로 항복 여부를 용이하게 검출할 수 있다.When the stress application pulse reaches point B and breakdown occurs, the gate oxide film follows the linear resistance region of path C when the applied voltage is lowered. Therefore, when the breakdown occurs, when measuring the current through the gate oxide film by applying the measurement pulse, a current value different from the current value measured in the path A is measured, thereby easily detecting the breakdown.
이와 같은 측정 절차는 다음과 같은 세 가지 전제를 근거로 한다.This measurement procedure is based on three assumptions:
(1) 항복이 발생하지 않은 정상적인 게이트 산화막은 F-N 터널링 전류를 따른다. F-N 터널링 전류는 다음과 같이 정의된다.(1) The normal gate oxide film without breakdown follows the F-N tunneling current. F-N tunneling current is defined as follows.
J = AE2exp(-B/E)J = AE 2 exp (-B / E)
이때, J는 F-N 터널링 전류의 크기, A와 B는 상수, E는 게이트 산화막 내의 전계이다.In this case, J is the magnitude of the F-N tunneling current, A and B are constants, and E is an electric field in the gate oxide film.
(2) 항복이 발생된 게이트 산화막은 선형 저항 소자로 근사된다. 즉,(2) The gate oxide film in which the breakdown occurred is approximated by a linear resistance element. In other words,
J = σEJ = σE
로 나타내며, 이때 J는 F-N 터널링 전류의 크기, σ는 전도도, E는 게이트 산화막 내의 전계이다.Where J is the magnitude of the F-N tunneling current, sigma is the conductivity, and E is the electric field in the gate oxide film.
(3) 게이트 산화막의 항복은 비가역적이다. 즉, 어떤 전압에서 항복이 발생된 게이트 산화막은 전압을 하강시키더라도 다시 원상 회복되지 않는다.(3) The yield of the gate oxide film is irreversible. That is, the gate oxide film, which has been broken at a certain voltage, does not recover to its original level even when the voltage is decreased.
따라서, 항복이 발생한 게이트 산화막과 정상인 게이트 산화막을 통한 전류값의 차이는 특정한 전압에서 최대값을 가질 것으로 예상된다. 즉, 전류값의 차이 ΔJ는Therefore, the difference between the gate oxide film in which the breakdown occurs and the current value through the normal gate oxide film is expected to have a maximum value at a specific voltage. That is, the difference ΔJ of the current value
ΔJ = σE - AE2exp(-B/E)ΔJ = σE-AE 2 exp (-B / E)
이고, 게이트 산화막의 항복 여부를 검출하기 위한 측정 펄스의 크기는 전류값의 차이 ΔJ가 최대인 점을 중심으로 하여 적절한 값을 선택한다.The size of the measurement pulse for detecting the breakdown of the gate oxide film is selected based on the point where the difference? J of the current value is maximum.
도 2는 본 발명의 실시예에 따른 측정 방법에 의해 인가하는 응력 인가 펄스와 측정 펄스의 파형을 나타내는 선도이다.2 is a diagram showing waveforms of a stress applying pulse and a measuring pulse applied by the measuring method according to the embodiment of the present invention.
도 2를 참조하면, 측정 펄스의 적정값은 제품의 동작 전압과 계측기의 성능을 고려하여 결정한다. 즉, 제품의 동작 전압을 고려하여 측정 펄스가 게이트 산화막에 대한 전계 가속 조건으로 영항을 미치지 않을 정도로 충분히 작아야 하고, 계측기가 검출할 수 있을 정도로 충분한 크기의 ΔJ를 나타내는 값으로 결정한다. 이러한 조건을 만족하는 측정 펄스의 값은 대다수 제품의 경우 2.5MV/cm의 전계에 해당하는 전압이 적절하다.Referring to Figure 2, the appropriate value of the measurement pulse is determined in consideration of the operating voltage of the product and the performance of the instrument. In other words, considering the operating voltage of the product, the measurement pulse should be small enough not to affect the electric field acceleration condition for the gate oxide film, and determined as a value representing ΔJ of sufficient magnitude so that the instrument can detect it. For most products, a measurement pulse that satisfies these conditions is appropriate for a voltage of 2.5 MV / cm.
응력 인가 펄스의 최대값은 이상적인 SiO2(Silicon Dioxide)의 절연 파괴 강도와 검사 구조의 배선 저항에 의한 전압 강하를 더한 값 이상이면 무방하므로 일반적인 DRAM(Dynamic Random Access Memory) 제품에서는 25MV/cm의 전계에 해당하는 전압이 적절하다.The maximum value of the stress applied pulse may be equal to or more than the value of the dielectric breakdown strength of the ideal SiO 2 (Silicon Dioxide) and the voltage drop caused by the wiring resistance of the test structure. The voltage corresponding to is appropriate.
게이트 산화막의 면적이 큰 검사 구조에서 펄스를 인가할 때의 문제점은 게이트 정전용량과 검사 구조의 배선저항, 검사 시스템의 시상수(Time Constant)로 인한 복합적인 시상수의 존재이다. 이러한 시상수는 펄스 인가시 과도 응답(Transient Response)을 야기하며, 주어진 펄스에 대하여 목표값에 이르는데 일정한 시간 지연을 일으킨다.Problems when applying pulses in an inspection structure with a large gate oxide area are the presence of complex time constants due to the gate capacitance, the wiring resistance of the inspection structure, and the time constant of the inspection system. This time constant causes a transient response upon application of a pulse and causes a constant time delay to reach the target value for a given pulse.
따라서 정상적인 검사를 하기 위해서 응력 인가 펄스와 측정 펄스의 폭을 일정한 값 이상으로 설정한다. 개별적인 검사 구조에 대하여 과도 현상이 거의 사라지는 시점인 목표값의 99.99%까지의 시간을 측정하여 펄스 폭으로 한다. 64M DRAM 제품의 경우 TZDB 검사에 대하여 펄스 폭은 50ms가 바람직하다.Therefore, in order to perform a normal inspection, the width of the stress application pulse and the measurement pulse is set above a certain value. For each test structure, the pulse width is measured by measuring the time up to 99.99% of the target value when the transient almost disappears. For 64M DRAM products, a pulse width of 50ms is recommended for TZDB inspection.
아래에서는 TZDB 검사 방법을 적용하여 제품 특성을 평가한 사례에 대해서 설명하고자 한다.The following describes the case where the product characteristics were evaluated by applying the TZDB inspection method.
도 3은 본 발명의 실시예에 따른 측정 방법에 의해 측정한 다결정 실리콘 게이트와 폴리사이드 게이트의 항복 전압 불량률을 나타내는 선도이다.3 is a graph showing the breakdown voltage failure rate of the polycrystalline silicon gate and the polyside gate measured by the measuring method according to the embodiment of the present invention.
양산된 64M DRAM 제품에서는 단순 교차 불량(Simple Cross Fail)이 자주 발생하였다. 이러한 불량은 다결정 실리콘과 텅스텐 실리사이드(Tungsten Silicide; WSi)로 형성된 폴리사이드 게이트(Policide Gate)에서 다결정 실리콘 성분이 텅스텐 내로 과다하게 확산되어 다결정 실리콘 내에 기공(Void)을 형성함으로써 게이트 산화막의 항복 특성을 열화시키는 것으로 추정된다.Simple Cross Fail frequently occurred in mass-produced 64M DRAM products. This defect is caused by excessive diffusion of polycrystalline silicon into tungsten in the polyicide gate formed of polycrystalline silicon and tungsten silicide (WSi) to form voids in the polycrystalline silicon, thereby improving the yield characteristics of the gate oxide film. It is assumed to degrade.
따라서, 실제로 이러한 현상이 게이트 산화막의 항복 특성을 열화시키는지의 여부를 확인하기 위해서, 게이트 형성에 관련된 공정을 중심으로 다음과 같은 6가지 실험을 실시하였다.Therefore, in order to confirm whether or not such a phenomenon deteriorates the yielding characteristic of the gate oxide film, the following six experiments were performed mainly on the process related to the gate formation.
(1) 텅스텐 실리사이드 증착 시 실리콘의 조성비가 높은 층(Si-Rich 층, 이하 'Si-Rich 층'이라 한다)의 유무에 따른 평가(1) Evaluation according to the presence or absence of a layer having a high composition ratio of silicon (Si-Rich layer, hereinafter referred to as 'Si-Rich layer') during tungsten silicide deposition
(2) 2차 게이트 산화막(확산 공정에서 사용한 게이트 산화막을 제거한 후 새로 증착한 게이트 산화막) 증착 전의 클리닝(Cleaning) 조건에 따른 평가(2) Evaluation according to the cleaning conditions before deposition of the secondary gate oxide film (the gate oxide film newly deposited after removing the gate oxide film used in the diffusion process)
(3) 텅스텐 실리사이드 증착 전 클리닝에서 황산 보일의 유무에 따른 평가(3) Evaluation according to the presence or absence of sulphate sulfate in cleaning before deposition of tungsten silicide
(4) 확산 공정에서의 염화 포스포릴(POCl3), 텅스텐 실리사이드 증착 전 클리닝, 텅스텐 실리사이드 증착에 있어서 각 공정 조건에 따른 평가(4) Evaluation of phosphoryl chloride (POCl 3 ) in the diffusion process, cleaning before tungsten silicide deposition, and evaluation according to each process condition in tungsten silicide deposition
(5) 게이트 산화막 증착 시 확산로에서의 위치(Loading Zone)에 따른 평가(5) Evaluation according to the loading zone in the diffusion path during the deposition of the gate oxide film
(6) 필드 산화막(Field Oxide) 식각 시간과 2차 게이트 산화막 증착 온도에 따른 평가(6) Evaluation by Field Oxide Etch Time and Secondary Gate Oxide Deposition Temperature
이상 6가지의 실험 중 (2), (5), (6)은 게이트 형성시 텅스텐 실리사이드를 증착하지 않은 다결정 실리콘 게이트에 대한 실험이다. (1)(3)(4) 실험군과 (2)(5)(6) 실험군을 비교할 때 텅스텐 실리사이드를 증착한 (1)(3)(4) 실험군의 외인성 불량률이 상대적으로 높은 것을 확인할 수 있다.Among the six experiments described above, (2), (5), and (6) are experiments on a polycrystalline silicon gate which did not deposit tungsten silicide during gate formation. When comparing the (1) (3) (4) test group with the (2) (5) (6) test group, it can be seen that the exogenous defect rate of the (1) (3) (4) test group in which tungsten silicide was deposited is relatively high. .
실험 (1)에서 텅스텐 실리사이드를 증착할 때 다결정 실리콘 게이트 성분이 텅스텐 쪽으로 과다하게 확산되는 현상을 방지하기 위한 장벽으로서 Si-Rich 층을 다결정 실리콘과 텅스텐 실리사이드 사이에 형성한 조건과 Si-Rich 층을 형성하지 않은 표준 조건을 비교하였다. 이 실험에서는 다음 표에서 보는 바와 같이 Si-Rich 층을 형성하지 않은 표준 조건 시료의 외인성 불량이 상대적으로 높게 나타난다. 핵형성 시간(Nucleation Time)이 길수록 Si-Rich 층의 실리콘의 조성비는 높아진다.In the experiment (1), Si-Rich layer was formed between polycrystalline silicon and tungsten silicide and Si-Rich layer as a barrier to prevent excessive diffusion of polycrystalline silicon gate components toward tungsten when the tungsten silicide was deposited. Standard conditions that did not form were compared. In this experiment, as shown in the following table, the exogenous defect of the standard condition sample without forming the Si-Rich layer is relatively high. The longer the nucleation time, the higher the composition ratio of silicon in the Si-Rich layer.
도 4는 본 발명의 실시예에 따른 측정 방법에 의해 생산 라인별로 측정한 게이트 산화막의 특성을 나타내는 선도이다.4 is a diagram showing the characteristics of the gate oxide film measured for each production line by the measuring method according to the embodiment of the present invention.
도 4를 참조하면, 폴리사이드 게이트에 관한 진성 항복 전압은 생산 라인의 공정 조건에 따른 변화가 거의 없지만, 단순 교차 불량에 대한 공정 조건별 실험에 있어서 외인성 불량률은 생산 라인의 공정 조건에 따라 많은 차이를 보인다.Referring to FIG. 4, the intrinsic breakdown voltage of the polyside gate is almost unchanged according to the process conditions of the production line, but the exogenous defect rate varies considerably according to the process conditions of the production line. Seems.
이상 설명한 바와 같이 본 발명에 의하면, TZDB 검사 방법에 의해서 게이트 산화막의 항복 전압을 측정하여 양산 공정에서 나타나는 게이트 산화막에 관련된 공정 문제를 민감하게 검출하고, 게이트 산화막의 특성을 명확하게 평가할 수 있다.As described above, according to the present invention, the breakdown voltage of the gate oxide film can be measured by the TZDB inspection method to sensitively detect process problems related to the gate oxide film appearing in the mass production process, and to clearly evaluate the characteristics of the gate oxide film.
도 1은 본 발명의 실시예에 따른 항복 전압 측정 경로를 나타내는 선도,1 is a diagram showing a breakdown voltage measurement path according to an embodiment of the present invention;
도 2는 본 발명의 실시예에 따른 측정 방법에 의해 인가하는 응력 인가 펄스와 측정 펄스의 파형을 나타내는 선도,2 is a diagram showing waveforms of a stress applying pulse and a measuring pulse applied by the measuring method according to an embodiment of the present invention;
도 3은 본 발명의 실시예에 따른 측정 방법에 의해 측정한 다결정 실리콘 게이트와 폴리사이드 게이트의 항복 전압 불량률을 나타내는 선도,3 is a diagram showing the breakdown voltage failure rate of a polycrystalline silicon gate and a polyside gate measured by a measuring method according to an embodiment of the present invention;
도 4는 본 발명의 실시예에 따른 측정 방법에 의해 생산 라인별로 측정한 게이트 산화막의 특성을 나타내는 선도이다.4 is a diagram showing the characteristics of the gate oxide film measured for each production line by the measuring method according to the embodiment of the present invention.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980016447A KR100515880B1 (en) | 1998-05-08 | 1998-05-08 | Method for measuring breakdown voltage of gate oxide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980016447A KR100515880B1 (en) | 1998-05-08 | 1998-05-08 | Method for measuring breakdown voltage of gate oxide |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990084574A KR19990084574A (en) | 1999-12-06 |
| KR100515880B1 true KR100515880B1 (en) | 2005-12-08 |
Family
ID=37306511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980016447A KR100515880B1 (en) | 1998-05-08 | 1998-05-08 | Method for measuring breakdown voltage of gate oxide |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100515880B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60185174A (en) * | 1984-03-05 | 1985-09-20 | Hitachi Ltd | Evaluation of insulative film |
| JPS61132882A (en) * | 1984-12-03 | 1986-06-20 | Hitachi Ltd | Dielectric breakdown rating evaluating method and its device |
| JPS61284654A (en) * | 1985-06-11 | 1986-12-15 | Hitachi Ltd | Evaluating method for thin insulator film |
| JPH03255644A (en) * | 1990-03-05 | 1991-11-14 | Matsushita Electron Corp | Evaluation of reliability of insulating film |
-
1998
- 1998-05-08 KR KR1019980016447A patent/KR100515880B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60185174A (en) * | 1984-03-05 | 1985-09-20 | Hitachi Ltd | Evaluation of insulative film |
| JPS61132882A (en) * | 1984-12-03 | 1986-06-20 | Hitachi Ltd | Dielectric breakdown rating evaluating method and its device |
| JPS61284654A (en) * | 1985-06-11 | 1986-12-15 | Hitachi Ltd | Evaluating method for thin insulator film |
| JPH03255644A (en) * | 1990-03-05 | 1991-11-14 | Matsushita Electron Corp | Evaluation of reliability of insulating film |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990084574A (en) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Martin et al. | Dielectric reliability measurement methods: a review | |
| US6049213A (en) | Method and system for testing the reliability of gate dielectric films | |
| US7851793B2 (en) | Test structure with TDDB test pattern | |
| US6077719A (en) | Semiconductor device evaluation method, method of controlling the semiconductor device production processes and recording medium | |
| US6602729B2 (en) | Pulse voltage breakdown (VBD) technique for inline gate oxide reliability monitoring | |
| US5486772A (en) | Reliability test method for semiconductor trench devices | |
| US6633177B1 (en) | Method of predicting lifetime of semiconductor integrated circuit and method for reliability testing of the circuit | |
| US5739052A (en) | Apparatus and method for detecting defects in insulative layers of MOS active devices | |
| US5793212A (en) | Method of measuring the breakdown charge of a dielectric film | |
| KR100640637B1 (en) | Method for detecting time dependent dielectric breakdown failure of MOS transistor designed in circuit | |
| KR100515880B1 (en) | Method for measuring breakdown voltage of gate oxide | |
| JP4844101B2 (en) | Semiconductor device evaluation method and semiconductor device manufacturing method | |
| US6524872B1 (en) | Using fast hot-carrier aging method for measuring plasma charging damage | |
| Alers et al. | J-ramp on sub-3 nm dielectrics: noise as a breakdown criterion | |
| US7009404B2 (en) | Method and device for testing the ESD resistance of a semiconductor component | |
| US20020187602A1 (en) | Method of manufacturing semiconductor device | |
| JP5487579B2 (en) | Silicon wafer evaluation method and manufacturing method | |
| US6734028B1 (en) | Method of detecting shallow trench isolation corner thinning by electrical stress | |
| JP2007258488A (en) | Method of estimating dielectric breakdown life time of insulating film | |
| JP2584093B2 (en) | Insulation film reliability evaluation method | |
| EP1276144B1 (en) | A method and apparatus for detecting breakdown in ultra thin dielectric layers. | |
| US7453280B1 (en) | Method for testing semiconductor devices | |
| JP2000058612A (en) | Method for evaluating insulation film of semiconductor element | |
| JP2003332399A (en) | Method and system for evaluating insulation film | |
| JP4735337B2 (en) | Semiconductor element evaluation method, semiconductor wafer quality evaluation method and manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |