KR100508022B1 - Thin film transistor substrate for reflective type liquid crystal display panels and manufacturing method thereof - Google Patents

Thin film transistor substrate for reflective type liquid crystal display panels and manufacturing method thereof Download PDF

Info

Publication number
KR100508022B1
KR100508022B1 KR1019970080229A KR19970080229A KR100508022B1 KR 100508022 B1 KR100508022 B1 KR 100508022B1 KR 1019970080229 A KR1019970080229 A KR 1019970080229A KR 19970080229 A KR19970080229 A KR 19970080229A KR 100508022 B1 KR100508022 B1 KR 100508022B1
Authority
KR
South Korea
Prior art keywords
gate
layer
data line
ito
amorphous silicon
Prior art date
Application number
KR1019970080229A
Other languages
Korean (ko)
Other versions
KR19990060011A (en
Inventor
송진호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970080229A priority Critical patent/KR100508022B1/en
Publication of KR19990060011A publication Critical patent/KR19990060011A/en
Application granted granted Critical
Publication of KR100508022B1 publication Critical patent/KR100508022B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

기판 위에 게이트선을 형성하고, 게이트 절연막, 비정질 규소, 도핑된 비정질 규소를 차례로 적층한 후 패터닝(patterning)하여 박막 트랜지스터의 반도체층을 형성한다. 이어, 금속과 ITO를 차례로 적층하고 패터닝하여 게이트 패드, 드레인 전극, 소스 전극, 보조 데이터선, 데이터 패드 및 반사판을 금속과 ITO의 이중층으로 형성하고, 드레인 전극 및 소스 전극을 마스크(mask)로 하여 도핑된 비정질 규소층을 식각한다. 다음, 보호막을 적층하고 패터닝하여 데이터선 접촉구 및 게이트선과 데이터 패드의 접촉구를 형성하고, 반사판 상부의 보호막을 제거한 후, 마지막으로 금속층을 적층하고 패터닝하여 데이터선을 형성한다. A gate line is formed on the substrate, the gate insulating film, amorphous silicon, and doped amorphous silicon are sequentially stacked and then patterned to form a semiconductor layer of the thin film transistor. Subsequently, metal and ITO are sequentially stacked and patterned to form a gate pad, a drain electrode, a source electrode, an auxiliary data line, a data pad, and a reflector as a double layer of the metal and ITO, and the drain electrode and the source electrode as masks. The doped amorphous silicon layer is etched. Next, the passivation layer is stacked and patterned to form a data line contact hole and a contact line between the gate line and the data pad. After removing the passivation layer on the reflective plate, the metal layer is finally stacked and patterned to form a data line.

Description

반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR SUBSTRATE FOR REFLECTIVE TYPE LIQUID CRYSTAL DISPLAY PANELS AND MANUFACTURING METHOD THEREOF}Thin film transistor substrate for reflective liquid crystal display device and manufacturing method therefor {THIN FILM TRANSISTOR SUBSTRATE FOR REFLECTIVE TYPE LIQUID CRYSTAL DISPLAY PANELS AND MANUFACTURING METHOD THEREOF}

이 발명은 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로서, 더 자세하게는 데이터 패드, 게이트 패드, 반사판의 금속층 위에 ITO(indium tin oxide)층을 형성한 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor substrate for a reflective liquid crystal display device and a method of manufacturing the same. More specifically, a thin film for a reflective liquid crystal display device in which an indium tin oxide (ITO) layer is formed on a metal layer of a data pad, a gate pad, and a reflector. A transistor substrate and a method of manufacturing the same.

이제, 종래의 기술에 의한 반사형 액정 표시 장치용 박막 트랜지스터 기판에 대하여 설명한다.Now, a thin film transistor substrate for a reflective liquid crystal display device according to the prior art will be described.

종래에는 기판 위에 게이트 전극과 게이트선을 형성하고, 그 위에 게이트 절연막을 적층하고, 게이트 절연막 위에 반도체층을 형성한 후, 드레인 및 소스 전극과 함께 데이터선을 형성하고, 다시, 보호막을 적층하고, 소스 전극 상부의 보호막에 접촉구를 뚫고, 반사판을 형성하였다. Conventionally, a gate electrode and a gate line are formed on a substrate, a gate insulating film is laminated thereon, a semiconductor layer is formed on the gate insulating film, a data line is formed together with the drain and source electrodes, and a protective film is laminated again. A contact hole was drilled through the protective film on the top of the source electrode to form a reflecting plate.

그런데 이러한 구조의 박막 트랜지스터 기판에서는 데이터선의 단선으로 인한 불량이 자주 발생하였고, 이를 개선하기 위하여 제안된 것이 도 1에 나타낸 구조의 박막 트랜지스터 기판이다.However, in the thin film transistor substrate having such a structure, defects due to disconnection of data lines frequently occur, and a thin film transistor substrate having the structure shown in FIG.

도 1은 종래의 기술에 의한 반사형 액정 표시 장치용 박막 트랜지스터 기판의 단면도이다. 1 is a cross-sectional view of a thin film transistor substrate for a reflective liquid crystal display device according to the related art.

도 1을 보면, 절연 기판(1) 위에 게이트선 및 그 일부분인 게이트 전극(2)이 형성되어 있고, 그 위에는 기판(1)의 전면에 걸쳐 게이트 절연막(3)이 적층되어 있다. 게이트 전극(2) 상부의 게이트 절연막(3)의 위에는 비정질 규소층(4)이 형성되어 있고, 비정질 규소층(4)의 위에는 게이트 전극(1)을 중심으로 하여 양쪽으로 도핑된 비정질 규소층(51, 52)이 형성되어 있다. 도핑된 비정질 규소층(51, 52)의 위에는 드레인 전극(61)과 소스 전극(62)이 형성되어 있는데, 드레인 전극(61)은 연장되어 보조 데이터선(7)과 연결되어 있고, 소스 전극(62)은 연장되어 반사판(9)과 연결되어 있다. 드레인 전극(61) 및 소스 전극(62)과 보조 데이터선(7)의 위에는 보호막(8)이 형성되어 있고, 보조 데이터선(7) 상부의 보호막(8)에는 보조 데이터선(7)을 노출시키는 여러 개의 접촉구가 뚫려 있고, 반사판(9) 상부의 보호막(8)은 제거되어 반사판(9)이 노출되어 있다. 보조 데이터선(7) 상부의 보호막(8) 위에는 접촉구를 통해 보조 데이터선(7)과 전기적으로 연결되어 있는 데이터선(11)이 형성되어 있다.Referring to FIG. 1, a gate line and a gate electrode 2 serving as a part thereof are formed on an insulating substrate 1, and a gate insulating film 3 is stacked over the entire surface of the substrate 1. An amorphous silicon layer 4 is formed on the gate insulating film 3 above the gate electrode 2, and an amorphous silicon layer doped on both sides of the amorphous silicon layer 4 around the gate electrode 1 ( 51 and 52 are formed. A drain electrode 61 and a source electrode 62 are formed on the doped amorphous silicon layers 51 and 52. The drain electrode 61 is extended to be connected to the auxiliary data line 7. 62 is extended and connected with the reflecting plate 9. A passivation layer 8 is formed on the drain electrode 61, the source electrode 62, and the auxiliary data line 7, and the auxiliary data line 7 is exposed to the passivation layer 8 on the auxiliary data line 7. Several contact holes are drilled, and the protective film 8 on the reflecting plate 9 is removed to expose the reflecting plate 9. On the passivation layer 8 above the auxiliary data line 7, a data line 11 is electrically connected to the auxiliary data line 7 through a contact hole.

이러한 구조의 박막 트랜지스터에서는, 구동 회로가 연결되는 게이트선 및 데이터선(11)의 패드(pad)부에서 산화에 약한 게이트선 및 데이터선(11) 금속이 직접 노출되어 있어서 녹이 발생하고, 반사판이 액정 배향제에 직접 노출되어 반사판 금속의 종류에 따라서는 배향제와 화학 반응을 일으키는 등의 문제점이 있다. 이러한 문제점을 해결하기 위해 게이트선 및 데이터선(11)의 패드부에 ITO층을 적층하여 그 아래의 금속을 보호하는 방안이 사용되기도 하나, 이것 역시 반사판 보호 대책은 되지 못한다.In the thin film transistor having such a structure, rust occurs because the gate line and the data line 11 metal which are susceptible to oxidation are directly exposed at the pad portion of the gate line and the data line 11 to which the driving circuit is connected, and the reflector is There are problems such as direct exposure to the liquid crystal aligning agent and chemical reaction with the aligning agent depending on the kind of the reflecting plate metal. In order to solve this problem, a method of stacking an ITO layer to protect the metal under the pad portion of the gate line and the data line 11 may be used.

본 발명이 이루고자 하는 기술적 과제는 반사형 액정 표시 장치용 박막 트랜지스터 기판에서 게이트선 및 데이터 패드의 금속은 물론 반사판도 보호될 수 있도록 하는 것이다.The technical problem to be achieved by the present invention is to protect the metal of the gate line and the data pad as well as the reflector in the thin film transistor substrate for a reflective liquid crystal display device.

위와 같은 과제를 해결하기 위하여 본 발명에서는 게이트 패드, 데이터 패드, 반사판을 금속과 ITO의 이중층으로 형성하였다.In order to solve the above problems, in the present invention, a gate pad, a data pad, and a reflector are formed of a double layer of metal and ITO.

본 발명에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판은 다음과 같은 구조를 가진다.The thin film transistor substrate for a reflective liquid crystal display device according to the present invention has the following structure.

기판 위에 게이트 전극이 형성되어 있고, 그 위에 게이트 절연막이 적층되어 있고, 게이트 전극 상부의 게이트 절연막 위에는 비정질 규소층이 형성되어 있다. 비정질 규소층의 위에는 게이트 전극을 중심으로 양쪽으로 분리되어 도핑된 비정질 규소층이 형성되어 있고, 도핑된 비정질 규소층의 위에는 소스 전극 및 드레인 전극이 형성되어 있는데, 소스 전극은 반사판과, 드레인 전극은 보조 데이터선과 각각 일체로 형성되어 있다. 또, 금속과 ITO의 이중층으로 형성되어 있는 보조 데이터선은 연장되어 데이터 패드를 형성한다. 게이트선 시작부의 게이트 절연막 위에는 게이트 패드가 형성되어 있어서 게이트 절연막에 뚫려 있는 접촉구를 통해 게이트선과 연결되어 있다. 소스 전극, 드레인 전극, 보조 데이터선, 반사판 및 게이트 패드는 금속과 ITO의 이중층으로 형성되어 있고, 그 위에는 보호막이 형성되어 있으며, 보조 데이터선 상부의 보호막에는 접촉구가 형성되어 있어, 이 접촉구를 통하여 보조 데이터선이 보호막 위에 형성되어 있는 데이터선과 전기적으로 연결되어 있다. A gate electrode is formed on the substrate, a gate insulating film is stacked thereon, and an amorphous silicon layer is formed on the gate insulating film over the gate electrode. A doped amorphous silicon layer is formed on both sides of the amorphous silicon layer around the gate electrode, and a source electrode and a drain electrode are formed on the doped amorphous silicon layer. The source electrode includes a reflector and a drain electrode. It is formed integrally with the auxiliary data line. In addition, the auxiliary data line formed of a double layer of metal and ITO is extended to form a data pad. A gate pad is formed on the gate insulating film at the beginning of the gate line, and is connected to the gate line through a contact hole formed in the gate insulating film. The source electrode, the drain electrode, the auxiliary data line, the reflecting plate, and the gate pad are formed of a double layer of metal and ITO, a protective film is formed thereon, and a contact hole is formed in the protective film above the auxiliary data line. The auxiliary data line is electrically connected to the data line formed on the passivation layer through the interconnection.

기판 위에 게이트선을 형성하고, 게이트 절연막, 비정질 규소, 도핑된 비정질 규소를 차례로 적층한 후 패터닝(patterning)하여 박막 트랜지스터의 반도체층을 형성한다. 이어, 금속과 ITO를 차례로 적층하고 패터닝하여 게이트 패드, 드레인 전극, 소스 전극, 보조 데이터선, 데이터 패드 및 반사판을 금속과 ITO의 이중층으로 형성하고, 드레인 전극 및 소스 전극을 마스크(mask)로 하여 도핑된 비정질 규소층을 식각한다. 다음, 보호막을 적층하고 패터닝하여 데이터선 접촉구 및 게이트선과 데이터 패드의 접촉구를 형성하고, 반사판 상부의 보호막을 제거한 후, 마지막으로 금속층을 적층하고 패터닝하여 데이터선을 형성한다. A gate line is formed on the substrate, the gate insulating film, amorphous silicon, and doped amorphous silicon are sequentially stacked and then patterned to form a semiconductor layer of the thin film transistor. Subsequently, metal and ITO are sequentially stacked and patterned to form a gate pad, a drain electrode, a source electrode, an auxiliary data line, a data pad, and a reflector as a double layer of the metal and ITO, and the drain electrode and the source electrode as masks. The doped amorphous silicon layer is etched. Next, the passivation layer is stacked and patterned to form a data line contact hole and a contact line between the gate line and the data pad. After removing the passivation layer on the reflective plate, the metal layer is finally stacked and patterned to form a data line.

이제 첨부한 도면을 참고로 하여, 본 발명의 실시예에 대하여 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 3은 내지 도 5는 각각 도 2에서 Ⅲ-Ⅲ′, Ⅳ-Ⅳ′, Ⅴ-Ⅴ′선을 따라 절단한 단면도이다.FIG. 2 is a layout view of a thin film transistor substrate for a reflective liquid crystal display device according to an exemplary embodiment of the present invention, and FIGS. 3 to 5 show lines III-III ′, IV-IV ′, and V-V ′ in FIG. 2, respectively. It is a cross section which cut along.

유리 등의 절연 기판(10) 위에 알루미늄 합금이나 크롬 등으로 이루어진 게이트선(20) 및 게이트선(20)과 연결되어 있는 게이트 전극(21)이 형성되어 있고, 그 위에는 기판(10)의 전면에 걸쳐 질화규소(SiNx)나 산화규소(SiO2)로 이루어진 게이트 절연막(30)이 적층되어 있다. 게이트 전극(21) 상부의 게이트 절연막(30)의 위에는 비정질 규소층(40)이 형성되어 있고, 비정질 규소층(40)의 위에는 게이트 전극(21)을 중심으로 하여 양쪽으로 n+ 로 고농도로 도핑된 비정질 규소층(510, 520)이 형성되어 있다. 게이트선(20)이 시작되는 부분 상부의 게이트 절연막(30)에는 게이트선 접촉구(31)가 형성되어 있고, 게이트 절연막(30) 위에는 게이트선 접촉구(31)를 통해 게이트선(20)과 연결되어 있는 게이트 패드(110)가 형성되어 게이트선(20)이 형성되어 있지 않은 부분에까지 연장되어 있다. 도핑된 비정질 규소층(510, 520)의 위에는 크롬 등으로 이루어진 드레인 전극(610)과 소스 전극(620)이 형성되어 있는데, 드레인 전극(610)은 연장되어 보조 데이터선(70)과 연결되어 있고, 소스 전극(620)은 연장되어 반사판(90)과 연결되어 있다. 또한, 보조 데이터선(70)은 연장되어 데이터 패드(120)를 형성하고 있다. 여기서, 게이트 패드(110), 보조 데이터선(70), 데이터 패드(120),반사판(90), 드레인 전극(610) 및 소스 전극(620)은 금속층(111, 71, 121, 91, 611, 621)과 ITO층(112, 72, 122, 92, 612, 622)의 이중층으로 형성되어 있다. ITO층(112, 72, 122, 92, 612, 622)의 위에는 기판(10)의 전면에 걸쳐 질화규소나 산화규소 등으로 이루어진 보호막(80)이 형성되어 있다. 보조 데이터선(70) 상부의 보호막(80)에는 보조 데이터선(70)을 노출시키는 여러 개의 접촉구((81)가 뚫려 있고, 반사판(90) 상부의 보호막(80)은 제거되어 반사판(90)이 노출되어 있다. 보조 데이터선(70) 상부의 보호막(80) 위에는 접촉구(81)를 통해 보조 데이터선(70)과 전기적으로 연결되어 있는 데이터선(100)이 형성되어 있는데, 데이터선(100)은 데이터 패드(120)에 이르지 못하고 끝나 있다. 이것은 구동회로가 연결되는 패드부는 산화에 강한 ITO로 형성되는 것이 바람직하기 때문이다. 데이터 패드(120) 상부의 보호막에는 데이터 구동 회로 접촉구(83)가 형성되어 있는데, 데이터 구동 회로 접촉구(83)는 박막 트랜지스터 기판(10)과 컬러 필터 기판(200)과 밀봉제에 의하여 형성되는 액정 물질 주입 공간의 밖에 위치한다. 또, 게이트 패드(110) 상부의 보호막(80) 위에는 게이트 구동 회로 접촉구(82)가 형성되어 있는데, 이 게이트 구동 회로 접촉구(82)는 박막 트랜지스터 기판(10)과 컬러 필터 기판(200) 사이의 공간을 밀봉제(210)로 밀봉하여 형성되는 액정 물질 주입 공간의 밖에 위치한다.On the insulating substrate 10 such as glass, a gate line 20 made of aluminum alloy or chromium or the like and a gate electrode 21 connected to the gate line 20 are formed, and on the entire surface of the substrate 10. A gate insulating film 30 made of silicon nitride (SiNx) or silicon oxide (SiO 2 ) is stacked over it. An amorphous silicon layer 40 is formed on the gate insulating layer 30 on the gate electrode 21, and is heavily doped with n + on both sides of the amorphous silicon layer 40 about the gate electrode 21. Amorphous silicon layers 510 and 520 are formed. A gate line contact hole 31 is formed in the gate insulating layer 30 at the portion where the gate line 20 starts, and the gate line 20 is formed on the gate insulating layer 30 through the gate line contact hole 31. The gate pads 110 connected to each other are formed to extend to a portion where the gate line 20 is not formed. A drain electrode 610 and a source electrode 620 made of chromium or the like are formed on the doped amorphous silicon layers 510 and 520, and the drain electrode 610 is extended to be connected to the auxiliary data line 70. The source electrode 620 extends and is connected to the reflector 90. In addition, the auxiliary data line 70 extends to form the data pad 120. The gate pad 110, the auxiliary data line 70, the data pad 120, the reflector 90, the drain electrode 610, and the source electrode 620 may be formed of the metal layers 111, 71, 121, 91, 611, 621 and ITO layers 112, 72, 122, 92, 612 and 622. A protective film 80 made of silicon nitride, silicon oxide, or the like is formed over the entire surface of the substrate 10 on the ITO layers 112, 72, 122, 92, 612, and 622. A plurality of contact holes 81 are formed in the passivation layer 80 on the auxiliary data line 70 to expose the auxiliary data line 70, and the passivation layer 80 on the reflection plate 90 is removed to form the reflection plate 90. The data line 100, which is electrically connected to the auxiliary data line 70 through the contact hole 81, is formed on the passivation layer 80 on the auxiliary data line 70. 100 is terminated without reaching the data pad 120. This is because the pad portion to which the driving circuit is connected is preferably formed of ITO resistant to the data pad. A data driver circuit contact hole 83 is formed outside the liquid crystal material injection space formed by the thin film transistor substrate 10, the color filter substrate 200, and the sealant 83. (110) On the upper protective film 80 A gate driving circuit contact hole 82 is formed, which is formed by sealing a space between the thin film transistor substrate 10 and the color filter substrate 200 with a sealant 210. Located outside the liquid crystal material injection space.

이러한 구조의 박막 트랜지스터 기판을 제조하는 방법에 대하여 설명한다.A method of manufacturing a thin film transistor substrate having such a structure will be described.

도 6a 내지 도 8c는 본 발명의 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 과정을 나타낸 단면도로서, 도 6a, 7a, 8a는 도 2에서 Ⅲ-Ⅲ′선을, 도 6b, 7b, 8b는 Ⅳ-Ⅳ′선을, 도 6c, 7c, 8c는 Ⅴ-Ⅴ′선을 따라 절단한 단면도이다.6A through 8C are cross-sectional views illustrating a process of manufacturing a thin film transistor substrate for a reflective liquid crystal display device according to an exemplary embodiment of the present invention. FIGS. 6A, 7A, and 8A illustrate a III-III ′ line in FIG. 2, and FIG. 6B. 7b and 8b are sectional views taken along the line IV-IV ', and FIGS. 6c, 7c and 8c are taken along the line V-V'.

먼저, 도 6a 내지 도 6c에 나타낸 바와 같이, 절연 기판(10)위에 알루미늄 합금이나 크롬 등의 금속을 증착하고, 제1 마스크를 사용하여 패터닝하여 게이트선(20)과 게이트 전극(21)을 형성하고, 게이트 절연막(30)을 적층한다. 다시, 제2 마스크를 사용하여 게이트선(20)이 시작되는 부분 상부의 게이트 절연막(30) 위에 게이트선 접촉구(31)를 형성한다. 다음, 도 7a 내지 도 7c에 나타낸 바와 같이, 게이트 절연막(30)의 위에 비정질 규소와 도핑된 비정질 규소를 차례로 증착하고, 제3 마스크를 사용하여 패터닝하여 비정질 규소층(40)과 도핑된 비정질 규소층(500)을 형성한다. 다시, 크롬 등의 금속과 ITO를 차례로 증착하고, 제4 마스크를 이용하여 패터닝하여 게이트 패드(110), 드레인 전극(610), 소스 전극(620), 보조 데이터선(70), 데이터 패드(120) 및 반사판(90)을 금속과 ITO의 이중층으로 형성한다. 이어, 도 8a 내지 도 8c에 나타낸 바와 같이, 드레인 전극(610) 및 소스 전극(620)을 마스크로 하여 도핑된 비정질 규소층(500)을 식각하여 양쪽으로 분리시켜 도핑된 비정질 규소층(510, 520)을 완성한다. 다시, 보호막(80)을 적층하고 제5 마스크를 사용하여 패터닝하여, 데이터선 접촉구(81), 게이트 구동 회로 접촉구(82) 및 데이터 구동 회로 접촉구(83)를 형성하고 반사판(90)의 ITO층(92)을 노출시킨다. 마지막으로, 크롬 등의 도전 물질을 증착하고 제6 마스크를 사용하여 패터닝하여 데이터선(100)을 형성하면, 본 발명에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판이 완성된다.First, as shown in FIGS. 6A to 6C, a metal such as aluminum alloy or chromium is deposited on the insulating substrate 10 and patterned using a first mask to form the gate line 20 and the gate electrode 21. The gate insulating film 30 is laminated. Again, a gate line contact hole 31 is formed on the gate insulating layer 30 above the portion where the gate line 20 starts using the second mask. Next, as shown in FIGS. 7A to 7C, amorphous silicon and doped amorphous silicon are sequentially deposited on the gate insulating layer 30, and patterned using a third mask to pattern the amorphous silicon layer 40 and the doped amorphous silicon. Form layer 500. Again, a metal such as chromium and ITO are sequentially deposited and patterned using a fourth mask to form a gate pad 110, a drain electrode 610, a source electrode 620, an auxiliary data line 70, and a data pad 120. ) And reflector 90 are formed of a double layer of metal and ITO. 8A to 8C, the doped amorphous silicon layer 500 is etched using the drain electrode 610 and the source electrode 620 as a mask to be separated on both sides, and then the doped amorphous silicon layer 510 is formed. 520). Again, the protective film 80 is laminated and patterned using a fifth mask to form a data line contact hole 81, a gate driving circuit contact hole 82, and a data driving circuit contact hole 83, and reflector plate 90. The ITO layer 92 is exposed. Finally, when a conductive material such as chromium is deposited and patterned using a sixth mask to form the data line 100, the thin film transistor substrate for a reflective liquid crystal display device according to the present invention is completed.

이렇게 하면, 게이트선 및 데이터선의 패드부와 반사판이 금속과 ITO의 이중층으로 형성되어 있으므로, 이들 금속층이 공기에 직접 노출되는 것을 막을 수 있으므로 산화되는 것을 방지할 수 있고, 반사판이 액정 배향제에 접촉하지 않으므로 반사판에 불량이 발생하는 것을 방지할 수 있어서 액정 표시 장치의 신뢰성을 높일 수 있다.In this case, since the pad portion and the reflecting plate of the gate line and the data line are formed of a double layer of metal and ITO, these metal layers can be prevented from being directly exposed to air, so that oxidation can be prevented and the reflecting plate is in contact with the liquid crystal alignment agent. As a result, defects can be prevented from occurring in the reflector, thereby increasing the reliability of the liquid crystal display.

도 1은 종래의 기술에 의한 반사형 액정 표시 장치용 박막 트랜지스터 기판의 단면도이고,1 is a cross-sectional view of a thin film transistor substrate for a reflective liquid crystal display device according to the prior art,

도 2는 본 발명의 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,2 is a layout view of a thin film transistor substrate for a reflective liquid crystal display device according to an exemplary embodiment of the present invention;

도 3 내지 도 5는 각각 도 2에서 Ⅲ-Ⅲ′, Ⅳ-Ⅳ′, Ⅴ-Ⅴ′선을 따라 절단한 단면도이고,3 to 5 are cross-sectional views taken along the lines III-III ′, IV-IV ′, and V-V ′ of FIG. 2, respectively.

도 6a 내지 도 8c는 본 발명의 실시예에 따른 반사형 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 과정을 나타낸 단면도로서, 첨자 a, b, c는 각각 도 2에서 Ⅲ-Ⅲ′, Ⅳ-Ⅳ′, Ⅴ-Ⅴ′선을 따라 절단한 단면도임을 나타낸다.6A through 8C are cross-sectional views illustrating a process of manufacturing a thin film transistor substrate for a reflective liquid crystal display device according to an exemplary embodiment of the present invention. Subscripts a, b, and c are III-III ′ and IV-IV in FIG. 2, respectively. It shows sectional drawing cut along the lines ', V-V'.

Claims (7)

기판,Board, 상기 기판 위에 형성되어 있는 게이트 전극,A gate electrode formed on the substrate, 상기 게이트 전극 위에 형성되어 있는 게이트 절연막,A gate insulating film formed on the gate electrode, 상기 게이트 전극 위의 상기 게이트 절연막 위에 형성되어 있는 비정질 규소층,An amorphous silicon layer formed on the gate insulating film on the gate electrode, 상기 비정질 규소층 위에 형성되어 있으며 금속과 ITO의 이중층으로 이루어져 있는 드레인 전극 및 소스 전극,A drain electrode and a source electrode formed on the amorphous silicon layer and composed of a double layer of metal and ITO, 상기 게이트 절연막 위에 형성되어 있고 상기 드레인 전극에 연결되어 있으며 금속과 ITO의 이중층으로 이루어져 있는 보조 데이터선,An auxiliary data line formed on the gate insulating layer and connected to the drain electrode and formed of a double layer of metal and ITO; 상기 게이트 절연막 위에 형성되어 있고 상기 소스 전극에 연결되어 있으며, 금속과 ITO의 이중층으로 이루어져 있는 반사판,A reflector formed on the gate insulating film and connected to the source electrode, the reflector comprising a double layer of metal and ITO; 상기 드레인 전극, 상기 소스 전극, 상기 보조 데이터선 및 상기 반사판 위에 형성되어 있고, 데이터선 접촉구를 가지고 있는 보호막, 및A protective film formed on said drain electrode, said source electrode, said auxiliary data line and said reflecting plate, and having a data line contact hole; and 상기 보호막 위에 형성되어 있고 상기 데이터선 접촉구를 통해 상기 보조 데이터선과 연결되어 있는 데이터선을 포함하는 반사형 액정 표시 장치용 박막 트랜지스터 기판.And a data line formed on the passivation layer and connected to the auxiliary data line through the data line contact hole. 제1항에서,In claim 1, 상기 비정질 규소층과 상기 드레인 및 소스 전극의 사이에 형성되어 있는 도핑된 비정질 규소층을 더 포함하는 반사형 액정 표시 장치용 박막 트랜지스터 기판.And a doped amorphous silicon layer formed between the amorphous silicon layer and the drain and source electrodes. 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 게이트 절연막 위에 형성되어 있으며, 금속과 ITO의 이중층으로 이루어져 있는 게이트 패드를 더 포함하며, 상기 게이트 절연막에는 게이트선 접촉구가 형성되어 있으며 상기 게이트선 접촉구를 통해 상기 게이트 패드가 상기 게이트선과 연결되어 있고, 상기 보호막은 상기 게이트 패드의 ITO층을 노출시키는 게이트 구동 회로 접촉구를 가지고 있는 반사형 액정 표시 장치용 박막 트랜지스터 기판.A gate pad formed on the gate insulating layer, the gate pad including a metal layer and a double layer of ITO, wherein the gate insulating layer is formed with a gate line contact hole, and the gate pad is connected to the gate line through the gate line contact hole. And the protective film has a gate driving circuit contact hole for exposing the ITO layer of the gate pad. 제3항에서,In claim 3, 상기 금속과 ITO의 이중층으로 이루어져 있는 상기 보조 데이터선은 연장되어 데이터 패드를 형성하고 있으며, 상기 보호막은 상기 데이터 패드의 ITO층을 노출시키는 데이터 구동 회로 접촉구를 가지고 있는 반사형 액정 표시 장치용 박막 트랜지스터 기판.The auxiliary data line formed of a double layer of the metal and ITO extends to form a data pad, and the passivation layer has a data driving circuit contact hole for exposing the ITO layer of the data pad. Transistor substrate. 기판 위에 게이트 전극 및 게이트선을 형성하는 단계,Forming a gate electrode and a gate line on the substrate, 상기 게이트 전극 및 게이트선 위에 게이트 절연막을 형성하고 게이트선 접촉구를 형성하는 단계,Forming a gate insulating layer on the gate electrode and the gate line and forming a gate line contact hole; 상기 게이트 절연막의 위에 비정질 규소층을 형성하는 단계,Forming an amorphous silicon layer on the gate insulating film, 상기 비정질 규소층의 위에 드레인 전극과 소스 전극을 금속과 ITO의 이중층으로 형성함과 동시에 상기 게이트 절연막의 위에 보조 데이터선, 데이터 패드, 반사판 및 게이트 패드를 금속과 ITO의 이중층으로 형성하는 단계,Forming a drain electrode and a source electrode as a double layer of metal and ITO on the amorphous silicon layer, and simultaneously forming an auxiliary data line, a data pad, a reflector, and a gate pad as a double layer of metal and ITO on the gate insulating layer; 상기 드레인 전극, 소스 전극, 게이트 패드, 보조 데이터선, 데이터 패드 및 반사판의 위에 보호막을 형성하는 단계,Forming a passivation layer on the drain electrode, the source electrode, the gate pad, the auxiliary data line, the data pad, and the reflector; 상기 보호막에 데이터선 접촉구, 게이트 구동 회로 접촉구, 데이터 구동 회로 접촉구를 형성하고 상기 반사판 상부의 상기 보호막을 제거하는 단계, 및Forming a data line contact hole, a gate driving circuit contact hole, and a data driving circuit contact hole in the passivation layer, and removing the passivation layer on the reflective plate; and 상기 보호막 위에 데이터선을 형성하는 단계를 포함하는 반사형 액정 표시 장치용 박막 트랜지스터 기판을 제조 방법.A method of manufacturing a thin film transistor substrate for a reflective liquid crystal display device, the method comprising: forming a data line on the passivation layer. 제5항에서,In claim 5, 상기 드레인 전극 및 소스 전극을 형성하는 단계 이전에 도핑된 비정질 규소층을 형성하는 단계를 더 포함하고, 상기 드레인 전극 및 소스 전극을 형성하는 단계 다음에 상기 도핑된 비정질 규소층을 식각하여 분리시키는 단계를 더 포함하는 반사형 액정표시 장치용 박막 트랜지스터 기판의 제조 방법.Forming a doped amorphous silicon layer prior to forming the drain electrode and the source electrode, and etching and separating the doped amorphous silicon layer after forming the drain electrode and the source electrode Method of manufacturing a thin film transistor substrate for a reflective liquid crystal display device further comprising. 제5항 또는 제6항에서,In claim 5 or 6, 상기 비정질 규소층의 위에 드레인 전극과 소스 전극을 이중층으로 형성함과 동시에 게이트 절연막의 위에 보조 데이터선, 반사판 및 게이트 패드를 이중층으로 형성하는 단계는 금속을 증착하는 단계, ITO를 증착하는 단계 및 하나의 마스크를 사용하여 ITO와 금속을 패터닝하는 단계로 이루어지는 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.Forming a double layer of a drain electrode and a source electrode on the amorphous silicon layer, and simultaneously forming an auxiliary data line, a reflector, and a gate pad on the gate insulating layer includes depositing a metal, depositing ITO, and one. A method for manufacturing a thin film transistor substrate for a reflective liquid crystal display device, comprising patterning ITO and a metal using a mask of.
KR1019970080229A 1997-12-31 1997-12-31 Thin film transistor substrate for reflective type liquid crystal display panels and manufacturing method thereof KR100508022B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970080229A KR100508022B1 (en) 1997-12-31 1997-12-31 Thin film transistor substrate for reflective type liquid crystal display panels and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970080229A KR100508022B1 (en) 1997-12-31 1997-12-31 Thin film transistor substrate for reflective type liquid crystal display panels and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR19990060011A KR19990060011A (en) 1999-07-26
KR100508022B1 true KR100508022B1 (en) 2005-11-14

Family

ID=37305969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970080229A KR100508022B1 (en) 1997-12-31 1997-12-31 Thin film transistor substrate for reflective type liquid crystal display panels and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100508022B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728331B2 (en) 2006-10-02 2010-06-01 Samsung Electronics Co., Ltd. Thin film transistor panel and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101539671B1 (en) 2011-11-21 2015-07-27 삼성전자주식회사 Graphene based photodetector comprising complex transparent electrode, method of manufacturing the same and device comprising the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08262207A (en) * 1995-03-22 1996-10-11 Toppan Printing Co Ltd Light reflecting plate, light reflecting plate for reflection type liquid crystal display device, and light-reflecting electrode plate for reflection type liquid crystal display device
JPH09171188A (en) * 1995-12-18 1997-06-30 Ulvac Japan Ltd Lamination type transparent conductive film
KR970059792A (en) * 1996-01-29 1997-08-12 카나이 쯔또무 Liquid crystal display device and liquid crystal display device using same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08262207A (en) * 1995-03-22 1996-10-11 Toppan Printing Co Ltd Light reflecting plate, light reflecting plate for reflection type liquid crystal display device, and light-reflecting electrode plate for reflection type liquid crystal display device
JPH09171188A (en) * 1995-12-18 1997-06-30 Ulvac Japan Ltd Lamination type transparent conductive film
KR970059792A (en) * 1996-01-29 1997-08-12 카나이 쯔또무 Liquid crystal display device and liquid crystal display device using same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728331B2 (en) 2006-10-02 2010-06-01 Samsung Electronics Co., Ltd. Thin film transistor panel and manufacturing method thereof
US7993946B2 (en) 2006-10-02 2011-08-09 Samsung Electronics Co., Ltd. Thin film transistor panel and manufacturing method thereof

Also Published As

Publication number Publication date
KR19990060011A (en) 1999-07-26

Similar Documents

Publication Publication Date Title
US6771346B2 (en) Liquid crystal display and manufacturing method thereof
KR100333273B1 (en) The array substrate of TFT type liquid crystal display device and a method of fabricating the same
US6011608A (en) Liquid crystal display panel wherein inorganic film is formed over an inorganic insulating film overlying wirings extending across seal area
KR20030039112A (en) Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same
JP2000162646A (en) Production of thin-film transistor substrate for liquid crystal display device
KR100558714B1 (en) Liquid crystal display and fabricating method thereof
US6410211B1 (en) Method for manufacturing a liquid crystal display device
KR100783702B1 (en) Thin film transistor array panel and method manufacturing the same
KR100325668B1 (en) A manufacturing method of thin film transistor array panel for liquid crystal display
JP3600112B2 (en) Manufacturing method of liquid crystal display device
KR20010010117A (en) Manufacturing method of a thin film transistor array panel for liquid crystal display
KR100508022B1 (en) Thin film transistor substrate for reflective type liquid crystal display panels and manufacturing method thereof
KR100495793B1 (en) Thin film transistor substrate and manufacturing method for liquid crystal display
KR100646787B1 (en) a manufacturing method of a thin film transistor array panel for a liquid crystal display
KR20000051370A (en) Thin film transistor substrate for liquid crystal display and manufacturing method thereof
KR20010002661A (en) Thin film transistor substrate for liquid crystal display and manufacturing method thereof
KR100330097B1 (en) Thin film transistor substrate for liquid crystal display and manufacturing method thereof
KR19990050745A (en) Liquid crystal display substrate and its manufacturing method
KR100552289B1 (en) Reflective liquid crystal display device and its manufacturing method
KR100759963B1 (en) a liquid crystal display and a method for manufacturing a thin film transistor array panel thereof
KR100309921B1 (en) Liquid crystal display and a manufacturing method thereof
KR100502813B1 (en) Manufacturing Method of Thin Film Transistor, Thin Film Transistor Board and Manufacturing Method Thereof
KR100870009B1 (en) A contact portion of a wires, a method for manufacturing the contact portion, a thin film transistor array panel including the contact portion, and a method for manufacturing the panel
KR20080044986A (en) Array substrate and method of manufaturing the same
KR20020028014A (en) Method for fabricating tft-lcd

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee