KR100505610B1 - Fabrication method of semiconductor device having retrograde well - Google Patents
Fabrication method of semiconductor device having retrograde well Download PDFInfo
- Publication number
- KR100505610B1 KR100505610B1 KR10-1998-0027134A KR19980027134A KR100505610B1 KR 100505610 B1 KR100505610 B1 KR 100505610B1 KR 19980027134 A KR19980027134 A KR 19980027134A KR 100505610 B1 KR100505610 B1 KR 100505610B1
- Authority
- KR
- South Korea
- Prior art keywords
- retrograde well
- forming
- film
- semiconductor substrate
- well
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Abstract
본 발명의 반도체 장치의 제조방법은 반도체 기판의 내부에 서로 다른 에너지로 불순물을 다단계로 이온주입하여 서로 다른 깊이로 형성된 복수의 불순물 영역들을 구비한 레트로그레이드 웰을 형성하는 것을 포함한다. 상기 레트로그레이드 웰을 형성한 후 상기 반도체 기판에 소자분리막을 형성하여 액티브 영역을 한정함으로써, 상기 레트로그레이드 웰 내의 복수의 불순물 영역들은 상기 소자 분리막 및 액티브 영역의 하부에서 깊이 방향으로는 서로 다른 깊이로 형성되고, 상기 개개의 불순물 영역은 수평 방향으로는 동일한 깊이로 균일하게 형성된다. 이에 따라, 본 발명의 반도체 장치는 소자분리막 형성 전에 레트로그레이드 웰을 형성함으로써 균일한 웰 프로파일을 얻을 수 있어 균일한 특성을 가진다.A method of manufacturing a semiconductor device of the present invention includes forming a retrograde well having a plurality of impurity regions formed at different depths by implanting impurities in different stages with different energy into a semiconductor substrate. After the retrograde well is formed, an isolation layer is formed on the semiconductor substrate to define an active region, whereby a plurality of impurity regions in the retrograde well have different depths in the depth direction from the lower portion of the isolation layer and the active region. The respective impurity regions are formed uniformly at the same depth in the horizontal direction. Accordingly, the semiconductor device of the present invention can obtain a uniform well profile by forming a retrograde well before forming the device isolation film, and thus has uniform characteristics.
Description
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 레트로그레이드 웰(retrograde well)을 갖는 반도체 장치의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device having a retrograde well.
통상의 반도체 장치에서는 도판트(dopant)를 이온주입한 후 이를 적절한 깊이까지 확산시키면서 웰(well: 이하, "확산웰"이라 함) 및 필드 절연막을 형성한다. 그러나, 상기한 방법에 의하면 확산이 기판의 종방향뿐만 아니라 횡방향으로도 진행되기 때문에, 집적도가 떨어지게 되는 문제가 발생한다. In a conventional semiconductor device, a dopant is implanted and then diffused to an appropriate depth to form a well (hereinafter, referred to as a "diffusion well") and a field insulating film. However, according to the above method, since diffusion proceeds not only in the longitudinal direction of the substrate but also in the transverse direction, a problem arises in that the degree of integration decreases.
따라서, 필드 절연막(소자분리막)을 먼저 형성한후 불순물(도판트:dopant)이 적절한 깊이에 위치하도록 고에너지 이온주입에 의해 웰을 형성하는 방법이 개발되었는데, 상기한 웰은 실리콘기판 내의 어떤 깊이에서 불순물농도의 피크(peak)치가 나타나고 기판 표면으로 갈수록 불순물농도가 감소하기 때문에 레트로그레이드 웰로 칭해진다. 상기 레트로그레이드 웰은 웰 형성시에 종래의 확산웰에서 사용되는 고온, 장시간의 확산공정이 생략되어 공정원가 절감에 큰 기여를 하며, 래치업(latch-up) 및 소프트 에러율(Soft Error Rate)등을 억제시켜 소자의 전기적 특성을 향상시키는 장점을 갖는다.Therefore, a method has been developed in which a field insulating film (element isolation film) is first formed and then a well is formed by high energy ion implantation so that impurities (dopants) are positioned at an appropriate depth. It is called a retrograde well because a peak value of impurity concentration appears at, and the impurity concentration decreases toward the substrate surface. The retrograde well eliminates the high temperature and long time diffusion processes used in conventional diffusion wells during the formation of the wells, greatly contributing to process cost reduction, and latch-up and soft error rates. It has the advantage of improving the electrical characteristics of the device by suppressing.
한편, 상기 반도체 장치의 필드 절연막은 여러 가지의 방법으로 형성할 수 있다. 통상적으로는 선택산화에 의한 소자분리방법인 로코스(LOCOS:Local Oxidation of Silicon)를 사용한다. 상기 선택산화에 의한 소자분리방법인 로코스법은 측면산화에 의한 버즈비크(Bird's beak)현상, 열공정으로 유발되는 버퍼층 응력에 의한 기판실리콘의 결정결함 및 채널저지를 위해 이온주입된 불순물의 재분포등의 문제로 반도체장치의 전기적 특성 및 고집적화 추세에 난점이 되고 있다. 따라서, 상기 LOCOS방법의 문제점을 개선하기 위해, 트렌치 소자분리법이 제안되었다. 상기 트렌치 소자분리법은 반도체 기판을 셀프 얼라인 트렌치 공정으로 식각하여 소자분리하는 방법으로 상술한 버즈빅 등의 문제점을 해결할 수 있어 고집적화에 유리한 방법이다. 이상과 같은 이유에서 레트로그레이드 웰과 트렌치 소자분리법을 혼합 적용하는 것이 중요한 의미를 갖는다. The field insulating film of the semiconductor device can be formed by various methods. Typically, LOCOS (Local Oxidation of Silicon) is used, which is a device isolation method by selective oxidation. The LOCOS method, which is a device isolation method using selective oxidation, redistributes ion implanted impurities for crystalline defects and channel blocking of substrate silicon by buffer layer stress caused by lateral oxidation Due to such problems, the electrical characteristics and high integration of semiconductor devices are becoming difficult. Therefore, in order to improve the problem of the LOCOS method, a trench isolation method has been proposed. The trench isolation method is a method of etching a semiconductor substrate using a self-aligned trench process to separate the devices, thereby solving the above-described problems such as Buzzvik, which is advantageous for high integration. For the above reason, it is important to mix and apply the retrograde well and the trench isolation method.
따라서, 본 발명의 기술적 과제는 레트로그레이드 웰을 적용한 반도체 장치의 제조방법을 제공하는 데 있다. Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor device to which a retrograde well is applied.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 예에 의한 반도체 장치의 제조방법은 반도체 기판의 내부에 서로 다른 에너지로 불순물을 다단계로 이온주입하여 서로 다른 깊이로 형성된 복수의 불순물 영역들을 구비한 레트로그레이드 웰을 형성한다. 상기 레트로그레이드 웰을 형성한후 상기 반도체 기판에 소자분리막을 형성하여 액티브 영역을 한정함으로써, 상기 레트로그레이드 웰 내의 복수의 불순물 영역들은 상기 소자 분리막 및 액티브 영역의 하부에서 깊이 방향으로는 서로 다른 깊이로 형성되고, 상기 개개의 불순물 영역은 수평 방향으로는 동일한 깊이로 균일하게 형성된다. In order to achieve the above technical problem, a method of manufacturing a semiconductor device according to an embodiment of the present invention is a retro having a plurality of impurity regions formed at different depths by implanting impurities in different stages with different energy into the semiconductor substrate. Form grade wells. After the retrograde well is formed, an isolation layer is formed on the semiconductor substrate to define an active region, whereby a plurality of impurity regions in the retrograde well have different depths in the depth direction from the lower portion of the isolation layer and the active region. The respective impurity regions are formed uniformly at the same depth in the horizontal direction.
상기 레트로그레이드 웰 형성을 위한 불순물 이온주입은 N형 불순물을 2 MeV에서 300 KeV의 에너지로 변화시키면서 이온주입하거나, P형 불순물을 500 KeV에서 150 KeV의 에너지로 변화시키면서 이온주입한다. 상기 소자분리막은 로코스법 또는 트렌치법에 의하여 형성한다.The impurity ion implantation for forming the retrograde well is ion implanted while changing the N-type impurity from 2 MeV to 300 KeV energy, or by changing the P-type impurity from 500 KeV to 150 KeV energy. The device isolation film is formed by a LOCOS method or a trench method.
또한, 본 발명의 다른 예에 의한 반도체 장치의 제조방법은 반도체 기판 내에 서로 다른 에너지로 불순물을 다단계로 이온주입하여 서로 다른 깊이로 균일하게 형성된 복수의 불순물 영역들을 구비한 레트로그레이드 웰을 형성한다. 이어서, 상기 레트로그레이드 웰이 형성된 반도체 기판 상에 터널 산화막을 형성한 후, 상기 터널 산화막 상에 플로팅 게이트용 제1 도전막을 형성한다. In addition, a method of manufacturing a semiconductor device according to another embodiment of the present invention forms a retrograde well having a plurality of impurity regions uniformly formed at different depths by implanting impurities into the semiconductor substrate in different stages with different energy. Subsequently, after the tunnel oxide film is formed on the semiconductor substrate on which the retrograde well is formed, the first conductive film for the floating gate is formed on the tunnel oxide film.
상기 제1 도전막 상에 마스크막 패턴을 형성한 후, 상기 마스크막 패턴을 마스크로 상기 제1 도전막, 터널산화막 및 반도체 기판을 차례로 식각하여 상기 레트로그레이드 웰 내에 트렌치를 형성한다. 상기 트렌치를 매몰하도록 형성된 반도체 기판의 전면에 소자분리막이 될 물질막을 도포한 후, 상기 물질막을 식각하여 상기 제1 도전막의 측면을 노출한다. 상기 제1 도전막 상에 층간절연막을 형성한 후, 상기 층간 절연막 상에 컨트롤 게이트용 제2 도전막을 형성한다. After forming a mask film pattern on the first conductive film, the first conductive film, the tunnel oxide film, and the semiconductor substrate are sequentially etched using the mask film pattern as a mask to form a trench in the retrograde well. After coating a material film to be an isolation layer on the entire surface of the semiconductor substrate formed to bury the trench, the material film is etched to expose side surfaces of the first conductive film. After the interlayer insulating film is formed on the first conductive film, a second conductive film for a control gate is formed on the interlayer insulating film.
상기 레트로그레이드 웰은 P형 웰이며, 상기 P형의 레트로그레이드 웰의 하부에 N형의 레트로그레이드 웰을 더 형성할 수 있다. 상기 제1 도전막은 N형 불순물이 도핑된 폴리실리콘막으로 형성하며, 상기 물질막은 산화막으로 형성한다.The retrograde well is a P-type well, and may further form an N-type retrograde well below the P-type retrograde well. The first conductive layer is formed of a polysilicon layer doped with N-type impurities, and the material layer is formed of an oxide layer.
이상과 같이 제조되는 본 발명의 반도체 장치는 소자분리막 형성 전에 레트로그레이드 웰을 형성함으로써 균일한 웰 프로파일을 얻을 수 있어 균일한 특성을 가진다.The semiconductor device of the present invention manufactured as described above can obtain a uniform well profile by forming a retrograde well before forming an isolation layer, and thus have uniform characteristics.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 내지 도 4는 본 발명의 제1 실시예에 의한 반도체 장치의 제조방법을 설명하기 위하여 도시한 단면도들이다.1 to 4 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a first embodiment of the present invention.
도 1을 참조하면, 반도체 기판(11), 예컨대 단결정의 실리콘 기판 위에 산화막 패턴(13)을 형성한다. 상기 산화막 패턴(13)은 상기 반도체 기판(11) 상에 산화막을 형성한 후 N웰이 형성될 부분을 제외한 부분에 형성된 포토레지스트 패턴(15)을 마스크로 상기 산화막을 식각하여 형성한다. 다음에, 상기 포토레지스트 패턴 및 제1 산화막 패턴을 이온주입용 마스크막으로 하여 반도체 기판에 N형 불순물(16), 예컨대 5가의 불순물인 As 또는 P를 다단계 이온주입하여 N형 레트로그레이드 웰(17)을 형성한다. 상기 N형 레트로그레이드 웰(17) 형성을 위한 이온주입은 2 MeV에서 300 KeV로 에너지를 변화시켜 가며 진행하며, 이에 따라 서로 다른 깊이로 균일하게 형성된 복수의 불순물 영역(17a, 17b, 17c)이 형성된다. Referring to FIG. 1, an oxide film pattern 13 is formed on a semiconductor substrate 11, for example, a single crystal silicon substrate. The oxide layer pattern 13 is formed by forming an oxide layer on the semiconductor substrate 11 and etching the oxide layer using a photoresist pattern 15 formed at a portion except for a portion where an N well is to be formed. Next, using the photoresist pattern and the first oxide film pattern as an ion implantation mask film, the N-type impurity 16, for example, As or P, which is a pentavalent impurity, is implanted into the semiconductor substrate in a multi-step ion implantation manner. ). The ion implantation for forming the N-type retrograde well 17 proceeds by varying the energy from 2 MeV to 300 KeV, whereby a plurality of impurity regions 17a, 17b, and 17c uniformly formed at different depths are formed. Is formed.
도 2를 참조하면, 먼저, 상기 포토레지스트 패턴(15)을 제거한 후, 반도체 기판(11)의 N형 레트로그레이드 웰(17) 상에 P형 레트로그레이드 웰 형성 영역이 노출되도록 다시 포토레지스트 패턴(21)을 형성한다. 이어서, 상기 포토레지스트 패턴을 이온주입용 마스크로 P형 불순물(23), 예컨대 3가의 B를 이온주입하여 P형 레트로그레이드 웰(25)을 형성한다. 상기 P형 레트로그레이드 웰(25) 형성을 위한 이온주입은 500 KeV에서 150 KeV로 에너지를 변화시켜 주며 수행한다. 이에 따라 서로 다른 깊이로 균일하게 형성된 복수의 불순물 영역(25a, 25b, 25c)이 형성된다. 이렇게 형성된 레트로그레이드 웰(17,25)은 소자분리막 전에 형성되므로 소자분리막 두께에 의한 레트로그레이드 웰 프로파일의 불균일성이 없게 된다. Referring to FIG. 2, first, after removing the photoresist pattern 15, the photoresist pattern 15 may be exposed again to expose the P-type retrograde well forming region on the N-type retrograde well 17 of the semiconductor substrate 11. 21). Subsequently, the P-type retrograde well 25 is formed by ion implanting the P-type impurity 23, for example, trivalent B, using the photoresist pattern as an ion implantation mask. The ion implantation for forming the P-type retrograde well 25 is performed by changing energy from 500 KeV to 150 KeV. As a result, a plurality of impurity regions 25a, 25b, and 25c uniformly formed at different depths are formed. The retrograde wells 17 and 25 formed as described above are formed before the device isolation layer, so that there is no non-uniformity of the retrograde well profile due to the thickness of the device isolation layer.
도 3을 참조하면, 먼저, 상기 포토레지스트 패턴(21)을 제거한 후, 상기 반도체 기판(11)에 로코스법이나 트렌치법에 이하여 소자분리막(29)을 형성한다. 특히, 트렌치법에 의해 소자분리막을 형성하는 고집적 소자에서는 채널 스톱 이온주입의 필요성이 약해지는 만큼 본 발명에 의해 형성된 레트로그레이드 웰(17, 25) 프로파일은 균일한 기억소자의 특성을 나타내는 장점을 가진다. 도 3에서는 편의상 로코스법에 의한 소자분리막이 개시되어 있으나, 트렌치 소자분리법에 의한 소자분리막으로 형성하여도 무방하다.Referring to FIG. 3, first, the photoresist pattern 21 is removed, and then an isolation layer 29 is formed on the semiconductor substrate 11 after the LOCOS method or the trench method. In particular, in the highly integrated device forming the device isolation film by the trench method, as the need for channel stop ion implantation is reduced, the retrograde wells 17 and 25 profile formed by the present invention have the advantage of exhibiting uniform memory device characteristics. . In FIG. 3, a device isolation film is disclosed by a LOCOS method for convenience, but may be formed as a device isolation film by a trench device isolation method.
도 4를 참조하면, 상기 소자분리막(비활성영역 또는 소자분리영역)을 제외한 반도체 기판의 활성영역에 게이트 산화막(31) 및 게이트(33)를 형성한다. 이후의 제조공정은 일반적인 반도체 장치의 제조공정에 따른다. Referring to FIG. 4, the gate oxide layer 31 and the gate 33 are formed in the active region of the semiconductor substrate except for the device isolation layer (inactive region or device isolation region). Subsequent manufacturing processes follow a general semiconductor device manufacturing process.
이상을 통하여 제조된 본 발명의 제1 실시예에 의한 반도체 장치는 반도체 기판(11) 상에 형성된 활성영역 및 소자분리영역(소자분리막:29)과, 상기 반도체 기판(29) 내에 형성된 레트로그레이드 웰(17, 25)을 구비한다. 특히, 상기 레트로그레이드 웰(17, 25)은 소자분리막 전에 서로 다른 에너지로 P형 불순물 또는 N형 불순물이 다단계로 이온주입되어 서로 다른 깊이로 균일하게 형성된 복수의 불순물 영역(17a∼17c 및 25a∼25c)을 구비한다. The semiconductor device according to the first embodiment of the present invention manufactured through the above-described active region and device isolation region (element isolation layer) 29 formed on the semiconductor substrate 11 and the retrograde well formed in the semiconductor substrate 29 And (17, 25). In particular, the retrograde wells 17 and 25 may include a plurality of impurity regions 17a to 17c and 25a to uniformly formed at different depths by implanting P-type impurities or N-type impurities in multiple stages with different energies before the device isolation layer. 25c).
도 5 내지 도 10은 본 발명의 제2 실시예에 의한 반도체 장치의 제조방법을 설명하기 위하여 도시한 단면도들이다. 특히, 본 발명의 제2 실시예는 불휘발성 반도체 장치에 관한 것으로, 소자분리막 형성 전에 레트로그레이드 웰을 형성하며, 셀프 얼라인 트렌치 식각을 이용하여 소자분리한다. 5 to 10 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention. In particular, the second embodiment of the present invention relates to a nonvolatile semiconductor device, wherein the retrograde well is formed before the device isolation layer is formed, and the device is separated using self-aligned trench etching.
도 5를 참조하면, 반도체 기판(41), 예컨대 단결정의 실리콘 기판의 전면에 N형 불순물(43), 예컨대 5가의 불순물인 P 또는 As를 이온주입하여 N형 레트로그레이드 웰(45)을 형성한다. 여기서, 상기 N형 레트로그레이드 웰(45) 형성을 위한 이온주입은 2 MeV에서 300 KeV로 에너지를 변화시켜 가며 다단계로 진행하며, 이에 따라 서로 다른 깊이로 균일하게 형성된 복수의 불순물 영역(45a, 45b, 45c)이 형성된다. Referring to FIG. 5, an N-type retrograde well 45 is formed by ion implanting an N-type impurity 43, for example, P or As, which is a pentavalent impurity, on the entire surface of a semiconductor substrate 41, for example, a single crystal silicon substrate. . In this case, the ion implantation for forming the N-type retrograde well 45 is performed in various steps by changing energy from 2 MeV to 300 KeV, and thus, a plurality of impurity regions 45a and 45b uniformly formed at different depths. 45c) is formed.
도 6을 참조하면, N형 레트로그레이드 웰(45)이 형성된 반도체 기판 상에 P형 불순물(46), 예컨대 3가의 B를 이온주입하여 P형 레트로그레이드 웰(47)을 형성한다. 상기 P형 레트로그레이드 웰(47) 형성을 위한 이온주입은 500 KeV에서 150KeV로 에너지를 변화시켜 주며 다단계로 수행한다. 이에 따라 서로 다른 깊이로 균일하게 형성된 복수의 불순물 영역(47a, 47b, 47c)이 형성된다. 상기 P형 레트로그레이드 웰(47)은 N형 레트로그레이드 웰(45) 상에 형성되는 포켓 P웰이 된다. 이상과 같이 본 발명에 의한 레트로그레이드 웰 형성공정은 소자분리막 전에 형성되어 고온 및 장시간 확산공정이 생략되므로 공정은 단순해지고 레트로그레이드 웰의 프로파일은 불균일성이 없게 된다. 또한, 웰의 깊이는 2㎛ 이내로 얕은 웰 깊이를 가지므로 반도체 장치의 패키지 사이즈를 줄일 수 있다. Referring to FIG. 6, P-type impurities 46, for example, trivalent B, are ion-implanted on a semiconductor substrate on which an N-type retrograde well 45 is formed to form a P-type retrograde well 47. The ion implantation for forming the P-type retrograde well 47 changes energy from 500 KeV to 150 KeV and is performed in multiple steps. As a result, a plurality of impurity regions 47a, 47b, and 47c uniformly formed at different depths are formed. The P-type retrograde well 47 becomes a pocket P well formed on the N-type retrograde well 45. As described above, the retrograde well forming process according to the present invention is formed before the device isolation layer, so that the high temperature and prolonged diffusion process are omitted, thereby simplifying the process and the non-uniformity of the retrograde well profile. In addition, since the well depth has a shallow well depth within 2 μm, the package size of the semiconductor device can be reduced.
도 7을 참조하면, 상기 P형 레트로그레이드 웰(47)이 형성된 반도체 기판(41) 상에 터널 산화막(49)을 형성한 후 플로팅 게이트용 제1 도전막(51)을 형성한다. 상기 제1 도전막(51)은 P형 불순물이 도핑된 폴리실리콘막으로 3000Å이상의 두께로 침적한다. 다음에, 후공정의 셀프 얼라인 트렌치 식각시 마스크막인 산화막을 증착한다. 계속하여, 사진공정을 위하여 소자분리막(비활성영역)인 필드절연막이 형성될 부분을 제외한 부분에 포토레지스트 패턴(55)을 형성한 후 이를 마스크로 상기 산화막을 식각하여 산화막 패턴(53)을 형성한다. Referring to FIG. 7, after the tunnel oxide layer 49 is formed on the semiconductor substrate 41 on which the P-type retrograde well 47 is formed, the first conductive layer 51 for the floating gate is formed. The first conductive film 51 is a polysilicon film doped with a P-type impurity to be deposited to a thickness of 3000 GPa or more. Next, an oxide film, which is a mask film, is deposited during the self-aligned trench etching in a later step. Subsequently, a photoresist pattern 55 is formed in a portion except for a portion in which a field insulating layer, which is an isolation layer (inactive region), is formed for a photolithography process, and the oxide layer is etched using a mask to form an oxide pattern 53. .
도 8을 참조하면, 먼저, 포토레지스트 패턴(55)을 제거한 후, 후속공정으로 산화막 패턴(53)을 마스크막 패턴으로 하여 제1 도전막(51), 터널 산화막(49) 및 p형 레트로그레이드 웰(47)이 형성된 반도체 기판(11)을 셀프 얼라인법으로 건식식각하여 트렌치(57)를 형성한다. 이때, 반도체 기판(11)은 소자분리와 P형 레트로그레이드 웰(47)의 깊이를 고려하여 4000Å 정도 식각시켜 준다. Referring to FIG. 8, first, after removing the photoresist pattern 55, the first conductive layer 51, the tunnel oxide layer 49, and the p-type retrograde are formed by using the oxide layer pattern 53 as a mask layer pattern in a subsequent process. The trench 57 is formed by dry etching the semiconductor substrate 11 on which the wells 47 are formed by a self-alignment method. In this case, the semiconductor substrate 11 is etched at about 4000 kV in consideration of device isolation and the depth of the P-type retrograde well 47.
도 9를 참조하면, 식각된 부분에 소자분리막(필드 산화막)이 될 물질막(59), 예컨대 LPCVD 산화막을 완전히 채워지도록 충분히 증착한 후 상기 물질막(59)을 에치백 식각하여 일부 제거하여 준다. 이때, 상기 에치백 식각 공정은 화학물리적연마방법(chemical mechanical polishing)이나 습식식각방법을 통하여도 상기 물질막(59)을 일부 제거할 수 있다. 그리고, 커플링비의 향상을 위하여 플로팅 게이트용 제1 도전막(51)의 측면이 충분히 노출되도록 식각하여 준다.Referring to FIG. 9, after the deposition of a material layer 59, for example, an LPCVD oxide layer, to be a device isolation layer (field oxide layer) on the etched portion to be completely filled, the material layer 59 is etched back and partially removed. . In this case, the etch back etching process may partially remove the material layer 59 through a chemical mechanical polishing method or a wet etching method. In order to improve the coupling ratio, the side surface of the first conductive layer 51 for floating gate is etched to be sufficiently exposed.
도 10을 참조하면, 상기 측면이 노출된 제1 도전막(51)이 형성된 반도체 기판(41)의 전면에 층간절연막인 산화막-질화막-산화막(ONO막:61)을 형성하여 준후 컨트롤 게이트용 제2 도전막(63)을 형성한다. 상기 제2 도전막(61)은 폴리실리콘막/텅스텐 실리사이드막의 이중막으로 형성한다. 이후의 제조공정은 일반적인 반도체 장치의 제조공정에 따른다. Referring to FIG. 10, an oxide film-nitride film-oxide film (ONO film) 61, which is an interlayer insulating film, is formed on the entire surface of the semiconductor substrate 41 on which the first conductive film 51 having the side surface is exposed. 2 conductive film 63 is formed. The second conductive layer 61 is formed of a double layer of a polysilicon layer / tungsten silicide layer. Subsequent manufacturing processes follow a general semiconductor device manufacturing process.
이상을 통하여 제조된 본 발명의 제2 실시예에 의한 반도체 장치는 소자분리막 형성 전에 반도체 기판 내에 형성되고 서로 다른 에너지로 불순물이 다단계로 이온주입됨으로써 서로 다른 깊이로 균일하게 형성된 복수의 불순물 영역을 구비한 레트로그레이드 웰(45,47)이 형성되어 있다. 상기 레트로그레이드 웰은 P형의 레트로그레이드 웰과 그 하부에 위치한 N형의 레트로그레이드 웰로 구성되어 있다. 또한, 상기 레트로그레이드 웰 내에 형성된 트렌치를 제외한 활성영역에 터널산화막, 플로팅 게이트, 층간절연막 및 컨트롤 게이트가 형성되어 있다. 상기 제2 실시예에 의한 반도체 장치에 있어서, 데이터의 저장 및 소거는 기판과 제2 도전막(컨트롤 게이트) 사이에 적절한 전압을 인가함으로써 제1 도전막(플로팅 게이트)에 전자를 주입하거나 방출하는 방법으로 이루어진다.The semiconductor device according to the second embodiment of the present invention manufactured by the above has a plurality of impurity regions formed in the semiconductor substrate prior to forming the device isolation layer and uniformly formed at different depths by implanting impurities in different stages with different energy. One retrograde well 45,47 is formed. The retrograde well is composed of a P-type retrograde well and an N-type retrograde well located below it. In addition, a tunnel oxide film, a floating gate, an interlayer insulating film, and a control gate are formed in the active region except for the trench formed in the retrograde well. In the semiconductor device according to the second embodiment, the data is stored and erased by injecting or emitting electrons into the first conductive film (floating gate) by applying an appropriate voltage between the substrate and the second conductive film (control gate). Is done in a way.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다. As mentioned above, although this invention was demonstrated concretely through the Example, this invention is not limited to this, A deformation | transformation and improvement are possible with the conventional knowledge in the art within the technical idea of this invention.
상술한 바와 같이 본 발명의 반도체 장치는 소자분리막 형성 전에 레트로그레이드 웰을 형성함으로써 균일한 웰 프로파일을 얻을 수 있고 이에 따라 균일한 특성을 가진다. 또한, 본 발명의 반도체 장치는 레트로그레이드 웰 공정의 장점인 공정시간 단축 및 칩 크기 축소의 장점을 살리며, 셀프 얼라인 트렌치 방법에 의한 트렌치 소자분리법으로 고집적화를 이룰 수 있다.As described above, the semiconductor device of the present invention can obtain a uniform well profile by forming a retrograde well before forming the device isolation film, and thus has a uniform characteristic. In addition, the semiconductor device of the present invention takes advantage of the process time reduction and the chip size reduction, which are advantages of the retrograde well process, and can be highly integrated by the trench device isolation method using the self-aligned trench method.
도 1 내지 도 4는 본 발명의 제1 실시예에 의한 반도체 장치의 제조방법을 설명하기 위하여 도시한 단면도들이다.1 to 4 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a first embodiment of the present invention.
도 5 내지 도 10은 본 발명의 제2 실시예에 의한 반도체 장치의 제조방법을 설명하기 위하여 도시한 단면도들이다.5 to 10 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with a second embodiment of the present invention.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0027134A KR100505610B1 (en) | 1998-07-06 | 1998-07-06 | Fabrication method of semiconductor device having retrograde well |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0027134A KR100505610B1 (en) | 1998-07-06 | 1998-07-06 | Fabrication method of semiconductor device having retrograde well |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000007681A KR20000007681A (en) | 2000-02-07 |
| KR100505610B1 true KR100505610B1 (en) | 2005-09-26 |
Family
ID=19543236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0027134A KR100505610B1 (en) | 1998-07-06 | 1998-07-06 | Fabrication method of semiconductor device having retrograde well |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100505610B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100559995B1 (en) * | 2003-07-31 | 2006-03-13 | 동부아남반도체 주식회사 | Method for producing a floating gate of flash memory device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130911A (en) * | 1988-11-11 | 1990-05-18 | Nissan Motor Co Ltd | Manufacture of semiconductor substrate |
| JPH045858A (en) * | 1990-04-23 | 1992-01-09 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
| KR19980018264A (en) * | 1996-08-29 | 1998-06-05 | 쯔지 하루오 | Method for manufacturing semiconductor device |
| KR0144244B1 (en) * | 1994-07-04 | 1998-08-17 | 문정환 | Manufacture of semiconductor device |
| KR19990061342A (en) * | 1997-12-31 | 1999-07-26 | 윤종용 | Semiconductor device manufacturing method |
| KR19990061339A (en) * | 1997-12-31 | 1999-07-26 | 윤종용 | Semiconductor device manufacturing method |
-
1998
- 1998-07-06 KR KR10-1998-0027134A patent/KR100505610B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130911A (en) * | 1988-11-11 | 1990-05-18 | Nissan Motor Co Ltd | Manufacture of semiconductor substrate |
| JPH045858A (en) * | 1990-04-23 | 1992-01-09 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
| KR0144244B1 (en) * | 1994-07-04 | 1998-08-17 | 문정환 | Manufacture of semiconductor device |
| KR19980018264A (en) * | 1996-08-29 | 1998-06-05 | 쯔지 하루오 | Method for manufacturing semiconductor device |
| KR19990061342A (en) * | 1997-12-31 | 1999-07-26 | 윤종용 | Semiconductor device manufacturing method |
| KR19990061339A (en) * | 1997-12-31 | 1999-07-26 | 윤종용 | Semiconductor device manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000007681A (en) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204122B1 (en) | Methods of forming nonvolatile integrated circuit memory devices having high capacitive coupling ratios | |
| US7501683B2 (en) | Integrated circuit with protected implantation profiles and method for the formation thereof | |
| US20050287777A1 (en) | Semiconductor device and method of fabrication thereof | |
| KR0157875B1 (en) | Manufacture of semiconductor device | |
| US6991983B2 (en) | Method of manufacturing high voltage transistor in flash memory device | |
| US6800528B2 (en) | Method of fabricating LDMOS semiconductor devices | |
| US7060627B2 (en) | Method of decreasing charging effects in oxide-nitride-oxide (ONO) memory arrays | |
| KR100505610B1 (en) | Fabrication method of semiconductor device having retrograde well | |
| KR100264728B1 (en) | Method for fabricating semiconductor device | |
| JPH1041414A (en) | Nonvolatile semiconductor memory device and manufacture thereof | |
| KR100244271B1 (en) | semiconductor device and method for manufacturing the same | |
| US6291284B1 (en) | Method of fabricating semiconductor device | |
| KR20010055525A (en) | Method for shallow trench isolation | |
| KR100470721B1 (en) | Method for forming pattern having region being recessed | |
| KR20020055147A (en) | Method for manufacturing semiconductor device | |
| KR100490303B1 (en) | Method of manufacturing a semiconductor device | |
| KR100685624B1 (en) | Method of manufacturing a flash memory device | |
| KR100486120B1 (en) | Method for forming of mos transistor | |
| KR100862145B1 (en) | Flash memory device and method for manufacturing the same | |
| US7030448B2 (en) | Mask ROM and the method of forming the same and the scheme of reading the device | |
| KR19990017051A (en) | Device Separation Method of Semiconductor Device | |
| KR100204420B1 (en) | Fabrication method of eeprom device | |
| US7393750B2 (en) | Method for manufacturing a semiconductor device | |
| KR0124647B1 (en) | Semiconductor memory device & the method of manufacturing | |
| KR100277893B1 (en) | Manufacturing method of nonvolatile memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |