KR100505564B1 - Thin film transistor liquid crystal display and manufacturing method thereof - Google Patents
Thin film transistor liquid crystal display and manufacturing method thereof Download PDFInfo
- Publication number
- KR100505564B1 KR100505564B1 KR1019970040702A KR19970040702A KR100505564B1 KR 100505564 B1 KR100505564 B1 KR 100505564B1 KR 1019970040702 A KR1019970040702 A KR 1019970040702A KR 19970040702 A KR19970040702 A KR 19970040702A KR 100505564 B1 KR100505564 B1 KR 100505564B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- driving circuit
- transparent electrode
- liquid crystal
- color filter
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
Abstract
본 발명은 액정 표시 장치 및 이를 제조하는 방법에 관한 것으로서, 특히, 폴리실리콘 TFT LCD 구동 회로의 버스 라인들과 각 노드의 기생 커패시턴스를 줄일 수 있는 박막 트랜지스터 액정 표시 장치 및 이를 제조하는 방법에 관한 것이다. 제1 기판에는 구동 회로와 화소가 형성되어 있다. 제2 기판은 제1 기판과 마주보도록 배치되며, 칼라 필터와, 구동 회로가 형성된 영역과 중첩되지 않도록 설계된 투명 전극이 형성되어 있다. The present invention relates to a liquid crystal display device and a method of manufacturing the same, and more particularly, to a thin film transistor liquid crystal display device and a method of manufacturing the same that can reduce the parasitic capacitance of the bus lines and each node of the polysilicon TFT LCD driving circuit. . The driving circuit and the pixel are formed in the first substrate. The second substrate is disposed to face the first substrate, and a color filter and a transparent electrode designed to not overlap the region where the driving circuit is formed are formed.
Description
본 발명은 액정 표시 장치 및 이를 제조하는 방법에 관한 것으로서, 특히, 폴리실리콘 TFT LCD 구동 회로의 버스 라인들과 각 전기적 노드의 기생 커패시턴스를 줄일 수 있는 박막 트랜지스터 액정 표시 장치 및 이를 제조하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method of manufacturing the same, and more particularly, to a thin film transistor liquid crystal display device capable of reducing parasitic capacitances of bus lines and respective electrical nodes of a polysilicon TFT LCD driving circuit. will be.
평판 디스플레이 장치의 멀티미디어 응용이 증가하면서, 고화질 및 고선명의 평판 디스플레이 장치의 필요성이 점차 증가하고 있다. 박막 트랜지스터 액정 표시 장치 (Thin Film Transistor Liquid Crystal Display; 이하 "TFT LCD"라 칭함)는 상기 평판 디스플레이 장치로 각광받고 있는 것 중의 하나이다. TFT LCD 중 구동 회로를 내장시킬 수 있는 폴리실리콘 TFT LCD는 구동 회로를 내장함으로써 가격을 낮출 수 있고 화질을 증가시킬 수 있다는 점에서 주목을 받고 있다. As multimedia applications of flat panel display devices increase, the necessity of high definition and high definition flat panel display devices is gradually increasing. A thin film transistor liquid crystal display (hereinafter referred to as "TFT LCD") is one of the spotlights as the flat panel display. Among the TFT LCDs, polysilicon TFT LCDs, which can incorporate a driving circuit, are attracting attention because they can lower the price and increase image quality by incorporating a driving circuit.
고화질의 TFT LCD를 구동하기 위해 화소수를 증가시키면 내장되어진 폴리실리콘 TFT 구동 회로의 특성도 향상되어져야 한다. 이를 위해서는 각종 버스 라인의 신호 지연(signal delay)이 작아야 하며 각 전기적 노드(electrical node)의 로드(load)값도 작아야 한다. Increasing the number of pixels to drive high-quality TFT LCD should also improve the characteristics of the built-in polysilicon TFT driving circuit. To this end, signal delays of various bus lines must be small and load values of each electrical node must be small.
본 발명의 목적은 폴리실리콘 TFT LCD 구동 회로의 버스 라인들과 각 전기적 노드의 기생 커패시턴스를 줄일수 있는 박막 트랜지스터 액정 표시 장치를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a thin film transistor liquid crystal display device capable of reducing parasitic capacitance of bus lines and respective electrical nodes of a polysilicon TFT LCD driving circuit.
본 발명의 다른 목적은 상기 장치를 제조하는데 있어서 가장 적합한 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a manufacturing method most suitable for manufacturing the device.
상기 목적을 달성하기 위한, 본 발명에 의한 박막 트랜지스터 액정 표시 장치는, 구동 회로와 화소가 형성되어 있는 제1 기판과 상기 제1 기판과 마주보도록 배치되며, 칼라 필터와, 상기 구동 회로가 형성된 영역과 중첩되지 않도록 설계된 투명 전극이 형성되어 있는 제2 기판을 구비한다.A thin film transistor liquid crystal display device according to the present invention for achieving the above object is disposed so as to face a first substrate on which a driving circuit and a pixel are formed, and the first substrate, and a color filter and a region in which the driving circuit is formed. And a second substrate on which a transparent electrode designed so as not to overlap with each other is formed.
상기 목적을 달성하기 위한, 본 발명에 의한 박막 트랜지스터 액정 표시 장치는, 또한, 데이터 드라이버 및 게이트 드라이버로 된 구동 회로와 화소가 형성되어 있는 제1 기판과, 상기 제1 기판과 마주보도록 배치되며, 칼라 필터와, 상기 데이터 드라이버 및 게이트 드라이버 중 어느 하나와 부분적으로 중첩되지 않도록 설계된 투명 전극이 형성되어 있는 제2 기판을 구비한다.A thin film transistor liquid crystal display device according to the present invention for achieving the above object is further disposed so as to face a first substrate on which a driving circuit and a pixel formed of a data driver and a gate driver are formed, and the first substrate, And a second substrate having a color filter and a transparent electrode formed so as not to partially overlap with any of the data driver and the gate driver.
이때, 상기 투명 전극은 각 드라이버를 구성하는 버스 라인과 로직 부분 중 버스 라인과만 중첩되지 않도록 설계되어 있다.In this case, the transparent electrode is designed such that only the bus line constituting each driver does not overlap with the bus line.
상기 다른 목적을 달성하기 위한, 본 발명에 의한 박막 트랜지스터 액정 표시 장치의 제조 방법은, 칼라 필터가 형성되어 있는 제1 기판에 투명 전극을 증착한 후, 제2 기판에 형성된 구동 회로와 중첩되는 부분의 상기 투명 전극을 제거하는 공정을 포함한다.A method for manufacturing a thin film transistor liquid crystal display device according to the present invention for achieving the above another object is a portion overlapping a drive circuit formed on a second substrate after depositing a transparent electrode on a first substrate on which a color filter is formed. The process of removing the said transparent electrode is included.
상기 다른 목적을 달성하기 위한, 본 발명에 의한 박막 트랜지스터 액정 표시 장치의 제조 방법은, 또한, 칼라 필터가 형성되어 있는 제1 기판에 투명 전극을 증착한 후, 제2 기판에 형성되며 데이터 드라이버와 게이트 드라이버로 구성된 구동 회로와 중첩되는 부분의 상기 투명 전극을 부분적으로 제거하는 공정을 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device, further comprising: depositing a transparent electrode on a first substrate on which a color filter is formed; And partially removing the transparent electrode in a portion overlapping with a driving circuit composed of a gate driver.
이때, 상기 투명 전극은 데이터 드라이버 및 게이트 드라이버 중 어느 하나와만 중첩되지 않도록 제거하거나, 상기 투명 전극은 각 드라이버를 구성하는 버스 라인과 로직 부분 중 버스 라인과만 중첩되지 않도록 제거한다.In this case, the transparent electrode may be removed so as not to overlap only one of the data driver and the gate driver, or the transparent electrode may be removed so as not to overlap only the bus line among the bus lines and logic parts constituting each driver.
본 발명에 의하면, 투명 전극을 구동 회로와 중첩되지 않도록 형성함으로써 투명 전극과 구동 회로 사이에 기생하던 커패시턴스를 감소시킬 수 있으므로 신호 지연을 줄일 수 있다.According to the present invention, since the transparent electrode is formed so as not to overlap with the driving circuit, the parasitic capacitance between the transparent electrode and the driving circuit can be reduced, thereby reducing the signal delay.
이하, 첨부한 도면을 참조하여, 본 발명에 의한 박막 트랜지스터 액정 표시 장치 및 이를 제조하는 방법을 상세하게 설명하고자 한다. Hereinafter, a thin film transistor liquid crystal display and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 대한 이해를 돕기 위해, 본 발명을 설명하기 앞서, 일반적인 TFT LCD를 먼저 설명한다. 계속해서 소개되는 도면들에 있어서, 동일 부호는 동일 부분을 의미한다.To help understand the present invention, a general TFT LCD will first be described before describing the present invention. In the drawings introduced subsequently, like reference numerals denote like parts.
도 1은 구동 회로가 내장되어 있는 일반적인 폴리실리콘 TFT LCD의 평면구조를 도시한 개략도로서, 도면부호 "10"은 화소부를, "12"는 데이터 드라이버 (data driver)를, "14"는 게이트 드라이버 (gate driver)를, "16"은 패드 어레이를, "100"은 상부 기판을, 그리고 "200"은 하부 기판을 나타낸다.1 is a schematic view showing a planar structure of a general polysilicon TFT LCD in which a driving circuit is incorporated, where
상부 기판(100)에는 도시되지는 않았지만 칼라 필터(color filter)와 투명 전극이 형성되어 있고, 하부 기판(200)에는 도시되지는 않았지만 화소, 주변 회로와 이들을 연결하는 많은 배선이 형성되어 있다. 이때, 상기 투명 전극은 상기 상부 기판(100) 전면에 형성되어 있다.Although not shown, a color filter and a transparent electrode are formed on the
도 2의 (a) 및 (b)는 상기 도 1의 구동 회로부의 A-A'선을 잘라 본 단면도들로, (a)는 구동 회로부에 액정이 채워져 있는 경우를, (b)는 구동 회로부에 봉합제(seal)가 채워져 있는 경우를 도시한다. 도면부호 "20"은 칼라 필터를, "30"은 화소를, "40"은 투명 전극을, "50"은 액정 물질을, "60"은 배선을, 그리고 "70"은 주변 회로부를 나타낸다.2 (a) and 2 (b) are cross-sectional views taken along line A-A 'of the driving circuit section of FIG. 1, (a) shows a case where liquid crystal is filled in the driving circuit section, and (b) shows a driving circuit section. The case where the seal is filled in is shown. Reference numeral “20” denotes a color filter, “30” denotes a pixel, “40” denotes a transparent electrode, “50” denotes a liquid crystal material, “60” denotes a wiring, and “70” denotes a peripheral circuit portion.
투명 전극(40)은 하부 기판(200) 상에 형성되어 있는 구동 회로부(70) 및 배선(60)과 중첩되도록 칼라 필터(20)가 형성되어 있는 상부 기판(100) 전면에 형성되어 있다.The
도 3의 (a)는 폴리실리콘 TFT를 사용하여 구성된 구동 회로의 일예를 도시한 회로도이고, 도 3의 (b)는 상기 도 3의 (a)에 각각의 버스 라인(bus line) 및 전기적 노드(electrical node)와 상판 투명전극 및 두 전극 사이에 존재하는 기생 커패시턴스를 더 포함하여 도시한 회로도이다.FIG. 3A is a circuit diagram showing an example of a driving circuit constructed using a polysilicon TFT, and FIG. 3B is a bus line and an electrical node of FIG. 3A, respectively. The circuit diagram further includes a parasitic capacitance existing between an electrical node, a top plate transparent electrode, and two electrodes.
구동 회로는 여러개의 버스 라인들과 순차적(sequential) 및 조합적 로직(combinational logic)을 이루도록 구성되어 있다. 이때, 각각의 버스 라인들과 각 회로 내부의 노드들은 액정 물질이나 봉합제를 사이에 두고 상부 기판에 형성되어 있는 투명 전극을 쳐다보게 되어 있다. 이러한 구조는 각 버스 라인들과 노드에 기생 커패시턴스를 높이게 되어 버스 라인에서의 신호 지연 및 각 노드의 충전 시간(charging time) 증가를 유발시킨다. 이로 인해 내장되어진 구동 회로의 전반적인 동작 특성이 저하되게 된다. The driving circuit is configured to form sequential and combinational logic with several bus lines. At this time, each of the bus lines and the nodes inside each circuit looks at the transparent electrode formed on the upper substrate with the liquid crystal material or the encapsulant interposed therebetween. This structure increases parasitic capacitances on each bus line and node, causing signal delays on the bus lines and an increase in charging time of each node. This degrades the overall operating characteristics of the built-in drive circuit.
도 4의 (a)는 버스 라인에 입력된 신호와 기생 커패시턴스에 의해 지연된 신호를 보여주는 타이밍도이고, 도 4의 (b)는 이상적인 노드에서의 신호와 기생 커패시턴스가 작은 경우의 노드 신호와 기생 커패시턴스가 큰 경우의 노드 신호를 보여주는 타이밍도로서, 버스 라인에서의 신호 지연 효과와 각 노드에서의 충전 시간(charging time) 증가에 관한 일례를 도식적으로 나타내었다.4A is a timing diagram showing a signal input to a bus line and a signal delayed by parasitic capacitance, and FIG. 4B is a node signal and parasitic capacitance when the signal and parasitic capacitance at an ideal node are small. Is a timing diagram showing the node signal in the case where is large, an example of the effect of the signal delay on the bus line and the increasing charging time at each node is shown schematically.
일반적으로, 버스 라인이 통과시킬 수 있는 최대 동작 주파수는 In general, the maximum operating frequency that a bus line can pass
[수학식 1][Equation 1]
fmax ∝ /RCfmax ∝ / RC
(R : 버스 라인의 저항, C : 버스 라인의 커패시턴스)(R: resistance of bus line, C: capacitance of bus line)
로 나타내는데, 기생 커패시턴스의 증가는 버스 라인의 커패시턴스 값을 증가시켜 최대 동작 주파수 값을 낮추며 버스 라인 신호를 사용하는 회로에도 지연 효과 유발시켜 회로의 전반적인 동작 특성을 떨어뜨리게 된다. 또한, 각 노드에서의 기생 커패시턴스 증가에 기인한 충전 시간 증가 역시 최대 동작 주파수를 낮추고 신호 지연을 유발시켜 전반적인 동작 특성의 저하를 유발시킨다.Increasing the parasitic capacitance increases the capacitance value of the bus line, thereby lowering the maximum operating frequency value and causing a delay effect on the circuit using the bus line signal, thereby reducing the overall operation characteristics of the circuit. In addition, an increase in charging time due to an increase in parasitic capacitance at each node also lowers the maximum operating frequency and causes a signal delay, resulting in deterioration of the overall operating characteristics.
본 발명은, 액정 표시 장치의 동작 특성을 개선시키기 위해, 내장되어진 구동 회로와 중첩되지 않거나 부분적으로만 중첩하는 투명 전극을 형성하여 버스 라인들과 각 전기적 노드에 기생하는 커패시턴스 값을 줄이는 것을 주된 내용으로 한다.SUMMARY OF THE INVENTION In order to improve operating characteristics of a liquid crystal display, the present invention provides a transparent electrode which does not overlap or only partially overlaps with a built-in driving circuit, thereby reducing capacitance values parasitic at bus lines and respective electrical nodes. It is done.
도 5는 구동 회로가 내장되어 있는 본 발명에 의한 폴리실리콘 TFT LCD의 평면구조를 도시한 개략도로서, 도면부호 "10"은 화소부를, "12"는 데이터 드라이버를, "14"는 게이트 드라이버를, "16"은 패드 어레이를, "42"는 투명 전극을, "100"은 상부 기판을, 그리고 "200"은 하부 기판을 나타낸다.Fig. 5 is a schematic diagram showing a planar structure of a polysilicon TFT LCD according to the present invention having a built-in driving circuit, wherein
상부 기판(100)에는 도시되지는 않았지만 칼라 필터(color filter)와 투명 전극이 형성되어 있고, 하부 기판(200)에는 도시되지는 않았지만 화소, 주변 회로와 이들을 연결하는 많은 배선이 형성되어 있다. 이때, 상기 투명 전극(42)은, 상기 하부 기판(200)에 형성되어 있는 주변 회로 (예컨대, 데이터 드라이버(12) 및 게이트 드라이버(14))와 중첩되지 않도록, 주변 회로가 형성되어 있는 영역에는 형성되어 있지 않다.Although not shown, a color filter and a transparent electrode are formed on the
예컨대, 상기 투명 전극(42)는 화소부(10)와 중첩되는 영역에만 형성한다.For example, the
도 6의 (a) 및 (b)는 상기 도 5의 구동 회로부의 A-A'선을 잘라 본 단면도들로, (a)는 구동 회로부에 액정 물질이 채워져 있는 경우를, (b)는 구동 회로부에 봉합제가 채워져 있는 경우를 도시한다. 도면부호 "20"은 칼라 필터를, "30"은 화소를, "42"는 투명 전극을, "50"은 액정 물질을, "60"은 배선을, 그리고 "70"은 주변 회로부를 나타낸다.6A and 6B are cross-sectional views taken along line A-A 'of the driving circuit of FIG. 5, (a) illustrates a case where a liquid crystal material is filled in the driving circuit, and (b) The case where a sealing agent is filled in a circuit part is shown. Reference numeral “20” denotes a color filter, “30” denotes a pixel, “42” denotes a transparent electrode, “50” denotes a liquid crystal material, “60” denotes a wiring, and “70” denotes a peripheral circuit portion.
투명 전극(42)은 하부 기판(200) 상에 형성되어 있는 구동 회로부(70) 및 배선(60)과 중첩되지 않도록 형성되어 있다. 이는, 칼라 필터(20)가 형성되어 있는 상부 기판(100)에 투명 전극(42)을 증착하는 단계와 하부 기판(200)에 형성된 구동 회로(70)와 중첩되는 부분의 상기 투명 전극을 제거하는 단계로 형성한다.The
상기 도 5 및 도 6은 투명 전극이 구동 회로와 전혀 중첩되지 않은 경우만을 도시하였으나, 투명 전극이 구동 회로를 구성하는 테이터 드라이버 및 게이트 드라이버 중 어느 하나와만 중첩하는 경우와 각 드라이버를 구성하는 버스 라인과 로직 부분 중 버스 라인과만 중첩하지 않는 경우에도 본 발명이 추구하는 효과를 달성할 수 있음은 물론이다. 이때, 상기 투명 전극과 중첩되지 않는 버스 라인은 테이터 드라이버의 버스 라인인 경우도 있고, 게이트 드라이버의 버스 라인인 경우도 있으며, 테이터 드라이버와 게이트 드라이버 모두의 버스 라인인 경우도 있다. 5 and 6 illustrate only the case where the transparent electrode does not overlap at all with the driving circuit, the transparent electrode overlaps only one of the data driver and the gate driver constituting the driving circuit and the bus constituting each driver. Of course, even if the line and logic portions do not overlap only with the bus line, the effect sought by the present invention can be achieved. In this case, the bus line not overlapping with the transparent electrode may be a bus line of the data driver, a bus line of the gate driver, or a bus line of both the data driver and the gate driver.
또한, 상기 도 5 및 도 6은 상부 기판에는 칼라 필터와 투명 전극이 형성되고, 하부 기판에는 화소와 구동 회로가 형성되어 있는 경우만을 도시하였으나, 상부 기판에 화소와 구동 회로가 형성되고, 하부 기판에 칼라 필터와 투명 전극이 형성된 경우에도 본 발명이 추구하는 효과를 달성할 수 있음은 물론이다.5 and 6 illustrate only a case in which a color filter and a transparent electrode are formed on an upper substrate, and a pixel and a driving circuit are formed on a lower substrate, but a pixel and a driving circuit are formed on an upper substrate, and a lower substrate. Of course, even if the color filter and the transparent electrode is formed, the effect pursued by the present invention can be achieved.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by one of ordinary skill in the art within the technical idea of the present invention.
본 발명에 의한 박막 트랜지스터 액정 표시 장치 및 이를 제조하는 방법에 의하면, 투명 전극을 구동 회로와 중첩되지 않도록 형성함으로써 투명 전극과 구동 회로 사이에 기생하던 커패시턴스를 감소시킬 수 있으므로 신호 지연을 줄일 수 있다. 신호 지연이 줄어들면 특정 동작 전압에서의 최대 동작 주파수 값이 증가하게 되고, 특정 동작 주파수를 구현하는데 필요한 최소 동작 전압은 줄어들게 된다.According to the thin film transistor liquid crystal display according to the present invention and a method of manufacturing the same, the parasitic capacitance between the transparent electrode and the driving circuit can be reduced by forming the transparent electrode so as not to overlap the driving circuit, thereby reducing the signal delay. As the signal delay decreases, the maximum operating frequency value at a specific operating voltage increases, and the minimum operating voltage required to achieve a specific operating frequency decreases.
도 1은 구동 회로가 내장되어 있는 일반적인 폴리실리콘 TFT LCD의 평면구조를 도시한 개략도이다.1 is a schematic diagram showing a planar structure of a general polysilicon TFT LCD in which a driving circuit is incorporated.
도 2의 (a) 및 (b)는 상기 도 1의 구동 회로부의 A-A'선을 잘라 본 단면도들로, (a)는 구동 회로부에 액정 물질이 채워져 있는 경우를, (b)는 구동 회로부에 봉합제(seal)가 채워져 있는 경우를 도시한다.2A and 2B are cross-sectional views taken along line A-A 'of the driving circuit of FIG. 1, (a) shows a case where a liquid crystal material is filled in the driving circuit, and (b) shows driving. The case where a seal is filled in a circuit part is shown.
도 3의 (a)는 폴리실리콘 TFT를 사용하여 구성된 구동 회로의 일예를 도시한 회로도이고, 도 3의 (b)는 상기 도 3의 (a)에 각각의 버스 라인(bus line) 및 전기적 노드(electrical node)와 상판 투명전극 및 두 전극 사이에 존재하는 기생 커패시턴스를 더 포함하여 도시한 회로도이다.FIG. 3A is a circuit diagram showing an example of a driving circuit constructed using a polysilicon TFT, and FIG. 3B is a bus line and an electrical node of FIG. 3A, respectively. The circuit diagram further includes a parasitic capacitance existing between an electrical node, a top plate transparent electrode, and two electrodes.
도 4의 (a)는 버스 라인에 입력된 신호와 기생 커패시턴스에 의해 지연된 신호를 보여주는 타이밍도이고, 도 4의 (b)는 이상적인 노드에서의 신호와 기생 커패시턴스가 작은 경우의 노드 신호와 기생 커패시턴스가 큰 경우의 노드 신호를 보여주는 타이밍도이다.4A is a timing diagram showing a signal input to a bus line and a signal delayed by parasitic capacitance, and FIG. 4B is a node signal and parasitic capacitance when the signal and parasitic capacitance at an ideal node are small. Is a timing diagram showing the node signal in the case where is large.
도 5는 구동 회로가 내장되어 있는 본 발명에 의한 폴리실리콘 TFT LCD의 평면구조를 도시한 개략도이다.5 is a schematic diagram showing a planar structure of a polysilicon TFT LCD according to the present invention in which a driving circuit is incorporated.
도 6의 (a) 및 (b)는 상기 도 5의 구동 회로부의 A-A'선을 잘라 본 단면도들로, (a)는 구동 회로부에 액정 물질이 채워져 있는 경우를, (b)는 구동 회로부에 봉합제가 채워져 있는 경우를 도시한다.6A and 6B are cross-sectional views taken along line A-A 'of the driving circuit of FIG. 5, (a) illustrates a case where a liquid crystal material is filled in the driving circuit, and (b) The case where a sealing agent is filled in a circuit part is shown.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970040702A KR100505564B1 (en) | 1997-08-25 | 1997-08-25 | Thin film transistor liquid crystal display and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970040702A KR100505564B1 (en) | 1997-08-25 | 1997-08-25 | Thin film transistor liquid crystal display and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990017695A KR19990017695A (en) | 1999-03-15 |
KR100505564B1 true KR100505564B1 (en) | 2005-09-26 |
Family
ID=37304905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970040702A KR100505564B1 (en) | 1997-08-25 | 1997-08-25 | Thin film transistor liquid crystal display and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100505564B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06186578A (en) * | 1992-12-17 | 1994-07-08 | Seiko Epson Corp | Liquid crystal display device |
JPH06289413A (en) * | 1993-04-06 | 1994-10-18 | Seiko Epson Corp | Liquid crystal display device |
JPH0843852A (en) * | 1994-07-27 | 1996-02-16 | Fujitsu Ltd | Liquid crystal display device |
JPH0862635A (en) * | 1994-08-25 | 1996-03-08 | Fujitsu Ltd | Liquid crystal display device |
-
1997
- 1997-08-25 KR KR1019970040702A patent/KR100505564B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06186578A (en) * | 1992-12-17 | 1994-07-08 | Seiko Epson Corp | Liquid crystal display device |
JPH06289413A (en) * | 1993-04-06 | 1994-10-18 | Seiko Epson Corp | Liquid crystal display device |
JPH0843852A (en) * | 1994-07-27 | 1996-02-16 | Fujitsu Ltd | Liquid crystal display device |
JPH0862635A (en) * | 1994-08-25 | 1996-03-08 | Fujitsu Ltd | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
KR19990017695A (en) | 1999-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8314762B2 (en) | Liquid crystal display device | |
KR100316491B1 (en) | Active matvit LCD device and panel of LCD device the same | |
JP2001051303A (en) | Liquid crystal display device and its production | |
US20060187370A1 (en) | Substrate for display device and display device equipped therewith | |
JPH1010548A (en) | Active matrix substrate and its production | |
KR100531388B1 (en) | Display device | |
KR20050001743A (en) | Liquid crystal display device | |
JPH07311392A (en) | Liquid crystal display device | |
US20010048502A1 (en) | Liquid crystal displays and manufacturing methods thereof | |
KR100516091B1 (en) | Display device | |
JP2003322865A (en) | Liquid crystal display | |
JP3251490B2 (en) | Liquid crystal display | |
KR100505564B1 (en) | Thin film transistor liquid crystal display and manufacturing method thereof | |
JP3645667B2 (en) | Liquid crystal display | |
JPH10293324A (en) | Liquid crystal display element | |
KR20040050918A (en) | Active matrix display device | |
JPH10206872A (en) | Liquid crystal display device | |
JPH10268342A (en) | Active matrix liquid crystal display device | |
JPH0862635A (en) | Liquid crystal display device | |
KR100569271B1 (en) | Thin film transistor liquid crystal display | |
JP2939043B2 (en) | Active matrix substrate | |
KR20050041355A (en) | Liquid crystal display panel of decreasing resistance of storage wiring | |
JPS63313132A (en) | Reflection type liquid crystal display device | |
JPH07114045A (en) | Liquid crystal display device | |
JP2000131710A (en) | Thin film transistor circuit substrate and liquid crystal panel using it |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |