JP2000131710A - Thin film transistor circuit substrate and liquid crystal panel using it - Google Patents

Thin film transistor circuit substrate and liquid crystal panel using it

Info

Publication number
JP2000131710A
JP2000131710A JP30112998A JP30112998A JP2000131710A JP 2000131710 A JP2000131710 A JP 2000131710A JP 30112998 A JP30112998 A JP 30112998A JP 30112998 A JP30112998 A JP 30112998A JP 2000131710 A JP2000131710 A JP 2000131710A
Authority
JP
Japan
Prior art keywords
thin film
electrode
liquid crystal
film transistor
crystal panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30112998A
Other languages
Japanese (ja)
Inventor
Hideki Omae
秀樹 大前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP30112998A priority Critical patent/JP2000131710A/en
Publication of JP2000131710A publication Critical patent/JP2000131710A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a thin film transistor circuit substrate securing sufficient capacity and a liquid crystal panel using it. SOLUTION: This thin film transistor circuit substrate is provided with a common electrode 11 directly or indirectly formed on a transparent substrate, a transparent electrode 2 arranged on the common electrode 11 through a first insulation layer and electrically connected to the common electrode 11, a pixel electrode 1 formed on an opposite side position to the common electrode 11 for the transparent electrode 2 through a second insulation layer and a thin film transistor 10 electrically connected to the pixel electrode 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、シリコン基板上、
または石英基板上、またはガラス基板上に形成された薄
膜トランジスタ回路基板およびこれを用いた液晶パネル
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention also relates to a thin film transistor circuit substrate formed on a quartz substrate or a glass substrate and a liquid crystal panel using the same.

【0002】[0002]

【従来の技術】近年液晶パネルはフラットパネルディス
プレイとして、ノートパソコン、ナビゲーション、ビデ
オカメラなどに用いられ、またライトバルブとしてプロ
ジェクタに用いられ商品化されている。ノートパソコン
においてはCPUの高速処理化、大容量化が進み、その
情報量が飛躍的に増加するとともに、マンマシーンイン
ターフェースとしての液晶パネルも大画面、高解像度、
高精細表示が求められている。通常このような液晶パネ
ルにはアクティブマトリクス型の液晶パネルが主に用い
られている。
2. Description of the Related Art In recent years, liquid crystal panels have been used as flat panel displays in notebook computers, navigation, video cameras, and the like, and as light valves in projectors, and have been commercialized. In notebook computers, high-speed processing and large-capacity CPUs have progressed, and the amount of information has dramatically increased. At the same time, the liquid crystal panel as a man-machine interface has a large screen, high resolution,
High definition display is required. Usually, an active matrix type liquid crystal panel is mainly used for such a liquid crystal panel.

【0003】アクティブマトリクス型液晶パネルは各画
素にスイッチング素子としての薄膜トランジスタ(以下
TFTと呼ぶ)が設けられ、ソース信号線とゲート信号
線によって選択的にTFTがオンオフすることで各画素
の表示を行う。ガラス基板上に薄膜形成、選択エッチン
グなどを繰り返し、これらの信号線、スイッチング素子
を形成する。従来、このTFTはアモルファスシリコン
トランジスタ(以下a−Siと呼ぶ)で形成されてい
た。a−Siは移動度が低く、トランジスタとして画素
を駆動するために充分な性能を確保するためにはある程
度の大きさが必要になる。またソースあるいはゲート信
号線を駆動させるための駆動回路を形成するためには性
能が不充分であり、外部回路によって信号線を駆動して
いる。
In an active matrix type liquid crystal panel, each pixel is provided with a thin film transistor (hereinafter referred to as a TFT) as a switching element, and each pixel is displayed by selectively turning on and off the TFT by a source signal line and a gate signal line. . These signal lines and switching elements are formed by repeating thin film formation, selective etching, and the like on a glass substrate. Conventionally, this TFT has been formed of an amorphous silicon transistor (hereinafter referred to as a-Si). a-Si has low mobility and needs a certain size in order to secure sufficient performance for driving a pixel as a transistor. In addition, the performance is insufficient to form a drive circuit for driving the source or gate signal line, and the signal line is driven by an external circuit.

【0004】一方ポリシリコントランジスタ(以下p−
Siと呼ぶ)の場合は半導体としての性能が高いため、
小さなサイズのTFTで画素が駆動できる。さらに信号
線駆動回路の一部を同じ基板上に同じプロセスで形成
し、内蔵することができる。特に近年低温プロセスを用
いたp−Si形成技術が開発され、ガラス基板上にp−
Siが形成可能となり、低コスト化、低消費電力化へ大
きな期待がもたれている。
On the other hand, a polysilicon transistor (hereinafter referred to as p-
In the case of (Si), the performance as a semiconductor is high.
Pixels can be driven by a small-sized TFT. Further, part of the signal line driver circuit can be formed over the same substrate by the same process and incorporated. In particular, in recent years, p-Si formation technology using a low-temperature process has been developed, and p-Si
Since Si can be formed, great expectations are placed on cost reduction and power consumption reduction.

【0005】アクティブマトリクス型液晶パネルでは、
データ線を通して書き込んだ印加電圧を次の書き込み時
間までの時間保持するため、液晶と並列に容量を作り込
む必要がある。パネルの書き込みサイクルを60Hzと
すると保持時間は16.7msとなる。液晶の抵抗と誘
電率とから決まる時定数は、この値に対して必ずしも十
分大きくない。
In an active matrix type liquid crystal panel,
In order to hold the applied voltage written through the data line until the next writing time, it is necessary to build a capacitor in parallel with the liquid crystal. Assuming that the writing cycle of the panel is 60 Hz, the holding time is 16.7 ms. The time constant determined from the resistance and the dielectric constant of the liquid crystal is not always sufficiently large with respect to this value.

【0006】液晶に並列に接続する容量の形成法には、
付加容量方式と蓄積容量方式の2種類がある。現在量産
中のパネルはプロセスが簡単なため付加容量方式が多い
が、ゲート線容量の増大を抑え、開口率を上げるために
今後蓄積容量方式へと移行していくことになる。
A method of forming a capacitor connected in parallel to a liquid crystal includes:
There are two types, an additional capacity method and a storage capacity method. Panels currently mass-produced are often provided with an additional capacitance method because of a simple process, but will shift to a storage capacitance method in the future in order to suppress an increase in gate line capacitance and increase the aperture ratio.

【0007】付加容量方式を図13に示す。131は映
像信号などの信号が常に印加されているデータ線、13
2はパルス状の信号が印加されるゲート線、133はア
モルファスシリコントランジスタ、134は画素電極、
135は付加容量である。付加容量135は隣接するゲ
ート線132と画素電極134をオーバーラップさせて
容量を形成する。ゲート線132のパターン変更だけで
容量を形成することができるためプロセスを変更する必
要がない。難点は画素の開口率が減ることと、ゲート線
132の配線容量が増えることである。配線容量が増え
るとゲート駆動時の負荷が増え、ゲート線遅延が増え
る。
FIG. 13 shows the additional capacity method. Reference numeral 131 denotes a data line to which a signal such as a video signal is constantly applied;
2 is a gate line to which a pulse signal is applied, 133 is an amorphous silicon transistor, 134 is a pixel electrode,
135 is an additional capacity. The additional capacitance 135 overlaps the adjacent gate line 132 and the pixel electrode 134 to form a capacitance. Since the capacitance can be formed only by changing the pattern of the gate line 132, there is no need to change the process. The difficulty is that the aperture ratio of the pixel decreases and the wiring capacitance of the gate line 132 increases. When the wiring capacitance increases, the load at the time of gate drive increases, and the gate line delay increases.

【0008】次に蓄積容量方式を図14に示す。141
は映像信号などの信号が常に印加されているデータ線、
142はパルス状の信号が印加されるゲート線、143
はアモルファスシリコントランジスタ、144は画素電
極、145は蓄積容量である。蓄積容量145は、容量
の対向電極をゲート線142とは別の端子として引き出
すものである。蓄積容量形成用電極をゲート電極と同じ
材料で作る方法と透明電極で作る方法の2通りの方法が
ある。いずれもゲート線141の容量の増大を抑え、蓄
積容量145はこれに加えて開口率を上げられる。ただ
し、付加容量方式に比べ配線交差部が2倍になるので歩
留まりの点で難しくなる。ゲート線容量の増大を避ける
ために、まずはゲート電極と同じ材料で蓄積容量形成用
電極を作る方法が適している。この方法は、プロセス的
には、付加容量方式と同様に作れる。ゲート線142と
は別に、蓄積容量用端子を引き出す必要があるが、ゲー
ト線容量は増えない。また、共通電極への印加電圧を交
流化するドライバ電圧の低減にも適している。さらに開
口率を上げるために透明電極で蓄積容量を作る方向に移
行してきている。ただし、プロセスは複雑になる。この
ため、パネルの歩留まりがかなり上がった段階でないと
使いにくい。
Next, FIG. 14 shows a storage capacity method. 141
Is a data line to which signals such as video signals are always applied,
142 is a gate line to which a pulse signal is applied;
Denotes an amorphous silicon transistor, 144 denotes a pixel electrode, and 145 denotes a storage capacitor. The storage capacitor 145 draws out a counter electrode of the capacitor as a terminal different from the gate line 142. There are two methods, a method of forming the storage capacitor forming electrode with the same material as the gate electrode and a method of forming the electrode with the transparent electrode. In any case, an increase in the capacitance of the gate line 141 is suppressed, and the aperture ratio of the storage capacitor 145 can be increased. However, since the wiring intersection is doubled as compared with the additional capacitance method, it becomes difficult in terms of yield. In order to avoid an increase in gate line capacitance, it is suitable to first form a storage capacitor forming electrode using the same material as the gate electrode. This method can be made in a process similar to the additional capacity method. The terminal for the storage capacitor needs to be drawn separately from the gate line 142, but the gate line capacitance does not increase. It is also suitable for reducing the driver voltage for converting the voltage applied to the common electrode into AC. In order to further increase the aperture ratio, the trend has been shifted to the direction of forming storage capacitors with transparent electrodes. However, the process becomes complicated. For this reason, it is difficult to use the panel unless the yield of the panel is considerably increased.

【0009】[0009]

【発明が解決しようとする課題】しかしながら近年の液
晶パネルは高精細かつ高輝度が要求され、画素ピッチは
小さくなる一方で画素開口率を高めなければならない。
a−Siに比べればトランジスタサイズの小さいp−S
iの方が開口率を高くするためには有利である。さらに
パターンルールも小さい方が信号線を細くできる、ある
いは各層の合わせ精度が上がるために合わせマージンを
小さくできるために開口率を高くするのに有利である。
However, recent liquid crystal panels are required to have high definition and high luminance, and the pixel pitch must be reduced while the pixel aperture ratio must be increased.
p-S with smaller transistor size than a-Si
i is more advantageous for increasing the aperture ratio. Furthermore, a smaller pattern rule is advantageous in increasing the aperture ratio because the signal line can be made thinner, or the alignment margin can be reduced because the alignment accuracy of each layer is increased.

【0010】特にプロジェクタに用いられる液晶パネル
は近年パネル面積がますます小さく、解像度がますます
高くなり、画素ピッチは極めて小さくなっている。高光
出力を得るためには開口率の高い液晶パネルが必要であ
り、p−SiでTFTを形成した液晶パネルが主に用い
られている。しかしながらTFTで駆動する場合、画素
の容量が小さいと印加された電圧が1フィールド時間保
持されず、十分な電圧が液晶にかからないという問題が
発生する。TN(Twisted Nematic(捻
れネマティック))液晶の場合はNW(Normall
y White(ノーマリーホワイト))モードでは液
晶に十分な電圧が印加されないと黒が沈まず、コントラ
ストが得られない。高分子分散液晶の場合は透過率があ
がらず、暗くなってしまう。
In particular, in recent years, liquid crystal panels used for projectors have recently become increasingly smaller in panel area, higher in resolution, and extremely small in pixel pitch. In order to obtain a high light output, a liquid crystal panel having a high aperture ratio is required, and a liquid crystal panel having a TFT formed of p-Si is mainly used. However, in the case of driving with a TFT, if the capacity of the pixel is small, the applied voltage is not held for one field time, and a problem occurs that a sufficient voltage is not applied to the liquid crystal. In the case of TN (Twisted Nematic) liquid crystal, NW (Normal)
In the y White (normally white) mode, if a sufficient voltage is not applied to the liquid crystal, black does not sink and no contrast is obtained. In the case of a polymer-dispersed liquid crystal, the transmittance does not increase and the image becomes dark.

【0011】上述したように、液晶パネルではこの画素
の容量は液晶自身の容量と、さらに補助容量という画素
電極とソース信号線またはゲート信号線との間で容量を
とったり、画素電極と共通電極との間で容量をとったり
する方法が採られているが、画素サイズが小さくなると
これらの方式では十分な容量が確保できなくなってい
る。
As described above, in the liquid crystal panel, the capacitance of the pixel is the capacitance of the liquid crystal itself, and the capacitance between the pixel electrode and the source signal line or the gate signal line, which is the auxiliary capacitance. However, when the pixel size is reduced, it is no longer possible to secure a sufficient capacity with these methods.

【0012】また高分子分散液晶パネルでは高い散乱特
性を得るために液晶層の厚みを10μm以上に設定する
場合があり、液晶自身の容量が極端に小さくなり、前述
の補助容量方式では十分な容量が確保できないという問
題がある。
In the polymer dispersed liquid crystal panel, the thickness of the liquid crystal layer may be set to 10 μm or more in order to obtain high scattering characteristics, and the capacity of the liquid crystal itself becomes extremely small. There is a problem that can not be secured.

【0013】本発明はこのような従来の液晶パネルの画
素の容量を液晶自身の容量と補助容量でとる方法は画素
サイズが小さくなると十分な容量が確保できないという
課題を考慮し、十分な容量を確保できる薄膜トランジス
タ回路基板及びこれを用いた液晶パネルを提供すること
を目的とするものである。
According to the present invention, the conventional method of taking the capacity of the pixel of the liquid crystal panel by the capacity of the liquid crystal itself and the auxiliary capacity takes into consideration the problem that a sufficient capacity cannot be secured if the pixel size is reduced. It is an object of the present invention to provide a thin film transistor circuit board that can be secured and a liquid crystal panel using the same.

【0014】[0014]

【課題を解決するための手段】上述した課題を解決する
ために、第1の本発明(請求項1に対応)は、透明基板
上に直接または間接的に形成された共通電極と、前記共
通電極の上に第1の絶縁層を介して配置されるととも
に、前記共通電極に電気的に接続された第1の透明導電
薄膜電極と、前記第1の透明導電薄膜電極に対して第2
の絶縁層を介して前記共通電極とは反対側の位置に形成
された第2の透明導電薄膜電極と、前記第2の透明導電
薄膜電極と電気的に接続された薄膜トランジスタと、を
備えたことを特徴とする薄膜トランジスタ回路基板であ
る。
In order to solve the above-mentioned problems, a first aspect of the present invention (corresponding to claim 1) includes a common electrode formed directly or indirectly on a transparent substrate and the common electrode. A first transparent conductive thin-film electrode disposed on the electrode via a first insulating layer and electrically connected to the common electrode; and a second transparent conductive thin-film electrode with respect to the first transparent conductive thin-film electrode.
A second transparent conductive thin-film electrode formed at a position opposite to the common electrode via the insulating layer, and a thin-film transistor electrically connected to the second transparent conductive thin-film electrode. A thin film transistor circuit board characterized by the following.

【0015】また第2の本発明(請求項2に対応)は、
前記第1の透明導電薄膜電極は、隣接画素間で接続され
ていることを特徴とする第1の発明に記載の薄膜トラン
ジスタ回路基板である。
The second invention (corresponding to claim 2) is:
The thin film transistor circuit board according to the first invention, wherein the first transparent conductive thin film electrode is connected between adjacent pixels.

【0016】また第3の本発明(請求項3に対応)は、
前記第1の透明導電薄膜電極と前記第2の透明導電薄膜
電極は、画素領域で同一形状であり、液晶パネルに用い
られることを特徴とする第1の発明または第2の発明に
記載の薄膜トランジスタ回路基板である。
A third aspect of the present invention (corresponding to claim 3) is:
The thin film transistor according to the first invention or the second invention, wherein the first transparent conductive thin film electrode and the second transparent conductive thin film electrode have the same shape in a pixel region and are used for a liquid crystal panel. It is a circuit board.

【0017】また第4の本発明(請求項4に対応)は、
前記第1の透明導電薄膜電極は、隣接する画素間で前記
薄膜トランジスタのソース信号線と交差して接続され、
液晶パネルに用いられることを特徴とする第3の発明に
記載の薄膜トランジスタ回路基板である。
The fourth invention (corresponding to claim 4) provides:
The first transparent conductive thin-film electrode is connected between adjacent pixels so as to cross the source signal line of the thin-film transistor,
The thin film transistor circuit board according to the third invention, which is used for a liquid crystal panel.

【0018】また第5の本発明(請求項5に対応)は、
前記第1の透明導電薄膜電極は、隣接する画素間で前記
薄膜トランジスタのゲート信号線と交差して接続され、
液晶パネルに用いられることを特徴とする第3の発明に
記載の薄膜トランジスタ回路基板である。
A fifth aspect of the present invention (corresponding to claim 5) is:
The first transparent conductive thin film electrode is connected between adjacent pixels so as to cross the gate signal line of the thin film transistor,
The thin film transistor circuit board according to the third invention, which is used for a liquid crystal panel.

【0019】また第6の本発明(請求項6に対応)は、
前記第1の透明導電薄膜電極は、隣接画素間で接続さ
れ、画素領域以外で前記共通電極と接続され、液晶パネ
ルに用いられることを特徴とする第1の発明に記載の薄
膜トランジスタ回路基板である。
A sixth aspect of the present invention (corresponding to claim 6) is:
The thin film transistor circuit board according to the first invention, wherein the first transparent conductive thin film electrode is connected between adjacent pixels, connected to the common electrode in a region other than a pixel region, and used for a liquid crystal panel. .

【0020】また第7の本発明(請求項7に対応)は、
前記共通電極は、光を遮光する金属薄膜から構成され、
前記共通電極とで液晶層を挟み込んだ対向電極と接続さ
れ、液晶パネルに用いられることを特徴とする第1の発
明に記載の薄膜トランジスタ回路基板である。
A seventh aspect of the present invention (corresponding to claim 7) is:
The common electrode is formed of a metal thin film that blocks light,
The thin-film transistor circuit board according to the first invention, wherein the thin-film transistor circuit board is connected to a counter electrode sandwiching a liquid crystal layer with the common electrode and used for a liquid crystal panel.

【0021】また第8の本発明(請求項8に対応)は、
前記共通電極は遮光層として働き、及び/または前記第
2の絶縁層の厚みは200nm以下であることを特徴と
する第1の発明に記載の薄膜トランジスタ回路基板であ
る。
According to an eighth aspect of the present invention (corresponding to claim 8),
The thin film transistor circuit board according to the first invention, wherein the common electrode functions as a light shielding layer and / or the thickness of the second insulating layer is 200 nm or less.

【0022】また第9の本発明(請求項9に対応)は、
前記薄膜トランジスタは、3素子以上直列に接続されて
いることを特徴とする第1の発明に記載の薄膜トランジ
スタ回路基板である。
According to a ninth aspect of the present invention (corresponding to claim 9),
3. The thin film transistor circuit board according to claim 1, wherein three or more elements are connected in series.

【0023】また第10の本発明(請求項10に対応)
は、アクティブマトリクス液晶パネルに用いられる液晶
パネルであって、液晶パネルと同一基板上に形成された
信号線を駆動する駆動回路に第1〜9の発明のいずれか
に記載の薄膜トランジスタ回路基板が用いられているこ
とを特徴とする液晶パネルである。
The tenth aspect of the present invention (corresponding to claim 10)
Is a liquid crystal panel used for an active matrix liquid crystal panel, wherein the thin film transistor circuit substrate according to any one of the first to ninth inventions is used for a drive circuit for driving a signal line formed on the same substrate as the liquid crystal panel. A liquid crystal panel characterized in that:

【0024】[0024]

【実施の形態】本発明の実施の形態について、図面を参
照しながら説明する。
Embodiments of the present invention will be described with reference to the drawings.

【0025】本発明の薄膜トランジスタ回路基板の第1
の実施の形態の平面構造を図1に示す。図1は1つの画
素単位であり、実際にはこの画素が縦横に多数繰り返し
形成された構造をとる。図1のA−A’の部分の断面図
を図2に示す。図1および図2において1は画素電極、
2は透明電極、3、4、5、6はコンタクトホール、7
はソース信号電極、8はゲート信号電極、9はドレイン
電極、10はTFT、11は共通電極、21はガラス基
板、22、23、24は絶縁層である。
The first of the thin film transistor circuit boards of the present invention
FIG. 1 shows a planar structure of the embodiment. FIG. 1 shows one pixel unit. In practice, this pixel has a structure in which a number of pixels are repeatedly formed vertically and horizontally. FIG. 2 is a cross-sectional view taken along the line AA ′ in FIG. 1 and 2, 1 is a pixel electrode,
2 is a transparent electrode, 3, 4, 5, and 6 are contact holes, 7
Is a source signal electrode, 8 is a gate signal electrode, 9 is a drain electrode, 10 is a TFT, 11 is a common electrode, 21 is a glass substrate, and 22, 23 and 24 are insulating layers.

【0026】画素電極1はITOなどの透明導電薄膜で
形成され、液晶に電圧を印加するための電極となる。透
明電極2は絶縁層23を介して画素電極1の下層に形成
される。透明電極2も画素電極1と同様ITOなどの透
明導電薄膜で形成され、画素電極1と同一形状であるこ
とが望ましい。ただし補助容量が少なくても良い場合は
必ずしも同一形状でなくても画素電極1よりも内側に小
さい形状であっても良い。画素電極1はコンタクトホー
ル3を介していったん金属薄膜と接続され、さらにこの
金属薄膜とコンタクトホール4を介してドレイン電極9
と接続された構造になっている。ドレイン電極9は、ソ
ース信号線7とゲート信号線8との交点に形成されたT
FT10と接続され、さらにコンタクトホール6を介し
てソース信号線7と接続されている。
The pixel electrode 1 is formed of a transparent conductive thin film such as ITO and serves as an electrode for applying a voltage to the liquid crystal. The transparent electrode 2 is formed below the pixel electrode 1 via the insulating layer 23. Like the pixel electrode 1, the transparent electrode 2 is also formed of a transparent conductive thin film such as ITO, and preferably has the same shape as the pixel electrode 1. However, when the auxiliary capacitance may be small, the auxiliary capacitance may not necessarily be the same shape but may be smaller than the pixel electrode 1. The pixel electrode 1 is once connected to the metal thin film via the contact hole 3, and further connected to the drain electrode 9 via the metal thin film and the contact hole 4.
It has a structure connected with. The drain electrode 9 is formed at the intersection of the source signal line 7 and the gate signal line 8 with a T
It is connected to the FT 10 and further to the source signal line 7 via the contact hole 6.

【0027】以下画素電極1に電圧が印加される方法を
回路的に説明する。ソース信号線7には映像信号等の信
号が常に印加されており、ゲート信号線8にはパルス上
の信号が印加され、スイッチング素子であるTFT10
に選択的に印加される。ドレイン電極9、コンタクトホ
ール3、4を通して画素電極1に所定の電圧が書き込ま
れる。しかしながら画素電極1にかかる電圧は、抵抗と
容量の積で決まる時定数で定義される時間の間に低下し
て行く。液晶パネルの場合、図12に示すような等価回
路が考えられる。すなわち液晶層の抵抗122と容量1
23ならびに画素電極1の補助容量124とから時定数
が決まる。液晶層の容量C1と画素電極の補助容量C2
との和が全体の容量であるから、C1およびC2が小さ
いと、液晶に印加された電圧が1フィールド時間の間保
持できない。
Hereinafter, a method of applying a voltage to the pixel electrode 1 will be described in terms of a circuit. A signal such as a video signal is always applied to the source signal line 7, a pulse signal is applied to the gate signal line 8, and a TFT 10 serving as a switching element is applied.
Is applied selectively. A predetermined voltage is written to the pixel electrode 1 through the drain electrode 9 and the contact holes 3 and 4. However, the voltage applied to the pixel electrode 1 decreases during a time defined by a time constant determined by the product of the resistance and the capacitance. In the case of a liquid crystal panel, an equivalent circuit as shown in FIG. 12 is conceivable. That is, the resistance 122 of the liquid crystal layer and the capacitance 1
The time constant is determined by the reference numeral 23 and the auxiliary capacitance 124 of the pixel electrode 1. The liquid crystal layer capacitance C1 and the pixel electrode auxiliary capacitance C2
Is the total capacitance, and if C1 and C2 are small, the voltage applied to the liquid crystal cannot be maintained for one field time.

【0028】そこで本発明では透明電極2を形成し、画
素電極1との間に絶縁層23を形成し、ここで補助容量
を形成するものである。この補助容量は画素電極1と透
明電極2との重なり部分の面積をS、絶縁層23の厚み
をt、絶縁層23の単位容量をCoとすると、Co×S
/tで求められる。したがって、画素電極1と透明電極
2との重なり部分の面積を大きくする、または絶縁層2
3の厚みを薄くすれば補助容量は大きくなる。本発明で
は画素電極1と透明電極2を同じサイズにして、重なり
部分を最大限取るように設計したが、必ずしも本発明の
ようでなくとも透明電極2が画素電極1より内側に来る
ように配置されていてもよい。
Therefore, in the present invention, the transparent electrode 2 is formed, and the insulating layer 23 is formed between the transparent electrode 2 and the pixel electrode 1, and the auxiliary capacitance is formed here. When the area of the overlapping portion of the pixel electrode 1 and the transparent electrode 2 is S, the thickness of the insulating layer 23 is t, and the unit capacitance of the insulating layer 23 is Co, the auxiliary capacitance is Co × S
/ T. Therefore, the area of the overlapping portion between the pixel electrode 1 and the transparent electrode 2 is increased, or the insulating layer 2
If the thickness of 3 is reduced, the auxiliary capacity increases. In the present invention, the pixel electrode 1 and the transparent electrode 2 are designed to have the same size, and the overlapping portion is designed to be maximized. However, the transparent electrode 2 is arranged so as to be inside the pixel electrode 1 even if it is not necessarily the present invention. It may be.

【0029】図2は本発明の第1の実施の形態の薄膜ト
ランジスタ回路基板の断面図を示すものであり、透明電
極2はコンタクトホール5によって共通電極11に接続
されている。共通電極11は電気的にはグランドレベル
にある。
FIG. 2 is a sectional view of the thin film transistor circuit board according to the first embodiment of the present invention. The transparent electrode 2 is connected to the common electrode 11 through the contact hole 5. The common electrode 11 is electrically at the ground level.

【0030】さらに共通電極11をAl、Cr、Mo、
Tiなどの光の透過率を低減させる、または光を遮光す
る金属薄膜を用いれば遮光層となるので、従来用いられ
ているような対向電極にブラックマトリクスを設けなく
とも信号線またはTFTで発生する横電界による光漏れ
を防ぐことができる。
Further, the common electrode 11 is made of Al, Cr, Mo,
If a metal thin film that reduces light transmittance such as Ti or blocks light is used as a light shielding layer, it is generated in a signal line or a TFT without providing a black matrix on a counter electrode as conventionally used. Light leakage due to the lateral electric field can be prevented.

【0031】本発明の第2の実施の形態の薄膜トランジ
スタ回路基板を図3に示す。図3において31は画素電
極、32は透明電極、33、34、36はコンタクトホ
ール、37はソース信号電極、38はゲート信号電極、
39はドレイン電極、40はTFT、35は共通電極で
ある。
FIG. 3 shows a thin film transistor circuit board according to a second embodiment of the present invention. In FIG. 3, 31 is a pixel electrode, 32 is a transparent electrode, 33, 34, and 36 are contact holes, 37 is a source signal electrode, 38 is a gate signal electrode,
39 is a drain electrode, 40 is a TFT, and 35 is a common electrode.

【0032】図3のB−B’の部分の断面図を図5に示
す。51はガラス基板、52、53、54は絶縁層であ
る。画素電極31はITOなどの透明導電薄膜で形成さ
れ、液晶に電圧を印加するための電極となる。透明電極
32は絶縁層53を介して画素電極31の下層に形成さ
れる。透明電極32も画素電極31と同様ITOなどの
透明導電薄膜で形成され、画素電極31と同一形状であ
ることが望ましい。ただし補助容量が少なくても良い場
合は必ずしも同一形状でなくても画素電極31よりも内
側に小さい形状であっても良い。画素電極31はコンタ
クトホール33を介していったん金属薄膜と接続され、
さらにこの金属薄膜とコンタクトホール34を介してド
レイン電極39と接続された構造になっている。ドレイ
ン電極39は、ソース信号線37とゲート信号線38と
の交点に形成されたTFT40と接続され、さらにコン
タクトホール36を介してソース信号線37と接続され
ている。
FIG. 5 is a sectional view taken along the line BB 'of FIG. 51 is a glass substrate, and 52, 53 and 54 are insulating layers. The pixel electrode 31 is formed of a transparent conductive thin film such as ITO and serves as an electrode for applying a voltage to the liquid crystal. The transparent electrode 32 is formed below the pixel electrode 31 via the insulating layer 53. Like the pixel electrode 31, the transparent electrode 32 is also formed of a transparent conductive thin film such as ITO, and preferably has the same shape as the pixel electrode 31. However, when the auxiliary capacitance may be small, the auxiliary capacitance may not necessarily be the same shape, but may be smaller inside the pixel electrode 31. The pixel electrode 31 is once connected to the metal thin film via the contact hole 33,
Further, the structure is such that the metal thin film is connected to the drain electrode 39 via the contact hole 34. The drain electrode 39 is connected to the TFT 40 formed at the intersection of the source signal line 37 and the gate signal line 38, and further connected to the source signal line 37 via the contact hole 36.

【0033】透明電極32はソース信号線37の下層を
通って隣の画素の透明電極と接続されている。また透明
電極32は、共通電極35と画素領域以外で接続されて
いる。これにより実施の形態1で設置されていた透明電
極と共通電極との接続を行うためのコンタクトホールが
必要ないのでより開口率を高めることが可能となる。
The transparent electrode 32 passes through a lower layer of the source signal line 37 and is connected to a transparent electrode of an adjacent pixel. Further, the transparent electrode 32 is connected to the common electrode 35 outside the pixel region. This eliminates the need for a contact hole for connecting the transparent electrode and the common electrode provided in the first embodiment, so that the aperture ratio can be further increased.

【0034】本発明の第3の実施の形態の薄膜トランジ
スタ回路基板を図4に示す。図4において41は画素電
極、42は透明電極、43、44、46はコンタクトホ
ール、47はソース信号電極、48はゲート信号電極、
49はドレイン電極、50はTFT、45は共通電極で
ある。
FIG. 4 shows a thin film transistor circuit board according to a third embodiment of the present invention. In FIG. 4, 41 is a pixel electrode, 42 is a transparent electrode, 43, 44, 46 are contact holes, 47 is a source signal electrode, 48 is a gate signal electrode,
49 is a drain electrode, 50 is a TFT, and 45 is a common electrode.

【0035】本発明では透明電極42はゲート信号線4
7の下層を通って隣の画素の透明電極と接続されてい
る。また透明電極42は、共通電極45と画素領域以外
で接続されている。これにより実施の形態1で設置され
ていた透明電極と共通電極との接続を行うためのコンタ
クトホールが必要ないのでより開口率を高めることが可
能となる。
In the present invention, the transparent electrode 42 is connected to the gate signal line 4
7, and connected to the transparent electrode of the adjacent pixel. Further, the transparent electrode 42 is connected to the common electrode 45 outside the pixel region. This eliminates the need for a contact hole for connecting the transparent electrode and the common electrode provided in the first embodiment, so that the aperture ratio can be further increased.

【0036】次に本発明の第4の薄膜トランジスタ回路
について説明する。本発明の薄膜トランジスタ回路基板
の第4の実施の形態の平面構造を図6に示す。
Next, a fourth thin film transistor circuit according to the present invention will be described. FIG. 6 shows a planar structure of a thin film transistor circuit board according to a fourth embodiment of the present invention.

【0037】図6において画素領域の最外側を示してい
る。図6の画素構造は実施の形態2で示した構造と同一
である。さらに画素領域以外の部分で金属薄膜63とコ
ンタクトホール64、65によって共通電極と透明電極
との接続を取っている。
FIG. 6 shows the outermost part of the pixel area. The pixel structure in FIG. 6 is the same as the structure described in the second embodiment. Further, the common electrode and the transparent electrode are connected to each other by the metal thin film 63 and the contact holes 64 and 65 in portions other than the pixel region.

【0038】図6のC−C’の部分の断面図を図7に示
す。71はガラス基板、72、73、74は絶縁層であ
る。画素電極61はITOなどの透明導電薄膜で形成さ
れ、液晶に電圧を印加するための電極となる。透明電極
62は絶縁層73を介して画素電極61の下層に形成さ
れる。透明電極62も画素電極61と同様ITOなどの
透明導電薄膜で形成され、画素電極61と同一形状であ
ることが望ましい。ただし補助容量が少なくても良い場
合は必ずしも同一形状でなくても画素電極61よりも内
側に小さい形状であっても良い。透明電極62はソース
信号線67の下層を通って隣の画素の透明電極と接続さ
れている。これにより実施の形態1で設置されていた透
明電極と共通電極との接続を行うためのコンタクトホー
ルが必要ないのでより開口率を高めることが可能とな
る。さらに画素領域以外の領域において、透明電極62
はコンタクトホール65によっていったん金属薄膜63
と接続され、さらにコンタクトホール64によって共通
電極66と接続されている。これにより透明電極62は
電気的に共通電極66と同じグランドレベルにすること
が可能となる。
FIG. 7 is a cross-sectional view taken along the line CC 'in FIG. 71 is a glass substrate, and 72, 73 and 74 are insulating layers. The pixel electrode 61 is formed of a transparent conductive thin film such as ITO and serves as an electrode for applying a voltage to the liquid crystal. The transparent electrode 62 is formed below the pixel electrode 61 via the insulating layer 73. Like the pixel electrode 61, the transparent electrode 62 is also formed of a transparent conductive thin film such as ITO, and preferably has the same shape as the pixel electrode 61. However, when the auxiliary capacitance may be small, the auxiliary capacitance may not necessarily be the same shape but may be smaller inside the pixel electrode 61. The transparent electrode 62 passes through a lower layer of the source signal line 67 and is connected to a transparent electrode of an adjacent pixel. This eliminates the need for a contact hole for connecting the transparent electrode and the common electrode provided in the first embodiment, so that the aperture ratio can be further increased. Further, in an area other than the pixel area, the transparent electrode 62
Is the metal thin film 63 once by the contact hole 65.
, And further connected to a common electrode 66 through a contact hole 64. This allows the transparent electrode 62 to be electrically at the same ground level as the common electrode 66.

【0039】本発明の第5の実施の形態の薄膜トランジ
スタ回路基板を図8に示す。
FIG. 8 shows a thin film transistor circuit board according to a fifth embodiment of the present invention.

【0040】図8において83は金属薄膜、85はコン
タクトホール、86は共通電極、88は対向電極との転
写電極である。共通電極86はコンタクトホール85に
よりいったん金属薄膜83に接続され、さらに転写電極
88において対向電極と接続される。共通電極86ある
いは透明電極は抵抗を有する金属薄膜であるから接続点
から遠ざかるほど抵抗値が増加し、均一な電圧が印加で
きない問題がある。本実施の形態では、コンタクトホー
ルを1点だけでなく3点設けることによって、均一な電
圧を印加できるようにしている。従って、このような構
成で共通電極86が広く基板全面で均一にグランドレベ
ルが実現できる。
In FIG. 8, reference numeral 83 denotes a metal thin film, 85 denotes a contact hole, 86 denotes a common electrode, and 88 denotes a transfer electrode with a counter electrode. The common electrode 86 is once connected to the metal thin film 83 through the contact hole 85, and further connected to the counter electrode at the transfer electrode 88. Since the common electrode 86 or the transparent electrode is a metal thin film having resistance, the resistance increases as the distance from the connection point increases, and there is a problem that a uniform voltage cannot be applied. In the present embodiment, a uniform voltage can be applied by providing not only one contact hole but three contact holes. Therefore, with such a configuration, the common electrode 86 is wide and the ground level can be realized uniformly over the entire surface of the substrate.

【0041】なお、本実施の形態のコンタクトホール8
5の個数は、上述した実施の形態における3個に限ら
ず、4個、5個など、要するに2個以上であって共通電
極86が広く基板全面で均一にグランドレベルが実現で
きるような数でありさえすればよい。
The contact hole 8 of the present embodiment is
The number of 5 is not limited to three in the above-described embodiment, but is two or more, such as four or five, and is a number such that the common electrode 86 is wide and the ground level can be realized uniformly over the entire surface of the substrate. You only have to.

【0042】本発明の第6の実施の形態の薄膜トランジ
スタ回路基板を図9に示す。92はガラス基板、93、
94は絶縁層である。画素電極91はITOなどの透明
導電薄膜で形成され、液晶に電圧を印加するための電極
となる。この場合の補助容量は画素電極91と絶縁層9
3を介して共通電極96とオーバーラップする部分のみ
の容量となる。このオーバーラップする部分の面積を多
く取れば容量は増加するが、開口部面積が小さくなり、
暗くなる。そこで本発明では絶縁層93の厚みを200
nm以下とし、充分な容量を確保できた。
FIG. 9 shows a thin film transistor circuit board according to a sixth embodiment of the present invention. 92 is a glass substrate, 93,
94 is an insulating layer. The pixel electrode 91 is formed of a transparent conductive thin film such as ITO and serves as an electrode for applying a voltage to the liquid crystal. In this case, the storage capacitor is composed of the pixel electrode 91 and the insulating layer 9.
The capacitance of only the portion overlapping with the common electrode 96 via 3 is provided. If the area of the overlapping portion is increased, the capacity increases, but the opening area decreases,
Get dark. Therefore, in the present invention, the thickness of the insulating layer 93 is set to 200
nm or less, and a sufficient capacity could be secured.

【0043】本発明の第7の実施の形態の薄膜トランジ
スタ回路基板を図10に示す。図10において101は
画素電極、102は透明電極、103、104、106
はコンタクトホール、107はソース信号電極、108
はゲート信号電極、109はドレイン電極、110はT
FT、105は共通電極である。ドレイン電極9はN字
型に折れ曲がり、3個のTFTを形成している。
FIG. 10 shows a thin film transistor circuit board according to a seventh embodiment of the present invention. In FIG. 10, 101 is a pixel electrode, 102 is a transparent electrode, 103, 104, and 106.
Is a contact hole, 107 is a source signal electrode, 108
Is a gate signal electrode, 109 is a drain electrode, 110 is T
FT and 105 are common electrodes. The drain electrode 9 is bent in an N shape to form three TFTs.

【0044】画素電極101はITOなどの透明導電薄
膜で形成され、液晶に電圧を印加するための電極とな
る。透明電極102は絶縁層を介して画素電極101の
下層に形成される。透明電極102も画素電極101と
同様ITOなどの透明導電薄膜で形成され、画素電極1
01と同一形状であることが望ましい。ただし補助容量
が少なくても良い場合は必ずしも同一形状でなくても画
素電極101よりも内側に小さい形状であっても良い。
画素電極101はコンタクトホール103を介していっ
たん金属薄膜と接続され、さらにこの金属薄膜とコンタ
クトホール104を介してドレイン電極109と接続さ
れた構造になっている。ドレイン電極109は、ソース
信号線107とゲート信号線108との交点およびドレ
イン電極109とゲート電極108との交点に形成され
た3個のTFT110と接続され、さらにコンタクトホ
ール106を介してソース信号線107と接続されてい
る。
The pixel electrode 101 is formed of a transparent conductive thin film such as ITO and serves as an electrode for applying a voltage to the liquid crystal. The transparent electrode 102 is formed below the pixel electrode 101 via an insulating layer. The transparent electrode 102 is also formed of a transparent conductive thin film such as ITO like the pixel electrode 101, and the pixel electrode 1
It is desirably the same shape as 01. However, when the auxiliary capacitance may be small, the auxiliary capacitance may not necessarily be the same shape but may be smaller inside the pixel electrode 101.
The pixel electrode 101 has a structure in which the pixel electrode 101 is once connected to a metal thin film via a contact hole 103, and further connected to the drain electrode 109 via the contact hole 104. The drain electrode 109 is connected to three TFTs 110 formed at the intersection of the source signal line 107 and the gate signal line 108 and at the intersection of the drain electrode 109 and the gate electrode 108, and further through the contact hole 106. 107.

【0045】このようにTFTを3個直列に並べること
でトランジスタのW/LのWを1個のものと比べて3倍
大きくできる。このことはトランジスタの移動度を高
め、画素電極に電流を流し込み易くなる。
By arranging three TFTs in series in this way, the W / L of the transistor can be made three times larger than that of one transistor. This increases the mobility of the transistor and makes it easier to supply current to the pixel electrode.

【0046】なお、本発明の薄膜トランジスタは、上述
した実施の形態のように、3個を直列に接続するものに
限らず、4個または5個を直列に接続するなど、要する
に3個以上を直列に接続するものでありさえすればよ
い。
Note that the thin film transistor of the present invention is not limited to one in which three are connected in series as in the above-described embodiment, but in other words, three or more are connected in series, for example, four or five are connected in series. What is necessary is just to connect to.

【0047】本発明の第8の実施の形態の液晶パネルを
図11に示す。本実施の形態では、これまでに述べた薄
膜トランジスタ回路基板を用いた液晶パネルについて説
明する。本発明では高分子分散液晶を2枚の電極基板間
に挟み込んだ構成の液晶パネルを例に挙げる。本発明の
液晶パネルの断面図を図11に示す。薄膜トランジスタ
回路基板は実施の形態2で示したものと同一の基板を用
いている。液晶層111は高分子分散液晶、112は対
向基板、113は対向電極である。共通電極35および
透明電極32は実施の形態5と同様にして転写電極(省
略)によって対向電極113と接続され、グランドレベ
ルに接地されている。
FIG. 11 shows a liquid crystal panel according to an eighth embodiment of the present invention. In this embodiment mode, a liquid crystal panel using the thin film transistor circuit board described above will be described. In the present invention, a liquid crystal panel having a configuration in which a polymer-dispersed liquid crystal is sandwiched between two electrode substrates will be described as an example. FIG. 11 is a sectional view of the liquid crystal panel of the present invention. As the thin film transistor circuit substrate, the same substrate as that described in Embodiment Mode 2 is used. The liquid crystal layer 111 is a polymer dispersed liquid crystal, 112 is a counter substrate, and 113 is a counter electrode. The common electrode 35 and the transparent electrode 32 are connected to the counter electrode 113 by a transfer electrode (omitted) in the same manner as in the fifth embodiment, and are grounded to the ground level.

【0048】高分子分散液晶は散乱特性を十分確保する
ために液晶層の厚みを厚くする必要があり、そうするこ
とによって液晶層の容量が低くなり、電圧を保持するた
めに大きな補助容量が必要になる。
In the polymer-dispersed liquid crystal, it is necessary to increase the thickness of the liquid crystal layer in order to sufficiently secure the scattering characteristics, whereby the capacity of the liquid crystal layer is reduced, and a large auxiliary capacitance is required to hold the voltage. become.

【0049】またこの液晶パネルを用いた液晶投写装置
においてもパネルサイズが小さいのでセットの小型化が
可能となり、ポータビリティの優れた投写装置が実現で
きた。
Also in the liquid crystal projection device using this liquid crystal panel, the size of the set can be reduced because the panel size is small, and a projection device with excellent portability can be realized.

【0050】なお、本実施の形態のTFTは本発明の薄
膜トランジスタのことであり、本実施の形態の画素電極
は本発明の第2の透明導電薄膜電極の例であり、本実施
の形態の透明電極は本発明の第1の透明導電薄膜電極の
例である。
Note that the TFT of the present embodiment is the thin film transistor of the present invention, and the pixel electrode of the present embodiment is an example of the second transparent conductive thin film electrode of the present invention. The electrode is an example of the first transparent conductive thin film electrode of the present invention.

【0051】さらに、本実施の形態はポリシリコンに限
らず、アモルファスシリコンでもよく、また反射型の液
晶パネルに用いる単結晶シリコンでも用いることができ
る。
Further, the present embodiment is not limited to polysilicon, but may be amorphous silicon or single crystal silicon used for a reflection type liquid crystal panel.

【0052】さらに本発明の透明基板は、上述した実施
の形態におけるガラス基板に限らず、シリコン基板、石
英基板など、要するに透明な絶縁性の基板でありさえす
ればよい。
Further, the transparent substrate of the present invention is not limited to the glass substrate in the above-described embodiment, but may be a transparent insulating substrate such as a silicon substrate or a quartz substrate.

【0053】さらに、本発明の液晶パネルは上述した第
2の実施の形態の薄膜トランジスタ回路基板を用いるも
のに限らず、第1〜10のいずれかの実施の形態の薄膜
トランジスタ回路基板を用いることも可能である。
Further, the liquid crystal panel of the present invention is not limited to the one using the thin film transistor circuit board of the second embodiment described above, but may use the thin film transistor circuit board of any one of the first to tenth embodiments. It is.

【0054】さらに、本発明の共通電極は、上述した実
施の形態におけるガラス基板上に直接形成されるものに
限らず、ガラス基板上に中間層を介して間接的に形成さ
れるなど、要するにガラス基板上に直接または間接的に
形成されるものでありさえすればよい。
Furthermore, the common electrode of the present invention is not limited to the one formed directly on the glass substrate in the above-described embodiment, but is formed indirectly on the glass substrate via an intermediate layer. It only needs to be directly or indirectly formed on the substrate.

【0055】さらに、本発明の第1の透明導電薄膜電極
は上述した実施の形態におけるソース信号電極と交差し
て隣接画素間で接続されるかまたはゲート信号電極と交
差して隣接画素間で接続されるものに限らず、ソース信
号線と交差しかつゲート信号線とも交差して隣接画素間
で接続されるなど、要するに隣接画素間で接続されるも
のでありさえすればよい。
Further, the first transparent conductive thin-film electrode of the present invention crosses the source signal electrode and is connected between adjacent pixels in the above-described embodiment, or crosses the gate signal electrode and is connected between adjacent pixels. In other words, it is only necessary that the connection is made between adjacent pixels, for example, the connection is made between adjacent pixels by crossing the source signal line and also crossing the gate signal line.

【0056】[0056]

【発明の効果】以上説明したところから明らかなよう
に、本発明は、画素サイズが小さくなっても画素開口率
を低下させることもなく、十分な容量を確保できる薄膜
トランジスタ回路基板及び液晶パネルを提供することが
できる。
As is apparent from the above description, the present invention provides a thin film transistor circuit board and a liquid crystal panel which can secure a sufficient capacity without reducing the pixel aperture ratio even if the pixel size is reduced. can do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の薄膜トランジスタ回路基板の第1の実
施の形態における平面構成図である。
FIG. 1 is a plan view of a thin film transistor circuit board according to a first embodiment of the present invention.

【図2】本発明の薄膜トランジスタ回路基板の第1の実
施の形態における断面構成図である。
FIG. 2 is a sectional configuration diagram of a thin film transistor circuit board according to a first embodiment of the present invention.

【図3】本発明の薄膜トランジスタ回路基板の第2の実
施の形態における平面構成図である。
FIG. 3 is a plan view of a thin film transistor circuit board according to a second embodiment of the present invention.

【図4】本発明の薄膜トランジスタ回路基板の第3の実
施の形態における平面構成図である。
FIG. 4 is a plan view of a thin film transistor circuit board according to a third embodiment of the present invention.

【図5】本発明の薄膜トランジスタ回路基板の第2の実
施の形態における断面構成図である。
FIG. 5 is a sectional configuration diagram of a thin film transistor circuit board according to a second embodiment of the present invention.

【図6】本発明の薄膜トランジスタ回路基板の第4の実
施の形態における平面構成図である。
FIG. 6 is a plan view of a thin film transistor circuit board according to a fourth embodiment of the present invention.

【図7】本発明の薄膜トランジスタ回路基板の第4の実
施の形態における断面構成図である。
FIG. 7 is a cross-sectional configuration diagram of a thin film transistor circuit board according to a fourth embodiment of the present invention.

【図8】本発明の薄膜トランジスタ回路基板の第5の実
施の形態における断面構成図である。
FIG. 8 is a cross-sectional view of a thin film transistor circuit board according to a fifth embodiment of the present invention.

【図9】本発明の薄膜トランジスタ回路基板の第6の実
施の形態における平面構成図である。
FIG. 9 is a plan view of a thin film transistor circuit board according to a sixth embodiment of the present invention.

【図10】本発明の薄膜トランジスタ回路基板の第7の
実施の形態における平面構成図である。
FIG. 10 is a plan view of a thin film transistor circuit board according to a seventh embodiment of the present invention.

【図11】本発明の液晶パネルの第8の実施の形態にお
ける断面構成図である。
FIG. 11 is a sectional view showing the configuration of a liquid crystal panel according to an eighth embodiment of the present invention.

【図12】本発明の液晶パネルの第1の実施の形態にお
ける等価回路を説明する回路図である。
FIG. 12 is a circuit diagram illustrating an equivalent circuit of the liquid crystal panel according to the first embodiment of the present invention.

【図13】従来の付加容量方式による補助容量を形成し
た液晶パネルの画素部分の平面構成図である。
FIG. 13 is a plan view of a pixel portion of a liquid crystal panel in which an auxiliary capacitance is formed by a conventional additional capacitance method.

【図14】従来の蓄積容量方式による補助容量を形成し
た液晶パネルの画素部分の平面構成図である。
FIG. 14 is a plan view of a pixel portion of a liquid crystal panel in which an auxiliary capacitance is formed by a conventional storage capacitance method.

【符号の説明】[Explanation of symbols]

1 画素電極 2 透明導電薄膜 3、4、5、6 コンタクトホール 7 ソース信号電極 8 ゲート信号電極 9 ドレイン電極 10 TFT 11 共通電極 DESCRIPTION OF SYMBOLS 1 Pixel electrode 2 Transparent conductive thin film 3, 4, 5, 6 Contact hole 7 Source signal electrode 8 Gate signal electrode 9 Drain electrode 10 TFT 11 Common electrode

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 JA25 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB51 JB56 JB63 JB69 KA04 KA07 KB04 KB14 NA24 NA25 QA07 5C094 AA06 AA25 BA03 BA43 DA09 DA14 EA05 EA07 GA10 HA08 5F110 DD02 DD03 GG02 GG13 GG15 NN44 NN46 NN47 NN73  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) 2H092 JA25 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB51 JB56 JB63 JB69 KA04 KA07 KB04 KB14 NA24 NA25 QA07 5C094 AA06 AA25 BA03 BA43 DA09 DA14 EA05 EA07 GA10 GG10 GG10 NN44 NN46 NN47 NN73

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 透明基板上に直接または間接的に形成さ
れた共通電極と、 前記共通電極の上に第1の絶縁層を介して配置されると
ともに、前記共通電極に電気的に接続された第1の透明
導電薄膜電極と、 前記第1の透明導電薄膜電極に対して第2の絶縁層を介
して前記共通電極とは反対側の位置に形成された第2の
透明導電薄膜電極と、 前記第2の透明導電薄膜電極と電気的に接続された薄膜
トランジスタと、を備えたことを特徴とする薄膜トラン
ジスタ回路基板。
1. A common electrode formed directly or indirectly on a transparent substrate, and disposed on the common electrode via a first insulating layer and electrically connected to the common electrode. A first transparent conductive thin-film electrode, a second transparent conductive thin-film electrode formed at a position opposite to the common electrode via a second insulating layer with respect to the first transparent conductive thin-film electrode; A thin film transistor circuit board, comprising: a thin film transistor electrically connected to the second transparent conductive thin film electrode.
【請求項2】 前記第1の透明導電薄膜電極は、隣接画
素間で接続されていることを特徴とする請求項1記載の
薄膜トランジスタ回路基板。
2. The thin film transistor circuit board according to claim 1, wherein the first transparent conductive thin film electrode is connected between adjacent pixels.
【請求項3】 前記第1の透明導電薄膜電極と前記第2
の透明導電薄膜電極は、画素領域で同一形状であり、液
晶パネルに用いられることを特徴とする請求項1または
2記載の薄膜トランジスタ回路基板。
3. The first transparent conductive thin-film electrode and the second transparent conductive thin-film electrode.
3. The thin film transistor circuit board according to claim 1, wherein the transparent conductive thin film electrode has the same shape in a pixel region and is used for a liquid crystal panel.
【請求項4】 前記第1の透明導電薄膜電極は、隣接す
る画素間で前記薄膜トランジスタのソース信号線と交差
して接続され、液晶パネルに用いられることを特徴とす
る請求項3記載の薄膜トランジスタ回路基板。
4. The thin film transistor circuit according to claim 3, wherein the first transparent conductive thin film electrode is connected between adjacent pixels so as to cross a source signal line of the thin film transistor, and is used for a liquid crystal panel. substrate.
【請求項5】 前記第1の透明導電薄膜電極は、隣接す
る画素間で前記薄膜トランジスタのゲート信号線と交差
して接続され、液晶パネルに用いられることを特徴とす
る請求項3記載の薄膜トランジスタ回路基板。
5. The thin film transistor circuit according to claim 3, wherein the first transparent conductive thin film electrode is connected between adjacent pixels so as to cross a gate signal line of the thin film transistor, and is used for a liquid crystal panel. substrate.
【請求項6】 前記第1の透明導電薄膜電極は、隣接画
素間で接続され、画素領域以外で前記共通電極と接続さ
れ、液晶パネルに用いられることを特徴とする請求項1
記載の薄膜トランジスタ回路基板。
6. The liquid crystal panel according to claim 1, wherein the first transparent conductive thin film electrode is connected between adjacent pixels, connected to the common electrode in a region other than a pixel region, and used for a liquid crystal panel.
A thin film transistor circuit board as described in the above.
【請求項7】 前記共通電極は、光を遮光する金属薄膜
から構成され、前記共通電極とで液晶層を挟み込んだ対
向電極と接続され、液晶パネルに用いられることを特徴
とする請求項1記載の薄膜トランジスタ回路基板。
7. The liquid crystal panel according to claim 1, wherein the common electrode is formed of a metal thin film that shields light, is connected to a counter electrode sandwiching a liquid crystal layer with the common electrode, and is used for a liquid crystal panel. Thin film transistor circuit board.
【請求項8】 前記共通電極は遮光層として働き、及び
/または前記第2の絶縁層の厚みは200nm以下であ
ることを特徴とする請求項1記載の薄膜トランジスタ回
路基板。
8. The thin film transistor circuit board according to claim 1, wherein the common electrode functions as a light shielding layer, and / or the second insulating layer has a thickness of 200 nm or less.
【請求項9】 前記薄膜トランジスタは、3素子以上直
列に接続されていることを特徴とする請求項1記載の薄
膜トランジスタ回路基板。
9. The thin film transistor circuit board according to claim 1, wherein three or more thin film transistors are connected in series.
【請求項10】 アクティブマトリクス液晶パネルに用
いられる液晶パネルであって、液晶パネルと同一基板上
に形成された信号線を駆動する駆動回路に請求項1〜9
のいずれかに記載の薄膜トランジスタ回路基板が用いら
れていることを特徴とする液晶パネル。
10. A driving circuit for driving a signal line formed on the same substrate as a liquid crystal panel, the liquid crystal panel being used for an active matrix liquid crystal panel.
A liquid crystal panel using the thin film transistor circuit board according to any one of the above.
JP30112998A 1998-10-22 1998-10-22 Thin film transistor circuit substrate and liquid crystal panel using it Pending JP2000131710A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30112998A JP2000131710A (en) 1998-10-22 1998-10-22 Thin film transistor circuit substrate and liquid crystal panel using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30112998A JP2000131710A (en) 1998-10-22 1998-10-22 Thin film transistor circuit substrate and liquid crystal panel using it

Publications (1)

Publication Number Publication Date
JP2000131710A true JP2000131710A (en) 2000-05-12

Family

ID=17893181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30112998A Pending JP2000131710A (en) 1998-10-22 1998-10-22 Thin film transistor circuit substrate and liquid crystal panel using it

Country Status (1)

Country Link
JP (1) JP2000131710A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005096252A1 (en) * 2004-04-01 2005-10-13 Canon Kabushiki Kaisha Panel for display device, and display device
CN105182573A (en) * 2015-08-26 2015-12-23 武汉华星光电技术有限公司 Transparent conducting electrode repairing device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005096252A1 (en) * 2004-04-01 2005-10-13 Canon Kabushiki Kaisha Panel for display device, and display device
US7724234B2 (en) 2004-04-01 2010-05-25 Canon Kabushiki Kaisha Panel for display device, and display device
CN105182573A (en) * 2015-08-26 2015-12-23 武汉华星光电技术有限公司 Transparent conducting electrode repairing device
WO2017031785A1 (en) * 2015-08-26 2017-03-02 武汉华星光电技术有限公司 Repair apparatus for transparent conductive electrode
CN105182573B (en) * 2015-08-26 2018-06-22 武汉华星光电技术有限公司 The repair apparatus of transparent conductive electrode

Similar Documents

Publication Publication Date Title
JP3909572B2 (en) Display device
US7990505B2 (en) Liquid crystal device and electronic apparatus having the same
JP3982148B2 (en) Substrate for liquid crystal panel, liquid crystal panel and electronic device using the same
US7626646B2 (en) Substrate for display device and display device equipped therewith
JP3900714B2 (en) Electro-optical device and electronic apparatus
JP2001051303A (en) Liquid crystal display device and its production
JP2001305995A (en) Substrate for display device and method for manufacturing the same, as well as liquid crystal device and electronic apparatus
JP2001013520A (en) Active matrix type liquid crystal display device
KR20050105113A (en) A method of manufacturing a semiconductor device
JPH1010548A (en) Active matrix substrate and its production
US6762815B2 (en) In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance
WO2018126676A1 (en) Pixel structure and method for manufacturing same, array substrate, and display device
JP2000330132A (en) Active matrix type display device
US20070285590A1 (en) TFT array substrate with storage capacitor having large capacitance and LCD panel using the same
JP2007071936A (en) Liquid crystal apparatus, manufacturing method of liquid crystal apparatus and electronic device
JP2002049052A (en) Electrooptical device
CN103163699A (en) Capacitor for amorphous silicon grid drive circuit and liquid crystal display
JP2003316284A (en) Display device
JP2003207794A (en) Active matrix type display device
JP2002175056A (en) Liquid crystal display
WO2011052258A1 (en) Display panel and display apparatus
JP2007192975A (en) Electrooptical apparatus and its manufacturing method
US8004642B2 (en) Liquid crystal display device comprising transition electrodes having a same potential as a corresponding one of the scanning lines
JP2006301476A (en) Electrooptical device and its manufacturing method, and electronic equipment
JP2000131710A (en) Thin film transistor circuit substrate and liquid crystal panel using it