KR100503749B1 - Method for fabricating gate - Google Patents
Method for fabricating gate Download PDFInfo
- Publication number
- KR100503749B1 KR100503749B1 KR10-2003-0066107A KR20030066107A KR100503749B1 KR 100503749 B1 KR100503749 B1 KR 100503749B1 KR 20030066107 A KR20030066107 A KR 20030066107A KR 100503749 B1 KR100503749 B1 KR 100503749B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- salicide
- film
- forming
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 10
- 230000001681 protective effect Effects 0.000 claims abstract description 8
- 238000002161 passivation Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 2
- 229910052723 transition metal Inorganic materials 0.000 claims 2
- 150000003624 transition metals Chemical class 0.000 claims 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 소오스(Source) 및 드레인(Drain) 영역을 형성한 후, 게이트 영역에만 살리사이드(Salicide) 공정을 추가로 진행하여 게이트 전체를 완전히 살리사이드화하여 게이트의 저항을 낮추는 게이트(Gate) 형성 방법에 관한 것이다.According to the present invention, after forming a source and a drain region, a salicide process is additionally performed only in the gate region to completely salicide the entire gate to form a gate to lower the resistance of the gate. It is about a method.
본 발명의 게이트 형성 방법은 소정의 소자가 형성된 기판상에 금속을 증착하고 살리사이드화하여 소오스, 드레인 및 게이트 표면에 살리사이드막을 형성하는 단계; 상기 기판상에 살리사이드 보호막을 증착하는 단계; 상기 살리사이드 보호막에서 게이트 영역의 살리사이드 보호막을 식각하는 단계; 및 상기 게이트 영역에 금속을 증착하고 열처리하여 게이트 전체를 살리사이드화하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.The gate forming method of the present invention comprises the steps of depositing a metal on the substrate on which the predetermined element is formed and salicide to form a salicide film on the source, drain and gate surface; Depositing a salicide protective film on the substrate; Etching the salicide passivation layer in the gate region in the salicide passivation layer; And salifying the entire gate by depositing and heat-treating a metal in the gate region.
따라서, 본 발명의 게이트 형성 방법은 게이트의 저항을 낮추어 금속 게이트를 사용한 것과 같이 게이트 공핍(Depletion) 특성이 우수하고, 트랜지스터 포화 전류(Transister saturation current)를 향상시키는 효과가 있다.Therefore, the gate forming method of the present invention has an excellent gate depletion characteristic and lowers the resistance of the gate, and improves the transistor saturation current.
Description
본 발명은 게이트 형성 방법에 관한 것으로, 보다 자세하게는 소오스(Source) 및 드레인(Drain) 영역을 형성한 후, 게이트 영역에만 살리사이드(Salicide) 공정을 추가로 진행하여 게이트 전체를 완전히 살리사이드화하여 게이트의 저항을 낮추는 게이트(Gate) 형성 방법에 관한 것이다.The present invention relates to a method for forming a gate, and more particularly, after forming a source and a drain region, a salicide process is further performed only in the gate region to completely salicide the entire gate. The present invention relates to a gate forming method for lowering the resistance of a gate.
일반적으로 반도체 소자의 고집적화에 따라 MOS 트랜지스터의 크기가 작아지고, MOS 트랜지스터의 소오스/드레인 영역의 접합깊이도 점점 얕아지게 되었다. 이렇게 소오스/드레인 영역의 접합깊이가 점점 얕아지면, 접합의 면저항은 접합깊이에 반비례하기 때문에 면저항이 증가되므로 소자의 기생저항(parasitic resistance)이 증가하는 문제가 발생한다. 결국, 반도체 소자의 크기를 줄이기 위해서는 접합의 깊이도 얕아져야 하는 반면, 면저항도 줄여야 하므로 비저항을 줄여야 한다. 따라서, 살리사이드막을 얇은 접합의 소오스/드레인 영역에 형성함으로써 접합의 면저항을 감소시킬 수 있다.In general, the higher the integration of semiconductor devices, the smaller the size of the MOS transistor and the shallower the junction depth of the source / drain regions of the MOS transistor. As the junction depth of the source / drain regions becomes shallower in this manner, the sheet resistance of the junction is inversely proportional to the junction depth, resulting in an increase in the parasitic resistance of the device. As a result, in order to reduce the size of the semiconductor device, the depth of the junction must be shallow, while the sheet resistance must be reduced, so the specific resistance must be reduced. Therefore, the sheet resistance of the junction can be reduced by forming the salicide film in the source / drain region of the thin junction.
상기와 같은 살리사이드막은 크게 고융점 금속과 폴리 실리콘과의 반응에 의해 형성되는 폴리사이드(polycide)와 고융점 금속과 실리콘과의 반응에 의해 형성되는 살리사이드(salicide)로 나뉘어지며, 이러한 살리사이드막으로는 티타늄 살리사이드막(TiSi2)이 널리 알려져 있다.The salicide layer is largely divided into a polycide formed by the reaction between the high melting point metal and polysilicon and a salicide formed by the reaction between the high melting point metal and silicon. As the film, a titanium salicide film (TiSi 2 ) is widely known.
한편, 소오스/드레인 영역에 살리사이드막을 형성하게 되면 살리사이드막의 형성 두께에 대응하는 깊이만큼 실리콘으로 된 소오스/드레인 영역부분의 소모를 수반하게 된다. 그러므로 살리사이드막의 형성 두께 즉, 소오스/드레인 영역의 소모된 부분도 접합 깊이에 가산되므로 초고집적 소자를 제조하기 위해서는 두께가 얇으면서도 안정한 살리사이드막의 형성 기술이 요구된다. 또한, 전기적인 측면에서도 얇은 접합의 소오스/드레인 영역에 형성되는 살리사이드막은 살리사이드와 실리콘과의 계면이 균일해야 한다. 그리고 반도체 소자의 게이트 전극은 소자의 집적도가 증가될수록 유효 채널 길이가 감소하게 되고, 게이트 절연막의 두께 또한 감소하게 된다. 따라서, 게이트 전극 건식식각시 유효 채널 길이를 만족하기 위해 마스크와 게이트 절연막과의 고선택비가 수직한 식각 프로파일이 요구된다.On the other hand, when the salicide film is formed in the source / drain region, the source / drain region portion of silicon is consumed by a depth corresponding to the formation thickness of the salicide film. Therefore, since the formation thickness of the salicide film, that is, the consumed portion of the source / drain regions, is also added to the junction depth, in order to manufacture an ultra-high density device, a thin and stable formation technique of the salicide film is required. In addition, the salicide film formed in the source / drain region of the thin junction should be uniform in the interface between the salicide and the silicon. In addition, as the degree of integration of the device increases, the gate electrode of the semiconductor device decreases the effective channel length and the thickness of the gate insulating layer. Therefore, in order to satisfy the effective channel length during the gate electrode dry etching, an etching profile in which a high selectivity between the mask and the gate insulating layer is vertical is required.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 게이트 형성방법에 대하여 설명하기로 한다.Hereinafter, a gate forming method of a conventional semiconductor device will be described with reference to the accompanying drawings.
먼저, 도 1a는 기판(1)상에 소정의 영역을 식각하여 트렌치를 형성하고 절연막을 채워 넣어 STI(Shallow Trench Isolation, 이하 STI)(2)를 형성하고, 게이트 절연막(3)을 형성하고, 게이트용 실리콘을 증착하고 패턴하여 게이트(4)를 형성하는 단계이다.First, in FIG. 1A, a predetermined region is etched on the substrate 1 to form a trench, an insulating film is filled to form a shallow trench isolation (STI) 2, and a gate insulating film 3 is formed. The gate silicon is formed by depositing and patterning the silicon for the gate.
다음, 도 1b는 측벽(Sidewall) 산화막(5) 및 TEOS(Tetraethyl Oethosilicate)막(6)을 증착하고, 상기 TEOS막을 식각하여 게이트 스페이서를 형성한 후, 이온 주입으로 소오스 및 드레인(7)을 형성하는 단계이다. 그 다음 측벽 산화막을 식각하여 소오스 및 드레인 영역의 표면이 노출되게 한다.Next, FIG. 1B shows a sidewall oxide film 5 and a tetraethyl oethosilicate (TEOS) film 6, the TEOS film is etched to form a gate spacer, and a source and a drain 7 are formed by ion implantation. It's a step. The sidewall oxide film is then etched to expose the surfaces of the source and drain regions.
다음, 도 1c는 노출된 게이트, 소오스 및 드레인 영역의 표면에 금속(예컨대, Ti)을 증착한 후, 살리사이드화하여 게이트, 소오스 및 드레인의 상부 표면에 살리사이드(SiTi2)(8)막을 형성하는 단계이다.Next, FIG. 1C illustrates the deposition of a metal (eg, Ti) on the exposed gate, source and drain regions, followed by salicide to form a salicide (SiTi 2 ) 8 film on the top surface of the gate, source and drain. Forming.
그러나, 상기와 같은 종래의 방법은 자기-정렬(Self-align) 소오스 및 드레인 형성 방법이므로, 소오스 및 드레인 형성시 게이트의 폴리 실리콘도 같은 종류 및 농도의 이온 주입을 하게 된다. 따라서, 폴리 실리콘을 게이트로 사용함에 따라 높은 폴리 공핍에 희한 축적 캐패시턴스(Accumulation capacitance), 역 캐패시턴스(Inversion capacitance)의 차이로 인한 트랜지스터 포화 전류의 저하, 높은 게이트 저항, 불순물의 침투 등의 문제점이 있다.However, since the conventional method is a self-aligned source and drain formation method, the polysilicon of the gate is implanted with the same kind and concentration when forming the source and drain. Accordingly, there is a problem in that the transistor saturation current decreases due to the difference in accumulation capacitance and inversion capacitance due to high poly depletion, high gate resistance, and infiltration of impurities, as polysilicon is used as a gate. .
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 게이트를 완전히 살리사이드화하여 살리사이드 게이트를 형성함으로써, 게이트의 저항을 낮출 뿐만 아니라 폴리 게이트를 도핑(Doping) 시키는 과정에서 발생하는 게이트 공핍을 방지되도록 하는 기술을 제공함에 본 발명의 목적이 있다. Accordingly, the present invention is to solve the problems of the prior art as described above, by forming a salicide gate by fully salicide the gate, it occurs in the process of doping the poly gate as well as lowering the resistance of the gate. It is an object of the present invention to provide a technique for preventing gate depletion.
본 발명의 상기 목적은 소정의 소자가 형성된 기판상에 금속을 증착하고 살리사이드화하여 소오스, 드레인 및 게이트 표면에 살리사이드막을 형성하는 단계; 상기 기판상에 살리사이드 보호막을 증착하는 단계; 상기 살리사이드 보호막에서 게이트 영역의 살리사이드 보호막을 식각하는 단계; 및 상기 게이트 영역에 금속을 증착하고 열처리하여 게이트 전체를 살리사이드화하는 단계를 포함하여 이루어진 게이트 형성 방법에 의해 달성된다.The object of the present invention is to deposit a metal on a substrate on which a predetermined device is formed and to salicide to form a salicide film on the source, drain and gate surfaces; Depositing a salicide protective film on the substrate; Etching the salicide passivation layer in the gate region in the salicide passivation layer; And salicide-forming the entire gate by depositing and thermally treating a metal in the gate region.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
먼저, 도 2a는 기판상의 소정 영역에 STI를 형성하고, 상기 기판 표면상에 산화막을 증착하고 게이트를 형성하는 단계이다. 실리콘 기판(11)의 소정의 영역를 식각하여 트렌치를 형성하고, 절연막을 충진시킨 후, CMP(Chemical Mechanical Polishing, 이하 CMP)와 같은 평탄화 기술을 이용하여 STI(12)를 형성하고, STI가 형성된 기판상에 게이트 절연막용 절연막(13)을, 이 때, 게이트 하부에 존재하는 절연막은 게이트 절연막으로 사용되고, 게이트 하부 이외의 영역에 형성된 절연막은 이후 공정에서 발생할 수 있는 손상을 보호하는 역할을 한다. 형성한다. 그리고 그 상부에 실리콘을 증착한 후, 원하는 크기의 게이트를 패턴하여 식각함으로써 게이트(14)를 형성한다.First, FIG. 2A is a step of forming an STI in a predetermined region on a substrate, depositing an oxide film on the surface of the substrate, and forming a gate. A predetermined region of the silicon substrate 11 is etched to form a trench, an insulating film is filled, and then an STI 12 is formed using a planarization technique such as CMP (Chemical Mechanical Polishing, CMP), and the substrate having the STI formed thereon. The insulating film 13 for the gate insulating film is formed on the upper surface of the gate insulating film 13 as a gate insulating film, and the insulating film formed in a region other than the lower gate serves to protect damages that may occur in subsequent processes. Form. After the silicon is deposited thereon, the gate 14 is formed by patterning and etching a gate having a desired size.
다음, 도 2b는 상기 게이트가 형성된 기판상에 측벽 산화막 및 TEOS막을 순차적으로 증착 하고, TEOS막을 식각하여 스페이서를 형성하는 단계이다. 측벽 산화막으로 사용될 산화막(15) 및 TEOS막을 증착하고 TEOS막을 식각함으로써 스페이서(16)를 형성한다.Next, FIG. 2B is a step of sequentially depositing a sidewall oxide film and a TEOS film on the substrate on which the gate is formed, and etching the TEOS film to form a spacer. The spacer 16 is formed by depositing the oxide film 15 and the TEOS film to be used as the sidewall oxide film and etching the TEOS film.
다음, 도 2c는 이온주입으로 소오스 및 드레인을 형성하는 단계이다. 상기 형성된 게이트를 이용하여 자기-정렬로 소오스 및 드레인(17)을 형성하게 된다. 이 때 불순물은 원하는 타입의 불순물과 깊이로 이온 주입한다.Next, FIG. 2C is a step of forming a source and a drain by ion implantation. The formed gate is used to form the source and drain 17 in self-alignment. At this time, the impurities are implanted into the desired type of impurities and depth.
다음, 도 2d는 금속을 증착하고 살리사이드화하여 소오스, 드레인 및 게이트 표면에 살리사이드막을 형성하는 단계이다. 상기에서 형성된 절연막들, 예컨대, 측벽 산화막 형성용 산화막 및 게이트 절연막등과 불필요한 절연막을 제거하고, 금속을 증착한 후, 살리사이드화하여 소오스, 드레인 및 게이트 상부의 표면에 실리사이드막(18)을 형성한다. 이 때 상기 금속은 전이 원소인 텅스텐, 니켈, 코발트, 티타늄, 탄탈륨, 파라듐이나 이들을 포함한 화합물이다.Next, FIG. 2D is a step of depositing and salicideing a metal to form a salicide film on the source, drain, and gate surfaces. The insulating films formed above, for example, an oxide film for forming a sidewall oxide film, a gate insulating film, and the like and an unnecessary insulating film are removed, a metal is deposited, and then salicided to form a silicide film 18 on the surfaces of the source, drain, and gate. do. In this case, the metal is tungsten, nickel, cobalt, titanium, tantalum, palladium or a compound containing them as transition elements.
다음, 도 2e는 살리사이드 보호막을 증착하는 단계이다. 상기 기판상에 살리사이드 보호막(Salicide barrier layer)(19)을 형성하여 살리사이드용 금속이 다른 곳에 증착되어 살리사이드화되는 것을 막기 위해서이다. 상기 살리사이드 보호막은 실리콘 산화막 또는 실리콘 질화막을 형성한다.Next, FIG. 2E is a step of depositing a salicide protective film. This is to form a salicide barrier layer 19 on the substrate to prevent the salicide metal from being deposited and salicided elsewhere. The salicide protective film forms a silicon oxide film or a silicon nitride film.
다음, 도 2f는 살리사이드 보호막에서 게이트 영역의 살리사이드 보호막을 식각하는 단계이다. 게이트 전체를 살리사이드화하기 위해서 게이트 상부에 형성된 보호막(20)을 제거하고, 살리사이드용 금속을 증착한다. 이 때 상기 보호막 제거는 습식 식각 또는 건식 식각을 이용한다. 상기 금속은 전이 원소인 텅스텐, 니켈, 코발트, 티타늄, 탄탈륨, 파라듐이나 이들을 포함한 화합물이다.Next, FIG. 2F is a step of etching the salicide protective layer of the gate region in the salicide protective layer. In order to salicide the entire gate, the protective film 20 formed on the gate is removed, and the salicide metal is deposited. At this time, the protective film is removed by wet etching or dry etching. The metal is tungsten, nickel, cobalt, titanium, tantalum, palladium or a compound containing them as transition elements.
다음, 도 2g는 열처리하여 게이트 전체를 살리사이드화하는 단계이다. 상기 증착된 살리사이드용 금속을 열처리하여 게이트 전체를 살리사이드 게이트(21)로 형성한다. 즉, 게이트 전체가 금속규화물로 변화한다.Next, Figure 2g is a step of salicide the entire gate by heat treatment. The deposited salicide metal is heat-treated to form the entire gate as the salicide gate 21. In other words, the entire gate changes to a metal silicide.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.It will be apparent that changes and modifications incorporating features of the invention will be readily apparent to those skilled in the art by the invention described in detail. It is intended that the scope of such modifications of the invention be within the scope of those of ordinary skill in the art including the features of the invention, and such modifications are considered to be within the scope of the claims of the invention.
따라서, 본 발명의 게이트 형성 방법은 게이트를 완전히 살리사이드화하여 살리사이드 게이트를 형성함으로써 게이트의 저항을 낮추어 금속 게이트를 사용한 것과 같이 게이트 공핍(Depletion) 특성이 우수하고, 트랜지스터 포화 전류(Transister saturation current)를 향상시키는 효과가 있다.Therefore, the gate forming method of the present invention forms a salicide gate by completely salicideing the gate, thereby lowering the resistance of the gate, and thus having excellent gate depletion characteristics, such as using a metal gate, and a transistor saturation current. ) Has the effect of improving.
도 1a 내지 도 1c는 종래기술에 의한 반도체 제조 방법의 공정 단면도.1A to 1C are cross-sectional views of a semiconductor manufacturing method according to the prior art.
도 2a 도 2g는 본 발명에 의한 반도체 제조 방법의 공정 단면도.2A is a cross-sectional view of the semiconductor manufacturing method of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
11 : 기판 12 : STI11 substrate 12 STI
14 : 게이트 16 : 게이트 스페이서14 gate 16 gate spacer
17 : 소오스 및 드레인 18 : 살리사이드막17 source and drain 18 salicide film
19 : 살리사이드 보호막 21 : 살리사이드 게이트19: salicide shield 21: salicide gate
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0066107A KR100503749B1 (en) | 2003-09-24 | 2003-09-24 | Method for fabricating gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0066107A KR100503749B1 (en) | 2003-09-24 | 2003-09-24 | Method for fabricating gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050029864A KR20050029864A (en) | 2005-03-29 |
| KR100503749B1 true KR100503749B1 (en) | 2005-07-26 |
Family
ID=37386368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0066107A KR100503749B1 (en) | 2003-09-24 | 2003-09-24 | Method for fabricating gate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100503749B1 (en) |
-
2003
- 2003-09-24 KR KR10-2003-0066107A patent/KR100503749B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050029864A (en) | 2005-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7723762B2 (en) | Schottky barrier FinFET device and fabrication method thereof | |
| US5352631A (en) | Method for forming a transistor having silicided regions | |
| US6784506B2 (en) | Silicide process using high K-dielectrics | |
| US6271133B1 (en) | Optimized Co/Ti-salicide scheme for shallow junction deep sub-micron device fabrication | |
| KR20100035777A (en) | Semiconductor device and method of manufacturing the same | |
| US7468303B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100850068B1 (en) | Semiconductor device and method for manufacturing silicide layer thereof | |
| US6395606B1 (en) | MOSFET with metal in gate for reduced gate resistance | |
| US20050026342A1 (en) | Semiconductor device having improved short channel effects, and method of forming thereof | |
| US6204539B1 (en) | Semiconductor apparatus and manufacturing method therefor | |
| KR100549006B1 (en) | fabrication method of a MOS transistor having a total silicide gate | |
| KR100503749B1 (en) | Method for fabricating gate | |
| US6638829B1 (en) | Semiconductor structure having a metal gate electrode and elevated salicided source/drain regions and a method for manufacture | |
| US6221725B1 (en) | Method of fabricating silicide layer on gate electrode | |
| KR100214846B1 (en) | Method of forming silicide layer of semiconductor device | |
| KR100341588B1 (en) | Method for forming semiconductor device capable of reducing resistance and leakage current of silicide layer | |
| US20080150038A1 (en) | Method of fabricating semiconductor device | |
| US7253472B2 (en) | Method of fabricating semiconductor device employing selectivity poly deposition | |
| KR100850096B1 (en) | Method for manufacturing mos transistor | |
| KR100628214B1 (en) | method for manufacturing of semiconductor device | |
| KR20000041468A (en) | Method of forming polycide gate electrode by using silicon film of amorphous phase | |
| KR100578238B1 (en) | Silicide making method of cmos semiconductor | |
| KR100613345B1 (en) | Method of manufacturging semiconductor device | |
| KR100597084B1 (en) | Method for fabricating transistor of semiconductor device | |
| KR100273299B1 (en) | Method for fabricating mos transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120619 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |