KR100850096B1 - Method for manufacturing mos transistor - Google Patents

Method for manufacturing mos transistor Download PDF

Info

Publication number
KR100850096B1
KR100850096B1 KR1020060102731A KR20060102731A KR100850096B1 KR 100850096 B1 KR100850096 B1 KR 100850096B1 KR 1020060102731 A KR1020060102731 A KR 1020060102731A KR 20060102731 A KR20060102731 A KR 20060102731A KR 100850096 B1 KR100850096 B1 KR 100850096B1
Authority
KR
South Korea
Prior art keywords
film
gate electrode
insulating
forming
silicide
Prior art date
Application number
KR1020060102731A
Other languages
Korean (ko)
Other versions
KR20080036289A (en
Inventor
김대균
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060102731A priority Critical patent/KR100850096B1/en
Publication of KR20080036289A publication Critical patent/KR20080036289A/en
Application granted granted Critical
Publication of KR100850096B1 publication Critical patent/KR100850096B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스 트랜지스터의 제조 방법에 관한 것으로, 특히 반도체 기판 상부에 게이트 절연막, 게이트 전극 및 블록킹막을 순차적으로 형성하고, 게이트 전극 측벽 및 기판 표면에 절연박막을 형성한 후에, 블록킹막을 제거하고, 게이트 전극 에지 부근의 기판내에 LDD 영역을 형성하고, 기판 전면에 절연막을 형성하고, 절연막 및 절연박막을 식각하여 게이트 전극 측벽에 절연박막 패턴 및 스페이서 월을 형성하고, 스페이서 월 에지 부근의 기판내에 소오스/드레인 영역을 형성한 후에, 게이트 전극 상부면 또는 소오스/드레인 영역에 각각 실리사이드막을 형성한다. 그러므로, 본 발명은 블록킹막에 의해 게이트 전극 상부에 LDD를 위한 절연박막이 형성되지 않도록 하여 게이트 전극 상부의 실리사이드막 면적 감소를 미연에 방지할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a MOS transistor. In particular, a gate insulating film, a gate electrode, and a blocking film are sequentially formed on a semiconductor substrate, and an insulating thin film is formed on the sidewalls of the gate electrode and the substrate surface, and then the blocking film is removed and the gate An LDD region is formed in the substrate near the electrode edge, an insulating film is formed on the entire surface of the substrate, the insulating film and the insulating thin film are etched to form an insulating thin film pattern and a spacer wall on the gate electrode sidewall, and a source / After the drain region is formed, a silicide film is formed on the top surface of the gate electrode or the source / drain regions, respectively. Therefore, the present invention prevents the insulating thin film for the LDD from being formed on the gate electrode by the blocking film, thereby preventing the reduction of the silicide film area on the gate electrode.

실리사이드막, LDD, 블록킹막, 열산화 Silicide film, LDD, blocking film, thermal oxidation

Description

모스 트랜지스터의 제조 방법{METHOD FOR MANUFACTURING MOS TRANSISTOR}Method of manufacturing MOS transistors {METHOD FOR MANUFACTURING MOS TRANSISTOR}

도 1a 내지 도 1g는 종래 기술에 의한 모스 트랜지스터의 제조 공정을 순차적으로 나타낸 공정 순서도,1A to 1G are process flowcharts sequentially illustrating a manufacturing process of a MOS transistor according to the prior art;

도 2a 내지 도 2g는 본 발명에 따른 모스 트랜지스터의 제조 공정을 순차적으로 나타낸 공정 순서도,2A to 2G are process flowcharts sequentially illustrating a manufacturing process of a MOS transistor according to the present invention;

도 3a 및 도 3b는 종래 기술과 본 발명에 따라 각각 제조된 모스 트랜지스터를 대비한 수직 단면도들.3A and 3B are vertical cross-sectional views of MOS transistors fabricated in accordance with the prior art and the invention, respectively.

＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

100 : 실리콘 기판 102 : 필드 영역100 silicon substrate 102 field region

104 : 게이트 절연막 106 : 게이트 전극104: gate insulating film 106: gate electrode

108 : 블록킹막 110 : 절연박막108: blocking film 110: insulating thin film

112 : LDD 영역 114a : 스페이서 월112: LDD region 114a: spacer wall

116 : 소오스/드레인 영역 118 : 실리사이드막116 source / drain region 118 silicide layer

본 발명은 반도체 소자에 관한 것으로서, 특히 게이트 전극 상부면에 위치한 실리사이드 면적의 축소를 방지하여 반도체 소자의 수율을 향상시킬 수 있는 모스 트랜지스터의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of manufacturing a MOS transistor capable of improving the yield of a semiconductor device by preventing reduction of a silicide area located on an upper surface of a gate electrode.

현재, 반도체 소자의 집적도가 증가함에 따라 배선의 폭이 감소하여 배선의 면저항(sheet resistance)이 증가한다. 배선의 면저항이 증가하면, 집적회로 내에서 소자의 신호 전송 시간이 지연된다.At present, as the degree of integration of semiconductor devices increases, the width of the wiring decreases, thereby increasing the sheet resistance of the wiring. As the sheet resistance of the wiring increases, the signal transmission time of the device in the integrated circuit is delayed.

이를 방지하고자, 비저항이 낮으면서도 고온에서 안정한 고융점의 실리사이드(silicide) 물질을 트랜지스터의 게이트 전극뿐만 아니라 소오스/드레인 접합 등에 추가함으로써 배선의 면저항 및 콘택 저항을 낮추었다. 이러한 실리사이드 물질은 주로 실리콘과 반응하는 희토류 금속을 이용한다. 실리사이드의 예를 들면, 텅스텐 실리사이드(WSi2), 티타늄 실리사이드(TiSi2), 코발트 실리사이드(CoSi2) 등이 있다.In order to prevent this, the sheet resistance and contact resistance of the wiring were lowered by adding a high melting silicide material having a low specific resistance and stable at high temperature as well as a source / drain junction as well as the gate electrode of the transistor. Such silicide materials mainly utilize rare earth metals that react with silicon. Examples of the silicide include tungsten silicide (WSi 2 ), titanium silicide (TiSi 2 ), cobalt silicide (CoSi 2 ), and the like.

도 1a 내지 도 1g는 종래 기술에 의한 모스 트랜지스터의 제조 공정을 순차적으로 나타낸 공정 순서도이다.1A to 1G are process flowcharts sequentially illustrating a manufacturing process of a MOS transistor according to the prior art.

이들 도면을 참조하면, 종래 실리사이드를 포함한 모스 트랜지스터의 제조 공정은 다음과 같이 진행된다.Referring to these drawings, a manufacturing process of a MOS transistor including a conventional silicide proceeds as follows.

우선, 도 1a에 도시된 바와 같이, 반도체 기판(10)으로서 실리콘 기판에 활성 영역을 정의하는 필드 영역(12), 예를 들어 실리콘 기판(10)을 소정 깊이로 식각하여 트렌치를 형성하고, 트렌치를 채우는 절연 물질을 매립하고 화학적기계적연마(CMP : Chemical Mechanical Polishing) 공정으로 절연 물질을 연마하여 STI(Shallow Trench Isolation) 형태의 필드 영역(12)을 형성한다. 필드 영역(12)이 형성된 실리콘 기판(10)에 절연막 및 게이트 도전막을 순서대로 적층한 후에 패터닝하여 게이트 절연막(14)이 개재된 게이트 전극(16)을 형성한다. 여기서, 게이트 도전막은 불순물이 도핑된 폴리실리콘, 실리콘게르마늄(SiGe), 코발트(Co), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 탄탈륨(Ta), 티타늄 질화막(TiN), 탄탈륨 질화막(TaN), 텅스텐 질화막(WN) 중에서 어느 하나로 구성될 수 있다. First, as shown in FIG. 1A, as the semiconductor substrate 10, a trench is formed by etching a field region 12, for example, a silicon substrate 10, which defines an active region in a silicon substrate to a predetermined depth, and forming a trench. The insulating material filling the gap is buried and the insulating material is polished by a chemical mechanical polishing (CMP) process to form a field region 12 in the form of a shallow trench isolation (STI). The insulating film and the gate conductive film are sequentially stacked on the silicon substrate 10 having the field region 12 formed thereon, and then patterned to form the gate electrode 16 having the gate insulating film 14 interposed therebetween. The gate conductive layer may be formed of polysilicon, silicon germanium (SiGe), cobalt (Co), tungsten (W), titanium (Ti), nickel (Ni), tantalum (Ta), titanium nitride (TiN), or tantalum doped with impurities. It may be composed of any one of a nitride film TaN and a tungsten nitride film WN.

그리고, 도 1b에 도시된 바와 같이, 이후 저농도 이온주입 공정시 희생막 역할을 하기 위하여 기판 전면에 절연박막(18)을 얇게 형성한다. 예를 들어, 열산화 공정으로 게이트 전극(16) 상부 및 측면과 기판 표면에 실리콘산화막(SiO2)으로 이루어진 절연박막(18)을 형성한다.Then, as shown in Figure 1b, in order to serve as a sacrificial film during the low concentration ion implantation process, a thin insulating film 18 is formed on the entire surface of the substrate. For example, an insulating thin film 18 made of silicon oxide (SiO 2 ) is formed on the top and side surfaces of the gate electrode 16 and the substrate surface by a thermal oxidation process.

이어서 도 1c에 도시된 바와 같이, 게이트 전극(16)을 이온 주입 마스크로 이용하여 저농도 이온주입 공정(예를 들어 N형 도펀트를 저농도로 이온 주입)을 실시하여 LDD(Lightly Doped Drain) 영역(20)을 형성한다.Subsequently, as shown in FIG. 1C, a lightly doped drain (LDD) region 20 is formed by performing a low concentration ion implantation process (for example, by implanting an N-type dopant at low concentration) using the gate electrode 16 as an ion implantation mask. ).

계속해서 도 1d 및 도 1e에 도시된 바와 같이, 실리콘 기판(10) 전면에 절연 물질(22), 예를 들어 실리콘질화막(SiN) 또는 실리콘 산화질화막(SiON)을 증착한다. 그리고 절연물질(22)과 절연박막(18)을 건식 식각하여 게이트 전극(16) 측벽에 스페이서 월(22a, 18)을 형성한다. 즉, 게이트 전극(16) 상부면 및 기판(10) 표면에는 절연물질(22) 및 절연박막(18)이 제거되도록 한다.Subsequently, as shown in FIGS. 1D and 1E, an insulating material 22, for example, a silicon nitride film (SiN) or a silicon oxynitride film (SiON) is deposited on the entire surface of the silicon substrate 10. The spacer material 22a and 18 may be formed on the sidewalls of the gate electrode 16 by dry etching the insulating material 22 and the insulating thin film 18. That is, the insulating material 22 and the insulating thin film 18 are removed from the upper surface of the gate electrode 16 and the surface of the substrate 10.

그 다음 도 1f에 도시된 바와 같이, 스페이서 월(22a, 18) 및 게이트 전 극(16)을 이온 주입 마스크로 이용하여 고농도 이온주입 공정(예를 들어 N형 도펀트를 고농도로 이온 주입)을 실시하여 소오스/드레인 영역(24)을 형성한다. 여기서, 소오스/드레인 영역(24)은 기판 표면에 저농도의 LDD 영역(20)을 포함한 LDD 구조를 갖는다.Then, as shown in FIG. 1F, a high concentration ion implantation process (for example, high concentration ion implantation with an N-type dopant) is performed using the spacer walls 22a and 18 and the gate electrode 16 as an ion implantation mask. The source / drain regions 24 are formed. Here, the source / drain region 24 has an LDD structure including a low concentration LDD region 20 on the substrate surface.

그리고나서 도 1g에 도시된 바와 같이, 기판 전면에 실리사이드 금속 물질을 증착하고 이를 열처리 공정을 실시하여 게이트 전극(16) 및 소오스/드레인 영역(24) 상부면에 각각 실리사이드막(26)을 형성한다. 여기서, 실리사이드 물질은 예를 들어, 코발트(Co), 티타늄(Ti), 니켈(Ni), 텅스텐(W), Pt(백금), Hf(하프늄), Pd(팔라듐) 등의 희토류 금속 또는 이들의 합금 중에서 어느 하나의 금속으로 이루어진다. 그리고, 실리사이드막(26)은 예를 들어, 텅스텐 실리사이드(WSi2), 티타늄 실리사이드(TiSi2), 코발트 실리사이드(CoSi) 등이 된다.Then, as illustrated in FIG. 1G, a silicide metal material is deposited on the entire surface of the substrate, and a heat treatment process is performed to form the silicide layer 26 on the gate electrode 16 and the top surface of the source / drain region 24, respectively. . Here, the silicide material may be, for example, rare earth metals such as cobalt (Co), titanium (Ti), nickel (Ni), tungsten (W), Pt (platinum), Hf (hafnium), Pd (palladium) or the like. It is made of any one metal in the alloy. The silicide film 26 may be, for example, tungsten silicide (WSi 2 ), titanium silicide (TiSi 2 ), cobalt silicide (CoSi), or the like.

이후, 세정 등의 공정으로 실리사이드화되지 않은 실리사이드 물질을 제거한다.Thereafter, silicide material that is not silicided is removed by a process such as washing.

상기와 같은 종래 기술에 의한 실리사이드막을 갖는 모스 트랜지스터 제조 공정에 있어서, 게이트 전극(16) 및 게이트 절연막(14)을 패터닝한 후에, 열산화 공정 등으로 기판 구조물 전면에 절연박막(18)을 얇게 형성하고 있다. 이러한 열산화 공정에 의해 제조된 실리콘산화막(18)은, LDD를 위한 저농도 이온 주입공정시 기판 표면을 보호하면서 게이트 절연막(14) 에지의 손상을 보상하는 역할을 한다.In the MOS transistor manufacturing process having the silicide film according to the related art as described above, after the gate electrode 16 and the gate insulating film 14 are patterned, the insulating thin film 18 is thinly formed on the entire surface of the substrate structure by a thermal oxidation process or the like. Doing. The silicon oxide film 18 manufactured by the thermal oxidation process serves to compensate for damage to the edge of the gate insulating layer 14 while protecting the surface of the substrate during the low concentration ion implantation process for LDD.

하지만, 열산화 공정에 의해 제조된 실리콘산화막(18)은, 게이트 전극(16)의 측벽 및 상부 전체에 형성되는데, 이때 게이트 전극(16)의 측벽보다는 게이트 전극(16)의 상부면에서 산화 반응이 더 일어나기 때문에 게이트 전극(16)의 상부 에지 부근에서 실리콘산화막(18)의 생성이 측벽보다 더 두껍게 형성된다.However, the silicon oxide film 18 produced by the thermal oxidation process is formed on the sidewalls and the entire upper portion of the gate electrode 16, wherein the oxidation reaction is performed on the upper surface of the gate electrode 16 rather than the sidewall of the gate electrode 16. Because of this further occurrence, the formation of the silicon oxide film 18 is formed thicker than the sidewalls near the upper edge of the gate electrode 16.

이와 같이 게이트 전극(16)의 상부 에지에 두껍게 형성된 실리콘산화막(18)은, 이후 실리사이드 공정시 게이트 전극(16) 상부면의 오픈 면적을 감소시키고 이로 인해 게이트 전극(16) 상부면에 형성되는 실리사이드막(26)의 면적또한 감소하게 된다. 따라서, 게이트 전극 상부면에 있는 실리사이드와 연결되는 콘택의 면저항 및 접촉 저항을 높여 결국, 모스 트랜지스터의 신호 전달을 지연시키는 원인으로 작용한다.As such, the silicon oxide film 18 thickly formed on the upper edge of the gate electrode 16 may reduce the open area of the upper surface of the gate electrode 16 during the silicide process, and thus the silicide formed on the upper surface of the gate electrode 16. The area of the film 26 is also reduced. Therefore, the sheet resistance and the contact resistance of the contact connected to the silicide on the upper surface of the gate electrode are increased, thereby acting as a cause of delaying signal transmission of the MOS transistor.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 게이트 전극 상부면에 블록킹막을 형성하고 게이트 전극 측벽 및 기판 전면에 LDD 이온 주입을 위한 절연박막을 형성한 후에 저농도 이온 주입 공정을 실시함으로써 게이트 전극 상부면의 오픈 면적 감소 원인을 방지하여 게이트 전극 상부의 실리사이드막 면적 감소를 줄일 수 있는 모스 트랜지스터의 제조 방법을 제공하는데 있다.An object of the present invention is to solve the problems of the prior art as described above, after forming a blocking film on the upper surface of the gate electrode and an insulating thin film for LDD ion implantation on the gate electrode sidewall and the entire surface of the substrate after the low concentration ion implantation process The present invention provides a method of manufacturing a MOS transistor that can prevent the cause of the reduction of the open area of the upper surface of the gate electrode, thereby reducing the reduction of the silicide film area of the upper portion of the gate electrode.

상기 목적을 달성하기 위하여 본 발명은, 실리사이드막을 갖는 모스 트랜지스터의 제조 방법에 있어서, 반도체 기판 상부에 게이트 절연막, 게이트 전극 및 블록킹막을 순차적으로 형성하는 단계와, 게이트 전극 측벽 및 기판 표면에 절연박막을 형성하는 단계와, 블록킹막을 제거하는 단계와, 게이트 전극 에지 부근의 기 판내에 LDD 영역을 형성하는 단계와, 기판 전면에 절연막을 형성하고, 절연막 및 절연박막을 식각하여 게이트 전극 측벽에 절연박막 패턴 및 스페이서 월을 형성하는 단계와, 스페이서 월 에지 부근의 기판내에 소오스/드레인 영역을 형성하는 단계와, 게이트 전극 상부면 또는 소오스/드레인 영역에 각각 실리사이드막을 형성하는 단계를 포함한다.In order to achieve the above object, the present invention, in the manufacturing method of the MOS transistor having a silicide film, the step of sequentially forming a gate insulating film, a gate electrode and a blocking film on the semiconductor substrate, and an insulating thin film on the gate electrode sidewall and the substrate surface Forming, removing the blocking film, forming an LDD region in the substrate near the edge of the gate electrode, forming an insulating film on the entire surface of the substrate, and etching the insulating film and the insulating thin film to form an insulating thin film pattern on the sidewall of the gate electrode. And forming a spacer wall, forming a source / drain region in the substrate near the spacer wall edge, and forming a silicide film on the gate electrode top surface or the source / drain region, respectively.

상기 목적을 달성하기 위하여 본 발명의 다른 방법은, 실리사이드막을 갖는 모스 트랜지스터의 제조 방법에 있어서, 반도체 기판 상부에 게이트 절연막, 게이트 전극 및 블록킹막을 순차적으로 형성하는 단계와, 게이트 전극 측벽 및 기판 표면에 절연박막을 형성하는 단계와, 게이트 전극 에지 부근의 기판내에 LDD 영역을 형성하는 단계와, 블록킹막을 제거하는 단계와, 기판 전면에 절연막을 형성하고, 절연막 및 절연박막을 식각하여 게이트 전극 측벽에 절연박막 패턴 및 스페이서 월을 형성하는 단계와, 스페이서 월 에지 부근의 기판내에 소오스/드레인 영역을 형성하는 단계와, 게이트 전극 상부면 또는 소오스/드레인 영역에 각각 실리사이드막을 형성하는 단계를 포함한다.According to another aspect of the present invention, a method of manufacturing a MOS transistor having a silicide film includes sequentially forming a gate insulating film, a gate electrode, and a blocking film on a semiconductor substrate, and forming a gate electrode sidewall and a substrate surface. Forming an insulating thin film, forming an LDD region in the substrate near the gate electrode edge, removing the blocking film, forming an insulating film over the entire surface of the substrate, and etching the insulating film and the insulating thin film to insulate the gate electrode sidewalls. Forming a thin film pattern and a spacer wall; forming a source / drain region in the substrate near the spacer wall edge; and forming a silicide film on the gate electrode top surface or the source / drain region, respectively.

이하, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 본 발명의 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 더욱 상세히 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도 2a 내지 도 2g는 본 발명에 따른 모스 트랜지스터의 제조 공정을 순차적으로 나타낸 공정 순서도이다.2A to 2G are process flowcharts sequentially illustrating a manufacturing process of a MOS transistor according to the present invention.

이들 도면을 참조하면, 본 발명의 일 실시예에 따른 실리사이드를 포함한 모스 트랜지스터의 제조 공정은 다음과 같이 진행된다.Referring to these drawings, a manufacturing process of a MOS transistor including a silicide according to an embodiment of the present invention proceeds as follows.

우선, 도 2a에 도시된 바와 같이, 반도체 기판(100)으로서 실리콘 기판에 활성 영역을 정의하는 필드 영역(102), 예를 들어 실리콘 기판(100)을 소정 깊이로 식각하여 트렌치를 형성하고, 트렌치를 채우는 절연 물질을 매립하고 화학적기계적연마(CMP) 공정으로 절연 물질을 연마하여 STI 형태의 필드 영역(102)을 형성한다.First, as shown in FIG. 2A, a trench is formed by etching a field region 102, for example, a silicon substrate 100, which defines an active region on a silicon substrate as a semiconductor substrate 100 to a predetermined depth, and forming a trench. Filling the insulating material filling the gap and polishing the insulating material by a chemical mechanical polishing (CMP) process to form the field region 102 of the STI.

필드 영역(102)이 형성된 실리콘 기판(100)에 절연막, 예를 들어 실리콘산화막(SiO2) 및 게이트 도전막을 순서대로 적층한 후에, 그 위에 실리콘질화막(SiN) 등의 블록킹막(108)을 적층한다. 여기서, 게이트 도전막은 불순물이 도핑된 폴리실리콘, 실리콘게르마늄(SiGe), 코발트(Co), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 탄탈륨(Ta), 티타늄 질화막(TiN), 탄탈륨 질화막(TaN), 텅스텐 질화막(WN) 중에서 어느 하나로 구성될 수 있다.An insulating film, for example, a silicon oxide film (SiO 2 ) and a gate conductive film, are sequentially stacked on the silicon substrate 100 having the field region 102 formed thereon, and then a blocking film 108 such as a silicon nitride film (SiN) is laminated thereon. do. The gate conductive layer may be formed of polysilicon, silicon germanium (SiGe), cobalt (Co), tungsten (W), titanium (Ti), nickel (Ni), tantalum (Ta), titanium nitride (TiN), or tantalum doped with impurities. It may be composed of any one of a nitride film TaN and a tungsten nitride film WN.

게이트 마스크를 이용한 사진 및 건식 식각 공정을 진행하여 블록킹막(108)을 패터닝하고, 그 아래의 게이트 도전막을 패터닝하여 게이트 전극(106)을 형성한 후에, 절연막을 패터닝하여 게이트 절연막(104)을 형성한다. 이때, 블록킹막(108)은, LDD를 위한 저농도 이온 주입 공정 이전에 실시되는 기판 전면의 절연막(예를 들어, 열산화 실리콘산화막) 공정시 게이트 전극 상부면에 절연막이 형성되지 않도록 하는 역할을 한다. 여기서, 블록킹막(108)은 50Å∼500Å두께로 형성한다.After the photolithography and the dry etching process using the gate mask are performed, the blocking film 108 is patterned, the gate conductive film below is patterned to form the gate electrode 106, and then the insulating film is patterned to form the gate insulating film 104. do. In this case, the blocking film 108 serves to prevent the insulating film from being formed on the upper surface of the gate electrode during the insulating film (for example, thermally oxidized silicon oxide) process on the front surface of the substrate, which is performed before the low concentration ion implantation process for the LDD. . Here, the blocking film 108 is formed to a thickness of 50 kV to 500 kV.

그리고, 도 2b에 도시된 바와 같이, 이후 저농도 이온주입 공정시 희생막 역할을 하기 위하여 기판 전면에 절연박막(110)을 얇게 형성한다. 예를 들어, 열산화 공정으로 게이트 전극(106) 측면과 기판(100) 표면에 실리콘산화막(SiO2)으로 이루어진 절연박막(110)을 형성한다.As shown in FIG. 2B, the insulating thin film 110 is thinly formed on the entire surface of the substrate to serve as a sacrificial film during the low concentration ion implantation process. For example, an insulating thin film 110 made of silicon oxide (SiO 2 ) is formed on the side of the gate electrode 106 and the surface of the substrate 100 by a thermal oxidation process.

그 다음, 습식 식각 또는 세정 공정 등을 진행하여 게이트 전극(106) 상부면에 위치한 블록킹막(108)을 제거한다. Thereafter, a wet etching or cleaning process is performed to remove the blocking layer 108 located on the upper surface of the gate electrode 106.

이어서 도 2c에 도시된 바와 같이, 게이트 전극(106)을 이온 주입 마스크로 이용하여 저농도 이온주입 공정(예를 들어 N형 도펀트를 저농도로 이온 주입)을 실시하여 LDD 영역(112)을 형성한다.Next, as shown in FIG. 2C, the LDD region 112 is formed by performing a low concentration ion implantation process (eg, implanting an N-type dopant at a low concentration) using the gate electrode 106 as an ion implantation mask.

계속해서 도 2d 및 도 2e에 도시된 바와 같이, 기판(100) 전면에 절연 물질(114), 예를 들어 실리콘질화막(SiN) 또는 실리콘 산화질화막(SiON)을 증착한다. 그리고 절연물질(114)과 절연박막(110)을 건식 식각하여 게이트 전극(106) 측벽에 스페이서 월(114a, 110)을 형성한다. 즉, 게이트 전극(106) 상부면 및 기판(100) 표면에는 절연물질(114) 및 절연박막(110)이 제거되도록 한다.Subsequently, as shown in FIGS. 2D and 2E, an insulating material 114, for example, a silicon nitride film (SiN) or a silicon oxynitride film (SiON) is deposited on the entire surface of the substrate 100. The spacer material 114a and 110 are formed on the sidewalls of the gate electrode 106 by dry etching the insulating material 114 and the insulating thin film 110. That is, the insulating material 114 and the insulating thin film 110 are removed from the upper surface of the gate electrode 106 and the surface of the substrate 100.

그 다음 도 2f에 도시된 바와 같이, 스페이서 월(114a, 110) 및 게이트 전극(106)을 이온 주입 마스크로 이용하여 고농도 이온주입 공정(예를 들어 N형 도펀트를 고농도로 이온 주입)을 실시하여 소오스/드레인 영역(116)을 형성한다. 여기서, 소오스/드레인 영역(116)은 기판 표면에 저농도의 LDD 영역(112)을 포함한 LDD 구조를 갖는다.Next, as shown in FIG. 2F, a high concentration ion implantation process (for example, high concentration ion implantation using an N-type dopant) is performed using the spacer walls 114a and 110 and the gate electrode 106 as an ion implantation mask. Source / drain regions 116 are formed. Here, the source / drain region 116 has an LDD structure including a low concentration LDD region 112 on the substrate surface.

그리고나서 도 2g에 도시된 바와 같이, 기판 전면에 실리사이드 금속 물질을 증착하고 이를 열처리 공정을 실시하여 게이트 전극(106) 및 소오스/드레인 영역(116) 상부면에 각각 실리사이드막(118)을 형성한다. 여기서, 실리사이드 물질은 예를 들어, 코발트(Co), 티타늄(Ti), 니켈(Ni), 텅스텐(W), Pt(백금), Hf(하프늄), Pd(팔라듐) 등의 희토류 금속 또는 이들의 합금 중에서 어느 하나의 금속으로 이루어진다. 그리고, 실리사이드막(118)은 예를 들어, 텅스텐 실리사이드(WSi2), 티타늄 실리사이드(TiSi2), 코발트 실리사이드(CoSi) 등이 된다.Then, as shown in FIG. 2G, a silicide metal material is deposited on the entire surface of the substrate and subjected to a heat treatment to form a silicide layer 118 on the gate electrode 106 and the top surface of the source / drain region 116, respectively. . Here, the silicide material may be, for example, rare earth metals such as cobalt (Co), titanium (Ti), nickel (Ni), tungsten (W), Pt (platinum), Hf (hafnium), Pd (palladium) or the like. It is made of any one metal in the alloy. The silicide film 118 is, for example, tungsten silicide (WSi 2 ), titanium silicide (TiSi 2 ), cobalt silicide (CoSi), or the like.

이후, 세정 등의 공정으로 실리사이드화되지 않은 실리사이드 물질을 제거한다.Thereafter, silicide material that is not silicided is removed by a process such as washing.

이와 같이, 본 발명에 따른 실리사이드막을 갖는 모스 트랜지스터 제조 공정은, 게이트 전극(106) 상부면에 블록킹막(108)을 형성하고 열산화 공정 등으로 게이트 전극(106) 측벽 및 기판(100) 전면에 절연박막(110)을 얇게 형성한다. 이러한 열산화 공정에 의해 제조된 실리콘산화막(110)은, LDD를 위한 저농도 이온 주입공정시 기판 표면을 보호하면서 게이트 절연막(104) 에지의 손상을 보상하는 역할을 하되, 게이트 전극(106) 상부면을 제외한 게이트 전극(106) 측벽과 기판(100) 표면에만 형성된다.As described above, in the MOS transistor manufacturing process having the silicide film according to the present invention, the blocking film 108 is formed on the upper surface of the gate electrode 106, and the gate electrode 106 sidewall and the entire surface of the substrate 100 are formed by a thermal oxidation process or the like. The insulating thin film 110 is formed thin. The silicon oxide film 110 manufactured by the thermal oxidation process serves to compensate for the damage of the edge of the gate insulating film 104 while protecting the surface of the substrate during the low concentration ion implantation process for the LDD, but the upper surface of the gate electrode 106. Except for the gate electrode 106 is formed only on the sidewall and the substrate 100 surface.

그리고, 저농도 이온 주입 공정을 진행하기 전, 또는 진행한 후에 게이트 전극(106) 상부의 실리콘산화막(110)을 제거하기 때문에 이후 실리사이드막 제조 공정시 게이트 전극(106)의 상부면이 상기 실리콘산화막(110)의 열산화 공정에 의해 손실되지 않고 그대로 오픈되어 원하는 크기의 실리사이드막(118) 면적을 확보할 수 있다.Since the silicon oxide film 110 on the gate electrode 106 is removed before or after the low concentration ion implantation process, the upper surface of the gate electrode 106 may be formed on the silicon oxide film ( It is possible to secure an area of the silicide film 118 having a desired size without being lost by the thermal oxidation process of 110.

한편, 본 발명의 실시예에서는, 저농도 이온주입 공정을 진행하기 전에, 게이트 전극(106) 상부면의 블록킹막(108)을 제거하였지만, 저농도 이온주입 공정을 진행한 후에, 게이트 전극(106) 상부면의 블록킹막(108)을 제거할 수도 있다.On the other hand, in the embodiment of the present invention, the blocking film 108 on the upper surface of the gate electrode 106 is removed before the low concentration ion implantation process is performed, but after the low concentration ion implantation process is performed, the upper portion of the gate electrode 106 is performed. The blocking film 108 on the surface may be removed.

도 3a 및 도 3b는 종래 기술과 본 발명에 따라 각각 제조된 모스 트랜지스터를 대비한 수직 단면도들이다.3A and 3B are vertical cross-sectional views of MOS transistors manufactured according to the prior art and the present invention, respectively.

도 3a에 도시된 바와 같이, 종래 기술에 의한 실리사이드막을 갖는 모스 트랜지스터 제조 방법은, 열산화 공정에 의해 제조된 실리콘산화막(18)을 게이트 전극(16)의 상부면, 측벽 및 기판(10) 표면에 형성하기 때문에 게이트 전극(16)의 상부 에지에서 측벽보다 산화 반응이 더 일어나게 된다. 도면 부호 A와 같이, 게이트 전극(16)의 상부 에지에 두껍게 형성된 실리콘산화막(18)은, 이후 실리사이드 공정시 게이트 전극(16) 상부면의 오픈 면적을 감소시키고, 이로 인해 게이트 전극(16) 상부면에 형성되는 실리사이드막(26)의 면적을 감소시킨다.As shown in FIG. 3A, in the MOS transistor manufacturing method having a silicide film according to the related art, a silicon oxide film 18 manufactured by a thermal oxidation process is formed on a top surface, a sidewall, and a substrate 10 surface of a gate electrode 16. Because it is formed in the upper side of the gate electrode 16, the oxidation reaction occurs more than the side wall. As shown by reference numeral A, the silicon oxide film 18 thickly formed on the upper edge of the gate electrode 16 reduces the open area of the upper surface of the gate electrode 16 during a silicide process, thereby increasing the upper portion of the gate electrode 16. The area of the silicide film 26 formed on the surface is reduced.

반면에, 도 3b에 도시된 바와 같이, 본 발명에 따른 실리사이드막을 갖는 모스 트랜지스터 제조 방법은, 블록킹막을 이용하여 열산화 공정에 의해 제조된 실리콘산화막(110)을 게이트 전극(106)의 상부면을 제외한 게이트 전극(106) 측벽 및 기판(100) 표면에 형성하기 때문에 게이트 전극(106) 상부면을 산화 반응으로부터 보호한다. 도면 부호 B와 같이, 게이트 전극(106)의 상부면이 그대로 유지된 채, 게이트 전극(106) 측벽에만 형성된 실리콘산화막(110)에 의해, 이후 실리사이드 공정시 게이트 전극(106) 상부면이 그대로 오픈되기 때문에 종래보다 게이트 전 극(106) 상면에 형성되는 실리사이드막(118)의 면적이 증가하게 된다.On the other hand, as shown in Figure 3b, in the MOS transistor manufacturing method having a silicide film according to the present invention, the silicon oxide film 110 manufactured by a thermal oxidation process using a blocking film to the upper surface of the gate electrode 106 Since the gate electrode 106 is formed on the sidewall of the gate electrode 106 and the surface of the substrate 100, the upper surface of the gate electrode 106 is protected from oxidation. As shown by reference numeral B, the silicon oxide film 110 formed only on the sidewall of the gate electrode 106 is maintained while the upper surface of the gate electrode 106 remains intact, and then the upper surface of the gate electrode 106 is left open during the silicide process. As a result, the area of the silicide film 118 formed on the upper surface of the gate electrode 106 is increased.

이상 설명한 바와 같이, 본 발명은 게이트 전극 상부면에 블록킹막을 형성하고 게이트 전극 측벽 및 기판 전면에 LDD 이온 주입을 위한 절연박막을 형성한 후에 저농도 이온 주입 공정을 실시함으로써 LDD 이온 주입을 위한 절연박막으로 인한 게이트 전극 상부면의 오픈 면적 감소 원인을 방지할 수 있다.As described above, the present invention provides a insulating film for LDD ion implantation by forming a blocking film on the top surface of the gate electrode and forming an insulating thin film for LDD ion implantation on the gate electrode sidewall and the entire surface of the substrate. Due to the reduction of the open area of the upper surface of the gate electrode can be prevented.

그러므로, 본 발명은 게이트 전극 상부의 실리사이드막 면적 감소를 줄일 수 있어 게이트 전극 상부면에 있는 실리사이드와 연결되는 콘택의 면저항 및 접촉 저항을 낮추어 모스 트랜지스터의 신호 전달을 빠르게 할 수 있다.Therefore, the present invention can reduce the reduction of the silicide film area on the top of the gate electrode, thereby lowering the sheet resistance and contact resistance of the contact connected to the silicide on the top surface of the gate electrode, thereby speeding up the signal transfer of the MOS transistor.

한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.

Claims (6)

실리사이드막을 갖는 모스 트랜지스터의 제조 방법에 있어서,In the manufacturing method of the MOS transistor which has a silicide film, 반도체 기판의 상부에 게이트 절연막, 게이트 전극 및 블록킹막을 순차적으로 형성하는 단계와,Sequentially forming a gate insulating film, a gate electrode, and a blocking film on the semiconductor substrate; 상기 게이트 전극의 측면과 상기 반도체 기판의 상부에 절연박막을 형성하는 단계와,Forming an insulating thin film on a side of the gate electrode and on the semiconductor substrate; 상기 블록킹막을 제거하는 단계와,Removing the blocking film; 상기 게이트 전극의 에지 부근의 영역내에 LDD 영역을 형성하는 단계와,Forming an LDD region in an area near an edge of the gate electrode; 상기 반도체 기판의 전면에 절연막을 형성하고, 상기 절연막 및 상기 절연박막을 식각하여 상기 게이트 전극의 측벽에 절연박막 패턴 및 스페이서 월을 형성하는 단계와,Forming an insulating film on the entire surface of the semiconductor substrate, and etching the insulating film and the insulating thin film to form an insulating thin film pattern and a spacer wall on sidewalls of the gate electrode; 상기 스페이서 월의 에지 부근의 영역내에 소오스/드레인 영역을 형성하는 단계와,Forming a source / drain region in an area near an edge of the spacer wall; 상기 게이트 전극의 상부면 또는 상기 소오스/드레인 영역에 각각 실리사이드막을 형성하는 단계Forming a silicide layer on an upper surface of the gate electrode or the source / drain regions, respectively 를 포함하는 모스 트랜지스터의 제조 방법.Method of manufacturing a MOS transistor comprising a. 제 1항에 있어서,The method of claim 1, 상기 블록킹막은, 50Å∼500Å인 것을 특징으로 하는 모스 트랜지스터의 제조 방법.The blocking film is 50 mW to 500 mW. 제 1항에 있어서,The method of claim 1, 상기 블록킹막은, 상기 절연박막과 식각 선택성이 있는 실리콘질화막으로 이루어진 것을 특징으로 하는 모스 트랜지스터의 제조 방법.The blocking film is a method of manufacturing a MOS transistor, characterized in that the insulating thin film and the silicon nitride film having an etching selectivity. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 절연박막은, 열산화 공정에 의해 형성된 실리콘산화막으로 이루어진 것을 특징으로 하는 모스 트랜지스터의 제조 방법.The insulating thin film is a method of manufacturing a MOS transistor, characterized in that the silicon oxide film formed by a thermal oxidation process. 실리사이드막을 갖는 모스 트랜지스터의 제조 방법에 있어서,In the manufacturing method of the MOS transistor which has a silicide film, 반도체 기판의 상부에 게이트 절연막, 게이트 전극 및 블록킹막을 순차적으로 형성하는 단계와,Sequentially forming a gate insulating film, a gate electrode, and a blocking film on the semiconductor substrate; 상기 게이트 전극의 측면과 상기 반도체 기판의 상부에 절연박막을 형성하는 단계와,Forming an insulating thin film on a side of the gate electrode and on the semiconductor substrate; 상기 게이트 전극의 에지 부근의 영역내에 LDD 영역을 형성하는 단계와,Forming an LDD region in an area near an edge of the gate electrode; 상기 블록킹막을 제거하는 단계와,Removing the blocking film; 상기 반도체 기판의 전면에 절연막을 형성하고, 상기 절연막 및 상기 절연박막을 식각하여 상기 게이트 전극의 측벽에 절연박막 패턴 및 스페이서 월을 형성하는 단계와,Forming an insulating film on the entire surface of the semiconductor substrate, and etching the insulating film and the insulating thin film to form an insulating thin film pattern and a spacer wall on sidewalls of the gate electrode; 상기 스페이서 월의 에지 부근의 영역내에 소오스/드레인 영역을 형성하는 단계와,Forming a source / drain region in an area near an edge of the spacer wall; 상기 게이트 전극의 상부면 또는 상기 소오스/드레인 영역에 각각 실리사이드막을 형성하는 단계Forming a silicide layer on an upper surface of the gate electrode or the source / drain regions, respectively 를 포함하는 모스 트랜지스터의 제조 방법.Method of manufacturing a MOS transistor comprising a.
KR1020060102731A 2006-10-23 2006-10-23 Method for manufacturing mos transistor KR100850096B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060102731A KR100850096B1 (en) 2006-10-23 2006-10-23 Method for manufacturing mos transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060102731A KR100850096B1 (en) 2006-10-23 2006-10-23 Method for manufacturing mos transistor

Publications (2)

Publication Number Publication Date
KR20080036289A KR20080036289A (en) 2008-04-28
KR100850096B1 true KR100850096B1 (en) 2008-08-04

Family

ID=39574726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060102731A KR100850096B1 (en) 2006-10-23 2006-10-23 Method for manufacturing mos transistor

Country Status (1)

Country Link
KR (1) KR100850096B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010026810A (en) * 1999-09-09 2001-04-06 박종섭 Method of manufacturing a transistor in a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010026810A (en) * 1999-09-09 2001-04-06 박종섭 Method of manufacturing a transistor in a semiconductor device

Also Published As

Publication number Publication date
KR20080036289A (en) 2008-04-28

Similar Documents

Publication Publication Date Title
US7723762B2 (en) Schottky barrier FinFET device and fabrication method thereof
US6512266B1 (en) Method of fabricating SiO2 spacers and annealing caps
US6806534B2 (en) Damascene method for improved MOS transistor
US5352631A (en) Method for forming a transistor having silicided regions
US7396767B2 (en) Semiconductor structure including silicide regions and method of making same
KR100476887B1 (en) Mos transistor with extended silicide layer of source/drain region and method of fabricating thereof
US20070026593A1 (en) Diffusion barrier for nickel silicides in a semiconductor fabrication process
KR100850068B1 (en) Semiconductor device and method for manufacturing silicide layer thereof
JP3762378B2 (en) Semiconductor device and manufacturing method thereof
US7074661B2 (en) Method for fabricating semiconductor device with use of partial gate recessing process
JPH11284179A (en) Semiconductor device and manufacture thereof
US20050253204A1 (en) Method of forming silicided gate structure
KR100670619B1 (en) Semiconductor device and method for fabricating the same
JP2005217245A (en) Semiconductor device and its manufacturing method
US6100142A (en) Method of fabricating sub-quarter-micron salicide polysilicon
KR100850096B1 (en) Method for manufacturing mos transistor
US20040175907A1 (en) Method of fabricating a salicided device using a dummy dielectric layer between the source/drain and the gate electrode
KR100800907B1 (en) Mos transistor with silicide layer and method for thereof
KR100791691B1 (en) Structure and method for manufacturing mos transistor
JP4602138B2 (en) Manufacturing method of semiconductor device
KR100576420B1 (en) Method for manufacturing semiconductor device
KR100503749B1 (en) Method for fabricating gate
US7767577B2 (en) Nested and isolated transistors with reduced impedance difference
KR100546059B1 (en) Method for manufacturing semiconductor
KR100437644B1 (en) Semiconductor fabrication method for preventing short circuit between source/drain region and gate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee