KR100503411B1 - Method for fabricating Au-Sn based solder layer and solder bump - Google Patents

Method for fabricating Au-Sn based solder layer and solder bump Download PDF

Info

Publication number
KR100503411B1
KR100503411B1 KR10-2002-0039726A KR20020039726A KR100503411B1 KR 100503411 B1 KR100503411 B1 KR 100503411B1 KR 20020039726 A KR20020039726 A KR 20020039726A KR 100503411 B1 KR100503411 B1 KR 100503411B1
Authority
KR
South Korea
Prior art keywords
solder
layer
heat treatment
gas atmosphere
heating
Prior art date
Application number
KR10-2002-0039726A
Other languages
Korean (ko)
Other versions
KR20040005238A (en
Inventor
문종태
이종현
박흥우
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0039726A priority Critical patent/KR100503411B1/en
Publication of KR20040005238A publication Critical patent/KR20040005238A/en
Application granted granted Critical
Publication of KR100503411B1 publication Critical patent/KR100503411B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked

Abstract

무플럭스 솔더링 공정의 솔더 재료로 주로 사용되는 Au-Sn계 합금으로 된 솔더범프 또는 솔더층의 저가격 형성 공정을 제안한다. 본 발명에서는 다층 박막금속 또는 UBM(Under Bump Metallurgy)과 같은 금속 기재 상에 Au/Sn의 2층 구조 또는 Au/Sn/Au의 3층 구조를 형성한 후, 280℃ 이상으로 가열하여 고상의 Au와 액상의 Sn을 반응시켜 Au-Sn계 솔더를 제조한다. 본 발명에 따르면, 균일한 조성을 가진 Au-Sn계 솔더층이나 솔더범프를 수-수십 초 내에 매우 신속하게 제조할 수 있다. 따라서, Au-Sn계 솔더 제조공정이 저가격화되며, 합금화 과정에서 발생할 수 있는 조성의 편차 발생을 최소화할 수 있으므로 후속 공정에서의 무플럭스 솔더 접합을 안정화시킬 수 있다.We propose a low-cost formation process for solder bumps or solder layers made of Au-Sn-based alloys, which are mainly used as solder materials in the flux-free soldering process. In the present invention, after forming a two-layer structure of Au / Sn or a three-layer structure of Au / Sn / Au on a metal substrate, such as a multi-layer thin film metal or UBM (Under Bump metallurgy), it is heated to 280 ℃ or more solid Au Au-Sn-based solder is prepared by reacting Sn with a liquid phase. According to the present invention, an Au-Sn-based solder layer or solder bumps having a uniform composition can be manufactured very quickly in several tens of seconds. Therefore, the Au-Sn-based solder manufacturing process is lowered in price, and the variation in composition that may occur in the alloying process can be minimized, thereby making it possible to stabilize the flux-free solder joint in the subsequent process.

Description

Au-Sn계 솔더층 및 솔더범프 제조 방법{Method for fabricating Au-Sn based solder layer and solder bump}Method for fabricating Au-Sn based solder layer and solder bump}

본 발명은 반도체 소자 또는 광전 소자의 패키징에 관한 것이고, 보다 상세하게는 플립 칩 본딩과 같은 접합 공정에서 무플럭스(fluxless) 솔더 접합 재료로 사용되는 Au-Sn계 합금으로 된 솔더 제조 기술에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the packaging of semiconductor devices or optoelectronic devices, and more particularly to a solder fabrication technique of Au-Sn based alloys used as fluxless solder joint materials in bonding processes such as flip chip bonding. .

종래에는 패키지의 솔더범프가 부착되는 패드의 위치에 플럭스를 도포한 후 솔더볼을 부착하여 리플로우(reflow)시킴으로써 솔더범프를 고정 부착하였다. 플럭스는 구리(Cu) 또는 니켈(Ni)로 이루어진 패드와 솔더볼의 표면에 생성되어 있는 금속 산화막을 제거하는 복합 유기 화학물질이다. 그런데, 리플로우시에 사용된 플럭스는 유기용매로 세척하더라도 완전히 제거되지 않고 솔더범프의 표면이나 접합부에 잔류물로써 부착되는 문제가 있다. 접합부로부터 제거되지 않고 남아있는 플럭스는 계속하여 그 부분을 부식시킴으로써 누설을 야기하고, 플럭스의 용매가 휘발하면서 접합부에 남긴 기포는 접합 강도를 저하시키는 등, 접합부의 신뢰성을 감소시킨다. 따라서, 플럭스를 사용하지 않는 솔더링 공정, 즉 무플럭스 솔더링 공정이 요구되기에 이르렀다. 특히 세척 공정의 적용이 까다로운 광전 소자의 접합 공정에서는 무플럭스 솔더링 공정의 적용이 일반적이다.Conventionally, the solder bumps are fixed by attaching flux to solder pads and then reflowing by applying flux to the pads to which the solder bumps of the package are attached. Flux is a complex organic chemical that removes a metal oxide film formed on the surface of a solder ball and a pad made of copper (Cu) or nickel (Ni). However, the flux used in the reflow is not completely removed even if washed with an organic solvent, there is a problem that is attached as a residue to the surface or the junction of the solder bumps. Flux remaining without being removed from the joint continues to corrode the portion, causing leakage, and bubbles left in the joint as the solvent of the flux volatilizes reduce the joint strength, such as reducing the reliability of the joint. Therefore, the soldering process which does not use a flux, ie, the flux-free soldering process, came to be required. In particular, in the bonding process of the optoelectronic device, which is difficult to apply the cleaning process, the application of a flux-free soldering process is common.

무플럭스 솔더링 접합 재료로는 주로 Au-Sn계 합금이 사용되며, 대표적인 조성의 합금은 Au-20(wt%)Sn이다. 이 조성의 경우 280℃의 공정(eutectic) 온도를 가지는데, 조성 변화에 따른 액상선의 온도 변화가 매우 크다. 따라서, Au-20(wt%)Sn 조성의 솔더범프 또는 솔더층의 제조 과정에서 발생하는 약간의 조성 변화는 무플럭스 솔더링 공정에서의 작업 조건, 예를 들어, 가열 온도, 가해주는 정압(static pressure)의 크기 등을 변화시켜 공정의 수율을 감소시킨다. Au-Sn-based alloy is mainly used as the flux-free soldering joint material, and an alloy of the typical composition is Au-20 (wt%) Sn. This composition has a eutectic temperature of 280 ℃, the temperature change of the liquid line according to the composition change is very large. Thus, slight compositional changes that occur during the manufacture of solder bumps or solder layers of Au-20 (wt%) Sn composition may be due to operating conditions in the flux-free soldering process, eg, heating temperature, applied static pressure. The yield of the process is reduced by changing the size and the like.

따라서, Au-20(wt%)Sn 조성의 솔더범프 또는 솔더층의 제조 공정은 매우 작은 조성의 변화 내에서 제어되어야 하는데, 직접적인 합금 증착 방법에 의한 공정으로는 이를 구현하기가 매우 까다롭다. 보고된 바에 따르면, Au-20(wt%)Sn 합금의 전해 도금 공정에서, 도금 조건의 변화에 따라 Sn의 함량이 약 10-42at%(6-30wt%)로 큰 편차를 보이며 변화하기 때문에 Au-20(wt%)Sn 조성을 정밀하게 구현하기가 어렵다(W. Sun, D. G. Ivey, "Microstructural study of co-electroplated Au/Sn alloys", Journal of Materials Science, 36, p.757-766, 2001). 또한 열 증착, 전자빔 증착 또는 레이저 증착과 같은 진공 상태에서의 합금 증착 공정 또한, 공정 특성상 Au-20(wt%)Sn 조성을 정밀하게 구현하기가 매우 까다로운 것으로 인식되고 있다.Therefore, the manufacturing process of the solder bump or solder layer of Au-20 (wt%) Sn composition has to be controlled within a very small compositional change, which is very difficult to implement by a process of direct alloy deposition. Reportedly, in the electrolytic plating process of Au-20 (wt%) Sn alloy, the content of Sn varies with a large deviation of about 10-42at% (6-30wt%) as the plating conditions change. Difficult to accurately implement -20 (wt%) Sn composition (W. Sun, DG Ivey, "Microstructural study of co-electroplated Au / Sn alloys", Journal of Materials Science, 36, p.757-766, 2001) . In addition, it is recognized that the alloy deposition process in a vacuum state such as thermal deposition, electron beam deposition or laser deposition is also very difficult to precisely implement the Au-20 (wt%) Sn composition due to the process characteristics.

따라서 본 발명이 이루고자 하는 기술적 과제는, Au-Sn계 솔더범프 또는 솔더층의 제조 과정에서 합금 조성의 편차 발생을 최소화할 수 있는 솔더 제조 기술을 제공하는 것이다.Therefore, the technical problem to be achieved by the present invention is to provide a solder manufacturing technique that can minimize the occurrence of variations in the alloy composition during the manufacturing process of the Au-Sn-based solder bumps or solder layer.

상기 기술적 과제를 달성하기 위하여, 본 발명에서는 Au-Sn계 솔더를 합금 상태로 직접 증착하는 방법을 대신하여, Au/Sn 또는 Au/Sn/Au의 적층 형태로 솔더 재료를 증착한 다음, 열처리 과정을 통하여 합금화 반응시키는 방법을 제안한다. 구체적으로, 본 발명에서는 Au-Sn계 솔더범프 또는 솔더층을 제조하기 위하여, 다층 박막금속 또는 UBM(Under Bump Metallurgy) 상에 Au/Sn의 2층 또는 Au/Sn/Au의 3층 순서로 금속층을 증착한 후, 280℃ 이상에서 열처리하여 고상 Au층과 액상 Sn층의 반응으로 Au-Sn계 솔더를 매우 빠르게 합금화시킨다. In order to achieve the above technical problem, in the present invention, in place of the method of directly depositing the Au-Sn-based solder in the alloy state, by depositing a solder material in the form of a stack of Au / Sn or Au / Sn / Au, heat treatment process We propose a method for the alloying reaction through. Specifically, in the present invention, in order to manufacture the Au-Sn-based solder bump or solder layer, the metal layer in the order of two layers of Au / Sn or three layers of Au / Sn / Au on a multilayer thin film metal or UBM (Under Bump Metallurgy) After the deposition, the heat treatment at 280 ℃ or more alloying Au-Sn-based solder very quickly by the reaction of the solid Au layer and the liquid Sn layer.

증착하는 Au층 및 Sn층의 두께는 각각 수-수십 ㎛ 수준으로 하는데, 각 층의 두께를 조절하면 궁극적으로 합금의 조성을 조절할 수 있게 된다. 증착하는 막 두께의 조절은 비교적 용이하므로, 합금의 조성 조절이 보다 용이해진다고 볼 수 있다. 그리고, 열처리 온도에서 계속적으로 액상이 개재되므로 합금화 반응이 수-수십 초 이내에 완료된다. 따라서, 본 발명에 의하면 솔더 합금 조성에서의 편차 발생을 줄이면서 Au-Sn계 솔더범프 또는 솔더층을 단시간 내에 제조할 수 있다.The thickness of the Au layer and the Sn layer to be deposited is several tens to several micrometers, respectively, by controlling the thickness of each layer can ultimately control the composition of the alloy. Since the control of the film thickness to be deposited is relatively easy, it can be said that the composition of the alloy becomes easier. In addition, since the liquid phase is continuously interposed at the heat treatment temperature, the alloying reaction is completed within several tens of seconds. Therefore, according to the present invention, Au-Sn-based solder bumps or solder layers can be manufactured in a short time while reducing occurrence of deviation in the solder alloy composition.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 본 발명의 목적 및 이점은 하기 설명에 의해 보다 명확하게 나타날 것이다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. The objects and advantages of the present invention will become more apparent from the following description. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art.

(제1 실시예)(First embodiment)

도 1 내지 도 3은 본 발명의 제1 실시예에 따라 Au-Sn계 솔더층을 형성하는 방법을 나타내는 단면도들이다. 1 to 3 are cross-sectional views illustrating a method of forming an Au—Sn based solder layer according to a first embodiment of the present invention.

먼저 도 1을 참조하면, 다층 박막금속(40) 상에 Au-Sn계 솔더 형성 원소인, Au와 Sn을 차례로 한번씩만 증착하여 Au층(50)과 Sn층(60)으로 이루어진 Au/Sn 적층구조(70)를 형성한다. Au층(50)과 Sn층(60)의 두께는 원하는 합금 조성을 설정할 때에 사전 계산을 통하여 설계될 수 있다. 예를 들면 Au-20(wt%)Sn 합금 솔더를 형성할 경우, Au층(50)의 두께는 Sn층(60) 두께의 약 1.5배가 되도록 증착하면 된다. Au와 Sn을 증착하는 데에는 열 증착, 전자빔 증착, 스퍼터링, 레이저 증착(PLD, Pulsed Laser Deposition), 전해 도금, 무전해 도금, 침지(immersion) 증착 등 다양한 방법이 이용될 수 있다. First, referring to FIG. 1, Au / Sn stacking of Au and Sn, each of Au and Sn-based solder forming elements, is deposited only once in turn on the multilayer thin film metal 40. Form the structure 70. The thicknesses of the Au layer 50 and the Sn layer 60 can be designed through pre-calculation when setting the desired alloy composition. For example, when the Au-20 (wt%) Sn alloy solder is formed, the Au layer 50 may be deposited to be about 1.5 times the thickness of the Sn layer 60. Various methods such as thermal deposition, electron beam deposition, sputtering, pulsed laser deposition (PLD), electrolytic plating, electroless plating, and immersion deposition may be used to deposit Au and Sn.

솔더층을 형성하는 데에는 솔더층을 웨이퍼 상에 일괄적으로 형성하는 방법과, 웨이퍼를 반도체 칩으로 절단하여 개별 반도체 칩에 각각 솔더층을 형성하는 방법이 있다. 제조 비용을 절약하는 관점에서 솔더층을 웨이퍼에 일괄적으로 형성하는 것이 양호하다. 그러나, 본 발명은 위의 두 방법에 모두 적용될 수 있다. 본 실시예에서의 다층 박막금속(40)은 층 모양 솔더, 다시 말해 솔더층을 형성하기 위한 금속 기재로서, 기판 또는 반도체 칩(10) 위에 형성된 것이다. 본 발명은 반도체 칩을 만드는 재료(즉, 실리콘 웨이퍼)에서 적용될 수도 있고, 기판(실리콘 웨이퍼, 알루미나 판 등)에서 적용될 수도 있다. 즉, 칩과 기판을 접합시킨다고 볼 때, 그 중간에 개재되는 솔더는 칩에 형성시켜도 되고, 기판에 형성시켜도 되는 것이다. To form a solder layer, there are a method of collectively forming a solder layer on a wafer, and a method of cutting a wafer into semiconductor chips and forming solder layers on individual semiconductor chips, respectively. It is preferable to form a solder layer on a wafer collectively from a viewpoint of saving manufacturing cost. However, the present invention can be applied to both of the above methods. The multilayer thin film metal 40 in this embodiment is a metal substrate for forming a layered solder, that is, a solder layer, and is formed on the substrate or the semiconductor chip 10. The present invention may be applied to a material (i.e., silicon wafer) from which a semiconductor chip is made, or may be applied to a substrate (silicon wafer, alumina plate, etc.). That is, when the chip | tip and board | substrate are considered, the solder interposed in the middle may be formed in a chip | tip, or may be formed in a board | substrate.

도 1에 도시한 대로, 다층 박막금속(40)은 접합층(adhesion layer)(20)과 솔더반응금속층(solderable layer)(30)으로 이루어지도록 형성한다. 먼저, 기판 또는 반도체 칩(10) 상에 티타늄(Ti) 또는 크롬(Cr) 등을 증착하여 접합층(20)을 형성한다. 이어서, 백금(Pt), 니켈(Ni), 구리(Cu), 코발트(Co), 철(Fe), 팔라듐(Pd), 은(Ag), 바나듐(V) 또는 니켈-바나듐(Ni-V) 등을 증착하여 솔더반응금속층(30)을 형성한다. As shown in FIG. 1, the multilayer thin film metal 40 is formed to include an adhesion layer 20 and a solderable layer 30. First, the bonding layer 20 is formed by depositing titanium (Ti), chromium (Cr), or the like on the substrate or the semiconductor chip 10. Then, platinum (Pt), nickel (Ni), copper (Cu), cobalt (Co), iron (Fe), palladium (Pd), silver (Ag), vanadium (V) or nickel-vanadium (Ni-V) And the like to form a solder reaction metal layer 30.

다음에 도 2를 참조하면, 플럭스를 도포, 사용하지 않는 경우에서 Au-Sn계 솔더 합금 반응을 이루기 위해서는 Au/Sn 적층구조(70)를 대기에 노출시키지 않은 상태에서 환원성 가스 분위기, 불활성 가스 분위기 또는 고진공 분위기에서 280℃ 이상으로 가열하여 열처리(H)한다. 가스 분위기를 조성하는 가스는 질소(N2), 수소(H2), 아르곤(Ar) 또는 이들의 적절한 조합일 수 있다. 280℃ 이상으로 가열하면 Au는 고상이지만, Sn은 액상이 된다. 따라서, 액상의 Sn에 의해 Au-Sn간의 합금 반응이 매우 빠른 시간, 통상 수-수십 초 내에 완료된다.Next, referring to FIG. 2, in order to achieve an Au-Sn-based solder alloy reaction in a case where flux is not applied or used, a reducing gas atmosphere or an inert gas atmosphere without exposing the Au / Sn layer structure 70 to the atmosphere Or heat-process (H) by heating to 280 degreeC or more in a high vacuum atmosphere. The gas forming the gas atmosphere may be nitrogen (N 2 ), hydrogen (H 2 ), argon (Ar) or a suitable combination thereof. When heated at 280 degreeC or more, Au is solid but Sn becomes liquid. Therefore, the alloy reaction between Au and Sn by liquid phase Sn is completed in a very fast time, usually several tens of seconds.

열처리 반응의 온도가 280℃ 미만인 경우에는 280℃의 융점을 가지는 공정 Au-20(wt%)Sn 조성 영역이 액상이 아닌 고상으로 존재하게 되므로, 본 발명에서와 같이 280℃ 이상에서 발생하는 빠른 합금화 반응을 기대할 수 없다. Au-20(wt%)Sn 조성 영역을 280℃ 미만에서 고상 반응시켜 합금화하는 데에는 수-수십 분이 소요되는 것으로 평가되었다. 이것은 매우 장시간으로, 실제 현장에서의 생산 공정에 적용하기에는 비효율적이다. 그러나, 본 발명에서는 열처리(H)의 온도가 280℃ 이상이므로, 액화된 Sn 및 Au-20(wt%)Sn에 의한 반응 촉진 작용에 의해 Au-Sn간의 합금 반응이 수-수십 초 내에 완료된다. 따라서, 본 발명에 따른 방법은 매우 빠르고 따라서, 경제적이며 효율적이다.When the temperature of the heat treatment reaction is less than 280 ° C, the process Au-20 (wt%) Sn composition region having a melting point of 280 ° C is present in the solid phase rather than in the liquid phase, so that rapid alloying occurs at 280 ° C or higher as in the present invention. You can't expect a response. It was estimated that it took several tens of minutes to alloy the Au-20 (wt%) Sn composition region by solid phase reaction below 280 ° C. This is a very long time, which is inefficient to apply to the actual production process in the field. However, in the present invention, since the temperature of the heat treatment (H) is 280 ° C or more, the alloy reaction between Au and Sn is completed within several tens of seconds by reaction promoting action by liquefied Sn and Au-20 (wt%) Sn. . The method according to the invention is therefore very fast and therefore economical and efficient.

본 발명에 따라 280℃ 이상으로 가열하기 위해서는, 열판(hot plate) 가열, 노(furnace)내 가열, 적외선 가열, 오븐 가열 또는 레이저 빔 조사를 이용할 수 있다. 그러나, 가열 방식이 이에 한정되는 것은 아니며 전도 가열, 대류 가열 또는 복사 가열 방식의 모든 가능한 방법을 이용할 수 있다. 또, 연속 생산을 위해 컨베이어(conveyor)가 장착된 가열 장치를 사용하면 솔더층을 연속적으로 제조할 수 있다.In order to heat above 280 ° C. according to the invention, hot plate heating, furnace heating, infrared heating, oven heating or laser beam irradiation can be used. However, the heating method is not limited thereto, and all possible methods of conduction heating, convection heating, or radiant heating method can be used. In addition, a heating device equipped with a conveyor for continuous production can be used to continuously produce a solder layer.

그런데, 본 실시예에서와 같이 Sn층(60)이 최상부에 있을 때에는 대기 노출에 의하여 SnO2 및/또는 SnO와 같은 Sn 산화막이 형성되므로, 도 2의 열처리(H)에 의한 합금화 단계에서 Au와 Sn의 완전한 반응이 이러한 산화막의 존재로 인해 억제될 염려가 있다. 이러한 염려를 제거하기 위하여, 열처리(H)하기 전에 Sn층(60) 위에 플럭스(미도시)를 도포하여 열처리(H) 반응동안 Sn 산화막을 제거하는 방법을 이용할 수 있다. 플럭스의 역할은 산화막이 이미 형성된 경우 산화막을 고용하여 산화막을 제거하는 한편, 산화를 억제하는 피막을 형성하므로 열처리(H) 도중에도 금속의 산화를 억제하는 것이다. 따라서 플럭스를 도포, 사용할 경우에는 상기에서와 같은 환원성 가스 분위기, 불활성 가스 분위기 또는 고진공 분위기의 적용 없이 대기 중에서도 완전한 반응을 이룰 수 있다. 본 실시예에서 사용하는 플럭스는 특별히 규격화된 재료에 국한되지 않고 통상 입수할 수 있는 상용의 플럭스를 사용할 수 있다. 열처리(H) 후의 플럭스는 탄화수소계 또는 테펜계 세정제를 사용한 통상의 세정에 의해서 제거되거나, 물세척 타입 플럭스의 경우에는 물세척된다.However, as in the present embodiment, when the Sn layer 60 is at the top, a Sn oxide film such as SnO 2 and / or SnO is formed by atmospheric exposure, so that Au and Au are alloyed by the heat treatment (H) of FIG. 2. There is a fear that the complete reaction of Sn is suppressed due to the presence of such an oxide film. In order to remove this concern, a method of applying a flux (not shown) on the Sn layer 60 before the heat treatment (H) may be used to remove the Sn oxide film during the heat treatment (H) reaction. The role of the flux is to suppress the oxidation of the metal even during the heat treatment (H) because the oxide film is already formed so that the oxide film is dissolved to remove the oxide film and the oxidation inhibiting film is formed. Therefore, when the flux is applied and used, it is possible to achieve a complete reaction in the air without applying the reducing gas atmosphere, the inert gas atmosphere or the high vacuum atmosphere as described above. The flux used in this embodiment is not limited to a specially standardized material, and commercially available fluxes can be used. The flux after the heat treatment (H) is removed by ordinary washing with a hydrocarbon-based or tepen-based cleaner, or in the case of a water-washing type flux.

플럭스를 사용하지 않고 형성된 Sn 산화막을 제거하려면, 열처리(H)를 환원성 가스 분위기에서 400℃ 이상의 온도로 수행한다. 합금화를 위한 온도는 280℃ 이상이기만 하면 되지만, Sn층(60) 위에 생성되어 있는 Sn 산화막을 환원시켜 제거하기 위하여, 열처리(H)할 때의 온도를 400℃ 이상으로 높게 유지하는 것이다. 그리고, 합금화 반응은 수-수십 초 이내에 완료되지만, 상기 경우의 Sn 산화막이 충분히 환원되어 제거될 수 있도록 열처리(H)하는 시간을 이보다 길게 유지한다. To remove the Sn oxide film formed without using the flux, the heat treatment (H) is performed at a temperature of 400 ° C. or higher in a reducing gas atmosphere. Although the temperature for alloying only needs to be 280 degreeC or more, in order to reduce and remove the Sn oxide film formed on the Sn layer 60, the temperature at the time of heat processing (H) is maintained at 400 degreeC or more. Then, the alloying reaction is completed within a few tens of seconds, but the time for heat treatment (H) is maintained longer than this so that the Sn oxide film in this case can be sufficiently reduced and removed.

도 3은 본 발명에 따른 열처리(H) 후 Au-Sn 합금 솔더층(80) 및 솔더 접합부의 미세조직 변화를 도식적으로 보여준다. 도 1의 Au/Sn 적층구조(70)는 열처리(H) 반응 과정을 통하여 Au-Sn 합금 솔더층(80)으로 전이된다. 또한 열처리(H) 반응 동안 도 1의 다층 박막금속(40) 상부에 있는 Au층(50)이 용융 Sn 내로 용해, 반응하여 완전히 소멸된 이후부터는 다층 박막금속(40)에서의 솔더반응금속층(30)이 Au-Sn 합금 솔더층(80)과 반응함으로써 도 3에서와 같이 금속간화합물층(85)을 형성하게 된다. 금속간화합물층(85)은 X(솔더반응금속층 원소)-Sn와 같은 2원계 화합물, 또는 X-Sn-Au와 같은 3원계 화합물로 이루어진다. 3 schematically shows the microstructure change of the Au-Sn alloy solder layer 80 and the solder joint after the heat treatment (H) according to the present invention. The Au / Sn layered structure 70 of FIG. 1 is transferred to the Au-Sn alloy solder layer 80 through a heat treatment (H) reaction process. In addition, after the Au layer 50 on the multilayer thin film metal 40 of FIG. 1 is dissolved and reacted into molten Sn during the heat treatment (H) reaction and completely disappears, the solder reaction metal layer 30 in the multilayer thin film metal 40 ) Reacts with the Au—Sn alloy solder layer 80 to form the intermetallic compound layer 85 as shown in FIG. 3. The intermetallic compound layer 85 is made of a binary compound such as X (solder reactive metal layer element) -Sn, or a ternary compound such as X-Sn-Au.

금속간화합물층이 형성된다는 것은 완전한 솔더 접합부의 형성을 의미한다. 그러나, 지나친 두께로 성장한 금속간화합물층은 솔더반응금속층의 지나친 소모에 의한 접합부 불량과 외부 응력에 대한 솔더 접합부의 신뢰성 감소를 의미하기도 한다. 따라서, 본 발명에서는 적당한 열처리(H) 시간을 통하여 금속간화합물층(85)의 두께를 제어하여야 한다. 시간으로 제어하는 방법 이외에, 솔더반응금속층(30)과 Au-Sn 합금 솔더층(80)과의 반응에 의한 금속간화합물층(85)의 지나친 생성을 막기 위하여, 도 1에서 다층 박막금속(40) 위의 Au층(50)을 합금 조성 설정시 이론적으로 계산된 두께보다 다소 두껍게 증착하여 열처리(H) 후에도 다층 박막금속(40) 상에 Au 또는 Au-리치(rich) 층이 다소 잔존하게끔 하는 방법도 있다. The formation of an intermetallic layer means the formation of a complete solder joint. However, the intermetallic compound layer grown to an excessive thickness also means a decrease in the reliability of the solder joint against external stresses and joint failure due to excessive consumption of the solder reaction metal layer. Therefore, in the present invention, the thickness of the intermetallic compound layer 85 should be controlled through an appropriate heat treatment (H) time. In order to prevent excessive generation of the intermetallic compound layer 85 by the reaction between the solder reaction metal layer 30 and the Au—Sn alloy solder layer 80, in addition to the method of controlling by time, the multilayer thin film metal 40 in FIG. The Au layer 50 is deposited thicker than the theoretically calculated thickness when the alloy composition is set so that Au or Au-rich layer remains on the multilayer thin film 40 even after heat treatment (H). There is also.

(제2 실시예)(2nd Example)

도 4는 본 발명의 제2 실시예에 따라 Au-Sn계 솔더층을 형성하는 방법을 나타내는 단면도이다. 도 4에서, 상기 제1 실시예에서 설명한 것과 동일한 요소에 대해서는 도 1 및 도 2에서와 동일한 부호를 부여하고, 반복적인 설명은 생략하기로 한다. 4 is a cross-sectional view illustrating a method of forming an Au—Sn based solder layer according to a second embodiment of the present invention. In FIG. 4, the same elements as those described in the first embodiment are denoted by the same reference numerals as in FIGS. 1 and 2, and repeated descriptions thereof will be omitted.

도 4를 참조하면, 다층 박막금속(40) 상에 Au와 Sn을 차례로 한번씩 증착한 다음, 다시 Au를 증착하여 1차 Au층(50), Sn층(60) 및 2차 Au층(50')으로 이루어진 Au/Sn/Au 적층구조(75)를 형성한다. 1차 Au층(50)과 2차 Au층(50')의 두께 합, Sn층(60)의 두께는 원하는 합금 조성의 설정시 계산을 통하여 설계한다. 예를 들면 Au-20(wt%)Sn 합금 솔더를 형성할 경우, 1차 Au층(50)과 2차 Au층(50')의 두께 합은 Sn층(60) 두께의 약 1.5배로 증착한다. 따라서, Au-20(wt%)Sn 합금 솔더를 형성하기 위하여 총 5㎛ 두께의 Au/Sn/Au 적층구조(75)를 형성하고자 하는 경우, 1.5㎛ 1차 Au층(50), 2㎛ Sn층(60)과 1.5㎛ 2차 Au층(50') 구조로 제조할 수 있다. 이처럼, 대개는 1차 Au층(50)과 2차 Au층(50')의 두께를 동일하게 설계한다. 그러나 열처리 방법 및 가열시 Au/Sn/Au 적층구조(75)에서의 온도 분포에 따라 1차 Au층(50)과 2차 Au층(50')의 두께 합은 일정하게 유지하되 1차 Au층(50)과 2차 Au층(50') 각각의 두께에는 약간의 가감이 이루어질 수 있다. Referring to FIG. 4, Au and Sn are deposited one by one on the multilayer thin film 40, and then Au is deposited again to form the primary Au layer 50, the Sn layer 60, and the secondary Au layer 50 ′. An Au / Sn / Au laminate structure 75 is formed. The sum of the thicknesses of the primary Au layer 50 and the secondary Au layer 50 'and the thickness of the Sn layer 60 are designed through calculation at the time of setting the desired alloy composition. For example, when forming Au-20 (wt%) Sn alloy solder, the sum of the thicknesses of the primary Au layer 50 and the secondary Au layer 50 'is deposited at about 1.5 times the thickness of the Sn layer 60. . Therefore, in order to form an Au / Sn / Au laminated structure 75 having a total thickness of 5 μm to form an Au-20 (wt%) Sn alloy solder, 1.5 μm primary Au layer 50 and 2 μm Sn The layer 60 and the 1.5 μm secondary Au layer 50 ′ may be manufactured. As such, usually, the thicknesses of the primary Au layer 50 and the secondary Au layer 50 'are designed to be the same. However, depending on the heat treatment method and the temperature distribution in the Au / Sn / Au layer structure 75 during heating, the sum of the thicknesses of the primary Au layer 50 and the secondary Au layer 50 'is kept constant, but the primary Au layer The thickness of each of the 50 and the secondary Au layer 50 'may be slightly added or subtracted.

다음으로, Au/Sn/Au 적층구조(75)를 280℃ 이상으로 가열하여 Sn을 액상화시키면서 액상의 Sn과 고상의 Au를 합금 반응시키는 열처리(H)를 수행한다. 열처리(H) 후의 결과물은 도 3과 마찬가지이다.Next, the Au / Sn / Au laminated structure 75 is heated to 280 ° C. or higher to perform a heat treatment (H) for alloying liquid Sn and solid Au while alloying Sn. The result after heat processing H is the same as that of FIG.

본 실시예에서는 2차 Au층(50')이 최상부에 있게 되므로, 대기에 노출되더라도 상기 제1 실시예에서와 같이 Sn 산화막이 발생될 염려는 거의 없다. 따라서, 이 경우에는 환원성 가스 분위기, 불활성 가스 분위기 또는 고진공 분위기에서의 열처리(H)만으로도 Au와 Sn의 완전한 반응이 이루어질 수 있는 장점이 있다. In this embodiment, since the secondary Au layer 50 'is at the top, there is little fear that Sn oxide film will be generated as in the first embodiment even when exposed to the atmosphere. Therefore, in this case, there is an advantage that a complete reaction of Au and Sn can be achieved only by heat treatment (H) in a reducing gas atmosphere, an inert gas atmosphere, or a high vacuum atmosphere.

(제3 실시예)(Third Embodiment)

도 5 내지 도 7은 본 발명의 제3 실시예에 따라 Au-Sn계 솔더범프를 형성하는 방법을 나타내는 단면도들이다. 도 5 내지 도 7에서, 상기 제1 실시예에서 설명한 것과 동일한 요소에 대해서는 도 1 내지 도 3에서와 동일한 부호를 부여하고, 반복적인 설명은 생략하기로 한다. 5 to 7 are cross-sectional views illustrating a method of forming an Au—Sn based solder bump according to a third embodiment of the present invention. 5 to 7, the same elements as those described in the first embodiment are denoted by the same reference numerals as in FIGS. 1 to 3, and repeated descriptions thereof will be omitted.

도 5를 참조하면, UBM(40a) 상에 Au-Sn계 솔더 형성 원소인, Au와 Sn을 차례로 한번씩만 증착하여 Au층(50a)과 Sn층(60a)으로 이루어진 Au/Sn 적층구조(70a)를 형성한다. UBM(40a)은 범프 모양 솔더, 즉 솔더범프를 형성하기 위한 금속 기재로서, 기판 또는 반도체 칩(10) 위에 도 1과 같이 접합층(20)과 솔더반응금속층(30)으로 이루어진 다층 박막금속(40)을 형성한 다음, 이를 사각형 또는 원형 등으로 패터닝한 것이다. 참조부호 20a와 30a는 각각 패터닝된 접합층(20)과 솔더반응금속층(30)을 가리킨다.Referring to FIG. 5, Au / Sn stacked structure 70a formed of Au layer 50a and Sn layer 60a by depositing Au and Sn, which are Au—Sn based solder forming elements, once on the UBM 40a one by one in turn. ). UBM (40a) is a metal substrate for forming a bump-shaped solder, that is, a solder bump, a multi-layered thin film made of a bonding layer 20 and a solder reaction metal layer 30 on the substrate or semiconductor chip 10 as shown in FIG. 40) is formed, and then patterned into a square or a circle. Reference numerals 20a and 30a denote the patterned bonding layer 20 and the solder reaction metal layer 30, respectively.

Au/Sn 적층구조(70a)를 형성하기 위해서는 도 5에 제시된 대로 포토레지스트 패턴(S)을 형성한 다음, Au와 Sn을 증착하고, 불필요한 부분은 리프트-오프(lift-off)시키는 방법을 이용할 수 있다. 예를 들어, UBM(40a) 위에 원형 개구부(opening)를 가지는 포토레지스트 패턴(S)을 형성한다. 개구부의 면적은 UBM(40a)의 면적과 비슷하거나 더 클 수 있다. 그 위로 Au와 Sn을 차례로 한번씩 증착한다. 이로써, 개구부 안에 Au층(50a)과 Sn층(60a)으로 이루어진 Au/Sn 적층구조(70a)가 형성된다. 포토레지스트 패턴(S) 위에 증착되는 Au층(50b)과 Sn층(60b)은 포토레지스트 패턴(S)을 리프트-오프하면서 함께 제거할 수 있다. In order to form the Au / Sn stacked structure 70a, a photoresist pattern S is formed as shown in FIG. 5, and then Au and Sn are deposited, and unnecessary portions are lifted off. Can be. For example, a photoresist pattern S having a circular opening is formed on the UBM 40a. The area of the opening can be similar to or larger than the area of UBM 40a. Au and Sn are deposited on top of each other one by one. As a result, an Au / Sn layer structure 70a including the Au layer 50a and the Sn layer 60a is formed in the opening. The Au layer 50b and the Sn layer 60b deposited on the photoresist pattern S may be removed while the photoresist pattern S is lifted off.

도 6을 참조하면, 포토레지스트 패턴(S)을 리프트-오프하면서 도 5에서의 Au층(50b)과 Sn층(60b)도 제거한다. 예컨대, 도 5의 결과물을 레지스트 제거액에 담그고 제거액 내에서 가열/진동시키거나 제거액을 에어 건(air gun)을 이용하여 분사시킴으로써 실행한다. 이로써, Au/Sn 적층구조(70a)만 UBM(40a) 위에 남게 된다. 계속하여, Au/Sn 적층구조(70a)를 환원성 가스 분위기, 불활성 가스 분위기 또는 고진공 분위기에서 280℃ 이상으로 가열하여 열처리(H)한다. 280℃ 이상에서 Sn 및 Au-20(wt%)Sn 조성은 액상이 되므로 합금화 반응이 매우 빨라지고, 액상의 표면장력 효과에 의하여 Au/Sn 적층구조(70a)는 범프 형상으로의 전이가 촉진된다. Referring to FIG. 6, the Au layer 50b and the Sn layer 60b in FIG. 5 are also removed while the photoresist pattern S is lifted off. For example, the resultant of FIG. 5 is immersed in a resist removing liquid and heated / vibrated in the removing liquid or sprayed using an air gun. As a result, only the Au / Sn stacking structure 70a remains on the UBM 40a. Subsequently, the Au / Sn laminated structure 70a is heated to 280 ° C. or higher in a reducing gas atmosphere, an inert gas atmosphere, or a high vacuum atmosphere to be subjected to a heat treatment (H). At 280 ° C or higher, the Sn and Au-20 (wt%) Sn composition becomes a liquid phase, so that the alloying reaction is very fast, and the Au / Sn layer structure 70a is promoted to a bump shape by the surface tension effect of the liquid phase.

그런데, 본 실시예에서도 상기 제1 실시예에서와 마찬가지로 Sn층(60a)이 최상부에 있기 때문에 대기 노출시 SnO2 및/또는 SnO와 같은 Sn 산화막이 생성되어 있기 쉽다. Sn 산화막은 열처리(H) 과정에서 Au와 Sn의 완전한 반응을 억제할 뿐만 아니라, Au-Sn 합금 금속의 형상 변화를 억제할 염려가 있다. 따라서, 상기 제1 실시예에서 설명한 것처럼 플럭스를 사용하여 열처리(H)하거나, 환원성 가스 분위기를 사용하여 400℃ 이상의 열처리(H) 온도로 높이고 장시간 합금 반응 및 Sn 산화막의 환원 반응을 수행한다.In the present embodiment, however, as in the first embodiment, since the Sn layer 60a is at the top, a Sn oxide film such as SnO 2 and / or SnO is likely to be formed during atmospheric exposure. The Sn oxide film not only suppresses the complete reaction of Au and Sn in the heat treatment (H) but also suppresses the shape change of the Au-Sn alloy metal. Therefore, as described in the first embodiment, the heat treatment (H) is performed using flux, or the heat treatment (H) temperature is increased to 400 ° C. or higher using a reducing gas atmosphere, and the alloy reaction and the reduction reaction of the Sn oxide film are performed for a long time.

도 7은 도 6의 열처리(H)를 수-수십 초 수행한 후 Au-Sn 합금 솔더범프(80') 및 솔더 접합부의 미세조직 변화를 도식적으로 보여준다. 도 5에서 원형 개구부 안에 증착되었던 사각형의 Au/Sn 적층구조(70a)는 열처리(H) 반응 과정을 통하여 Au-Sn 합금 솔더범프(80')로 전이되는 한편, 그 외형이 280℃의 융점을 가지는 공정 Au-20(wt%)Sn 영역의 액상화와 표면장력 효과에 의하여 구형으로 변화된다. 일단 형성된 솔더범프의 모양은 표면장력에 의해서 유지된다. Au/Sn 적층구조(70a)의 총두께가 큰 것일수록 열처리(H) 후의 Au-Sn 합금 솔더범프(80')의 형태가 보다 더 구형에 가까워진다. FIG. 7 schematically shows the microstructure change of the Au-Sn alloy solder bumps 80 'and the solder joint after performing the heat treatment H of FIG. 6 for several tens of seconds. In FIG. 5, the rectangular Au / Sn layered structure 70a deposited in the circular opening is transferred to the Au-Sn alloy solder bump 80 ′ through a heat treatment (H) reaction, while its shape has a melting point of 280 ° C. The branches are spherical due to the liquefaction and surface tension effects of the Au-20 (wt%) Sn region. Once formed, the shape of the solder bumps is maintained by the surface tension. The larger the total thickness of the Au / Sn stacked structure 70a, the closer the spherical shape of the Au-Sn alloy solder bumps 80 'after the heat treatment (H) is.

열처리(H) 반응 동안 도 5의 UBM(40a) 상부에 있는 Au층(50a)이 용융 Sn 내로 용해, 반응하여 완전히 소멸된 이후부터는 UBM(40a)에서의 솔더반응금속층(30a)이 Au-Sn 합금 솔더범프(80')와 반응함으로써 도 7에서와 같이 UBM(40a) 상부에서 금속간화합물층(85)을 형성하게 된다. 상기 제1 실시예에서와 마찬가지로, 금속간화합물층(85)의 두께를 적절히 조절하는 것이 필요하다.After the Au layer 50a on top of the UBM 40a of FIG. 5 is dissolved and reacted into molten Sn during the heat treatment (H) reaction, the solder reaction metal layer 30a in the UBM 40a is Au-Sn. By reacting with the alloy solder bump 80 ′, an intermetallic compound layer 85 is formed on the UBM 40a as shown in FIG. 7. As in the first embodiment, it is necessary to appropriately adjust the thickness of the intermetallic compound layer 85.

(실험예)Experimental Example

도 8은 본 발명의 제2 실시예에 따라 Au, Sn 및 Au를 차례로 증착하여 형성한 Au/Sn/Au 적층구조(75)의 미세구조를 보여주는 주사전자현미경 사진이다. 기판(10)으로서 실리콘 웨이퍼를 사용하였다. 그 위에 접합층으로서 0.05㎛ 두께의 Ti 층을 스퍼터링으로 형성하였다. 그 위에 솔더반응금속층으로서 0.2㎛ 두께의 Pt 층을 스퍼터링으로 형성하였다. 이렇게 Ti/Pt로 구성되는 다층 박막금속(40) 위에 Au와 Sn을 차례로 한번씩 열 증착한 다음 다시 Au를 열 증착하여 1차 Au층(50), Sn층(60) 및 2차 Au층(50')으로 이루어진 Au/Sn/Au 적층구조(75)를 형성하였다. Au-20(wt%)Sn 합금 솔더층을 형성하기 위하여, 1.5㎛의 1차 Au층(50), 2㎛의 Sn층(60)과 1.5㎛의 2차 Au층(50') 구조로 제조하였다. FIG. 8 is a scanning electron micrograph showing a microstructure of an Au / Sn / Au stacked structure 75 formed by sequentially depositing Au, Sn, and Au according to a second embodiment of the present invention. A silicon wafer was used as the substrate 10. A Ti layer having a thickness of 0.05 µm was formed by sputtering thereon as a bonding layer. A Pt layer having a thickness of 0.2 탆 was formed by sputtering thereon as the solder reaction metal layer. As described above, Au and Sn are thermally deposited one by one on the multilayer thin film metal 40 composed of Ti / Pt, and then Au is thermally deposited again to form the primary Au layer 50, the Sn layer 60, and the secondary Au layer 50. An Au / Sn / Au laminate structure 75 consisting of ') was formed. In order to form an Au-20 (wt%) Sn alloy solder layer, a first Au layer 50 of 1.5 mu m, a Sn layer 60 of 2 mu m, and a second Au layer 50 'of 1.5 mu m were manufactured. It was.

도 8을 보게 되면, 다층 박막금속(40) 상에 1차 Au층(50)과 Sn층(60)을 진공 상태에서 연속적으로 증착한 다음 진공을 깨고 2차 Au층(50')을 형성한 관계로, 1차 Au층(50)과 Sn층(60) 사이의 경계에서는 열 증착 동안의 가열 과정에서 1차 Au층(50)과 Sn층(60)의 반응으로 생성된 금속간화합물층에 의하여 그 경계가 모호하게 관찰되나, Sn층(60) 상부 표면의 산화 현상으로 인하여 Sn층(60)과 2차 Au층(50') 계면에서는 산화막이 형성되어 이후의 열 증착 가열 동안 반응이 억제된 바, Sn층(60)과 2차 Au층(50')의 계면은 뚜렷하게 관찰됨을 확인할 수 있다. 열처리하기 전에 2차 Au층(50') 위에 플럭스(사진 상에서는 나타나 있지 않음)를 도포하였다.8, the first Au layer 50 and the Sn layer 60 are successively deposited in a vacuum state on the multilayer thin film metal 40, and then the second Au layer 50 'is formed by breaking the vacuum. In relation to this, at the boundary between the primary Au layer 50 and the Sn layer 60, the intermetallic compound layer generated by the reaction of the primary Au layer 50 and the Sn layer 60 during the heating process during the thermal deposition. Although the boundary is vaguely observed, an oxide film is formed at the Sn layer 60 and the secondary Au layer 50'interface due to oxidation phenomenon on the upper surface of the Sn layer 60, thereby suppressing the reaction during the subsequent heat deposition heating. It can be seen that the interface between the Sn layer 60 and the secondary Au layer 50 'is clearly observed. Prior to the heat treatment, flux (not shown) was applied onto the secondary Au layer 50 '.

도 9는 도 8의 Au/Sn/Au 적층구조(75)를 본 발명의 제2 실시예에 따라 290℃에서 5초간 유지하여 형성한 Au-20(wt%)Sn 합금 솔더층(80)을 보여주는 주사전자현미경 사진이다. 도 9에서 알 수 있듯이, 도 8에서의 Sn층(60)과 그 상부와 하부에 있는 1차 및 2차 Au층(50, 50') 사이에서 매우 급격한 반응, 즉, 용융 Sn층 내로 고상 Au층의 용해가 일어나면서 Au-20(wt%)Sn 조성의 솔더층(80)이 생성된 것을 확인할 수 있다. 아울러 Au-20(wt%)Sn 솔더층(80)과 다층 박막금속(40) 중의 Pt로 된 솔더반응금속층과의 반응에 의하여, Au-20(wt%)Sn 솔더층(80)과 다층 박막금속(40) 사이에서는 Pt-Au-Sn의 3원계 금속간화합물층(85)이 생성되었음을 알 수 있다. 도 9에서와 같이 금속간화합물층(85)이 형성되었다는 것은 완전한 솔더 접합부가 형성되었다는 것을 의미한다. 특히, 접합부의 계면에서는 공극이나 결함을 관찰할 수 없다. 따라서, 완벽한 솔더층의 접합 조직이 형성되었음을 확인할 수 있다.FIG. 9 illustrates an Au-20 (wt%) Sn alloy solder layer 80 formed by maintaining the Au / Sn / Au stack structure 75 of FIG. 8 at 290 ° C. for 5 seconds according to a second embodiment of the present invention. Scanning electron micrograph showing. As can be seen in FIG. 9, a very rapid reaction between the Sn layer 60 in FIG. 8 and the primary and secondary Au layers 50, 50 ′ above and below, that is, solid Au into the molten Sn layer. It can be seen that the solder layer 80 having the Au-20 (wt%) Sn composition was formed as the layer was dissolved. In addition, the Au-20 (wt%) Sn solder layer 80 and the multilayer thin film were reacted with a Pt solder reaction metal layer in the multilayer thin film metal 40. It can be seen that the ternary intermetallic compound layer 85 of Pt-Au-Sn was formed between the metals 40. As shown in FIG. 9, the formation of the intermetallic compound layer 85 means that a complete solder joint is formed. In particular, no gaps or defects can be observed at the interface of the joint. Therefore, it can be confirmed that the joint structure of the perfect solder layer is formed.

이상, 본 발명을 바람직한 실시예들을 들어 상세하게 설명하였으나, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다. 예를 들어, 구체적인 도면을 들어 설명하지는 않았으나, 본 발명의 제2 실시예와 제3 실시예를 조합하여서, Au/Sn/Au 적층구조를 형성한 다음 솔더범프를 제조하는 방법이 본 명세서의 기재로부터 당업자에 의해 유추될 수 있을 것이다. 따라서, 본 발명은 첨부된 청구범위에 의해 정의되는 본 발명의 사상 및 범주 내에 포함될 수 있는 대안, 변형 및 등가를 포함한다.As mentioned above, the present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical idea of the present invention. It is obvious. For example, although not described with reference to the specific drawings, a method of manufacturing a solder bump after forming an Au / Sn / Au laminate structure by combining the second and third embodiments of the present invention is described herein. Can be inferred by one skilled in the art. Accordingly, the invention includes alternatives, modifications and equivalents that may be included within the spirit and scope of the invention as defined by the appended claims.

본 발명에서는, 수-수십 ㎛ 두께의 Au와 Sn층을 연속적으로 증착한 후 열처리를 통하여 Au층과 Sn층을 반응시킴으로써 Au-Sn계 솔더범프 또는 솔더층을 제조한다. In the present invention, Au-Sn-based solder bumps or solder layers are prepared by continuously depositing Au and Sn layers of several tens of micrometers in thickness and then reacting the Au and Sn layers through heat treatment.

합금 상태의 Au-Sn을 증착하는 것이 아니라, 순수 Au 및 Sn을 각각 증착하여 솔더범프 또는 솔더층을 제작하게 되므로, 원하는 조성을 정밀하게 구현하기가 상대적으로 쉬우며, 증착 시간에 따른 순수 금속막의 증착 두께의 모니터링을 통해 어떠한 조성의 Au-Sn계 솔더 합금이라도 구현할 수 있다. Instead of depositing Au-Sn in the alloy state, it is possible to produce solder bumps or solder layers by depositing pure Au and Sn, respectively, so that it is relatively easy to precisely implement a desired composition and to deposit pure metal films according to the deposition time. By monitoring the thickness, Au-Sn-based solder alloys of any composition can be realized.

Au와 Sn을 증착하는 수-수십 ㎛ 수준의 두께는 곧 솔더층 또는 솔더범프 높이 수준이기 때문에 An층과 Sn층 증착 수를 2번 내지 3번으로만 유지하여도 통상적으로 구현하고자 하는 높이의 솔더층 또는 솔더범프를 제조할 수 있어 공정이 간단하다. 물론 제조단가도 낮아진다. Since the thickness of several tens of micrometers of Au and Sn deposition is about the solder layer or the solder bump height level, the solder having the height that is typically desired to be realized even if the An and Sn layer deposition numbers are maintained only two to three times is deposited. Layers or solder bumps can be fabricated to simplify the process. Of course, manufacturing costs are also lowered.

그리고, 열처리 온도에서 액상의 Sn 및 Au-20(wt%)Sn에 의해 합금화 반응이 촉진되므로 합금화 반응이 수-수십 초 이내에 완료된다. In addition, since the alloying reaction is promoted by the Sn and Au-20 (wt%) Sn in the liquid phase at the heat treatment temperature, the alloying reaction is completed within several tens of seconds.

따라서, 본 발명에 의하면, Au-Sn계 솔더범프 또는 솔더층의 제조 과정에서 솔더 합금 조성에서의 편차 발생을 줄이면서도 간단한 방법으로, 단시간 내에 솔더범프 또는 솔더층을 제조할 수 있다. 요컨대 Au-Sn계 솔더 제조공정이 저가격화되며, 합금화 과정에서 발생할 수 있는 조성의 편차 발생을 최소화할 수 있으므로 후속 공정에서의 솔더 접합을 안정화시킬 수 있다.Therefore, according to the present invention, it is possible to manufacture the solder bumps or the solder layer in a short time by reducing the occurrence of deviation in the solder alloy composition during the manufacturing process of the Au-Sn-based solder bumps or solder layer. In other words, the Au-Sn-based solder manufacturing process is lowered in price, and the variation of the composition that can occur during the alloying process can be minimized, thereby stabilizing the solder joint in the subsequent process.

도 1 내지 도 3은 본 발명의 제1 실시예에 따라 Au-Sn계 솔더층을 형성하는 방법을 나타내는 단면도들이다.1 to 3 are cross-sectional views illustrating a method of forming an Au—Sn based solder layer according to a first embodiment of the present invention.

도 4는 본 발명의 제2 실시예에 따라 Au-Sn계 솔더층을 형성하는 방법을 나타내는 단면도이다.4 is a cross-sectional view illustrating a method of forming an Au—Sn based solder layer according to a second embodiment of the present invention.

도 5 내지 도 7은 본 발명의 제3 실시예에 따라 Au-Sn계 솔더범프를 형성하는 방법을 나타내는 단면도들이다. 5 to 7 are cross-sectional views illustrating a method of forming an Au—Sn based solder bump according to a third embodiment of the present invention.

도 8 및 도 9는 본 발명의 제2 실시예에 따라 수행한 실험의 결과를 나타내는 주사전자현미경 사진들이다.8 and 9 are scanning electron micrographs showing the results of experiments performed in accordance with a second embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>

10 : 기판 또는 반도체 칩 20 : 접합층10 substrate or semiconductor chip 20 bonding layer

30 : 솔더반응금속층 40 : 다층 박막금속30: solder reaction metal layer 40: multilayer thin film metal

50, 50' : Au층 60 : Sn층50, 50 ': Au layer 60: Sn layer

70 : Au/Sn 적층구조 75 : Au/Sn/Au 적층구조70: Au / Sn laminated structure 75: Au / Sn / Au laminated structure

H : 열처리 S : 포토레지스트 패턴H: heat treatment S: photoresist pattern

80 : Au-Sn계 솔더층 80' : Au-Sn계 솔더범프80: Au-Sn solder layer 80 ': Au-Sn solder bump

85 : 금속간화합물층85: intermetallic compound layer

Claims (13)

금속 기재 상에 Au와 Sn을 차례로 수-수십 ㎛의 두께로 한번씩만 증착하여 Au/Sn 적층구조를 형성하는 단계; 및Depositing Au and Sn once only once in a thickness of several tens of micrometers on a metal substrate to form an Au / Sn laminate structure; And 상기 Au/Sn 적층구조를 280℃-400 ℃로 가열하여 Sn을 액화시키면서 액상의 Sn과 고상의 Au를 합금 반응시키는 열처리 단계를 포함하는 것을 특징으로 하는 Au-Sn계 솔더 제조방법.And heating the Au / Sn laminate to 280 ° C.-400 ° C. to liquefy Sn while alloying liquid Sn and solid Au. 금속 기재 상에 Au와 Sn을 차례로 수-수십 ㎛의 두께로 한번씩 증착한 다음 다시 Au를 수-수십 ㎛의 두께로 증착하여 Au/Sn/Au 적층구조를 형성하는 단계; 및Depositing Au and Sn on the metal substrate one by one in thickness of several tens of 탆, and then depositing Au in several tens of 탆 to form an Au / Sn / Au laminate structure; And 상기 Au/Sn/Au 적층구조를 280℃-400 ℃로 가열하여 Sn을 액화시키면서 액상의 Sn과 고상의 Au를 합금 반응시키는 열처리 단계를 포함하는 것을 특징으로 하는 Au-Sn계 솔더 제조방법.And heating the Au / Sn / Au laminated structure to 280 ° C.-400 ° C. to liquefy Sn while alloying liquid Sn and solid Au. 제1항 또는 제2항에 있어서, 상기 금속 기재는 층 모양 솔더를 형성하기 위하여 기판 또는 반도체 칩 위에 형성된 다층 박막금속인 것을 특징으로 하는 Au-Sn계 솔더 제조방법.The method of claim 1, wherein the metal substrate is a multilayer thin film metal formed on a substrate or a semiconductor chip to form a layered solder. 제1항 또는 제2항에 있어서, 상기 금속 기재는 범프 모양 솔더를 형성하기 위하여 기판 또는 반도체 칩 위에 다층 박막금속을 형성한 다음 패터닝한 UBM(under bump metallurgy)인 것을 특징으로 하는 Au-Sn계 솔더 제조방법. The Au-Sn system according to claim 1 or 2, wherein the metal substrate is an under bump metallurgy (UBM) formed by forming a multi-layered thin film metal on a substrate or a semiconductor chip to form a bump solder. Solder Manufacturing Method. 삭제delete 제1항 또는 제2항에 있어서, Au-20(wt%)Sn 합금 솔더를 형성하기 위하여, 상기 Au층의 두께를 상기 Sn층 두께의 1.5배가 되도록 증착하는 것을 특징으로 하는 Au-Sn계 솔더 제조방법.The Au-Sn-based solder according to claim 1 or 2, wherein the Au layer is deposited to be 1.5 times the Sn layer thickness in order to form an Au-20 (wt%) Sn alloy solder. Manufacturing method. 제1항 또는 제2항에 있어서, 상기 Au와 Sn은 열 증착, 전자빔 증착, 스퍼터링, 레이저 증착(PLD, Pulsed Laser Deposition), 전해 도금, 무전해 도금 또는 침지(immersion) 증착에 의하여 증착하는 것을 특징으로 하는 Au-Sn계 솔더 제조방법.The method of claim 1, wherein the Au and Sn are deposited by thermal deposition, electron beam deposition, sputtering, pulsed laser deposition (PLD), electrolytic plating, electroless plating, or immersion deposition. Au-Sn-based solder manufacturing method characterized in that. 제1항 또는 제2항에 있어서, 상기 적층구조를 가열하기 위해서 열판(hot plate) 가열, 노(furnace)내 가열, 또는 레이저 빔 조사를 이용하는 것을 특징으로 하는 Au-Sn계 솔더 제조방법.The Au-Sn solder manufacturing method according to claim 1 or 2, wherein hot plate heating, furnace heating, or laser beam irradiation is used to heat the laminated structure. 제1항 또는 제2항에 있어서, 상기 적층구조를 가열하고 솔더를 연속적으로 제조하기 위하여, 연속 생산을 위해 컨베이어(conveyor)가 장착된 가열 장치를 사용하는 것을 특징으로 하는 Au-Sn계 솔더 제조방법.The Au-Sn-based solder manufacturing method according to claim 1 or 2, wherein a heating device equipped with a conveyor is used for continuous production in order to heat the laminated structure and continuously manufacture the solder. Way. 제1항 또는 제2항에 있어서, 상기 열처리 단계는 환원성 가스 분위기, 불활성 가스 분위기 또는 고진공 분위기에서 수행하는 것을 특징으로 하는 Au-Sn계 솔더 제조방법.The method of claim 1, wherein the heat treatment is performed in a reducing gas atmosphere, an inert gas atmosphere, or a high vacuum atmosphere. 제1항 또는 제2항에 있어서, 상기 열처리 단계 전에 상기 적층구조 위에 플럭스(flux)를 추가로 도포함으로써, 상기 적층구조 위에 존재하는 자연산화막을 상기 열처리 단계에서 제거하는 것을 특징으로 하는 Au-Sn계 솔더 제조방법.The Au-Sn of claim 1 or 2, wherein a flux is further applied on the laminated structure before the heat treatment step, thereby removing the native oxide film existing on the laminated structure in the heat treatment step. Solder manufacturing method. 제11항에 있어서, 상기 열처리는 대기, 환원성 가스 분위기, 불활성 가스 분위기 또는 고진공 분위기에서 수행하는 것을 특징으로 하는 Au-Sn계 솔더 제조방법.12. The method of claim 11, wherein the heat treatment is performed in an atmosphere, a reducing gas atmosphere, an inert gas atmosphere, or a high vacuum atmosphere. 제1항에 있어서, 상기 적층구조 위에 존재하는 자연산화막을 상기 열처리 단계에서 제거할 수 있도록, 상기 열처리 단계는 환원성 가스 분위기에서 수행하는 것을 특징으로 하는 Au-Sn계 솔더 제조방법.The method of claim 1, wherein the heat treatment step is performed in a reducing gas atmosphere so that the natural oxide film existing on the stacked structure is removed in the heat treatment step.
KR10-2002-0039726A 2002-07-09 2002-07-09 Method for fabricating Au-Sn based solder layer and solder bump KR100503411B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0039726A KR100503411B1 (en) 2002-07-09 2002-07-09 Method for fabricating Au-Sn based solder layer and solder bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0039726A KR100503411B1 (en) 2002-07-09 2002-07-09 Method for fabricating Au-Sn based solder layer and solder bump

Publications (2)

Publication Number Publication Date
KR20040005238A KR20040005238A (en) 2004-01-16
KR100503411B1 true KR100503411B1 (en) 2005-07-25

Family

ID=37315589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0039726A KR100503411B1 (en) 2002-07-09 2002-07-09 Method for fabricating Au-Sn based solder layer and solder bump

Country Status (1)

Country Link
KR (1) KR100503411B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354967B2 (en) 2016-09-29 2019-07-16 Samsung Electronics Co., Ltd. Metal pillar in a film-type semiconductor package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283909A (en) * 1996-04-19 1997-10-31 Hitachi Ltd Electronic circuit device and its manufacture
JPH11204884A (en) * 1998-01-07 1999-07-30 Mitsubishi Electric Corp Solder forming method
WO2001069989A1 (en) * 2000-03-10 2001-09-20 Chippac, Inc. Packaging structure and method
KR20010093652A (en) * 2000-03-28 2001-10-29 니시무로 타이죠 Semiconductor device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283909A (en) * 1996-04-19 1997-10-31 Hitachi Ltd Electronic circuit device and its manufacture
JPH11204884A (en) * 1998-01-07 1999-07-30 Mitsubishi Electric Corp Solder forming method
WO2001069989A1 (en) * 2000-03-10 2001-09-20 Chippac, Inc. Packaging structure and method
KR20010093652A (en) * 2000-03-28 2001-10-29 니시무로 타이죠 Semiconductor device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354967B2 (en) 2016-09-29 2019-07-16 Samsung Electronics Co., Ltd. Metal pillar in a film-type semiconductor package
US10867948B2 (en) 2016-09-29 2020-12-15 Samsung Electronics Co., Ltd. Metal pillar in a film-type seconductor package

Also Published As

Publication number Publication date
KR20040005238A (en) 2004-01-16

Similar Documents

Publication Publication Date Title
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
US8901735B2 (en) Connector design for packaging integrated circuits
JP3899050B2 (en) Method for forming a lead-free solder alloy on a substrate
US6413851B1 (en) Method of fabrication of barrier cap for under bump metal
US20080136019A1 (en) Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
WO2006098454A1 (en) Submount and method for manufacturing same
US6161748A (en) Process for manufacturing electronic circuits
JP2001308129A (en) Method of forming lead-free bumps
US6902098B2 (en) Solder pads and method of making a solder pad
KR100793970B1 (en) Soldering structure using zn and soldering method thereof
TW201000687A (en) Method of producing electronic component
JP2008028112A (en) Manufacturing method for semiconductor device
TW201308451A (en) Method for inhibiting growth of intermetallic compounds
JP2011138913A (en) Semiconductor light-emitting element and method for manufacturing the same
KR100503411B1 (en) Method for fabricating Au-Sn based solder layer and solder bump
Sharif et al. Interfacial reactions on electrolytic Ni and electroless Ni (P) metallization with Sn–In–Ag–Cu solder
CN1169413C (en) Soldering tin electroplating method to organic circuit board
WO2012101975A1 (en) METHOD FOR MANUFACTURING Sn ALLOY BUMP
KR100572151B1 (en) Bonding method of a semiconductor chip using sn-in solder system
EP1734569B1 (en) Process for producing semiconductor module
WO2001056081A1 (en) Flip-chip bonding arrangement
EP1322146A1 (en) Method of electroplating solder bumps on an organic circuit board
JP2007012826A (en) Electrode structure
Kim et al. Fluxless bonding of silicon to Ag-cladded copper using Sn-based alloys
Ishii et al. Novel micro-bump fabrication for flip-chip bonding

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130515

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140501

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150625

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160919

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180604

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190715

Year of fee payment: 15