KR100502175B1 - 에스비티 강유전체 박막의 공정조건 제어방법 - Google Patents

에스비티 강유전체 박막의 공정조건 제어방법 Download PDF

Info

Publication number
KR100502175B1
KR100502175B1 KR10-2003-0005627A KR20030005627A KR100502175B1 KR 100502175 B1 KR100502175 B1 KR 100502175B1 KR 20030005627 A KR20030005627 A KR 20030005627A KR 100502175 B1 KR100502175 B1 KR 100502175B1
Authority
KR
South Korea
Prior art keywords
phase
thin film
sbt
seed
orifice
Prior art date
Application number
KR10-2003-0005627A
Other languages
English (en)
Other versions
KR20040069161A (ko
Inventor
성윤모
장경태
황상호
성훈
Original Assignee
성윤모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성윤모 filed Critical 성윤모
Priority to KR10-2003-0005627A priority Critical patent/KR100502175B1/ko
Publication of KR20040069161A publication Critical patent/KR20040069161A/ko
Application granted granted Critical
Publication of KR100502175B1 publication Critical patent/KR100502175B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 에스비티(SBT) 강유전체 박막의 공정조건 제어방법에 관한 것으로서, 더욱 상세하게는 강유전체 박막제조 공정 시, 낮은 공정온도에서도 플로라이트상에서 강유전상인 오리빌리어스상으로의 상변태가 가능하며, 박막제조공정에 소요되는 비용도 최소화활 수 있는 에스비티 강유전체 박막의 공정조건 제어방법에 관한 것이다.
본 발명은 에스비티를 이용한 강유전체 박막제조공정에 있어서, 에스비티 나노분말인 에스비티시드(100)를 포함하는 현탁액을 반도체기판(200) 상에 균일하게 분포시키는 제 1공정과, 상기 에스비티시드(100)가 균일하게 분포된 반도체기판(200) 상에 에스비티 졸용액을 코팅한 후 건조하는 과정을 다수번 반복하여 소정두께를 가지는 비정질의 에스비티박막(300)을 형성하는 제 2공정과, 상기 비정질의 에스비티박막(300)이 형성된 반도체기판(200)을 소정온도 및 소정시간으로 열처리하여 비정질의 에스비티박막(300)을 플로라이트상(400)으로 결정화되는 제 3공정과, 상기 플로라이트상(400)으로 결정화된 박막이 형성된 반도체기판(200)을 700℃∼730℃ 사이의 온도 및 30분∼80분 사이의 시간 동안 열처리하여 플로라이트상(400)인 박막을 오리빌리어스상(600)으로 상변태되는 제 4공정을 포함하며; 그리고 상기 제 1공정의 전처리공정으로서 에스비티 나노분말인 에스비티시드(100)를 형성하는 전처리공정을 더 포함하는 구성이다.

Description

에스비티 강유전체 박막의 공정조건 제어방법{A method of controlling processing condition of SBT ferroelectric thin films}
본 발명은 에스비티 강유전체 박막의 공정조건 제어방법에 관한 것으로서, 더욱 상세하게는 강유전체 박막제조 공정 시, 낮은 공정온도에서도 플로라이트상에서 강유전상인 오리빌리어스상으로의 상변태가 가능하며, 박막제조공정에 소요되는 비용도 최소화활 수 있는 에스비티 강유전체 박막의 공정조건 제어방법에 관한 것이다.
일반적으로 반도체 소자 중, 자연상태에서도 전기편극(電氣偏極)을 가지는 강유전체 박막을 코팅하여 사용하는 강유전체 메모리소자(Ferro-electric RAM;FeRAM)는 비휘발성 메모리소자(Non-volatile Random Access Memory: NvRAM)의 일종으로 전원이 끊어진 상태에서도 저장정보를 기억하는 특성이 있을 뿐만 아니라 고속동작 및 저소비전력이 가능하여 기존의 DRAM(Dynamic Random Access Memory)을 대체하는 비휘발성 메모리 소자로 각광받고 있다.
이와 같은 강유전체 박막에 사용되는 재료에는 피지티(PZT) 및 에스비티(SBT)가 주로 사용되고 있으나 피지티의 경우 분극반전(기입판독)에 필요한 항전계가 크며 분극반전 조작을 반복할 경우 분극치가 변화(피로)하는 문제점으로 인해 우수한 피로특성과 낮은 항전계를 가지는 에스비티로 대체되고 있는 실정이다.
그러나 상기 종래의 강유전체 박막재료인 에스비티를 이용한 강유전체 박막제조방법은 제조공정온도가 750℃∼800℃ 정도의 고온이기 때문에 이와 같은 고온에서 박막 제조 시, 계면 확산반응에 의해 열화현상이 발생하는 문제점이 있다.
이는 비 강유전상인 플로라이트(Fluorite)상에서 강유전상인 오리빌리어스(Aurivillius)상으로의 상변태온도가 800℃ 근방에서 발생하기 때문이다.
또한 고온에서 강유전체 박막을 제조할 경우, 제조비용도 많이 소요되는 문제점도 더불어 발생한다.
따라서 저온에서도 플로라이트상에서 오리빌리어스상으로의 상변태가 발생할 수 있는 에스비티를 이용한 강유전체 박막제조방법의 필요성이 대두되었다.
본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로 본 발명의 목적은 에스비티를 이용한 박막제조공정 시, 700℃∼730℃의 저온에서도 빠른 시간 내에 플로라이트상에서 강유전상인 오리빌리어스상으로의 상변태를 가능하게 하여 계면 확산반응을 억제함으로써 열화현상의 발생을 억제할 수 있으며, 더욱이 종래의 에스비티를 이용한 강유전체 박막제조방법보다 50℃∼100℃가 낮은 공정온도에서 보다 빠른 열처리시간 내에 강유전체 박막의 제조가 가능하여 제조비용의 감소도 가능한 에스비티 강유전체 박막의 공정조건 제어방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명은 에스비티를 이용한 강유전체 박막제조공정에 있어서, 에스비티 나노분말인 오리빌리어스상을 가지는 에스비티시드를 포함하는 현탁액을 반도체기판 상에 균일하게 분포시키는 제 1공정과, 상기 오리빌리어스상을 가지는 에스비티시드가 균일하게 분포된 반도체기판 상에 에스비티 졸용액을 코팅한 후 건조하는 과정을 다수번 반복하여 소정두께를 가지는 비정질의 에스비티박막을 형성하는 제 2공정과, 오리빌리어스상을 가지는 에스비티시드가 내부에 분포된 상기 비정질의 에스비티박막이 형성된 반도체기판을 소정온도 및 소정시간으로 열처리하여 비정질의 에스비티박막을 플로라이트상으로 결정화함으로써 에스비티박막을 오리빌리어스상을 가지는 에스비티시드가 내부에 분포된 플로라이트상으로 상변태시키는 제 3공정과, 오리빌리어스상을 가지는 에스비티시드가 내부에 분포된 플로라이트상인 박막이 형성된 반도체기판을 700℃∼730℃ 사이의 온도 및 30분∼80분 사이의 시간 동안 열처리하여 플로라이트상의 내부에 분포된 오리빌리어스상을 가지는 에스비티시드에서 핵성장이 진행되어 플로라이트상인 박막이 오리빌리어스상으로 상변태되는 제 4공정을 포함하며; 그리고 상기 제 1공정의 전처리공정으로서 오리빌리어스상을 가지는 에스비티 나노분말인 에스비티시드를 형성하는 전처리공정을 더 포함하는 구성이다.
상기 오리빌리어스상을 가지는 에스비티시드를 형성하는 전처리공정은 금속알콕사이드들인 스트론튬-아이소프로폭사이드(Sr-isopropoxide), 비스무스-아밀옥사이드(Bi-amyloxide), 탄탈늄-에톡사이드(Ta-ethoxide)들을 2-메톡시에탄올(2-Methoxyethanol)에서 환류시키고, 이를 연차적으로 혼합하여 에스비티 조성의 졸을 형성한 후, 이를 공기 중 상온에서 수화 및 축합반응을 일으켜 겔분말을 형성한 후, 800℃에서 1시간 동안 열처리하여 결정화된 오리빌리어스상으로 이루어진 나노분말을 형성한 후, 이를 2-메톡시에탄올의 현탄액 내에서 습식밀링한 후, 시린지 필터로 여과하여 약 5-100㎚입도의 에스비티시드가 형성되는 공정이다.
상기 오리빌리어스상을 가지는 에스비티시드의 조성비는 스트론튬(Sr)이 5.739중량퍼센트이고, 비스무스(Bi)는 46.927중량퍼센트이며, 탄탈늄(Ta)이 33.861중량퍼센트이고, 산소(O)는 13.473중량퍼센트를 가진다.
상기 에스비티 졸용액은 오리빌리어스상을 가지는 상기 에스비티시드와 동일한 조성비를 가지도록 제작되며, 상기 현탄액은 2-메톡시에탄올을 사용한다.
상기 제 2공정의 오리빌리어스상을 가지는 에스비티시드가 균일하게 분포된 반도체기판 상에 에스비티 졸용액을 코팅한 후 건조하는 과정은 비정질의 에스비티박막이 400㎚정도의 두께를 가지도록 순차적으로 4-6회 정도 반복되어지며, 건조과정은 상온에서 1분 후, 150℃에서 1시간 건조시킨 후에 450℃에서 10분간 열분해시키는 과정으로 이루어진다.
상기 제 3공정의 내부에 오리빌리어스상을 가지는 에스비티시드가 균일하게 분포된 비정질의 에스비티박막이 플로라이트상으로 결정화되는 온도 및 시간은 600℃에서 60분 동안 이고, 상기 제 4공정의 플로라이트상인 박막을 오리빌리어스상으로 상변태되는 바람직한 시간 및 온도는 700℃에서 40분이다.
이하에서는 본 발명의 실시예에 대한 구성 및 작용을 첨부한 도면을 참조하면서 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명으로서 에스비티를 이용한 강유전체 박막제조공정도이다.
도시된 바와 같이, 본 발명의 에스비티를 이용한 강유전체 박막제조공정은 에스비티 나노분말인 에스비티시드(100)(Seed)를 포함하는 현탁액을 반도체기판(200)(Pt/Ti/SiO2/Si) 상에 균일하게 분포시키는 제 1공정과, 상기 에스비티시드(100)가 균일하게 분포된 반도체기판(200) 상에 에스비티 졸(Sol)용액을 코팅한 후 건조하는 과정을 다수번 반복하여 소정두께를 가지는 비정질의 에스비티박막(300)을 형성하는 제 2공정과, 상기 비정질의 에스비티박막(300)이 형성된 반도체기판(200)을 소정온도 및 소정시간으로 열처리하여 비정질의 에스비티박막(300)을 플로라이트상(400)으로 결정화되는 제 3공정과, 상기 플로라이트상(400)으로 결정화된 박막이 형성된 반도체기판(200)을 700℃∼730℃ 사이의 온도 및 30분∼80분 사이의 시간 동안 열처리하여 플로라이트상(400)인 박막을 오리빌리어스상(600)으로 상변태되는 제 4공정을 포함하며, 상기 제 1공정의 전처리공정으로서, 에스비티 나노분말인 에스비티시드(100)를 형성하는 전처리공정을 더 포함하는 구성이다.
상기 에스비티시드(100)를 형성하는 전처리공정은 금속알콕사이드들인 스트론튬-아이소프로폭사이드(Sr-isopropoxide), 비스무스-아밀옥사이드(Bi-amyloxide), 탄탈늄-에톡사이드(Ta-ethoxide)들을 2-메톡시에탄올(2-Methoxyethanol)에서 알킬기를 치환시키고, 이를 연차적으로 혼합하여 에스비티 조성의 졸(Sol)을 형성한 후, 이를 공기 중 상온에서 수화 및 축합반응을 일으켜 겔(Gel) 분말을 형성한 후, 800℃에서 1시간 동안 열처리하여 결정화된 오리빌리어스상(600)으로 이루어진 나노분말을 형성한 후, 이를 2-메톡시에탄올의 현탄액 내에서 습식밀링(Wet Milling)한 후, 시린지 필터로 여과하여 약 5-100㎚ 입도의 오리빌리어스상을 가지는 에스비티시드(100)가 형성된다.
또한 본 발명의 에스비티시드(100)의 조성비는 Sro.7Bi2.4Ta2O9로 표시되며, 각 조성에 따른 몰분율 및 그 몰분율에 해당하는 중량퍼센트를 표 1에 기재하였다.
조성 몰분율(g/mol) 중량퍼센트(wt%)
스트론튬 87.62 5.739
비스무스 208.98 46.927
탄탈늄 180.948 33.861
산소 16 13.473
표 1에 기재된 바와 같이, 본 발명의 에스비티시드(100) 조성은 종래의 조성인 SrBi2Ta2O9를 이용하여 결정화 시 발생하는 비강유전상인 파이로클러(Pyrochlore)상의 형성을 방지함으로써, 에스비티박막(300)의 강유전성을 향상시킬 수 있다. 또한 본 발명의 오리빌리어스상을 가지는 에스비티시드(100)와 에스비티 졸용액은 동일한 조성비를 가지도록 제작된다.
상기 반도체기판(200)은 Pt/Ti/SiO2/Si의 적층구조를 가지는 기판(200)을 사용할 수 있으며, 또는 다른 적층구조를 가지는 반도체기판(200)도 사용할 수 있다.
상기 제 1공정에서 사용되는 현탄액은 오리빌리어스상을 가지는 에스비티시드(100)가 반도체기판(200) 상에 균일하게 분산이 되도록 한 후, 그 분산된 오리빌리어스상을 가지는 에스비티시드(100)가 반도체기판(200) 상에 접착이 되게 하는 분산/접착제 기능을 수행하는 것으로서, 2-메톡시에탄올의 조성을 가지는 현탄액을 할 수 있으며, 또는 다른 조성을 가지는 현탁액을 사용할 수도 있다.
상기 제 2공정의 에스비티시드(100)가 균일하게 분포된 반도체기판(200) 상에 에스비티 졸용액을 코팅한 후 건조하는 과정은 비정질의 에스비티박막(300)이 400㎚정도의 두께를 가지도록 순차적으로 4-6회 정도 반복되어 지고, 상기 코팅공정은 스핀코터를 이용하여 코팅한다.
또한 상기 오리빌리어스상을 가지는 에스비티시드(100)가 균일하게 분포된 반도체기판(200) 상에 에스비티 졸용액의 코팅 후에 수행되는 건조과정은 상온에서 1분 후, 150℃에서 1시간 건조시킨 후에 450℃에서 10분간 열분해(Pyrolysis)시키는 과정으로 이루어진다.
상기 제 3공정의 비정질의 에스비티박막(300)이 플로라이트상(400)으로 결정화되는 가장 바람직한 온도 및 시간은 600℃에서 60분이다.
상기 제 4공정의 플로라이트상(400)인 박막을 오리빌리어스상(600)으로 상변태되는 가장 바람직한 시간 및 온도는 700℃에서 40분이다.
상기 구성으로 된 본 고안의 작용효과를 도 1a 내지 도 5b를 참조하여 설명하면 다음과 같다.
먼저 금속알콕사이드들인 각종 조성을 이용하여 생성된 에스비티시드(100)를 현탁액에 넣은 후, 스핀코터를 이용하여 반도체기판(200) 상에 뿌릴 시, 현탄액은 에스비티시드(100)가 한 부분에 집중적으로 분포되는 것을 방지하는 분산제 기능을 수행하여 에스비티시드(100)를 균일하게 분포시키는 기능을 수행한 후, 균일하게 분포된 후에는 에스비티시드(100)가 다른 곳으로 이동되지 않도록 접착제 기능도 동시에 수행한다
도 2는 본 발명의 반도체기판 상에 균일하게 분포된 에스비티시드를 주사전자현미경으로 촬영한 것을 나타낸 도면으로서, 오리빌리어스상을 가지는 에스비티시드(100)가 반도체기판(200) 상에 한 부분에 몰리지 않고 균일하게 분포되어진 것을 알 수 있다.
이와 같이, 오리빌리어스상을 가지는 에스비티시드(100)가 균일하게 분포된 반도체기판(200) 상에 스핀코터를 이용하여 오리빌리어스상을 가지는 에스비티시드(100)와 동일한 조성을 가지는 에스비티 졸용액을 코팅하여 비정질의 에스비티박막(300)을 형성한 후, 1분 후, 열판(Hot Plate)를 이용하여 150℃에서 1시간 건조시킨 후에 재차 450℃에서 10분간 열분해(Pyrolysis)시키는 건조과정을 수행한다.
이때 비정질의 에스비티박막(300)은 400㎚정도의 두께가 되도록 코팅 및 건조과정은 순차적으로 4-6회 정도 반복된다.
반도체기판(200) 상에 형성된 것으로, 오리빌리어스상을 가지는 에스비티시드(100)가 내부에 균일하게 분포된 비정질의 에스비티박막(300)은 박스로(500)에 인입하여 600℃에서 60분 동안 열처리가 수행됨으로써 비정질의 에스비티박막(300)이 100%의 완전한 플로라이트상(400)으로 결정화가 일어난다. 이때, 결정화된 플로라이트상(400)의 내부에는 오리빌리어스상을 가지는 에스비티시드(100)가 균일하게 분포되어 있는 상태이다. 이와 같이 내부에 오리빌리어스상을 가지는 에스비티시드(100)가 균일하게 분포된 플로라이트상으로 결정화된 박막이 형성된 반도체기판(200)을 재차 박스로(500)에 인입하여 700℃∼730℃의 저온에서 30분∼80분의 단시간 내에 강유전상인 오리빌리어스상(600)으로 상변태된다. 즉, 비 강유전상인 플로라이트상에서 강유전상인 오리빌리어스상으로의 상변태온도는 800℃ 정도의 고온에서 발생한다. 이는, 오리빌리어스상으로 상변태가 진행되기 위해서는 플로라이트상에서 오리빌리어스상의 핵이 생성되어야 하기 때문이다. 그런데, 본원발명의 반도체기판(200)상에 적층된 플로라이이트상으로 이루어진 박막의 내부에는 이미 오리빌리어스상을 가지는 에스비티시드(100)가 균일하게 분포되어 있기 때문에 오리빌리어스상을 가지는 핵의 생성 없이 바로 오리빌리어스상을 가지는 에스비티시드(100)에서 핵성장이 이루어진다. 이는, 핵을 생성시키는데 소요되는 활성화에너지가 핵을 성장시킨는데 소요되는 활성화에너지보다 더 큰 에너지를 요구하기 때문에 70∼100℃ 정도의 낮은 온도에서 보다 적은 열처리시간으로도 오리빌리어스상으로의 상변태를 진행할 수 있다.
도3a는 종래 에스비티시드를 포함하지 않는 에스비티 강유전체 박막이 700℃에서 다양한 열처리시간에 따른 오리빌리어스상의 형성거동을 X-선 회절법을 이용하여 나타낸 도면이고, 도3b는 본 발명의 에스비티시드를 포함하는 에스비티 강유전체 박막이 700℃에서 다양한 열처리시간에 따른 오리빌리어스상의 형성거동을 X-선 회절법을 이용하여 나타낸 도면이다.
도시된 바와 같이, 에스비티시드를 포함하는 에스비티박막은 에스비티시드를 포함하지 않은 에스비티박막보다 강유전상인 오리빌리어스상(A)의 형성속도가 매우 빠르다는 것을 알 수 있으며, 에스비티시드를 포함하는 에스비티박막의 경우 700℃에서 대략 40분의 단시간 내에 오리빌리어스상(A)의 결정성이 충분히 높아진 것을 볼 수 있다.
그러나 오리빌리어스상을 가지는 에스비티시드를 포함하지 않은 에스비티박막의 경우에는 700℃에서 1시간을 열처리하여도 비강유전 중간상인 플로라이트상(F)이 잔류되어 있는 것을 볼 수 있다.
도4a는 종래 오리빌리어스상을 가지는 에스비티시드를 포함하지 않는 에스비티 강유전체 박막을 다양한 가열온도 및 열처리시간에 따라 형성되는 오리빌리어스상의 형성분율을 나타낸 도면이고, 도4b 본 발명의 오리빌리어스상을 가지는 에스비티시드를 포함하는 에스비티 강유전체 박막을 다양한 가열온도 및 열처리시간에 따라 형성되는 오리빌리어스상의 형성분율을 나타낸 도면이고, 표 2는 에스비티 강유전체 박막에 오리빌리어스상을 가지는 에스비티시드의 포함유무에 따라 형성되는 오리빌리어스상의 형성분율을 기재한 것이다.
오리빌리어스상 생성분율
시간(min) 온도(℃), 에스비티시드가 포함되지 않은에스비티 강유전체 박막 온도(℃), 에스비티시드가 포함된에스비티 강유전체 박막
700 710 720 730 700 710 720 730
04 - - - 0.124 - - - 0.623
05 0.065 0.088 0.120 - 0.397 0.479 0.572 -
07 - - - 0.227 - - - 0.777
10 0.145 0.203 0.264 0.331 0.629 0.717 0.807 0.879
20 0.308 0.402 0.508 0.590 0.826 0.892 0.934 0.968
40 0.565 0.681 0.794 0.903 0.957 0.971 0.991 0.994
80 0.882 0.902 0.916 0.912 0.988 0.993 - -
도시된 바와 같이, 오리빌리어스상을 가지는 에스비티시드를 포함하는 에스비티박막의 오리빌리어스상의 형성분율이 오리빌리어스상을 가지는 에스비티시드를 포함하지 않은 에스비티박막의 오리빌리어스상의 형성분율보다 더욱 낮은 온도에서 더욱 빠른 시간 내에 형성되는 것을 알 수 있으며, 더욱이 오리빌리어스상을 가지는 에스비티시드를 포함하는 에스비티박막은 열처리되는 온도에 상관없이 대략 40분의 단시간의 열처리시간으로 거의 95% 이상의 오리빌리어스상이 형성된 것을 볼 수 있다.
그러나 오리빌리어스상을 가지는 에스비티시드를 포함하지 않은 에스비티박막의 경우 730℃의 이상의 고온에서 80분 이상 열처리하여도 오리빌리어스상의 형성은 대략 90% 정도밖에 안되는 것을 볼 수 있다.
또한 표에 기재된 바와 같이, 열처리시간을 1시간으로 제한할 때 에스비티시드를 포함하는 에스비티박막의 700℃의 온도만으로도 소망하는 강유전상인 오리빌리어스상의 형성을 95% 이상 얻을 수 있다는 것을 보다 명백하게 알 수 있어 종래의 에스비티시드를 포함하지 않은 에스비티박막의 공정온도인 750-800℃ 보다 약 50℃-100℃ 정도 낮출 수 있어 비휘발성 박막 제조 시에 보다 적은 비용으로 제조할 수 있다.
도5a는 종래 오리빌리어스상을 가지는 에스비티시드를 포함하지 않는 에스비티 강유전체 박막을 주사전자현미경으로 촬영한 것을 나타낸 도면이고, 도5b는 본 발명의 오리빌리어스상을 가지는 에스비티시드를 포함하는 에스비티 강유전체 박막을 주사전자현미경으로 촬영한 것을 나타낸 도면이다.
도시된 바와 같이, 오리빌리어스상을 가지는 에스비티시드를 포함하지 않는 에스비티 강유전체 박막의 경우 중간상인 플로라이트상의 미세결정들이 큰 덩어리로 부분부분 뭉쳐 잔류하는 것을 볼 수 있으며, 오리빌리어스상을 가지는 에스비티시드를 포함하는 에스비티 강유전체 박막의 경우는 오리빌리어스상의 결정이 크고 뚜렷하게 형성되어 있는 것을 볼 수 있는데 이는 오리빌리어스상을 가지는 에스비티시드가 이미 반도체기판에 균일하게 분포될 때부터 오리빌리어스상으로 결정화가 되어 있는 상태이기 때문에 오리빌리어스상을 가지는 에스비티시드에 의해 플로라이트상이 저온에서도 보다 빠른 시간 내에 오빌리어스상으로의 변태를 촉진시키는 것을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명은 저온에서도 최단시간 내에 플로라이트상에서 강유전상인 오리빌리어스상으로의 상변태를 가능하게 하여 계면 확산반응을 억제함으로써 열화현상의 발생을 억제할 수 있으며, 더욱이 종래의 에스비티를 이용한 강유전체 박막제조방법보다 50℃∼100℃가 낮은 공정온도에서 보다 빠른 열처시간 내에 강유전체 박막의 제조가 가능하여 제조비용도 최소화할 수 있는 효과를 발휘한다.
본 발명은 기재된 구체예 대해서만 상세히 설명되었지만 본 발명의 사상과 범위내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 첨부한 특허청구범위에 속한다 할 것이다.
도 1a 내지 도 1d는 본 발명의 에스비티를 이용한 강유전체 박막제조공정도,
도 2는 본 발명의 반도체기판 상에 균일하게 분포된 에스비티시드를 주사전자현미경으로 촬영한 것을 나타낸 도면,
도3a는 종래 에스비티시드를 포함하지 않는 에스비티 강유전체 박막이 700℃에서 다양한 열처리시간에 따른 오리빌리어스상의 형성거동을 X-선 회절법을 이용하여 나타낸 도면,
도3b는 본 발명의 에스비티시드를 포함하는 에스비티 강유전체 박막이 700℃에서 다양한 열처리시간에 따른 오리빌리어스상의 형성거동을 X-선 회절법을 이용하여 나타낸 도면,
도4a는 종래 에스비티시드를 포함하지 않는 에스비티 강유전체 박막을 다양한 가열온도 및 열처리시간에 따라 형성되는 오리빌리어스상의 형성분율을 나타낸 도면,
도4b 본 발명의 에스비티시드를 포함하는 에스비티 강유전체 박막을 다양한 가열온도 및 열처리시간에 따라 형성되는 오리빌리어스상의 형성분율을 나타낸 도면,
도5a는 종래 에스비티시드를 포함하지 않는 에스비티 강유전체 박막을 주사전자현미경으로 촬영한 것을 나타낸 도면,
도5b는 본 발명의 에스비티시드를 포함하는 에스비티 강유전체 박막을 주사전자현미경으로 촬영한 것을 나타낸 도면이다.
<도면의 주요부분에 대한 부호설명>
100 : 에스비티시드 200 : 반도체기판
300 : 비정질의 에스비티박막 400 : 플로라이트상
500 : 오리빌리어스상

Claims (9)

  1. 에스비티를 이용한 강유전체 박막제조공정에 있어서,
    에스비티 나노분말인 오리빌리어스상을 가지는 에스비티시드(100)를 포함하는 현탁액을 반도체기판(200) 상에 균일하게 분포시키는 제 1공정과,
    상기 오리빌리어스상을 가지는 에스비티시드(100)가 균일하게 분포된 반도체기판(200) 상에 에스비티 졸용액을 코팅한 후 건조하는 과정을 다수번 반복하여 소정두께를 가지는 비정질의 에스비티박막(300)을 형성하는 제 2공정과,
    오리빌리어스상을 가지는 에스비티시드(100)가 내부에 분포된 상기 비정질의 에스비티박막(300)이 형성된 반도체기판(200)을 소정온도 및 소정시간으로 열처리하여 비정질의 에스비티박막(300)을 플로라이트상(400)으로 결정화함으로써 에스비티박막(300)을 오리빌리어스상을 가지는 에스비티시드(100)가 내부에 분포된 플로라이트상(400)으로 상변태시키는 제 3공정과,
    오리빌리어스상을 가지는 에스비티시드(100)가 내부에 분포된 플로라이트상(400)인 박막이 형성된 반도체기판(200)을 700℃∼730℃ 사이의 온도 및 30분∼80분 사이의 시간 동안 열처리하여 플로라이트상(400)의 내부에 분포된 오리빌리어스상을 가지는 에스비티시드(100)에서 핵성장이 진행되어 플로라이트상(400)인 박막이 오리빌리어스상(600)으로 상변태되는 제 4공정을 포함하며; 그리고 상기 제 1공정의 전처리공정으로서 오리빌리어스상을 가지는 에스비티 나노분말인 에스비티시드(100)를 형성하는 전처리공정을 더 포함하여 구성되는 것을 특징으로 하는 에스비티 강유전체 박막의 공정조건 제어방법.
  2. 제1항에 있어서, 상기 오리빌리어스상을 가지는 에스비티시드(100)를 형성하는 전처리공정은 금속알콕사이드들인 스트론튬-아이소프로폭사이드, 비스무스-아밀옥사이드, 탄탈늄-에톡사이드들을 2-메톡시에탄올에서 치환시키고, 이를 연차적으로 혼합하여 에스비티 조성의 졸을 형성한 후, 이를 공기 중 상온에서 수화 및 축합반응을 일으켜 겔분말을 형성한 후, 800℃에서 1시간 동안 열처리하여 결정화된 오리빌리어스상(600)으로 이루어진 나노분말을 형성한 후, 이를 2-메톡시에탄올의 현탄액 내에서 습식밀링한 후, 시린지 필터로 여과하여 약 5-100㎚입도의 에스비티시드(100)가 형성되는 것을 특징으로 하는 에스비티 강유전체 박막의 공정조건 제어방법.
  3. 제1항 또는 제2항에 있어서, 상기 에스비티시드(100)의 조성비는 스트론튬이 5.739중량퍼센트이고, 비스무스는 46.927중량퍼센트이며, 탄탈늄이 33.861중량퍼센트이고, 산소는 13.473중량퍼센트인 것을 특징으로 하는 에스비티 강유전체 박막의 공정조건 제어방법.
  4. 제1항에 있어서, 상기 에스비티 졸용액은 상기 에스비티시드(100)와 동일한 조성비를 가지는 것을 특징으로 하는 에스비티 강유전체 박막의 공정조건 제어방법.
  5. 제1항 또는 제2항에 있어서, 상기 현탄액은 2-메톡시에탄올을 사용하는 것을 특징으로 하는 에스비티 강유전체 박막의 공정조건 제어방법.
  6. 제1항에 있어서, 상기 제 2공정의 에스비티시드(100)가 균일하게 분포된 반도체기판(200) 상에 에스비티 졸용액을 코팅한 후 건조하는 과정은 비정질의 에스비티박막(300)이 400㎚정도의 두께를 가지도록 순차적으로 4-6회 정도 반복되어 지는 것을 특징으로 하는 에스비티 강유전체 박막의 공정조건 제어방법.
  7. 제1항 또는 제6항에 있어서, 상기 에스비티시드(100)가 균일하게 분포된 반도체기판(200) 상에 에스비티 졸용액의 코팅 후에 수행되는 건조과정은 상온에서 1분 후, 150℃에서 1시간 건조시킨 후에 450℃에서 10분간 열분해시키는 과정인 것을 특징으로 하는 에스비티 강유전체 박막의 공정조건 제어방법.
  8. 제1항에 있어서, 상기 제 3공정의 비정질의 에스비티박막(300)이 플로라이트상(400)으로 결정화되는 온도 및 시간은 600℃에서 60분인 것을 특징으로 하는 에스비티 강유전체 박막의 공정조건 제어방법.
  9. 제1항에 있어서, 상기 제 4공정의 플로라이트상(400)인 박막을 오리빌리어스상(600)으로 상변태되는 바람직한 시간 및 온도는 700℃에서 40분인 것을 특징으로 하는 에스비티 강유전체 박막의 공정조건 제어방법.
KR10-2003-0005627A 2003-01-28 2003-01-28 에스비티 강유전체 박막의 공정조건 제어방법 KR100502175B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0005627A KR100502175B1 (ko) 2003-01-28 2003-01-28 에스비티 강유전체 박막의 공정조건 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0005627A KR100502175B1 (ko) 2003-01-28 2003-01-28 에스비티 강유전체 박막의 공정조건 제어방법

Publications (2)

Publication Number Publication Date
KR20040069161A KR20040069161A (ko) 2004-08-04
KR100502175B1 true KR100502175B1 (ko) 2005-07-20

Family

ID=37358053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0005627A KR100502175B1 (ko) 2003-01-28 2003-01-28 에스비티 강유전체 박막의 공정조건 제어방법

Country Status (1)

Country Link
KR (1) KR100502175B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851982B1 (ko) * 2007-02-23 2008-08-12 삼성전자주식회사 강유전체 나노도트를 포함하는 강유전체 정보저장매체 및그 제조방법

Also Published As

Publication number Publication date
KR20040069161A (ko) 2004-08-04

Similar Documents

Publication Publication Date Title
US5817170A (en) Low temperature seeding process for ferroelectric memory device
US6922351B2 (en) Ferroelectric memory device and method of manufacturing the same
JP3476932B2 (ja) 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法
US7208324B2 (en) Liquid composition for forming ferroelectric thin film and process for producing ferroelectric thin film
JP6814915B2 (ja) 強誘電体メモリ及びその製造方法、強誘電体膜及びその製造方法
US6162293A (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
CN105190848B (zh) 附带铁电膜的硅基板
Kim et al. The effects of cation-substitution on the ferroelectric properties of sol-gel derived PZT thin film for FRAM application
KR100502175B1 (ko) 에스비티 강유전체 박막의 공정조건 제어방법
US20060124890A1 (en) Liquid composition for forming ferroelectric thin film and process for producing ferroelectric thin film
KR100530404B1 (ko) 산화물 유전체막의 기상 성장 방법
Chen et al. Preferred orientation controlling of PZT (52–48) thin films prepared by sol–gel process
Turevskaya et al. Ferroelectric thin films of bismuth strontium tantalate prepared by alkoxide route
KR100502042B1 (ko) 에스비티 박막의 강유전특성 향상방법
CA2163130C (en) Thin film capacitors on gallium arsenide substrate and process for making the same
Hirano et al. Effect of excess lead addition on processing of sol-gel derived lanthanum-modified lead zirconate titanate thin film
US6358811B1 (en) Method for forming a stoichiometric ferroelectric and/or dielectric thin film layer containing lead or bismuth on an electrode
JP2000031411A (ja) 強誘電体薄膜の製造方法
Hayashi et al. Effects of Bi2O3 seeding layer on crystallinity and electrical properties of CSD-derived Bi4− xLaxTi3O12 ferroelectric thin films
JP3764650B2 (ja) 強誘電体キャパシタとその製造方法およびその強誘電体キャパシタを備えた半導体装置
KR19990081446A (ko) 강유전체 박막 제조방법
Chen et al. Effect of titanium substitution on film structure and ferroelectric properties of Sr-deficient Sr0. 75Bi2. 35Ta2O9 thin films
US20010018132A1 (en) Method for producing very thin ferroelectric layers
Chon et al. Ferroelectric properties of highly c-axis oriented Bi4− xLaxTi3O12 film-based capacitors
Chen et al. Synthesis of Bi4-xYbxTi3O12 Nanopowders by a Modified Sol-Gel Process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee