KR100499636B1 - 플래쉬 메모리의 리던던시 장치 - Google Patents

플래쉬 메모리의 리던던시 장치 Download PDF

Info

Publication number
KR100499636B1
KR100499636B1 KR10-2003-0016429A KR20030016429A KR100499636B1 KR 100499636 B1 KR100499636 B1 KR 100499636B1 KR 20030016429 A KR20030016429 A KR 20030016429A KR 100499636 B1 KR100499636 B1 KR 100499636B1
Authority
KR
South Korea
Prior art keywords
cell
address
defective
sense amplifier
data
Prior art date
Application number
KR10-2003-0016429A
Other languages
English (en)
Other versions
KR20040081861A (ko
Inventor
이용섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2003-0016429A priority Critical patent/KR100499636B1/ko
Publication of KR20040081861A publication Critical patent/KR20040081861A/ko
Application granted granted Critical
Publication of KR100499636B1 publication Critical patent/KR100499636B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리의 리던던시 장치에 관한 것으로서, 리드 동작 시 출력된 데이터가 비정상인 경우, 데이터 입출력시 저장된 셀의 주소정보를 통해 불량 셀과 연결된 센스앰프의 위치정보를 추출하고, 상기 추출된 불량셀과 연결된 센스앰프의 위치정보와 외부에서 수신된 불량셀의 주소정보를 저장하는 불량주소 데이터 생성부와, 불량주소 데이터 생성부로부터 불량셀의 주소정보 및 센스앰프의 위치정보를 수신하여 저장하고, 외부로부터 데이터 리드/라이트동작을 위한 주소가 입력되면 상기 불량셀의 주소정보와 비교하여 일치하면 해당 불량셀과 연결된 센스앰프를 구동시키는 인에이블신호를 출력하는 불량주소 저장부와, 불량주소 저장부로부터 센스앰프 인에이블신호를 수신하여, 센스앰프에 해당하는 플래쉬 셀을 여분의 셀로 대체하는 플래쉬 셀 대체부를 포함하는 것을 특징으로 한다.

Description

플래쉬 메모리의 리던던시 장치{Redundancy device of flash memory }
본 발명은 플래쉬 메모리의 리던던시 장치에 관한 것으로서, 마이크로 컨트롤러 유닛 칩에 내장되는 플래쉬 메모리제작 공정 시에 발생되는 불량 비트라인에 연결된 셀 어레이를 여분의 셀 어레이로 교체할 경우에, 불량 데이터를 칩에서 자체적으로 생성하여 테스트 시간을 단축하여 테스트 비용을 절감할 수 있는 기술에 관한 것이다.
일반적으로 플래쉬(flash) 메모리(memory) 장치는 제조 과정에서 결함이 생긴 메모리 셀(cell)을 여분의 메모리 셀로 대체함으로써 전체 메모리 장치를 폐기시키지 않고 정상적으로 사용할 수 있게 하는 리던던시(redundancy) 기능을 구비한다.
도 1은 종래의 플래쉬 메모리 장치의 리던던시 장치의 구성도이다.
플래쉬 메모리의 리던던시 장치는 플래쉬 셀 어레이부(1), 여분의 셀 어레이(2), 데이터 버퍼부(4), 불량주소 저장 플래쉬 셀 어레이부(6), 센스앰프그룹부(3, 5), 및 비교부(7)를 구비한다.
플래쉬 셀 어레이부(1)는 데이터의 리드(read)/라이트(write)를 위한 셀을 구비하고, 여분의 셀 어레이(2)는 플래쉬 셀 어레이부(1)의 셀 중 비트라인 불량이 발생한 셀 어레이를 대체하기 위한 여분의 셀을 포함한다.
센스앰프 그룹부(3)는 N개의 센스앰프를 구비하고, 플래쉬 셀 어레이부(1)의 데이터를 읽어들여 증폭하여 출력하거나, 데이터 버퍼부(4)를 통해 수신받은 데이터를 플래쉬 셀 어레이부(1)로 전송한다. 이때, 센스앰프 그룹부(3)는 비교부(7)로부터의 센스앰프 인에이블신호(EN)에 응답하여 구동된다.
데이터 버퍼부(4)는 리드(read) 시에는 센스앰프그룹부(3)의 N 개의 센스앰프로부터 증폭된 각 데이터를 수신하여 출력하고, 라이트(write) 시에는 데이터를 입력받아 센스앰프그룹부(3)로 전송한다.
센스앰프그룹부(5)는 외부의 테스트 장치(미도시)를 통해 플래쉬 셀 어레이부(1)의 셀들을 테스트하여 불량셀이 있으면, 해당 불량셀에 대한 주소정보 및 불량셀과 연결된 센스앰프의 위치정보를 데이터 형식(D)으로 수신하여, 불량주소 저장 플래쉬 셀 어레이부(6)에 저장한다. 그리고, 불량주소 저장 플래쉬 셀 어레이부(6)에 저장되어 있는 불량셀의 주소정보를 읽어 들여 래치하고 있다가, 비교부(7)로 전송한다.
불량주소 저장 플래쉬 셀 어레이부(6)는 플래쉬 셀 어레이부(2)의 셀 어레이 중 불량이 발생한 셀의 주소정보 및 위치정보를 포함하는 데이터형식(D)을 저장한다. 불량주소 저장 플래쉬 셀 어레이부(3)에 저장되는 데이터 형식(D)을 도 2에 상세히 도시되어 있으며, 데이터형식(D)은 불량 셀의 주소정보(8)와 불량 셀과 연결된 센스앰프의 위치정보(9)를 포함한다.
비교부(7)는 센스앰프그룹부(5)에서 읽어들인 불량 셀의 주소정보를 수신하여 입력된 어드레스(ADD)와 비교한다. 그 비교결과 불량 셀의 주소정보와 입력된 어드레스(ADD)가 일치하면, 센스앰프 인에이블신호(EN)를 출력한다.
종래의 플래쉬 메모리의 리던던시 장치의 동작을 설명하면, 비교부(7)는 외부로부터 입력된 어드레스(ADD)와 센스앰프 그룹부(5)에 래치되어 있던 불량 셀의 주소를 비교하여 일치하면, 센스앰프 구동신호(EN)를 출력하여, 불량이 발생한 해당 셀을 여분 셀 어레이(2)의 셀로 대체한다.
이때, 외부 테스트 장치(미도시)를 통해 미리 모든 셀을 테스트하여 불량여부를 판단함으로써, 불량으로 판별이 된 셀의 주소정보 및 센스앰프 위치정보를 포함하는 데이터 형식(D)을 센스앰프 그룹부(4)를 통해 불량 주소 저장 플래쉬 셀 어레이부(5)에 저장해둔다.
따라서, 이처럼 외부 테스트 장치(미도시)를 통해 플래쉬 셀 어레이부(1)의 모든 셀에 대하여 불량여부를 테스트를 하여, 불량으로 판별된 셀에 대한 정보를 미리 불량주소 저장 플래쉬 셀 어레이부(5)에 저장함으로써 테스트 시간이 많이 소모되고 따라 테스트 비용도 증가하게 되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 불량주소 저장 플래쉬 셀 어레이부에 저장할 불량 셀의 주소정보와 불량 셀에 연결된 센스앰프 위치정보를 데이터형식으로 자체 생성하여 테스트 시간 및 비용을 단축시킬 수 있도록 하는 데 있다.
상기 과제를 달성하기 위한 본 발명은 리드 동작 시 출력된 데이터가 비정상인 경우, 데이터 입출력시 저장된 셀의 주소정보를 이용하여 불량 셀과 연결된 센스앰프의 위치정보를 추출하고, 상기 추출된 불량셀과 연결된 센스앰프의 위치정보와 외부에서 수신된 불량셀의 주소정보를 저장하는 불량주소 데이터 생성부와, 불량주소 데이터 생성부로부터 불량셀의 주소정보 및 센스앰프의 위치정보를 수신하여 저장하고, 외부로부터 데이터 리드/라이트동작을 위한 주소가 입력되면 상기 불량셀의 주소정보와 비교하여 일치하면 해당 불량셀과 연결된 센스앰프를 구동시키는 인에이블신호를 출력하는 불량주소 저장부와, 불량주소 저장부로부터 센스앰프 인에이블신호를 수신하여, 센스앰프에 해당하는 플래쉬 셀을 여분의 셀로 대체하는 플래쉬 셀 대체부를 포함하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 플래쉬 메모리 장치의 리던던시 구성도이다.
리던던시회로는 셀어레이부(10), 불량주소 데이터 생성부(20), 및 불량주소 저장부(30)로 구성된다.
셀어레이부(10)는 플래쉬 셀 어레이부(11), 여분 셀 어레이(12), 및 센스앰프그룹부(13)로 구성된다.
플래쉬 셀 어레이부(11)는 복수개의 셀을 구비하고, 그 셀 중 선택된 셀에 데이터를 저장하거나 출력한다. 여분 셀 어레이(12)는 플래쉬 셀 어레이부(11)의 복수개의 셀 중 불량셀이 있는 경우, 해당 불량 셀 대신에 사용되기 위한 여분의 셀을 포함한다.
센스앰프그룹부(13)는 복수개의 센스앰프(1 내지 n)를 구비하여, 플래쉬 셀 어레이부(10)의 셀에 저장되어 있는 데이터를 각각 불러들여 증폭하거나, 불량주소 데이터 생성부(20)로부터 수신한 데이터를 플래쉬 셀 어레이부(11)에 전송한다.
불량주소 데이터 생성부(20)는 프로그램 데이터 레지스터부(21), 리드 데이터 레지스터부(22), 비교부(23), 인코더부(24), 및 불량주소 저장 플래쉬 셀 데이터 레지스터부(25)로 구성된다.
프로그램 데이터 레지스터부(21)는 라이트(write) 동작 시 프로그래밍을 위해 외부로부터 입력된 데이터를 플래쉬 셀 어레이부(11)로 전송하고, 해당 데이터의 저장될 셀의 주소정보를 저장해둔다.
리드 데이터 레지스터부(22)는 플래쉬 셀 어레이부(11)로부터 입력된 주소에 해당하는 셀의 데이터를 센스앰프그룹부(13)를 통해 읽어들여 출력하며, 읽어들인 데이터의 주소정보를 저장해둔다. 이때, 저장되어 있던 셀이 불량셀인 경우 올바르지 않은 비정상 데이터가 출력된다.
비교부(23)는 프로그램 데이터 레지스터부(21)에 저장해둔 출력될 데이터의 셀의 주소정보와 리드 데이터 레지스터부(22)에 저장해둔 입력된 데이터의 셀의 주소정보를 비교하여, 그 일치여부 결과를 플래그신호(Flag<n:1>)로 출력한다.
이때, 출력되는 플래그신호(Flag<n:1>)의 예는 도 4에 도시하고 있다. 도 4는 n=8인 경우 즉 센스앰프가 8개인 플래쉬 메모리 장치의 플래그신호(Flag<n:1>)를 나타내며, 이 플래그신호(Flag<n:1>)를 이용하여 불량셀과 연결된 센스앰프의 위치정보를 알 수 있다.
인코더부(24)는 비교부(23)로부터 플래그신호(Flag<n:1>)를 수신하여, n=2m 인코더에 의해 m개의 제어신호(camdata<m:1>)를 출력한다. 이때, 제어신호(camdata<m:1>)는 플래그신호(Flag<n:1>)의 영향을 받는다.
불량주소 저장 플래쉬 셀 데이터 레지스터부(25)는 인코더부(24)로부터 제어신호(camdata<m:1>)를 수신하여, 불량셀과 연결된 센스앰프의 위치정보를 저장하고, 외부 어드레스(ADD)를 수신하여, 해당 센스앰프와 연결된 불량셀의 주소정보를 저장한다. 이때, 불량셀의 주소정보와 센스앰프의 위치정보는 도 2와같은 데이터형식(D)으로 저장되며, 이 데이터형식(D)은 센스앰프그룹부(31)로 전송된다.
불량주소 저장부(30)는 불량주소 저장 플래쉬 셀 어레이부(32), 센스앰프그룹부(312), 및 비교부(33)로 구성된다.
불량주소 저장 플래쉬 셀 어레이부(32)는 플래쉬 셀 어레이부(11)의 셀 어레이 중 불량이 발생한 셀의 주소정보를 포함하는 데이터를 저장한다
센스앰프그룹부(31)는 불량주소 저장 플래쉬 셀 어레이부(32)에 저장되어 있는 불량주소 정보를 읽어 들이고, 불량주소 저장 플래쉬 셀 데이터 레지스터부(25)로부터 불량셀의 주소정보와 센스앰프위 위치정보를 포함하는 데이터(D)를 수신한다.
비교부(33)는 센스앰프그룹부(31)에 래치되어 있던 불량셀의 주소정보를 수신하여 입력된 어드레스(ADD)와 비교한다. 그 비교결과 불량셀의 주소정보와 입력된 어드레스(ADD)가 일치하면, 센스앰프 인에이블신호(EN)를 출력한다.
이하, 플래쉬 메모리의 리던던시 장치의 동작을 설명한다.
쓰기 동작 시에 프로그램 데이터 레지스터부(21)는 외부로부터 데이터를 수신하여, 플래쉬 셀 어레이부의 셀에 저장하고, 해당 셀의 주소정보를 저장해둔다. 리드 동작시에 리드 데이터 레지스터부(22)는 플래쉬 셀 어레이부(11)의 셀로부터 데이터를 읽어들여 출력하고, 해당 셀의 주소정보를 저장해둔다.
이때, 출력된 데이터가 비정상 데이터인 경우, 즉 해당 셀이 불량셀인 경우 비교부(23)를 통해 리드 데이터 레지스터부(22)에 저장되어 있는 셀의 주소정보와 프로그램 데이터 레지스터부(21)에 저장되어 있는 셀의 주소정보를 비교하여, 그 비교결과에 따라 플래그신호(Flag<n:1>)를 출력한다.
이때, 플래그신호(Flag<n:1>)는 불량 셀과 연결된 센스앰프의 위치를 나타낸다. 예를 들어, 플래그신호(Flag<8:1>)가 "00000001"이면 센스앰프의 위치는 "000"번째이다. 즉, 첫 번째 센스앰프가 불량셀과 연결된 센스앰프이다.
이렇게 플래그신호(Flag<n:1>)를 통해 알게된 센스앰프의 위치정보를 불량주소 저장 플래쉬 셀 데이터 레지스터부(25)에 저장하고, 외부 어드레스(ADD)를 수신하여, 해당 센스앰프에 해당하는 불량셀의 주소정보와 센스앰프의 위치정보를 데이터 형식(D)으로 저장하고, 센스앰프 그룹부(31)로 전송한다.
이렇게 저장된 불량셀의 주소정보 및 센스앰프의 위치정보를 가지는 데이터형식(D)은 센스앰프 그룹부(31)를 통해 불량주소 저장 플래쉬 셀 어레이부(32)에 저장된다. 센스앰프 그룹부(31)는 이 불량셀의 주소정보 및 센스 앰프 위치정보를 래치한다.
그 후, 외부로부터 어드레스(ADD) 입력 시에 입력된 어드레(ADD)와 센스앰프 그룹부(31)에 래치되어 있던 불량 셀의 주소정보가 일치하면, 해당 불량셀을 여분 셀 어레이(12)의 셀로 대체하여, 대체된 셀을 통해 데이터를 리드 및 라이트한다.
도 4는 본 발명의 실시예에 따른 플래그신호(Flag<n:1>)와 제어신호(camdata<m:1>)와의 동작 진리표이다. 특히, n=8 인 경우 즉 센스앰프가 8개 인 플래쉬 메모리 장치를 설계시의 플래그신호(Flag<n:1>)와 제어신호(camdata<m:1>)와의 동작 진리표이다.
프로그램 데이터 레지스터부(21)의 데이터와 리드 데이터 레지스터부(22)의 데이터의 일치하는 경우는 불량이 발생하지 않은 경우이고, 일치하지 않는 경우 불량이 발생한 경우이다.
이러한 일치 여부에 따라 플래그신호(Flag<n:1>)의 레벨이 결정된다.
여기서, 8개의 센스앰프를 구비하는 플래쉬 메모리의 리던던시 장치에 관한 것이므로, 8개의 플래그신호(Flag<1> 내지 Flag<8>)의 상태를 나타낸다.
플래그신호(Flag<1>)가 인에이블이면 첫 번째 센스앰프에 불량이 발생한 경우이고, 플래그신호(Flag<8>)가 인에이블이면 8번째 센스앰프에 불량이 발생한 경우이다.
인코더부(24)가 상술한 플래그신호(Flag<8:1>)를 수신하여 3개의 제어신호(camdata<1> 내지 camdata<3>)를 출력하는데, 이 제어신호(camdata<1> 내지 camdata<3>)에 의해 불량 센스앰프의 위치정보가 불량주소저장 플래쉬 셀 데이터 레지스터부(25)에 저장된다.
이상에서 살펴본 바와 같이, 본 발명에 따른 플래쉬 메모리의 리던던시 장치는, 불량주소 저장 플래쉬 셀 어레이부에 저장할 데이터를 자동으로 생성하여 테스트 시간을 단축하고, 그 소모 비용을 줄 일 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래의 플래쉬 메모리의 리던던시 장치의 구성도.
도 2는 일반적인 불량주소 저장 플래쉬 셀 데이터 구성도.
도 3은 본 발명의 실시예에 따른 플래쉬 메모리의 리던던시 장치의 구성도.
도 4는 본 발명의 실시예에 따른 플래그신호(Flag<n:1>)와 제어신호 (camdata<m:1>)의 동작 진리표.

Claims (3)

  1. 리드 동작 시 출력된 데이터가 비정상인 경우, 데이터 입출력시 저장된 셀의 주소정보를 이용하여 불량 셀과 연결된 센스앰프의 위치정보를 추출하고, 상기 추출된 불량셀과 연결된 센스앰프의 위치정보와 외부에서 수신된 불량셀의 주소정보를 저장하는 불량주소 데이터 생성부;
    상기 불량주소 데이터 생성부로부터 불량셀의 주소정보 및 센스앰프의 위치정보를 수신하여 저장하고, 외부로부터 데이터 리드/라이트동작을 위한 주소가 입력되면 상기 불량셀의 주소정보와 비교하여 일치하면 해당 불량셀과 연결된 센스앰프를 구동시키는 인에이블신호를 출력하는 불량주소 저장부; 및
    상기 불량주소 저장부로부터 센스앰프 인에이블신호를 수신하여, 상기 센스앰프에 해당하는 플래쉬 셀을 여분의 셀로 대체하는 플래쉬 셀 대체부를 포함하는 플래쉬 메모리의 리던던시 장치.
  2. 제 1 항에 있어서, 상기 불량주소 데이터 생성부는
    라이트 동작 시 외부로부터 입력되는 데이터를 플래쉬 셀 어레이부로 전송하고 상기 데이터가 저장되는 셀의 주소정보를 저장하는 프로그램 데이터 레지스터부;
    리드 동작 시 상기 플래쉬 셀 어레이부로부터 데이터를 수신하여 출력하고, 상기 데이터가 저장되어 있던 셀의 주소정보를 저장하는 리드 데이터 레지스터부;
    상기 프로그램 데이터 레지스터부에 저장되어 있는 셀의 주소정보와 상기 리드 데이터 레지스터부에 저장되어 있는 셀의 주소정보를 비교하여, 일치여부에 따라 플래그신호를 출력하는 비교부;
    상기 플래그신호를 수신하여 상기 불량 셀과 연결된 센스앰프의 위치정보를 포함하는 제어신호를 출력하는 인코더부; 및
    상기 제어신호를 통해 추출된 불량셀과 연결된 센스앰프의 위치정보와 외부로부터 입력되는 주소정보를 이용해 추출된 불량셀의 주소정보를 포함하는 데이터형식을 생성하는 불량주소 저장 플래쉬 셀 데이터 레지스터부를 구비하는 것을 특징으로 하는 플래쉬 메모리의 리던던시 장치.
  3. 제 1 항에 있어서, 불량주소 저장부는
    상기 불량주소 데이터 생성부로부터 불량셀의 주소정보 및 상기 불량셀과 연결된 센스앰프의 위치정보를 전송받아 저장하는 불량주소 저장 플래쉬 셀 어레이부;
    외부로부터 데이터를 리드/라이트하기 위한 주소가 입력되면 불량주소 저장 플래쉬 셀 어레이부에 저장되어 있는 불량셀의 주소정보와 비교하여 일치하면 센스앰프 인에이블신호를 출력하는 비교부를 포함하는 것을 특징으로 하는 플래쉬 메모리의 리던던시 장치.
KR10-2003-0016429A 2003-03-17 2003-03-17 플래쉬 메모리의 리던던시 장치 KR100499636B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0016429A KR100499636B1 (ko) 2003-03-17 2003-03-17 플래쉬 메모리의 리던던시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0016429A KR100499636B1 (ko) 2003-03-17 2003-03-17 플래쉬 메모리의 리던던시 장치

Publications (2)

Publication Number Publication Date
KR20040081861A KR20040081861A (ko) 2004-09-23
KR100499636B1 true KR100499636B1 (ko) 2005-07-05

Family

ID=37441288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0016429A KR100499636B1 (ko) 2003-03-17 2003-03-17 플래쉬 메모리의 리던던시 장치

Country Status (1)

Country Link
KR (1) KR100499636B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080229154A1 (en) * 2007-03-13 2008-09-18 Esteves James I Self-referencing redundancy scheme for a content addressable memory

Also Published As

Publication number Publication date
KR20040081861A (ko) 2004-09-23

Similar Documents

Publication Publication Date Title
US7933159B2 (en) Semiconductor memory device and system with redundant element
KR100927073B1 (ko) 반도체 기억 장치
US7428662B2 (en) Testing a data store using an external test unit for generating test sequence and receiving compressed test results
KR100284716B1 (ko) 반도체 기억 장치
JP2005174462A (ja) 半導体記憶装置
JP2010123159A (ja) 半導体集積回路
US7372750B2 (en) Integrated memory circuit and method for repairing a single bit error
JP2006338854A (ja) テスト制御回路を有する半導体メモリ装置
KR100746389B1 (ko) 결함 메모리 셀의 어드레스를 저장하기 위한 메모리유닛을 갖춘 집적 반도체 메모리
US20050257107A1 (en) Parallel bit testing device and method
JP2009181425A (ja) メモリモジュール
JP2008059711A (ja) 半導体記憶装置
US7197678B2 (en) Test circuit and method for testing an integrated memory circuit
US6957377B2 (en) Marking of and searching for initial defective blocks in semiconductor memory
US10802759B2 (en) Memory system including memory device and memory controller, and operating method thereof
US7038956B2 (en) Apparatus and method for reading out defect information items from an integrated chip
KR100825068B1 (ko) 램 테스트 및 고장처리 시스템
JP2007323723A (ja) 半導体記憶装置、メモリモジュール及びメモリモジュールの検査方法
KR100499636B1 (ko) 플래쉬 메모리의 리던던시 장치
US9165686B2 (en) Test mediation device, system for testing memory device and method for testing memory device
US10043588B2 (en) Memory device
US6359820B2 (en) Integrated memory and method for checking the operation of memory cells in an integrated memory
US6999887B2 (en) Memory cell signal window testing apparatus
US20080205151A1 (en) Non-Volatile Memory Device and Method of Driving the Same
US20040255224A1 (en) Semiconductor storage device and evaluation method

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 15