KR100498281B1

KR100498281B1 - Network Interface Circuit

Info

Publication number: KR100498281B1
Application number: KR1019970054805A
Authority: KR
Inventors: 김창훈
Original assignee: 엘지전자 주식회사
Priority date: 1997-10-24
Filing date: 1997-10-24
Publication date: 2005-10-21
Also published as: KR19990033448A

Abstract

본 발명은 네트워크 인터페이스 회로에 관한 것으로, 종래의 기술에 있어서는 엠펙 데이터 스트림을 셋탑박스에서 디코딩하여 처리하고자 할 때 직렬 또는 병렬 중 한가지 모드로만 설정됨으로써, 씨에이티브이 셋탑박스 또는 복합기 개발에 있어서 서버와의 데이터 스트림 모드가 일치하지 않는 경우나 엠펙 데이터를 직교 진폭 변조(Quadrature Amplitude Modulation, QAM)하여 무선 주파수(RF) 레벨의 데이터를 구성하였을 때 모드가 일치하지 않는 문제점이 있었다.The present invention relates to a network interface circuit, and in the related art, when the MPEG data stream is decoded and processed in a set-top box, only one of serial or parallel modes is used, so that the native is connected to a server in developing a set-top box or multifunction device. There is a problem that the modes do not match when the data stream modes do not match or when the MPEG data is configured by quadrature amplitude modulation (QAM) to configure radio frequency (RF) level data.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 디멀티플렉서가 직,병렬 모드를 모두 지원하는 장치를 제공하여 엠펙 칩의 능력을 최대한 이용함으로써, 다양한 형태의 서버에서 데이터 형식을 지원할 수 있어 하드웨어 설계시 보드의 크기가 줄어들고, 데이터 스트림모드의 불일치와 엠펙 데이터를 직교 진폭 변조(QAM)하여 무선 주파수(RF) 레벨의 데이터를 구성하였을 때 모드가 일치하지 않는 것을 방지하는 효과가 있다.Accordingly, the present invention has been made to solve the above-described problems, and by providing a device that supports the demultiplexer in both serial and parallel mode, by utilizing the capabilities of the MPEG chip to maximize the data format in various types of servers It can support the board size in hardware design, and the effect of preventing the inconsistency of the mode when configuring the radio frequency (RF) level data by quadrature amplitude modulation (QAM) of the data stream mode mismatch and MPEG data. have.

Description

Network interface circuit

본 발명은 네트워크 인터페이스 회로에 관한 것으로, 특히 엠펙(MPEG) 데이터 스트림을 재생하는 셋탑박스(Set Top Box : 이하 STB)와 압축된 데이터를 제공하는 서버와의 네트워크 인터페이스에 있어서 직,병렬 모드를 모두 지원하는 네트워크 인터페이스 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a network interface circuit. In particular, both a serial and a parallel mode are used in a network interface between a set top box (STB) for reproducing MPEG data streams and a server for providing compressed data. It relates to a network interface circuit to support.

도1은 종래 네트워크 인터페이스의 구성을 보인 블록도로서, 이에 도시된 바와 같이 네트워크를 통해 전달되는 데이터를 가지고 있고, 아르에스-422 형식의 데이터나 동기 바이트를 포함한 패킷 단위의 데이터를 지원하는 엠펙 비디오서버(10)와; 셋톱박스(30)의 입력에 맞는 전기적 신호로 데이터를 변환하는 네트워크 인터페이스 모듈(20)과; 상기 네트워크 인터페이스 모듈(20)에서 변환된 데이터의 암호를 해독하고, 케이블 전송방식에 의해 구성된 데이터를 패킷 단위로 분석하여 오디오 및 비디오의 엠펙(MPEG) 데이터 스트림을 재생하는 셋톱박스(Set Top Box : 이하 STB, 30)로 구성된다.FIG. 1 is a block diagram illustrating a conventional network interface. As shown in FIG. 1, an MPEG video having data transmitted through a network and supporting packet data including RS-422 data or sync bytes is provided. Server 10; A network interface module 20 for converting data into electrical signals suitable for input of the set-top box 30; A set top box which decrypts the data converted by the network interface module 20 and analyzes the data configured by the cable transmission method in packet units to play MPEG data streams of audio and video. It is composed of STB 30).

도2는 도1에서 네트워크 인터페이스 모듈의 구성을 보인 블록도로서, 이에 도시된 바와 같이 병렬 데이터를 입력받을 수 있는 병렬네트워크 인터페이스(21)와; 아르에스-422 포맷을 받아서 티티엘(TTL) 레벨로 바꾸어 주는 직렬네트워크 인터페이스(22)와; 입력되어진 암호화된 데이터들을 해독하고, 케이블 전송방식에 의해 구성된 데이터를 패킷 단위로 분석하여 오디오와 비디오의 압축된 비트 스트림으로 재구성하는 디멀티플렉서(Transport Demultiplexer : 이하 TP, 23)와; 상기 티피(TP, 23)에서 전송한 데이터 신호 중 오디오 신호를 디코딩하는 엠펙오디오 디코더(24)와; 상기 티피(TP, 23)에서 전송한 신호 중 비디오 신호를 디코딩하는 엠펙비디오 디코더(25)와; 상기 티피(TP, 23)에서 출력한 제어신호에 의해 데이터를 저장하거나 상기 티피(TP, 23)로 저장된 데이터를 출력하는 제1 메모리(26)와; 상기 엠펙비디오 디코더(25)에서 출력한 제어신호에 의해 데이터를 저장하거나 상기 엠펙비디오 디코더(25)로 저장된 데이터를 출력하는 제2 메모리(27)로 구성된다.2 is a block diagram showing the configuration of a network interface module in FIG. 1, and a parallel network interface 21 capable of receiving parallel data as shown therein; A serial network interface 22 which receives the RS-422 format and converts it to a TTL level; A demultiplexer (TP, 23) for decrypting the inputted encrypted data and reconstructing the data constructed by the cable transmission unit in packet units to reconstruct the compressed bit stream of audio and video; An MPEG audio decoder 24 which decodes an audio signal among the data signals transmitted by the TTP 23; An MPEG video decoder 25 which decodes a video signal among the signals transmitted from the TPs 23; A first memory (26) for storing data by the control signal output from the tip (TP) 23 or outputting the data stored in the tip (TP) 23; The second memory 27 stores data by the control signal output from the MPEG video decoder 25 or outputs data stored by the MPEG video decoder 25.

에스티비(STB)에서 한 가지 입력만을 받을 수 있도록 설정되어 있고, 직렬로 입력을 받게되어 있으면 티피(TP, 23)는 직렬모드로 설정되어지면서 채널 데이터를 입력받게 된다.If the STB is set to receive only one input, and if the serial input is received, the TP (23) is set to serial mode and receives channel data.

상기와 같이 종래의 기술에 있어서는 엠펙 데이터 스트림을 셋탑박스에서 디코딩하여 처리하고자 할 때 직렬 또는 병렬 중 한가지 모드로만 설정됨으로써, 씨에이티브이 셋탑박스 또는 복합기 개발에 있어서 서버와의 데이터 스트림 모드가 일치하지 않는 경우나 엠펙 데이터를 직교 진폭 변조(Quadrature Amplitude Modulation, QAM)하여 무선 주파수(RF) 레벨의 데이터를 구성하였을 때 모드가 일치하지 않는 문제점이 있었다.As described above, when the MPEG data stream is decoded in the set-top box and processed in the conventional technology, only one of serial or parallel modes is set, so that the native data stream mode of the server does not coincide with the development of the set-top box or multifunction device. In the case of configuring the radio frequency (RF) level data by quadrature amplitude modulation (QAM) or MPEG data, the modes do not match.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 디멀티플렉서가 직,병렬 모드를 모두 지원하게 하여 종래의 문제점을 해결하게 하는 장치를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and an object thereof is to provide a device for solving the conventional problems by allowing the demultiplexer to support both the serial and parallel modes.

이와 같은 목적을 달성하기 위한 본 발명 네트워크 인터페이스 회로의 구성은, 아르에스-485 라인 수신기를 통하여 병렬 8비트 데이터를 전송하는 병렬 인터페이스와; 아르에스-422 형식의 데이터를 전기적으로 엠펙 디멀티플렉서에 맞게 변환시키는 직렬 인터페이스와; 셋탑박스에 선택적으로 데이터를 전송하는 인터페이스 연결부와; 엠펙 데이터를 오디오 및 비디오 데이터로 분리 해주는 디멀티플렉서로 구성함을 특징으로 한다.The configuration of the network interface circuit of the present invention for achieving the above object comprises a parallel interface for transmitting parallel 8-bit data through the RS-485 line receiver; A serial interface for electrically converting the RS-422 format data to the MPEG demultiplexer; An interface connector for selectively transmitting data to the set-top box; It consists of a demultiplexer that separates MPEG data into audio and video data.

이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도3은 본 발명의 신호 흐름을 간략하게 보인 블록도이고, 도4는 본 발명 네트워크 인터페이스 회로의 구성을 보인 블록도로서, 이에 도시한 바와 같이 아르에스-485 라인 수신기를 통하여 병렬 8비트 데이터를 전송하는 병렬 인터페이스(40)와; 아르에스-422 형식의 데이터를 전기적으로 엠펙 디멀티플렉서에 맞게 변환시키는FIG. 3 is a block diagram schematically showing the signal flow of the present invention, and FIG. 4 is a block diagram showing the configuration of the network interface circuit of the present invention. As shown in FIG. A parallel interface 40 for transmitting; Converts data in the RS-422 format to the MPEG demultiplexer

직렬 인터페이스부(41)와; 셋탑박스에 선택적으로 데이터를 전송하는 인터페이스 연결부(42)와; 엠펙 데이터를 오디오 및 비디오 데이터로 분리 해주는 디멀티플렉서(43)로 구성한다.A serial interface section 41; An interface connector 42 for selectively transmitting data to the set-top box; It consists of a demultiplexer 43 that separates MPEG data into audio and video data.

이와 같이 구성한 본 발명에 따른 실시예의 동작 및 작용 효과를 설명하면 다음과 같다.Referring to the operation and effect of the embodiment according to the present invention configured as described above are as follows.

엠펙 데이터 스트림을 셋탑박스에서 디코딩하여 처리하고자 할 때는 직렬 데이터의 처리 또는 병렬 데이터의 처리냐에 따라 사용되는 인터페이스가 결정되는데, 먼저 직렬 데이터의 처리를 설명하면 다음과 같다.When decoding and processing MPEG data streams in a set-top box, an interface used is determined according to serial data processing or parallel data processing. First, the processing of serial data will be described.

서버에서 출력되는 엠펙 데이터는 직렬 데이터(RI-, RI+)로서, 클럭과 함께 2개의 데이터 형태로 출력되고, 상기 클럭은 아르에스-422 형식으로 출력되며, 도5에서와 같이 이를 티티엘(TTL) 레벨로 아르에스-422 라인 드라이버에서 변환시켜 주고, 이 변환된 데이터는 채널데이터(CHDAT)와 채널클럭(CHCLK)으로 나누어져 디멀티플렉서(43)로 전달되며, 12ns 지연후에 서버로부터 입력된 직렬 데이터는 상기 디멀티플렉서(43)에서 패킷 단위로 데이터를 분석하는데, 이때의 기준이 되는 것은 동기바이트이고, 티티엘 레벨의 데이터는 반복하여 동기바이트를 찾아 매 패킷마다 이 괴정을 반복하여 직렬 데이터를 병렬로 변환시켜 주는 작업을 하며, 도6에서와 같이 변환되어진 데이터는 시스템 디코더(50)로 입력되고, 상기 시스템 디코더(50)는 엠펙 스트림에서 타이밍 정보를 추출하여 다른 시스템으로 전달하며, 오디오와 비디오 스트림을 분리하여 각 디코더(51, 52)로 전달하고, 각 디코더(51, 52)는 타이밍 정보에 의해 비디오와 오디오 스트림을 복원한다.The MPEG data output from the server is serial data (RI-, RI +), and is output in two data forms with a clock, and the clock is output in an RS-422 format, as shown in FIG. 5. Levels are converted by the RS-422 line driver, and the converted data are divided into channel data (CHDAT) and channel clock (CHCLK) and transferred to the demultiplexer 43. After 12 ns delay, serial data input from the server is The demultiplexer 43 analyzes data in units of packets. The standard is a synchronization byte, and the data of the ti level is repeatedly found for the synchronization byte, repeating this loop every packet, and converting serial data in parallel. And the converted data is input to the system decoder 50 as shown in FIG. 6, and the system decoder 50 sets the timing in the MPEG stream. The extraction and transfer to another system, to separate the audio and video streams to restore the video and audio streams from the transmitting to the decoders (51, 52), each decoder (51, 52) the timing information.

병렬 데이터를 처리하고자 할 때 서버에서 출력되는 엠펙 데이터는 도7에서와 같이 바이트 단위로 데이터를 처리하기 위해서 3개의 드라이버 칩이 요구되며, 데이터 처리 순서는 첫 번째로 버스상에 실려있는 병렬 8비트 데이터(이하, CHEN)가 하이로 Assert되면서 데이터의 이동이 시작되고, 두 번째로 티피(TP)는 채널디바이스클럭(CHCLK)의 폴링 에지에서 채널 데이터 CHDAT[7:0]를 래치하게 되는데, 이때의 데이터 이동시간은 CHEN이 Assert되어 있는 동안 계속되어지며, 세 번째로 패킷 데이터의 마지막번째의 데이터에서 드라이버는 CHEN을 Deassert하게 되어 188 바이트의 패킷 데이터의 전송이 일단 끝이나고, 패킷단위의 엠펙데이터를 전송한 후, 곧바로 구동장치는 에러 정정 바이트를 전송한다.When the parallel data is to be processed, the MPEG data output from the server requires three driver chips to process the data in byte units as shown in FIG. 7, and the data processing order is the first parallel 8 bits loaded on the bus. As data (CHEN) is asserted high, data movement starts, and secondly, TP (TP) latches channel data CHDAT [7: 0] at the falling edge of the channel device clock (CHCLK). The data movement time is continued while CHEN is asserted. Thirdly, in the last data of the packet data, the driver deasserts the CHEN and transfers the packet data of 188 bytes once. Immediately after transmitting the data, the drive transmits an error correction byte.

이렇게 전송이 된 후의 데이터는 도6에서와 같이 처리되는데, 이는 티피(TP)가 직렬모드와 병렬모드를 동시에 지원하기 때문에 가능하다.The data after this transmission is processed as shown in Fig. 6, which is possible because the TP supports both serial and parallel modes.

이상에 설명한 바와 같이 본 발명 네트워크 인터페이스 회로는 직,병렬모드를 모두 지원할 수 있어 엠펙 칩의 능력을 최대한 이용하여 다양한 형태의 서버에서 데이터 형식을 지원할 수 있어 하드웨어 설계시 보드의 크기가 줄어들고, 데이터 스트림모드의 불일치와 엠펙 데이터를 직교 진폭 변조(QAM)하여 무선 주파수(RF) 레벨의 데이터를 구성하였을 때 모드가 일치하지 않는 것을 방지하는 효과가 있다. As described above, the network interface circuit of the present invention can support both serial and parallel modes so that the server can support data formats in various types of servers by making full use of the capabilities of the MPEG chip, thereby reducing the size of the board in hardware design and reducing the data stream. When the inconsistency of the mode and the MPEG data are orthogonal amplitude modulated (QAM) to form radio frequency (RF) level data, there is an effect of preventing the inconsistency of the modes.

도1은 종래 네트워크 인터페이스의 구성을 보인 블록도.1 is a block diagram showing the configuration of a conventional network interface.

도2는 도1에서 네트워크 인터페이스 모듈의 구성을 보인 블록도.2 is a block diagram showing the configuration of a network interface module in FIG.

도3은 본 발명의 신호 흐름을 간략하게 보인 블록도.3 is a simplified block diagram of the signal flow of the present invention;

도4는 본 발명 네트워크 인터페이스 회로의 구성을 보인 블록도.4 is a block diagram showing the configuration of the network interface circuit of the present invention;

도5는 도4에서 직렬 인터페이스의 구성을 보인 블록도.5 is a block diagram showing the configuration of a serial interface in FIG.

도6은 도4에서 디멀티플렉서의 구성을 보인 블록도.6 is a block diagram showing the configuration of a demultiplexer in FIG.

도7은 도4에서 병렬 인터페이스의 구성을 보인 블록도.7 is a block diagram showing the configuration of a parallel interface in FIG.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

10 : 엠펙 비디오 서버 20 : 네트워크 인터페이스 모듈10: MPEG video server 20: network interface module

30 : 셋탑박스(STB) 21, 40 : 병렬 네트워크 인터페이스30: set top box (STB) 21, 40: parallel network interface

22, 41 : 직렬 네트워크 인터페이스 23, 43 : 디멀티플렉서22, 41: serial network interface 23, 43: demultiplexer

24 : 엠펙 오디오 디코더 25 : 엠펙 비디오 디코더24: MPEG Audio Decoder 25: MPEG Video Decoder

26, 27 : 제1,2 메모리 42 : 인터페이스 연결부26, 27: first and second memory 42: interface connection

50 : 시스템 디코더 51 : 비디오 디코더50: system decoder 51: video decoder

52 : 오디오 디코더52: audio decoder

Claims

A parallel interface for transmitting parallel 8-bit data through an RS-485 line receiver; A serial interface for electrically converting the RS-422 format data to the MPEG demultiplexer; An interface connector for selectively transmitting data to the set-top box; Network interface circuit comprising a demultiplexer that separates MPEG data into audio and video data.