KR100495151B1 - Test substrate for testing liquid state sealing material - Google Patents

Test substrate for testing liquid state sealing material Download PDF

Info

Publication number
KR100495151B1
KR100495151B1 KR10-2003-0023987A KR20030023987A KR100495151B1 KR 100495151 B1 KR100495151 B1 KR 100495151B1 KR 20030023987 A KR20030023987 A KR 20030023987A KR 100495151 B1 KR100495151 B1 KR 100495151B1
Authority
KR
South Korea
Prior art keywords
substrate
test
electrode patterns
reference electrode
liquid
Prior art date
Application number
KR10-2003-0023987A
Other languages
Korean (ko)
Other versions
KR20040090077A (en
Inventor
이명원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0023987A priority Critical patent/KR100495151B1/en
Publication of KR20040090077A publication Critical patent/KR20040090077A/en
Application granted granted Critical
Publication of KR100495151B1 publication Critical patent/KR100495151B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306Details
    • G02F1/1309Repairing; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 기판과 액상 봉지재의 적합성을 테스트할 수 있도록 한 액상 봉지 재료를 테스트하기 위한 테스트 기판에 관한 것이다.The present invention relates to a test substrate for testing a liquid encapsulation material that allows for testing the suitability of the substrate and the liquid encapsulant.

본 발명은 기판과, 상기 기판 상에 형성되는 다수의 기준 전극패턴들과, 상기 다수의 기준 전극패턴과 동일한 형태로 상기 기판 상에 형성되어 테스트를 위한 기준이 되는 다수의 테스트 전극패턴들과, 상기 다수의 테스트 전극패턴들 중 적어도 하나의 테스트 전극패턴 상에 형성되는 봉지재를 구비하는 것을 특징으로 한다.The present invention provides a substrate, a plurality of reference electrode patterns formed on the substrate, a plurality of test electrode patterns formed on the substrate in the same form as the plurality of reference electrode patterns and serving as a reference for a test; And an encapsulant formed on at least one test electrode pattern among the plurality of test electrode patterns.

이러한 구성에 의하여 본 발명은 와이어 본딩의 특성과 액상 봉지재의 재료와의 적합성 여부에 대한 평가를 보다 합리적이고 정확하게 할 수 있게 된다. 또한 본 발명은 액상 봉지재의 수축률 및 열팽창계수 정도를 정확하게 평가할 수 있게 된다.With this configuration, the present invention can more reasonably and accurately evaluate the suitability of the properties of the wire bonding and the material of the liquid encapsulant. In addition, the present invention can accurately evaluate the degree of shrinkage and thermal expansion coefficient of the liquid encapsulant.

Description

액상 봉지 재료를 테스트하기 위한 테스트 기판{TEST SUBSTRATE FOR TESTING LIQUID STATE SEALING MATERIAL}TEST SUBSTRATE FOR TESTING LIQUID STATE SEALING MATERIAL}

본 발명은 액상 봉지 재료를 테스트하기 위한 테스트 기판에 관한 것으로, 특히 기판과 액상 봉지재의 적합성을 테스트할 수 있도록 한 액상 봉지 재료를 테스트하기 위한 테스트 기판에 관한 것이다.The present invention relates to a test substrate for testing a liquid encapsulation material, and more particularly, to a test substrate for testing a liquid encapsulation material to enable testing of the suitability of the substrate and the liquid encapsulant.

최근에, 전자기기의 소형화, 경량화, 고밀도화 및 고신뢰성화의 추세에 따라 반도체는 고집적화, 다기능화, 고속화, 고출력화, 및 고신뢰성화가 필수적으로 요구되고 있다. 이에 따라, 반도체 및 수동소자(R, L, C) 등의 관련 부품들을 소형경량화 하는 것이 매우 중요한 기술요소로 부각되고 있다. 이를 위해서는 기판의 배선밀도를 높이는 것과 개별부품 또는 모듈의 크기와 무게를 줄이는 것이 요구되고 있다. 이러한 요구에 부응하기 위해 저온 동시소성 세라믹(Low Temperature Co-fired Ceramic : 이하 "LTCC"라 함) 기술이 제안되었다. LTCC는 800 ~ 1000℃ 정도의 저온에서 세라믹과 금속을 동시 소성 방법을 이용하여 기판을 형성하는 기술을 말한다.In recent years, with the trend of miniaturization, weight reduction, high density, and high reliability of electronic devices, semiconductors are required to be highly integrated, multifunctional, high speed, high output, and high in reliability. Accordingly, miniaturization and weight reduction of related components such as semiconductors and passive devices (R, L, C) has emerged as a very important technical element. This requires increasing the wiring density of the board and reducing the size and weight of individual components or modules. In order to meet this demand, a low temperature co-fired ceramic (hereinafter referred to as "LTCC") technology has been proposed. LTCC refers to a technology for forming a substrate using a co-firing method of ceramic and metal at a low temperature of about 800 ~ 1000 ℃.

LTCC는 종래의 기술인 다층 인쇄회로보드(Printed Circuit board : PCB) 기술이나 MCM((Multi-chip Module) 기술에 비해 우수한 배선밀도(writing density)와 양호한 전기적 특성을 제공한다.LTCC provides superior writing density and good electrical characteristics compared to conventional printed circuit board (PCB) technology or multi-chip module (MCM) technology.

도 1 및 도 2를 참조하면, LTCC를 이용한 기판모듈은 다층의 그린 시트(10)을 가지는 기판(2)과, 기판(2) 상에 배치되는 회로소자(20)와, 회로소자(20)를 보호하기 위하여 기판(2)과 회로소자(20)를 봉지하는 액상 봉지재(30)를 구비한다.Referring to FIGS. 1 and 2, a substrate module using LTCC includes a substrate 2 having a multilayer green sheet 10, a circuit device 20 disposed on the substrate 2, and a circuit device 20. In order to protect the substrate 2 is provided with a liquid sealing material 30 for sealing the circuit element 20.

그린 시트(10)는 충전재(filler)로 사용되는 세라믹과 글라스 시스템의 복합체로 형성된 재료, 또는 충전재로 사용되는 세라믹과 글라스-세라믹 시스템의 복합체로 형성된 재료를 사용한다. 일반적으로 충전재/글라스 시스템보다 충전재/글라스-세라믹 시스템의 경우에 기계적강도가 훨씬 우수하다. 상기와 같은 조성의 충전재/글라스-세라믹이 혼합된 분말에 접합제(binder), 가소제(plasticizer), 및 용제(solvant) 등을 혼합하여 닥터블레이드(doctor-blade) 방법에 의하여 건조두께가 100~200μm 정도의 그린시트를 형성한다.The green sheet 10 uses a material formed of a composite of a ceramic and glass system used as a filler, or a material formed of a composite of a ceramic and glass-ceramic system used as a filler. In general, mechanical strength is much better for filler / glass-ceramic systems than for filler / glass systems. Drying thickness of 100 ~ by doctor-blade method by mixing a binder, a plasticizer, a solvent (solvant) and the like to the powder mixture of the filler / glass-ceramic of the above composition A green sheet of about 200 μm is formed.

이러한, 그린 시트(10)의 장점인 다층 회로를 구성하기 위해서는 그린 시트(10)에 회로 패턴(L, C)을 형성시켜야 한다. 이를 위해, 그린 시트(10)를 원하는 치수로 절단하고 비어-홀(22)을 형성한 후, 비아-홀(22)에 도전체 페이스트를 채워 넣는다. 비어-홀(22)은 층간 회로를 연결하는 역할을 한다. 비어-홀(22)을 채운 그린 시트(10)에는 각 층에 알맞는 회로 패턴(L, C)을 인쇄한다. 회로 패턴(L, C)이 인쇄된 그린 시트(10)를 건조한 후, 각 층을 이루는 그린 시트(10)를 일정한 온도와 압력을 이용하여 소성하게 된다. 이러한 공정에 의해서 다층의 그린 시트(10)를 가지는 기판(10)이 제작된다.In order to construct a multilayer circuit which is an advantage of the green sheet 10, circuit patterns L and C must be formed in the green sheet 10. To this end, the green sheet 10 is cut to the desired dimensions and the via-holes 22 are formed, and then the via-holes 22 are filled with the conductor paste. The via-hole 22 serves to connect the interlayer circuit. The green sheets 10 filled with the via-holes 22 are printed with circuit patterns L and C suitable for each layer. After drying the green sheet 10 on which the circuit patterns L and C are printed, the green sheet 10 constituting each layer is fired using a constant temperature and pressure. By this process, the board | substrate 10 which has a multilayer green sheet 10 is manufactured.

이에 따라, 기판(2)에는 회로패턴(L, C)들이 형성된 그린 시트(10)를 다층으로 적층하고 소성함으로써 커패시터(C), 저항(R) 및 인덕터(L) 등의 수동소자들이 내부에 실장된다. 이런 LTCC 방법을 이용하면 박막다층 회로가 구성이 가능한데, 특히 Inductor같이 부피가 큰 소자를 구현할때 유리하다.Accordingly, passive elements such as capacitors (C), resistors (R), and inductors (L) are stacked inside the substrate 2 by stacking and firing the green sheet 10 having the circuit patterns L and C formed thereon in multiple layers. It is mounted. Using this LTCC method, thin film multilayer circuits can be constructed, which is particularly advantageous when implementing bulky devices such as inductors.

회로소자(20)는 와이어 본딩(Wire Bonding) 또는 플립 칩 본딩(Filp Chip Bonding) 등의 공정에 의해서 기판(2) 상에 형성된 배선(12)에 전기적으로 접속된다. 이 때, 배선(12)은 비아-홀(22)을 통해 회로 패턴(L, C)에 접속된다. The circuit device 20 is electrically connected to the wiring 12 formed on the substrate 2 by a process such as wire bonding or flip chip bonding. At this time, the wiring 12 is connected to the circuit patterns L and C through the via-hole 22.

액상 봉지재(30)는 실리콘(Silicone) 또는 열경화성 에폭시(Epoxy) 수지에 의해 기판(2) 및 회로소자(20) 간의 공간을 봉지하게 된다. 이러한, 액상 봉지재(30)는 기판(2) 및 회로소자(20)의 공간을 봉지함으로써 회로소자(20)를 절연함과 아울러 외부로부터의 응력을 감소시킴으로써 열적응력, 물리적 응력에 대하여 와이어(24)의 접속 신뢰성을 유지시키게 된다.The liquid encapsulant 30 encapsulates a space between the substrate 2 and the circuit device 20 by silicon or a thermosetting epoxy resin. The liquid encapsulant 30 encapsulates the space of the substrate 2 and the circuit element 20 to insulate the circuit element 20 and reduces the stress from the outside, thereby reducing the thermal stress and physical stress. 24) to maintain the connection reliability.

이와 같은 LTCC를 이용한 기판모듈은 그린시트(10) 적층체의 동시 소성시 글라스 세라믹의 특성인 소성수축에 의하여 기판의 변형이 발생하게 된다. 또한, 액상 봉지재(30)의 특성은 와이어 본딩 또는 플립 칩 본딩 등의 공정을 통하여 구현된 회로의 특성과 기판(2)의 특성에 따라 달라지게 된다. 이에 따라, 액상 봉지재(30)가 도포된 LTCC를 이용한 기판모듈은 액상 봉지재(30)가 경화함에 따라 도 3에 도시된 바와 같이 휘어지게 된다. 다시 말하여, 액상 봉지재(30)가 일정 온도에 의한 경화시 액상 봉지재(30)의 수축률 및 열패창계수의 차이에 의하여 발생하는 응력에 따라 회로소자(20)와 기판(2) 간을 전기적으로 접속시키는 와이어(12)의 접속 불량이 발생될 수 있다.In the substrate module using the LTCC, deformation of the substrate occurs due to plastic shrinkage, which is a characteristic of glass ceramics, when the green sheet 10 laminate is simultaneously fired. In addition, the properties of the liquid encapsulant 30 will vary depending on the characteristics of the circuit and the substrate 2 implemented through a process such as wire bonding or flip chip bonding. Accordingly, the substrate module using the LTCC coated with the liquid encapsulant 30 is bent as shown in FIG. 3 as the liquid encapsulant 30 is cured. In other words, when the liquid encapsulation member 30 is cured by a predetermined temperature, the liquid encapsulation member 30 is connected between the circuit element 20 and the substrate 2 according to the stress generated by the difference in the shrinkage rate and the heat loss coefficient of the liquid encapsulation member 30. Poor connection of the wires 12 to be electrically connected may occur.

이러한, 와이어(12)의 접속 불량은 도 3에 도시된 바와 같은 LTCC를 이용한 기판모듈의 휨 정도에 따라 검출된다. 이렇게 LTCC를 이용한 기판모듈의 휨 변화 정도를 평가하여 액상 봉지재(30)의 수축률 및 열팽창계수 정도 차이에 따른 정도로 액상 봉지재(30)의 적합성 여부를 판단하게 된다. 이와 같은, 액상 봉지재(30)의 적용성 여부의 판단은 액상 봉지재(30)의 경화시 기판(2)을 구성하는 다층의 그린 시트(10) 및 회로소자(20)의 발생되는 잠재되는 스트레스를 검출하기 못하기 때문에 그 정확성의 정도에 문제가 있다. 이러한, 문제는 액상 봉지재(30)의 봉지 조건과 방법에 따라 발생되며, 봉지 후에는 불량요인을 확인할 수 없게 된다.Such a poor connection of the wire 12 is detected according to the degree of warpage of the substrate module using the LTCC as shown in FIG. Thus, the degree of warpage of the substrate module using the LTCC is evaluated to determine the suitability of the liquid encapsulant 30 to the extent according to the difference in the shrinkage rate and the coefficient of thermal expansion of the liquid encapsulant 30. The determination of the applicability of the liquid encapsulation material 30 may be based on the potential of the multi-layer green sheet 10 and the circuit device 20 constituting the substrate 2 during curing of the liquid encapsulation material 30. There is a problem with the degree of accuracy because it does not detect stress. Such a problem is generated according to the sealing conditions and methods of the liquid encapsulant 30, and after the encapsulation, the defect factor cannot be confirmed.

한편, 액상 봉지재(30)의 적합성 여부를 정확히 판단하기 위해서는 도시하지 않은 X-Ray 또는 정밀 초음파 장치 등의 고가장비가 필요하게 된다.On the other hand, in order to accurately determine the suitability of the liquid encapsulant 30, expensive equipment such as X-ray or precision ultrasonic apparatus (not shown) is required.

따라서, 본 발명의 목적은 기판과 액상 봉지재의 적합성을 테스트할 수 있도록 한 액상 봉지 재료를 테스트하기 위한 테스트 기판을 제공하는데 있다.Accordingly, it is an object of the present invention to provide a test substrate for testing a liquid encapsulation material capable of testing the suitability of the substrate and the liquid encapsulant.

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액상 봉지 재료를 테스트하기 위한 테스트 기판은 기판과, 상기 기판 상에 형성되어 테스트를 위한 기준이 되는 다수의 기준 전극패턴들과, 상기 다수의 기준 전극패턴과 동일한 형태로 상기 기판 상에 형성되는 다수의 테스트 전극패턴들과, 상기 다수의 테스트 전극패턴들 중 적어도 하나의 테스트 전극패턴 상에 형성되는 봉지재를 구비하는 것을 특징으로 한다.In order to achieve the above object, a test substrate for testing a liquid encapsulation material according to an embodiment of the present invention comprises a substrate, a plurality of reference electrode patterns formed on the substrate as a reference for the test, And a plurality of test electrode patterns formed on the substrate in the same form as a reference electrode pattern, and an encapsulant formed on at least one test electrode pattern among the plurality of test electrode patterns.

상기 액상 봉지 재료를 테스트하기 위한 테스트 기판에서 상기 기준 전극패턴들은 각각 "T"자 형태를 가지며 소정 거리만큼 이격된 제 1 기준 전극패턴쌍과, 각각 "E"자 형태를 가지며 서로가 엇갈리면서 중첩되는 제 2 기준 전극패턴쌍과, 상기 제 2 기준 전극패턴쌍과 동일한 형태를 가지며 서로의 마주보는 끝단이 엇갈리는 제 3 기준 전극패턴쌍을 구비하는 것을 특징으로 한다.In the test substrate for testing the liquid encapsulation material, the reference electrode patterns each have a “T” shape and overlap with the first reference electrode pattern pair spaced by a predetermined distance, each having an “E” shape and alternate with each other. And a third reference electrode pattern pair having the same shape as that of the second reference electrode pattern pair and having opposite ends thereof opposed to each other.

상기 액상 봉지 재료를 테스트하기 위한 테스트 기판에서 상기 테스트 전극패턴들은, 상기 제 1 기준 전극패턴들쌍이 나란하게 배치되는 다수의 제 1 테스트 전극패턴들과, 상기 제 2 기준 전극패턴들쌍이 나란하게 배치되는 다수의 제 2 테스트 전극패턴들과, 상기 제 3 기준 전극패턴들쌍이 나란하게 배치되는 다수의 제 3 테스트 전극패턴들을 구비하는 것을 특징으로 한다.In the test substrate for testing the liquid encapsulation material, the test electrode patterns may include a plurality of first test electrode patterns in which the first reference electrode pattern pairs are arranged in parallel, and the pair of second reference electrode patterns in parallel. And a plurality of third test electrode patterns in which the plurality of second test electrode patterns and the third reference electrode pattern pairs are arranged side by side.

상기 액상 봉지 재료를 테스트하기 위한 테스트 기판에서 상기 기판은 다층의 인쇄회로보드 및 저온 동시소성 세라믹 기판 중 어느 하나인 것을 특징으로 한다.The test substrate for testing the liquid encapsulation material is characterized in that the substrate is any one of a multilayer printed circuit board and a low temperature cofired ceramic substrate.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will be apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 4 내지 도 6을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 4 to 6.

도 4 및 도 5를 참조하면, 본 발명의 실시 예에 따른 액상 봉지 재료를 테스트하기 위한 테스트 기판은 기판(102)과, 기판(102)의 일측에 형성되는 다수의 기준 전극패턴들(150)과, 기판(102) 상에 다수개의 군을 이루도록 형성되는 제 1 내지 제 3 테스트 전극패턴들(160, 170, 180)을 구비한다.4 and 5, a test substrate for testing a liquid encapsulation material according to an embodiment of the present invention includes a substrate 102 and a plurality of reference electrode patterns 150 formed on one side of the substrate 102. And first to third test electrode patterns 160, 170, and 180 formed to form a plurality of groups on the substrate 102.

기판(102)은 다층의 그린 시트들 또는 다층의 인쇄회로보드(PCB)로 구성되고, 이하의 기판에 대한 설명은 그린 시트를 예를 들어 설명하기로 한다. 이 중, 그린 시트(110)는 충전재(filler)로 사용되는 세라믹과 글라스 시스템의 복합체로 형성된 재료, 또는 충전재로 사용되는 세라믹과 글라스-세라믹 시스템의 복합체로 형성된 재료를 사용한다. 일반적으로 충전재/글라스 시스템보다 충전재/글라스-세라믹 시스템의 경우에 기계적강도가 훨씬 우수하다. 상기와 같은 조성의 충전재/글라스-세라믹이 혼합된 분말에 접합제(binder), 가소제(plasticizer), 및 용제(solvant) 등을 혼합하여 닥터 블레이드(doctor-blade) 방법에 의하여 건조두께가 100~200μm 정도의 그린시트를 형성한다.The substrate 102 is composed of multilayered green sheets or multilayered printed circuit boards (PCBs), and the following description of the substrate will be described using green sheets as an example. Among these, the green sheet 110 uses a material formed of a composite of a ceramic and glass system used as a filler, or a material formed of a composite of a ceramic and glass-ceramic system used as a filler. In general, mechanical strength is much better for filler / glass-ceramic systems than for filler / glass systems. Drying thickness is 100 ~ by doctor-blade method by mixing binder, plasticizer, solvent, etc. with powder of filler / glass-ceramic having the above composition A green sheet of about 200 μm is formed.

이러한, 그린시트(110)의 장점인 다층 회로를 구성하기 위해서는 그린 시트(110)에 회로 패턴(L, C)을 형성시켜야 한다. 이를 위해, 그린 시트(110)를 원하는 치수로 절단하고 비어-홀을 형성한 후, 비아-홀에 도전체 페이스트를 채워 넣는다. 비어-홀은 층간 회로를 연결하는 역할을 한다. 비어-홀을 채운 그린 시트(110)에는 각 층에 알맞는 회로 패턴(L, C)을 인쇄한다. 회로 패턴(L, C)이 인쇄된 그린 시트(110)를 건조한 후, 각 층을 이루는 그린 시트(110)를 일정한 온도와 압력을 이용하여 소성하게 된다. 이러한 공정에 의해서 다층의 그린 시트(110)를 가지는 기판(110)이 제작된다.In order to construct a multilayer circuit, which is an advantage of the green sheet 110, circuit patterns L and C must be formed in the green sheet 110. For this purpose, the green sheet 110 is cut to the desired dimensions and via-holes are formed, followed by filling the conductor paste into the via-holes. The via-hole serves to connect the interlayer circuits. The green sheet 110 filled with the via-holes is printed with circuit patterns L and C suitable for each layer. After drying the green sheets 110 on which the circuit patterns L and C are printed, the green sheets 110 constituting each layer are fired using a constant temperature and pressure. By this process, the board | substrate 110 which has a multilayer green sheet 110 is manufactured.

이에 따라, 기판(102)은 회로패턴(L, C)들이 형성된 그린 시트(110)를 다층으로 적층하고 소성함으로써 커패시터(C), 저항(R) 및 인덕터(L) 등의 수동소자들이 내부에 실장된다. 이런 LTCC 방법을 이용하면 박막다층 회로가 구성이 가능한데, 특히 인덕터(L)와 같이 부피가 큰 소자를 구현할 때 유리하다.Accordingly, the substrate 102 is formed by stacking and firing the green sheet 110 on which the circuit patterns L and C are formed in multiple layers, thereby passive components such as capacitors C, resistors R, and inductors L formed therein. It is mounted. Using this LTCC method, a thin film multilayer circuit can be constructed, which is particularly advantageous when implementing a bulky device such as an inductor (L).

다수의 기준 전극패턴들(150)은 다수의 테스트 전극패턴들(160, 170, 180) 각각의 테스트 특성의 기준 전극패턴들이 된다. 이를 위해, 다수의 기준 전극패턴들(150)은 각각 와이어(153)를 통해 전기적으로 접속되며 "T"자 형태를 가지며 소정 거리만큼 이격된 제 1 기준 전극패턴쌍(152)과, 각각 "E"자 형태를 가지며 서로가 엇갈리면서 중첩되는 제 2 기준 전극패턴쌍(154)과, 제 2 기준 전극패턴쌍(154)과 동일한 형태를 가지며 서로의 마주보는 끝단이 엇갈리는 제 3 기준 전극패턴쌍(156)을 구비한다. 이 때, 다수의 기준 전극패턴들(150) 각각의 전극패턴의 형상은 서로 다른 임피던스를 가지게 된다. 또한, 다수의 기준 전극패턴들(150) 각각의 전극패턴의 형상은 "T"자형 "E"자형 이외에도 어떠한 형태를 가질 수 있다.The plurality of reference electrode patterns 150 may be reference electrode patterns of test characteristics of each of the plurality of test electrode patterns 160, 170, and 180. To this end, the plurality of reference electrode patterns 150 are each electrically connected through the wire 153 and have a “T” shape and are spaced by a predetermined distance from the first reference electrode pattern pair 152, respectively, and “E”. The second reference electrode pattern pair 154 having the shape of a child and overlapping with each other and the second reference electrode pattern pair 154 having the same shape as the second reference electrode pattern pair 154 and having opposite ends of the third reference electrode pattern pair ( 156). In this case, the shape of the electrode pattern of each of the plurality of reference electrode patterns 150 may have different impedances. In addition, the shape of the electrode pattern of each of the plurality of reference electrode patterns 150 may have any shape in addition to the "T" shape "E" shape.

이러한, 다수의 기준 전극패턴들(150)의 제 1 내지 제 3 기준 전극패턴쌍들(152, 154, 156) 각각은 기판(102)의 잠재된 스트레스나 주위환경 또는 기판(102)으로부터의 에러에 따른 기판(102)의 특성에 대한 임피던스를 가지게 된다. 이러한, 제 1 내지 제 3 기준 전극패턴쌍들(152, 154, 156) 각각으로부터의 임피던스 값은 기판(102)의 베이스 기준 임피던스가 된다.Each of the first to third reference electrode pattern pairs 152, 154, and 156 of the plurality of reference electrode patterns 150 may have a potential stress of the substrate 102 or an environment or an error from the substrate 102. It has an impedance to the characteristics of the substrate 102 according to. The impedance value from each of the first to third reference electrode pattern pairs 152, 154, and 156 becomes the base reference impedance of the substrate 102.

제 1 테스트 전극패턴들(160)은 기판(102)의 일측 상단에 와이어 본딩된 다수의 제 1 기준 전극패턴쌍(152)들이 소정간격 이격되어 나란하게 배치된다. 제 2 테스트 전극패턴들(170)은 기판(102)의 일측 하단에 형성된 다수의 제 2 기준 전극패턴쌍(154)들이 소정간격 이격되어 나란하게 배치된다. 또한, 제 3 테스트 전극패턴들(180)은 다수의 제 3 기준 전극패턴쌍(156)들이 제 2 테스트 전극패턴들(170)에 인접하고 소정간격 이격되어 나란하게 배치된다.The first test electrode patterns 160 are arranged side by side with a plurality of wire-bonded first reference electrode pattern pairs 152 spaced at predetermined intervals on one side of the substrate 102. The second test electrode patterns 170 are arranged side by side with a plurality of second reference electrode pattern pairs 154 formed at one lower end of the substrate 102 at predetermined intervals. In addition, the third test electrode patterns 180 are disposed side by side with a plurality of third reference electrode pattern pairs 156 adjacent to the second test electrode patterns 170 and spaced apart from each other by a predetermined interval.

이러한, 제 1 내지 제 3 테스트 전극패턴들(160, 170, 180) 각각은 도시하지 않은 액상 봉지재가 디스펜싱되어 액상 봉지재의 디스펜싱 전과 후의 전기적인 특성을 비교하기 위한 형태를 가지게 된다.Each of the first to third test electrode patterns 160, 170, and 180 may have a shape for dispensing a liquid encapsulation material (not shown) to compare electrical characteristics before and after dispensing the liquid encapsulation material.

이와 같은 본 발명의 실시 예에 따른 액상 봉지 재료를 테스트하기 위한 테스트 기판은 도 6에 도시된 바와 같이 기판(102) 상에 형성된 회로소자(120)와 기판(102) 사이를 봉지하는 액상 봉지재(130)를 테스트하여 기판(102)에 형성되는 회로소자(120)와 액상 봉지재(130)의 재료와의 적합성을 판단할 때 사용된다. 여기서, 기판(102)은 일례로 내부에 수동 소자(L, R, C)들이 실장하기 위한 다층의 그린 시트(110)가 적층된다.The test substrate for testing the liquid encapsulation material according to the embodiment of the present invention is a liquid encapsulation material encapsulating between the circuit device 120 and the substrate 102 formed on the substrate 102 as shown in FIG. The test 130 is used to determine the suitability of the material of the circuit element 120 and the liquid encapsulant 130 formed on the substrate 102. Here, the substrate 102 is, for example, laminated with a multilayer green sheet 110 for mounting passive elements L, R, and C therein.

이를 상세히 하면, 테스트 기판을 이용한 액상 봉지 재료의 테스트 방법은 우선 액상 봉지 재료를 테스트하기 위한 테스트 기판(102) 상에 형성된 제 1 테스트 전극패턴들(160) 중 기수번째 또는 임의의 테스트 전극패턴들(161 내지 166) 상에 액상 봉지재(130)를 한 덩어리를 떨어뜨리게(Glob Top) 된다. 일례로, 제 1 테스트 전극패턴들(160) 중 기수번째 테스트 전극패턴들(161, 163, 165) 각각에 디스펜싱 유니트를 이용하여 액상 봉지재(130)를 떨어뜨리게 된다. 이에 따라, 제 1 테스트 전극패턴들(160) 중 기수번째 테스트 전극패턴들(161, 163, 165) 각각의 와이어(153) 및 "T"자형 전극패턴들 중 헤드부를 포함하는 영역과 기판(102)은 액상 봉지재(130)에 의해 봉지된 상태가 되는 반면에 제 1 테스트 전극패턴들(160) 중 우수번째 테스트 전극패턴들(162, 164, 166) 각각은 봉지되지 않은 상태가 된다.In detail, a test method of a liquid encapsulation material using a test substrate may include first or second test electrode patterns of the first test electrode patterns 160 formed on the test substrate 102 for testing the liquid encapsulation material. The liquid encapsulant 130 is dropped on one of the portions 161 to 166 (Glob Top). For example, the liquid encapsulant 130 is dropped by using a dispensing unit in each of the odd-numbered test electrode patterns 161, 163, and 165 of the first test electrode patterns 160. Accordingly, the substrate 102 and the region including the wire 153 of each of the odd-numbered test electrode patterns 161, 163, and 165 of the first test electrode patterns 160 and the head portion of the “T” -shaped electrode patterns. ) Is encapsulated by the liquid encapsulant 130, while each of the even-most test electrode patterns 162, 164, and 166 of the first test electrode patterns 160 is not encapsulated.

이와 같은, 제 1 테스트 전극패턴들(160) 중 임의의 테스트 전극패턴들(161, 163, 165)에 액상 봉지재(130)가 봉지된 액상 봉지 재료를 테스트하기 위한 테스트 기판(102)을 이용하여 사용자는 와이어 본딩의 특성과 액상 봉지재(130)의 재료와의 적합성(Matching Property)을 판단하게 된다. 즉, 사용자는 기판(102) 상에 형성된 액상 봉지재(130)의 경화과정에서 발생되는 크랙 및 수분으로 인한 경화된 액상 봉지재(130)가 기판(102)에서 떨어져 나가는 현상으로 인한 불량을 검출할 수 있게 된다. 또한, 사용자는 제 1 테스트 전극패턴들(160) 각각의 임피던스값을 측정하여 액상 봉지재(130)가 도포된 테스트 전극패턴들과 그렇지 않은 테스트 전극패턴들의 임피던스값을 비교하여 액상 봉지재(130)의 적용전과 적용후의 전기적인 특성을 1차로 검출하고, 1차로 검출된 임피던스 값과 기판(102) 상에 마련된 다수의 기준 전극패턴들(150) 중 제 1 기준 전극패턴쌍(152)의 임피던스 값을 비교하여 액상 봉지재(130)의 적용전과 적용후의 전기적인 특성을 2차로 검출하게 된다. 그런 다음, 사용자는 2차로 검출된 전기적인 특성에 기초하여 액상 봉지재(130)의 적용여부를 최종 판단하게 된다. 최종 판단 결과에 따라 액상 봉지재(130)가 적합하다고 판단된 경우에는 액상 봉지재(130)는 도 6에 도시된 바와 같이 기판(102) 상에 디스펜싱되어 기판(102)과 회로소자(120) 간의 공간을 봉지하게 된다.The test substrate 102 for testing the liquid encapsulation material in which the liquid encapsulation material 130 is encapsulated in any of the test electrode patterns 161, 163, and 165 of the first test electrode patterns 160 is used. The user determines the suitability of the properties of the wire bonding and the material of the liquid encapsulant 130 (Matching Property). That is, the user detects a defect due to the phenomenon that the hardened liquid encapsulant 130 is separated from the substrate 102 due to cracks and moisture generated during the hardening process of the liquid encapsulant 130 formed on the substrate 102. You can do it. In addition, the user measures the impedance value of each of the first test electrode patterns 160 to compare the impedance value of the test electrode patterns coated with the liquid encapsulant 130 and the test electrode patterns that are not applied to the liquid encapsulant 130. The electrical characteristics before and after the application of) are primarily detected, and the impedance value detected first and the impedance of the first reference electrode pattern pair 152 of the plurality of reference electrode patterns 150 provided on the substrate 102 are measured. By comparing the values, the electrical properties before and after the application of the liquid encapsulant 130 are secondarily detected. Then, the user may finally determine whether the liquid encapsulant 130 is applied based on the second detected electrical characteristics. When it is determined that the liquid encapsulant 130 is suitable according to the final determination result, the liquid encapsulant 130 is dispensed on the substrate 102 as shown in FIG. 6, so that the substrate 102 and the circuit element 120 are disposed. Encapsulates the space between them.

한편, 제 2 및 3 테스트 전극패턴들(170, 180) 각각은 상술한 제 1 테스트 전극패턴들(160)과 동일한 방법으로 액상 봉지재(130)의 재료와의 적합성을 판단하게 된다. Meanwhile, each of the second and third test electrode patterns 170 and 180 may determine suitability with the material of the liquid encapsulant 130 in the same manner as the first test electrode patterns 160 described above.

이와 같은, 본 발명의 실시 예에 따른 액상 봉지 재료를 테스트하기 위한 테스트 기판은 액상 봉지재(130)의 재료에 대한 적합성을 보다 정확하고 합리적으로 평가할 수 있게 된다. 또한, 본 발명의 실시 예에 따른 액상 봉지 재료를 테스트하기 위한 테스트 기판은 도 5에 도시된 바와 같이 일정한 패턴을 기판(102) 상에 형성하여 액상 봉지재(130)의 재료가 기판(102)에 미치는 영향을 평가할 수 있게 된다. 또한, 본 발명의 실시 예에 따른 액상 봉지 재료를 테스트하기 위한 테스트 기판은 액상 봉지재(130)의 디스펜싱의 조건과 디스펜싱 방법에 따라 수반되는 불량 요인을 추적 및 확인할 수 있게 된다.As such, the test substrate for testing the liquid encapsulation material according to the embodiment of the present invention can more accurately and reasonably evaluate the suitability of the material of the liquid encapsulation material 130. In addition, the test substrate for testing the liquid encapsulation material according to the embodiment of the present invention, as shown in FIG. 5, forms a predetermined pattern on the substrate 102 so that the material of the liquid encapsulation material 130 is the substrate 102. Assess the impact In addition, the test substrate for testing the liquid encapsulation material according to an embodiment of the present invention is able to track and confirm the failure factors accompanying the dispensing conditions and the dispensing method of the liquid encapsulant 130.

상술한 바와 같이, 본 발명의 실시 예에 따른 액상 봉지 재료를 테스트하기 위한 테스트 기판은 기판 상에 기준 패턴들과 일정한 패턴들을 형성하고, 일정한 패턴들 상에 액상 봉지재를 디스펜싱 한 후, 액상 봉지재의 디스펜싱 전과 후의 일정한 패턴들에 대한 전기적인 특성을 비교하여 액상 봉지재의 재료에 대한 적합성을 판단하게 된다. 이에 따라, 본 발명은 와이어 본딩의 특성과 액상 봉지재의 재료와의 적합성 여부에 대한 평가를 보다 합리적이고 정확하게 할 수 있게 된다. 또한 본 발명은 액상 봉지재의 수축률 및 열팽창계수 정도를 정확하게 평가할 수 있게 된다.As described above, the test substrate for testing the liquid encapsulation material according to the embodiment of the present invention forms reference patterns and constant patterns on the substrate, and after dispensing the liquid encapsulant on the constant patterns, The electrical properties of certain patterns before and after dispensing the encapsulant are compared to determine the suitability of the material for the liquid encapsulant. Accordingly, the present invention can more reasonably and accurately evaluate the suitability of the properties of the wire bonding and the material of the liquid encapsulant. In addition, the present invention can accurately evaluate the degree of shrinkage and thermal expansion coefficient of the liquid encapsulant.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 저온 동시소성 세라믹 기판을 나타내는 단면도.1 is a cross-sectional view showing a low temperature cofired ceramic substrate.

도 2는 도 1에 도시된 저온 동시소정 세라믹 기판을 나타내는 사시도.FIG. 2 is a perspective view of the low temperature co-predetermined ceramic substrate shown in FIG. 1; FIG.

도 3은 도 1에 도시된 액상 봉지재의 재료 특성에 의한 기판의 휨을 나타내는 도면.3 is a view showing the warpage of the substrate by the material properties of the liquid encapsulant shown in FIG.

도 4는 본 발명의 실시 예에 따른 액상 봉지 재료를 테스트하기 위한 테스트 기판을 나타내는 평면도.4 is a plan view showing a test substrate for testing a liquid encapsulation material according to an embodiment of the present invention.

도 5는 도 4에 도시된 테스트 기판 상에 디스펜싱된 액상 봉지재를 나타내는 평면도.FIG. 5 is a plan view illustrating a liquid encapsulant dispensed on a test substrate illustrated in FIG. 4. FIG.

도 6은 액상 봉지재가 디스펜싱된 저온 동시소성 세라믹 기판을 나타내는 단면도.6 is a cross-sectional view showing a low-temperature cofired ceramic substrate dispensed with a liquid encapsulant.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

2, 102 : 기판 10, 110 : 그린 시트2, 102: substrate 10, 110: green sheet

20, 120 : 회로소자 22, 122 : 비아홀20, 120: circuit element 22, 122: via hole

24, 124, 153 : 와이어 30, 130 : 액상 봉지재24, 124, 153: wire 30, 130: liquid sealing material

150 : 기준 전극패턴들 152 : 제 1 기준 전극패턴쌍150 reference electrode patterns 152 first reference electrode pattern pair

154 : 제 2 기준 전극패턴쌍 156 : 제 3 기준 전극패턴쌍154: second reference electrode pattern pair 156: third reference electrode pattern pair

160 : 제 1 테스트 전극패턴 170 : 제 2 테스트 전극패턴160: first test electrode pattern 170: second test electrode pattern

180 : 제 3 테스트 전극패턴180: third test electrode pattern

Claims (4)

기판과,Substrate, 상기 기판 상에 형성되어 테스트를 위한 기준이 되는 다수의 기준 전극패턴들과,A plurality of reference electrode patterns formed on the substrate and serving as a reference for a test; 상기 다수의 기준 전극패턴과 동일한 형태로 상기 기판 상에 형성되는 다수의 테스트 전극패턴들과,A plurality of test electrode patterns formed on the substrate in the same form as the plurality of reference electrode patterns; 상기 다수의 테스트 전극패턴들 중 적어도 하나의 테스트 전극패턴 상에 형성되는 봉지재를 구비하는 것을 특징으로 하는 액상 봉지 재료를 테스트하기 위한 테스트 기판.And an encapsulant formed on at least one test electrode pattern of the plurality of test electrode patterns. 제 1 항에 있어서,The method of claim 1, 상기 기준 전극패턴들은,The reference electrode patterns, 각각 "T"자 형태를 가지며 소정 거리만큼 이격된 제 1 기준 전극패턴쌍과,A first reference electrode pattern pair each having a “T” shape and spaced apart by a predetermined distance; 각각 "E"자 형태를 가지며 서로가 엇갈리면서 중첩되는 제 2 기준 전극패턴쌍과,A second reference electrode pattern pair each having an "E" shape and overlapping with each other; 상기 제 2 기준 전극패턴쌍과 동일한 형태를 가지며 서로의 마주보는 끝단이 엇갈리는 제 3 기준 전극패턴쌍을 구비하는 것을 특징으로 하는 액상 봉지 재료를 테스트하기 위한 테스트 기판.And a third reference electrode pattern pair having the same shape as that of the second reference electrode pattern pair and having opposite ends facing each other. 제 2 항에 있어서,The method of claim 2, 상기 테스트 전극패턴들은,The test electrode patterns, 상기 제 1 기준 전극패턴들쌍이 나란하게 배치되는 다수의 제 1 테스트 전극패턴들과,A plurality of first test electrode patterns having the first reference electrode pattern pairs arranged side by side; 상기 제 2 기준 전극패턴들쌍이 나란하게 배치되는 다수의 제 2 테스트 전극패턴들과,A plurality of second test electrode patterns in which the pair of second reference electrode patterns are arranged in parallel; 상기 제 3 기준 전극패턴들쌍이 나란하게 배치되는 다수의 제 3 테스트 전극패턴들을 구비하는 것을 특징으로 하는 액상 봉지 재료를 테스트하기 위한 테스트 기판.And a plurality of third test electrode patterns in which the pair of third reference electrode patterns are arranged side by side. 제 1 항에 있어서,The method of claim 1, 상기 기판은,The substrate, 다층의 인쇄회로보드 및 저온 동시소성 세라믹 기판 중 어느 하나인 것을 특징으로 하는 액상 봉지 재료를 테스트하기 위한 테스트 기판.A test board for testing a liquid encapsulation material, characterized in that either a multilayer printed circuit board or a low temperature cofired ceramic substrate.
KR10-2003-0023987A 2003-04-16 2003-04-16 Test substrate for testing liquid state sealing material KR100495151B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0023987A KR100495151B1 (en) 2003-04-16 2003-04-16 Test substrate for testing liquid state sealing material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0023987A KR100495151B1 (en) 2003-04-16 2003-04-16 Test substrate for testing liquid state sealing material

Publications (2)

Publication Number Publication Date
KR20040090077A KR20040090077A (en) 2004-10-22
KR100495151B1 true KR100495151B1 (en) 2005-06-14

Family

ID=37371246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0023987A KR100495151B1 (en) 2003-04-16 2003-04-16 Test substrate for testing liquid state sealing material

Country Status (1)

Country Link
KR (1) KR100495151B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102466911B1 (en) * 2020-09-28 2022-11-14 주식회사 디아이티 Multilayer ceramic substrate having connecting means with frame and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990041687A (en) * 1997-11-24 1999-06-15 이형도 Multi-layer printed circuit board capable of calculating impedance of internal pattern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990041687A (en) * 1997-11-24 1999-06-15 이형도 Multi-layer printed circuit board capable of calculating impedance of internal pattern

Also Published As

Publication number Publication date
KR20040090077A (en) 2004-10-22

Similar Documents

Publication Publication Date Title
US7327554B2 (en) Assembly of semiconductor device, interposer and substrate
KR100277400B1 (en) Board and Ceramic Package
KR100507791B1 (en) Electric component embedded module and method of manufacturing the same
US7889509B2 (en) Ceramic capacitor
US5232548A (en) Discrete fabrication of multi-layer thin film, wiring structures
US4648179A (en) Process of making interconnection structure for semiconductor device
KR100851072B1 (en) Electronic package and manufacturing method thereof
US6734542B2 (en) Component built-in module and method for producing the same
US8022524B2 (en) Semiconductor device
JP2007150123A (en) Capacitor to be built in wiring board, wiring board having built-in capacitor and manufacturing method thereof
US8186042B2 (en) Manufacturing method of a printed board assembly
KR100257926B1 (en) Multi-layer film for circuit board and multi-layer circuit board using the same and pakage for semiconductor device
WO2014162478A1 (en) Component-embedded substrate and manufacturing method for same
US8059420B2 (en) Surface mountable device
US20140153204A1 (en) Electronic component embedded printing circuit board and method for manufacturing the same
JP2715934B2 (en) Multilayer printed wiring board device and method of manufacturing the same
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
KR100495151B1 (en) Test substrate for testing liquid state sealing material
CN210157483U (en) Multilayer substrate
JP2008160144A (en) Wiring substrate with built-in electric component
JP2001077290A (en) Module for three-dimensional electronic part, three- dimensional electronic part module, and manufacture thereof
CN103094219A (en) Integration method for three-dimensional high-density thick-film multi-chip assembly
JP2004072124A (en) Wiring board with built-in electric element
Itagaki et al. Packaging properties of ALIVH-CSP using SBB flip-chip bonding technology
EP3911132B1 (en) Component carrier with a solid body protecting a component carrier hole from foreign material ingression

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee