KR100493970B1 - 일렉트로-루미네센스 표시패널의 구동 장치 - Google Patents

일렉트로-루미네센스 표시패널의 구동 장치 Download PDF

Info

Publication number
KR100493970B1
KR100493970B1 KR10-2003-0012318A KR20030012318A KR100493970B1 KR 100493970 B1 KR100493970 B1 KR 100493970B1 KR 20030012318 A KR20030012318 A KR 20030012318A KR 100493970 B1 KR100493970 B1 KR 100493970B1
Authority
KR
South Korea
Prior art keywords
signal
output
current
voltage source
output circuits
Prior art date
Application number
KR10-2003-0012318A
Other languages
English (en)
Other versions
KR20040076972A (ko
Inventor
김창연
이한상
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2003-0012318A priority Critical patent/KR100493970B1/ko
Publication of KR20040076972A publication Critical patent/KR20040076972A/ko
Application granted granted Critical
Publication of KR100493970B1 publication Critical patent/KR100493970B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H75/00—Storing webs, tapes, or filamentary material, e.g. on reels
    • B65H75/02—Cores, formers, supports, or holders for coiled, wound, or folded material, e.g. reels, spindles, bobbins, cop tubes, cans, mandrels or chucks
    • B65H75/04—Kinds or types
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65H—HANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H2601/00—Problem to be solved or advantage achieved
    • B65H2601/20—Avoiding or preventing undesirable effects
    • B65H2601/25—Damages to handled material
    • B65H2601/253—Damages to handled material to particular parts of material
    • B65H2601/2532—Surface

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 전류형 데이터 드라이버에서 출력되는 전류의 출력편차를 감소 및 제거하여 휘도를 균일하게 할 수 있도록 한 일렉트로-루미네센스 표시패널의 구동장치에 관한 것이다.
본 발명은 제 1 구동전압원과; 상기 제 1 구동전압원으로부터의 전압신호를 전류신호로 변환하기 위한 다수의 제 1 출력회로와; 상기 제 1 구동전압원으로부터의 전압신호를 제 1 전류패스를 통하여 상기 제 1 출력회로들에 공급하기 위한 제 1 신호배선과; 제 2 구동전압원과; 상기 제 2 구동전압원으로부터의 전압신호를 전류신호로 변환하기 위한 다수의 제 2 출력회로와; 상기 제 2 구동전압원으로부터의 전압신호를 상기 제 1 전류패스와 다른 제 2 전류패스를 통하여 상기 제 2 출력회로들에 공급하기 위한 제 2 신호배선을 구비하는 것을 특징으로 한다.

Description

일렉트로-루미네센스 표시패널의 구동 장치{APPARATUS FOR DRIVING ELECTRO-LUMINESCENCE DISPLAY PANEL}
본 발명은 일렉트로-루미네센스 표시장치에 관한 것으로, 특히 전류형 데이터 드라이버에서 출력되는 전류의 출력편차를 감소 및 제거하여 휘도를 균일하게 할 수 있도록 한 일렉트로-루미네센스 표시패널의 구동 장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 일렉트로-루미네센스(Electro-Luminescence : 이하, "EL"이라 함) 표시장치 등이 있다. 이러한 평판 표시장치는 전압구동소자와 전류구동소자로 나뉘어질 수 있다.
EL 표시장치는 전자와 정공의 재결합으로 형광물질을 발광시키는 자발광소자로서, 재료 및 구조에 따라 무기 EL과 유기 EL로 대별된다. 이 EL 표시장치는 액정표시장치와 같이 별도의 광원을 필요로 하는 수동형 발광소자에 비하여 응답속도가 음극선관과 같은 수준으로 빠르다는 장점을 갖고 있다. 이러한 EL 표시장치는 전류구동방식과 전압구동방식이 있다.
도 1은 EL 표시장치의 발광원리를 설명하기 위한 일반적인 유기 EL 구조를 도시한 단면도이다. 유기 EL은 음극(2)과 양극(14) 사이에 적층된 전자 주입층(4), 전자 수송층(6), 발광층(8), 정공 수송층(10), 정공 주입층(12)을 구비한다.
투명전극인 양극(14)과 금속전극인 음극(2) 사이에 전압을 인가하면, 음극(2)으로부터 발생된 전자는 전자 주입층(4) 및 전자 수송층(6)을 통해 발광층(8) 쪽으로 이동한다. 또한, 양극(14)으로부터 발생된 정공은 정공 주입층(12) 및 정공 수송층(10)을 통해 발광층(8) 쪽으로 이동한다. 이에 따라, 발광층(8)에서는 전자 수송층(6)과 정공 수송층(10)으로부터 공급되어진 전자와 정공이 충돌하여 재결합함에 의해 빛이 발생하게 되고, 이 빛은 투명전극인 양극(14)을 통해 외부로 방출되어 화상이 표시되게 한다. 이러한 EL 유기소자의 발광 휘도는 소자의 양단에 걸리는 전압에 비례하는 것이 아니라 공급 전류에 비례하므로 양극(14)은 통상 정전류원에 접속된다.
도 2를 참조하면, 종래기술에 따른 일렉트로-루미네센스 표시패널의 구동 장치는 스캔 전극라인(SL)과 데이터 전극라인(DL)의 교차부마다 배열된 유기EL(이하, "OEL"이라 함) 셀들(22)을 포함하는 EL 표시패널(16)과, 스캔 전극라인들(SL)을 구동하기 위한 스캔 드라이버(18)와, 데이터 전극라인들(DL)을 구동하기 위한 데이터 드라이버(20)와, 스캔 드라이버(18)와 데이터 드라이버(20)를 제어하기 위한 타이밍 컨트롤러(24)를 구비한다.
OEL 셀들(22) 각각은 스캔 전극라인(SL)에 스캔펄스가 인가될 때 선택되어 데이터 전극라인(DL)에 공급되는 화소신호, 즉 전류신호에 상응하는 빛을 발생하게 된다. OEL 셀들(22) 각각은 등가적으로 데이터 전극라인(DL)과 스캔 전극라인(SL) 사이에 접속된 다이오드로 표현된다. 이러한 OEL 셀들(22) 각각은 스캔 전극라인(SL)에 부극성의 스캔펄스가 공급됨과 동시에 데이터 전극라인(DL)에 데이터신호에 따른 정극성의 전류가 인가되어 순방향 전압이 걸리는 경우 발광하게 된다.
타이밍 컨트롤러(24)는 외부로부터의 디지털 비디오 신호(R, G, B)를 중계하여 데이터 드라이버(20)에 공급한다. 또한 타이밍 컨트롤러(24)는 외부로부터 공급된 동기신호들을 이용하여 스캔 드라이버(18) 및 데이터 드라이버(20)의 구동을 제어하기 위한 각종 제어신호들(Vcon)을 발생한다.
스캔 드라이버(18)는 다수개의 스캔 전극라인들(SL)에 부극성의 스캔펄스를 라인순차적으로 공급한다.
데이터 드라이버(20)는 수평기간마다 디지털 비디오 신호(R, G, B)에 응답하는 전류레벨 또는 펄스폭을 갖는 전류신호를 데이터 전극라인들(DL)에 공급한다.
이를 위해, 데이터 드라이버(20)는 도 3에 도시된 바와 같이 타이밍 컨트롤러(24)로부터 디지털 비디오 신호(R, G, B) 및 제어신호(Vcon)를 공급받아 데이터 드라이버(20)의 구동 타이밍을 제어하는 제어부(40)와, 제어부(40)로부터의 제어신호에 응답하여 순차적인 샘플링신호를 공급하는 쉬프트 레지스터부(50)와, 샘플링신호에 응답하여 디지털 비디오 신호를 순차적으로 래치하여 동시에 출력하는 라인 래치부(52)와, 라인 래치부(52)로부터의 디지털 비디오 신호를 아날로그 화소전압신호로 변환하는 디지털-아날로그 변환부(이하, "DAC부"라 함)(54)와, DAC부(54)로부터의 화소전압신호를 완충하여 출력하는 출력 버퍼부(56)를 구비한다.
쉬프트 레지스터부(50)에 포함된 쉬프트 레지스터들은 제어부(40)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력한다.
라인 래치부(52)는 쉬프트 레지스터부(50)로부터의 샘플링신호에 응답하여 제어부(40)로부터의 디지털 비디오 신호를 일정단위씩 순차적으로 샘플링하여 래치하게 된다.
DAC부(54)는 라인 래치부(52)로부터의 디지털 비디오 신호를 아날로그 화소전압신호로 변환하여 출력하게 된다.
출력 버퍼부(56)는 도 4에 도시된 바와 같이 셀구동전압원(Vdd)과, 셀구동전압원(Vdd)으로부터의 화소전압신호를 전류신호로 변환하기 위한 다수의 출력회로(601 내지 60n)와, 제 1 방향의 전류패스를 통하여 셀구동전압원(Vdd)으로부터의 화소전압신호를 다수의 출력회로(601 내지 60n)에 공급하기 위한 신호배선을 구비한다.
다수의 출력회로(601 내지 60n)의 출력라인 각각은 데이터 전극라인들(DL)에 각각에 접속된다. 또한, 다수의 출력회로(601 내지 60n) 각각은 신호배선을 통해 셀구동전압원(Vdd)에 공통으로 접속됨과 아울러 DAC부(18)로부터의 화소전압신호들이 공급된다.
이러한, 다수의 출력회로(601 내지 60n) 각각은 n개의 데이터 전극라인들(DL) 각각에 접속되어진 전류싱크(Current Sink)나 전류소스(Current Source) 회로 형태, 즉 전류앰프 또는 전류버퍼로 구성된다.
이에 따라, 출력 버퍼부(56)는 셀구동전압원(Vdd)으로부터의 기준전압(Vdd)을 이용하여 DAC부(18)로부터의 화소전압신호들을 신호완충하여 데이터 전극라인들(DL)에 공급하게 된다.
이 때, 다수의 출력회로(601 내지 60n) 각각에 공급되는 전압은 신호배선의 라인저항(R1 내지 Rn-1) 및 내부 회로의 편차로 인하여 점진적으로 증가하거나 감소하게 된다. 즉, 다수의 출력회로(601 내지 60n) 각각의 출력전류는 신호배선의 라인저항(R1 내지 Rn-1) 사이의 노드점(V1 내지 Vn) 상의 전압이 신호배선의 라인저항(R1 내지 Rn-1)에 의해서 달라지기 때문에 셀구동전압원(Vdd)으로부터 멀어질수록 감소하게 된다. 이에 따라, 도 5에 도시된 바와 같이 EL 표시패널(16) 상에는 출력 버퍼부(56)에서 데이터 전극라인들(DL)에 공급되는 출력전류의 편차로 인하여 전계발광셀(OLED) 각각이 발광 불균일이 발생하게 된다. 따라서, 종래의 EL 표시장치의 구동시 데이터 드라이버(20)의 출력 전류의 편차로 인하여 EL 표시패널(16) 상에 휘도 불균일 현상이 발생하게 된다.
따라서, 본 발명의 목적은 전류형 데이터 드라이버에서 출력되는 전류의 출력편차를 감소 및 제거하여 휘도를 균일하게 할 수 있도록 한 일렉트로-루미네센스 표시패널의 구동 장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 일렉트로-루미네센스 표시패널의 구동장치는 제 1 구동전압원과; 상기 제 1 구동전압원으로부터의 전압신호를 전류신호로 변환하기 위한 다수의 제 1 출력회로와; 상기 제 1 구동전압원으로부터의 전압신호를 제 1 전류패스를 통하여 상기 제 1 출력회로들에 공급하기 위한 제 1 신호배선과; 제 2 구동전압원과; 상기 제 2 구동전압원으로부터의 전압신호를 전류신호로 변환하기 위한 다수의 제 2 출력회로와; 상기 제 2 구동전압원으로부터의 전압신호를 상기 제 1 전류패스와 다른 제 2 전류패스를 통하여 상기 제 2 출력회로들에 공급하기 위한 제 2 신호배선을 구비하는 것을 특징으로 한다.
상기 구동장치에서 상기 제 1 구동전압원의 전압은 상기 제 2 구동전압원과 다른 것을 특징으로 한다.
상기 구동장치에서 상기 제 1 출력회로의 출력신호와 상기 제 2 출력회로의 출력신호를 더하기 위한 가산회로를 더 구비하는 것을 특징으로 한다.
상기 구동장치에서 상기 가산회로는 상기 제 1 출력회로의 출력단자에 접속된 제 1 출력배선과; 상기 제 2 출력회로의 출력단자에 접속된 제 2 출력배선과; 상기 제 1 및 제 2 출력배선이 접속됨과 아울러 상기 표시패널의 데이터배선에 접속된 출력노드를 구비하는 것을 특징으로 한다.
상기 구동장치에서 상기 일렉트로-루미네센스 표시패널에 스캔신호를 공급하기 위한 스캔 구동부와, 상기 제 1 및 제 2 출력회로를 포함하고 상기 전류신호를 상기 일렉트로-루미네센스 표시패널에 공급하기 위한 데이터 구동부와, 상기 데이터 구동부 및 스캔 구동부를 제어하기 위한 타이밍 컨트롤러를 더 구비하는 것을 특징으로 한다.
상기 구동장치에서 상기 데이터 구동부는 상기 타이밍 컨트롤러로부터 제어신호 및 디지털 영상신호를 공급받는 제어부와, 상기 제어부로부터의 제어신호에 응답하여 샘플링 신호를 발생하는 쉬프트 레지스터부와, 상기 샘플링 신호에 응답하여 디지털 영상신호를 샘플링하여 래치하는 라인 래치부와, 상기 라인 래치부로부터의 상기 디지털 영상신호를 아날로그 영상신호로 변환하는 변환부를 더 구비하는 것을 특징으로 한다.
상기 구동장치에서 상기 다수의 제 1 출력회로 각각은 상기 제 1 구동전압원으로부터의 전압신호와 상기 아날로그 영상신호를 이용하여 상기 전류신호를 생성하는 것을 특징으로 한다.
상기 구동장치에서 상기 다수의 제 2 출력회로 각각은 상기 제 2 구동전압원으로부터의 전압신호와 상기 아날로그 영상신호를 이용하여 상기 전류신호를 생성하는 것을 특징으로 한다.
상기 구동장치에서 상기 타이밍 컨트롤러는 사용자의 명령에 의해 제 1 및 제 2 출력회로 각각을 선택적으로 제어하기 위한 선택제어신호를 생성하는 것을 특징으로 한다.
상기 구동장치에서 상기 데이터 구동부는 상기 타이밍 컨트롤러로부터 제어신호 및 디지털 영상신호를 공급받음과 아울러 상기 선택제어신호에 응답하여 상기 제 1 출력회로를 제어하기 위한 제 1 선택신호를 생성하고, 상기 선택제어신호를 응답하여 상기 제 2 출력회로를 제어하기 위한 제 2 선택신호를 생성하는 제어부와, 상기 제어부로부터의 제어신호에 응답하여 샘플링 신호를 발생하는 쉬프트 레지스터부와, 상기 샘플링 신호에 응답하여 디지털 영상신호를 샘플링하여 래치하는 라인 래치부와, 상기 라인 래치부로부터의 상기 디지털 영상신호를 아날로그 영상신호로 변환하는 변환부를 더 구비하는 것을 특징으로 한다.
상기 구동장치에서 상기 제 1 출력회로 각각은 상기 제 1 선택신호에 응답하여 상기 제 1 출력회로와 상기 일렉트로-루미네센스 표시패널의 데이터배선과의 접속을 선택적으로 절환하는 제 1 스위치소자를 구비하는 것을 특징으로 한다.
상기 구동장치에서 상기 제 2 출력회로 각각은 상기 제 2 선택신호에 응답하여 상기 제 2 출력회로와 상기 일렉트로-루미네센스 표시패널의 데이터배선과의 접속을 선택적으로 절환하는 제 2 스위치소자를 구비하는 것을 특징으로 한다.
상기 구동장치에서 상기 제어부는 전원전압원으로부터의 전원전압을 이용하여 상기 제 1 구동전압원 및 제 2 구동전압원을 발생하는 것을 특징으로 한다.
상기 구동장치에서 상기 제 1 출력회로 각각은 상기 제 1 선택신호에 응답하여 제 1 출력회로와 상기 일렉트로-루미네센스 표시패널의 데이터배선과의 접속을 선택적으로 절환하는 제 1 스위치소자를 구비하는 것을 특징으로 한다.
상기 구동장치에서 상기 제 2 출력회로 각각은 상기 제 2 선택신호에 응답하여 상기 제 2 출력회로와 상기 일렉트로-루미네센스 표시패널의 데이터배선과의 접속을 선택적으로 절환하는 제 2 스위치소자를 구비하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 13을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 5를 참조하면, 본 발명의 제 1 실시 예에 따른 일렉트로-루미네센스(Electro-Luminescence : 이하, "EL"이라 함) 표시패널의 구동장치는 스캔 전극라인(SL)과 데이터 전극라인(DL)의 교차부마다 배열된 유기EL(이하, "OEL"이라 함) 셀들(122)을 포함하는 EL 표시패널(116)과, 스캔 전극라인들(SL)을 구동하기 위한 스캔 드라이버(118)와, 데이터 전극라인들(DL)을 구동하기 위한 전류형 데이터 드라이버(120)와, 스캔 드라이버(118)와 전류형 데이터 드라이버(120)를 제어하기 위한 타이밍 컨트롤러(124)를 구비한다.
OEL 셀들(22) 각각은 스캔 전극라인(SL)에 스캔펄스가 인가될 때 선택되어 데이터 전극라인(DL)에 공급되는 화소신호, 즉 전류신호에 상응하는 빛을 발생하게 된다. 이를 위해, OEL 셀들(22) 각각은 도 7에 도시된 바와 같이 셀 구동장치(84)와 전계발광셀(OLED)로 구성된다. 여기서, 셀 구동장치(84)는 셀구동전압원(VDD)과 전계발광셀(OLED) 사이에 형성되어 전계발광셀(OLED)을 구동하기 위한 제 1 TFT(T1)와; 제 1 TFT(T1)와 전류미러를 형성하도록 셀구동전압원(VDD)에 접속된 제 2 TFT(T2)와; 제 2 TFT(T2), 스캔라인(SL) 및 데이터라인(DL)에 접속되어 데이터라인(DL) 상의 신호에 응답되는 제 3 TFT(T3)와; 제 1 TFT(T1) 및 제 2 TFT(T2)의 게이트단자, 데이터라인(DL) 및 제 3 TFT(T3)에 접속되는 제 4 TFT(T4); 제 1 TFT(T1) 및 제 2 TFT(T2)의 게이트단자와 셀구동전압원(VDD) 사이에 접속되어진 캐패시터(Cst)를 구비한다. 이 때, 제 1 내지 제 4 TFT(T1 내지 T4)는 P 타입 또는 N 타입의 MOS-FET로 구현되며 이하의 설명을 P 타입 MOS-FET로 한정한다.
제 3 및 제 4 TFT(T3, T4)는 스캔라인(SL)으로부터의 부극성 스캔전압에 응답하여 턴-온 됨으로써 자신의 소스단자와 드레인단자 사이의 전류패스를 도통시킴과 아울러 스캔라인(SL) 상의 전압이 자신의 문턱전압(Threshold Voltage : Vth) 이하일 때 오프 상태를 유지하게 된다. 이 제 3 및 제 4 TFT(T3, T4)의 온 타임기간에 데이터라인들(CL)로부터의 데이터전압(Vcl)은 제 3 및 제 4 TFT(T3, T4)의 소스단자와 게이트단자를 각각 경유하여 제 1 TFT(T1)의 게이트단자에 인가됨과 아울러 캐패시터(Cst)에 충전된다. 이와 반대로, 제 1 및 제 2 TFT(T1, T2)의 오프타임기간에는 제 1 및 제 2 TFT(T1, T2)의 소스단자와 드레인단자 사이의 전류패스가 각각 개방되어 데이터전압(Vd)이 제 1 TFT(T1)에 인가되지 않는다.
제 1 TFT(T1)는 자신의 게이트단자에 공급되는 데이터전압(Vd)에 의해 따라 소스단자와 드레인단자간의 전류를 조절하여 데이터전압(Vd)에 대응하는 밝기로 전계발광셀(OLED)을 발광하게 된다.
제 2 TFT(T2)는 제 1 TFT(T1)와 전류미러 형태로 구성되어 제 1 TFT(T1)에서의 전류를 일정하게 제어하게 된다.
캐패시터(Cst)는 데이터전압(Vd)과 셀구동전압(VDD) 사이의 차전압을 저장하여 제 1 TFT(T1)의 게이트단자에 인가되는 전압을 한 프레임기간동안 일정하게 유지함과 아울러 전계발광셀(OLED)에 인가되는 전류를 한 프레임기간 동안 일정하게 유지시킨다.
이와 같은, OEL 셀들(22) 각각은 데이터 전극라인(DL)으로부터 공급되는 전류의 양에 비례하여 발광하게 된다. 여기서, 셀 구동장치(84)는 상술한 바와 같이 4개의 TFT로 구성되는 것에 한정되는 것이 아니라 적어도 2개 이상의 TFT로 구성될 수 있다.
타이밍 컨트롤러(124)는 외부로부터의 디지털 비디오 신호(R, G, B)를 중계하여 전류형 데이터 드라이버(120)에 공급한다. 또한 타이밍 컨트롤러(124)는 외부로부터 공급된 동기신호들을 이용하여 스캔 드라이버(118) 및 전류형 데이터 드라이버(120)의 구동을 제어하기 위한 각종 제어신호들(Vcon)을 발생한다.
스캔 드라이버(118)는 다수개의 스캔 전극라인들(SL)에 부극성의 스캔펄스를 라인순차적으로 공급한다.
전류형 데이터 드라이버(120)는 수평기간마다 디지털 비디오 신호(R, G, B)에 응답하는 전류레벨 또는 펄스폭을 갖는 전류신호를 데이터 전극라인들(DL)에 공급한다. 여기서, 전류형 데이터 드라이버(120)는 전류싱크형이나 전류소스형태의 회로를 포함하게 된다.
이를 위해, 전류형 데이터 드라이버(120)는 도 8에 도시된 바와 같이 타이밍 컨트롤러(124)로부터 디지털 비디오 신호(R, G, B) 및 제어신호(Vcon)를 공급받아 전류형 데이터 드라이버(120)의 구동 타이밍을 제어하는 제어부(140)와, 제어부(140)로부터의 제어신호에 응답하여 순차적인 샘플링신호를 공급하는 쉬프트 레지스터부(150)와, 샘플링신호에 응답하여 디지털 비디오 신호(R, G, B)를 순차적으로 래치하여 동시에 출력하는 라인 래치부(152)와, 라인 래치부(152)로부터의 디지털 비디오 신호(R, G, B)를 화소전압신호로 변환하는 디지털-아날로그 변환부(이하, "DAC부"라 함)(154)와, DAC부(154)로부터의 화소전압신호를 완충하여 출력하는 출력 버퍼부(156)와, DAC부(154)와 출력 버퍼부(156) 사이에 접속되고 제어부(140)로부터의 보상제어신호(CS)에 응답하여 출력 버퍼부(156)의 출력전류를 보상하는 출력보상회로부(158)를 구비한다.
쉬프트 레지스터부(150)에 포함된 쉬프트 레지스터들은 제어부(140)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력한다.
라인 래치부(152)는 쉬프트 레지스터부(150)로부터의 샘플링신호에 응답하여 제어부(140)로부터의 디지털 비디오 신호(R, G, B)를 일정단위씩 순차적으로 샘플링하여 래치하게 된다.
DAC부(154)는 라인 래치부(152)로부터의 디지털 비디오 신호를 아날로그 화소전압신호로 변환하여 출력하게 된다.
출력버퍼부(156)는 도 9에 도시된 바와 같이 데이터 제 1 셀구동전압원(VddA)과, 제 1 셀구동전압원(VddA)으로부터의 전압신호를 전류신호로 변환하기 위한 다수의 제 1 출력회로(1601 내지 160n)와, 제 1 전류패스를 통하여 제 1 셀구동전압원(VddA)으로부터의 전압신호를 다수의 제 1 출력회로(1601 내지 160n)에 공급하기 위한 제 1 신호배선을 구비한다.
다수의 제 1 출력회로(1601 내지 160n) 각각은 제 1 셀구동전압원(VddA)에 공통으로 접속됨과 아울러 DAC부(154)로부터의 화소전압신호들이 공급된다. 이러한, 다수의 제 1 출력회로(1601 내지 160n) 각각은 n개의 데이터 전극라인들(DL) 각각에 접속되어진 전류싱크(Current Sink)나 전류소스(Current Source) 회로 형태, 즉 전류앰프 또는 전류버퍼로 구성된다. 이에 따라, 출력 버퍼부(156)는 제 1 셀구동전압원(VddA)으로부터의 제 1 기준전압(Vdd)을 이용하여 DAC부(154)로부터의 화소전압신호들을 신호완충하여 데이터 전극라인들(DL)에 공급하게 된다.
이 때, 다수의 제 1 출력회로(1601 내지 160n) 각각에 공급되는 전압은 제 1 신호배선의 라인저항(R1 내지 Rn) 및 내부 회로의 편차로 인하여 점진적으로 증가하거나 감소하게 된다. 즉, 다수의 제 1 출력회로(1601 내지 160n) 각각의 출력전류(IA1 내지 IAn)는 제 1 신호배선의 라인저항(R1 내지 Rn-1) 사이의 노드점(VA1 내지 VAn) 상의 전압이 제 1 신호배선의 라인저항(R1 내지 Rn-1)에 의해서 달라지기 때문에 제 1 셀구동전압원(VddA)으로부터 멀어질수록 감소하게 된다.
이러한, 다수의 제 1 출력회로(1601 내지 160n) 각각의 출력전류(IA1 내지 IAn)의 편차를 보상하기 위하여, 출력보상회로부(158)는 도 9에 도시된 바와 같이 제 2 셀구동전압원(VddB)과, 제 2 셀구동전압원(VddB)으로부터의 전압신호를 전류신호로 변환하기 위한 다수의 제 2 출력회로(1621 내지 162n)와, 제 1 전류패스와 다른 제 2 전류패스를 통하여 제 2 셀구동전압원(VddB)으로부터의 전압신호를 다수의 제 2 출력회로(1621 내지 162n)에 공급하기 위한 제 2 신호배선을 구비한다. 이 때, 다수의 제 2 출력회로(1621 내지 162n) 각각의 출력라인은 다수의 제 1 출력회로(1601 내지 160n) 각각의 출력라인에 접속된다.
다수의 제 2 출력회로(1621 내지 162n) 각각은 제 2 셀구동전압원(VddB)에 공통으로 접속됨과 아울러 DAC부(154)로부터의 화소전압신호들이 공급된다. 이 때, 제 2 셀구동전압원(VddB)은 제 1 셀구동전압원(VddA)과 다른 전압을 가지게 된다.
이러한, 다수의 제 2 출력회로(1621 내지 162n) 각각은 n개의 데이터 전극라인들(DL) 각각에 접속되어진 전류싱크(Current Sink)나 전류소스(Current Source) 회로 형태, 즉 전류앰프 또는 전류버퍼로 구성된다. 이에 따라, 출력보상회로부(158)는 제 2 셀구동전압원(VddB)으로부터의 제 2 기준전압(Vdd)을 이용하여 DAC부(154)로부터의 화소전압신호들을 신호완충하여 다수의 출력회로(1601 내지 160n) 각각의 출력라인에 공급하게 된다.
이 때, 다수의 제 2 출력회로(1621 내지 162n) 각각에 공급되는 전압은 제 2 신호배선의 라인저항(R1 내지 Rn-1) 및 내부 회로의 편차로 인하여 점진적으로 증가하거나 감소하게 된다. 즉, 다수의 제 2 출력회로(1621 내지 162n) 각각의 출력전류(IB1 내지 IBn)는 제 2 신호배선의 라인저항(R1 내지 Rn-1) 사이의 노드점(VB1 내지 VBn) 상의 전압이 제 2 신호배선의 라인저항(R1 내지 Rn-1)에 의해서 달라지기 때문에 제 2 셀구동전압원(VddB)으로부터 멀어질수록 감소하게 된다.
이에 따라, 출력보상회로부(158)의 제 1 출력라인으로부터의 출력전류(IB1)는 다수의 제 1 출력회로(1601 내지 160n) 중 제 1 출력회로(1601)의 출력라인에 공급됨으로써 제 1 출력회로(1601)의 출력전류(IA1)에 더해져 제 1 및 제 2 신호배선의 라인저항에 의해 감소되는 전류를 보상하게 된다. 이와 마찬가지로, 출력보상회로부(158)의 제 n 출력라인으로부터의 출력전류(IBn)는 다수의 제 1 출력회로(1601 내지 160n) 중 제 n 출력회로(160n)의 출력라인에 공급됨으로써 제 n 출력회로(160n)의 출력전류(IAn)에 더해져 제 1 및 제 2 신호배선의 라인저항에 의해 감소되는 전류를 보상하게 된다.
따라서, EL 표시패널(116)의 데이터 전극라인(DL)들에 공급되는 출력버퍼부(156)의 출력전류는 다수의 제 1 출력회로(1601 내지 160n)로부터 출력되는 전류(IA1 내지 IAn)와 다수의 제 2 출력회로(1621 내지 162n)에서 출력되는 전류(IB1 내지 IBn)가 서로 보상됨으로써 도 10에 도시된 바와 같이 제 1 및 제 2 신호배선의 라인저항으로 인한 편차가 발생하지 않게 된다. 결과적으로, 전류형 데이터 드라이버(120)의 출력전류의 편차가 발생하지 않기 때문에 휘도편차가 제거된다.
도 11을 참조하면, 본 발명의 제 2 실시 예에 따른 EL 표시패널의 구동장치는 도 6에 도시된 본 발명의 제 1 실시 예에 따른 EL 표시패널의 구동장치에서 타이밍 컨트롤러(224) 및 전류형 데이터 드라이버(220)를 제외한 다른 구성요소들의 구성 및 기능이 동일하기 때문에 다른 구성요소들에 대한 설명은 생략하기로 한다.
본 발명의 제 2 실시 예에 따른 EL 표시패널의 구동장치의 타이밍 컨트롤러(224)는 외부로부터의 디지털 비디오 신호(R, G, B)를 중계하여 전류형 데이터 드라이버(220)에 공급한다. 또한 타이밍 컨트롤러(224)는 외부로부터 공급된 동기신호들을 이용하여 스캔 드라이버 및 전류형 데이터 드라이버(220)의 구동을 제어하기 위한 각종 제어신호들(Vcon)을 발생한다. 또한, 타이밍 컨트롤러(224)는 사용자의 조작에 의해서 전류형 데이터 드라이버(220)의 출력전류를 보상하기 위한 보상제어시호(CS)를 전류형 데이터 드라이버(220)에 공급한다.
전류형 데이터 드라이버(220)는 타이밍 컨트롤러(224)로부터 디지털 비디오 신호(R, G, B) 및 제어신호(Vcon)를 공급받아 전류형 데이터 드라이버(220)의 구동 타이밍을 제어하는 제어부(240)와, 제어부(240)로부터의 제어신호에 응답하여 순차적인 샘플링신호를 공급하는 쉬프트 레지스터부(250)와, 샘플링신호에 응답하여 디지털 비디오 신호(R, G, B)를 순차적으로 래치하여 동시에 출력하는 라인 래치부(252)와, 라인 래치부(252)로부터의 디지털 비디오 신호를 화소전압신호로 변환하는 DAC부(254)와, 제어부(240)로부터의 제 1 선택신호(VsigA)에 응답하여 DAC부(254)로부터의 화소전압신호를 선택적으로 출력하는 출력 버퍼부(256)와, DAC부(254)와 출력 버퍼부(256) 사이이 접속되고 제어부(240)로부터의 제 2 선택신호(VsigB)에 응답하여 출력 버퍼부(256)의 출력전류를 보상하는 출력보상회로부(258)를 구비한다.
제어부(240)는 타이밍 컨트롤러(224)로부터의 보상제어신호(CS)에 응답하여 출력보상회로부(258) 및 출력버퍼부(256)를 제어하기 위한 제 1 및 제 2 선택신호(VsigA, VsigB)를 생성하여 출력보상회로부(258) 및 출력버퍼부(256) 각각에 공급한다.
쉬프트 레지스터부(250)에 포함된 쉬프트 레지스터들은 제어부(240)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력한다.
라인 래치부(252)는 쉬프트 레지스터부(250)로부터의 샘플링신호에 응답하여 제어부(240)로부터의 디지털 비디오 신호(R, G, B)를 일정단위씩 순차적으로 샘플링하여 래치하게 된다.
DAC부(254)는 라인 래치부(252)로부터의 디지털 비디오 신호를 아날로그 화소전압신호로 변환하여 출력하게 된다.
출력 버퍼부(256)는 도 12에 도시된 바와 같이 제 1 셀구동전압원(VddA)과, 제 1 셀구동전압원(VddA)으로부터의 전압신호를 전류신호로 변환하기 위한 다수의 제 1 출력회로(2601 내지 260n)와, 제 1 전류패스를 통하여 제 1 셀구동전압원(VddA)으로부터의 전압신호를 다수의 제 1 출력회로(2601 내지 260n)에 공급하기 위한 제 1 신호배선을 구비한다.
다수의 제 1 출력회로(2601 내지 260n) 각각은 제 1 셀구동전압원(VddA)에 공통으로 접속됨과 아울러 DAC부(254)로부터의 화소전압신호들이 공급된다. 이러한, 다수의 제 1 출력회로(2601 내지 260n) 각각은 n개의 데이터 전극라인들(DL) 각각에 접속되어진 전류싱크(Current Sink)나 전류소스(Current Source) 회로 형태, 즉 전류앰프 또는 전류버퍼로 구성됨과 아울러 제어부(240)로부터의 제 1 선택신호(VsigA)에 응답하여 다수의 제 1 출력회로(2601 내지 260n) 각각의 선택적으로 구동시키기 위한 도시하지 않은 스위치소자로 구성된다.
이에 따라, 출력 버퍼부(256)는 제어부(240)로부터의 제 1 선택신호(VsigA)에 응답하여 제 1 셀구동전압원(VddA)으로부터의 제 1 기준전압(Vdd)을 이용하여 DAC부(254)로부터의 화소전압신호들을 신호완충하여 선택적으로 데이터 전극라인들(DL)에 공급하게 된다.
이 때, 다수의 제 1 출력회로(2601 내지 260n) 각각에 공급되는 전압은 제 1 신호배선의 라인저항(R1 내지 Rn) 및 내부 회로의 편차로 인하여 점진적으로 증가하거나 감소하게 된다. 즉, 다수의 제 1 출력회로(2601 내지 260n) 각각의 출력전류(IA1 내지 IAn)는 제 1 신호배선의 라인저항(R1 내지 Rn-1) 사이의 노드점(VA1 내지 VAn) 상의 전압이 제 1 신호배선의 라인저항(R1 내지 Rn-1)에 의해서 달라지기 때문에 제 1 셀구동전압원(VddA)으로부터 멀어질수록(다수의 제 1 출력회로(2601 내지 260n) 중 제 n 출력회로(260n)으로 갈수록) 감소하게 된다.
이러한, 다수의 제 1 출력회로(2601 내지 260n) 각각의 출력전류(IA1 내지 IAn)의 편차를 보상하기 위하여, 출력보상회로부(258)는 도 12에 도시된 바와 같이 제 2 셀구동전압원(VddB)과, 제 2 셀구동전압원(VddB)으로부터의 전압신호를 전류신호로 변환하기 위한 다수의 제 2 출력회로(2621 내지 262n)와, 제 1 전류패스와 다른 제 2 전류패스를 통하여 제 2 셀구동전압원(VddB)으로부터의 전압신호를 다수의 제 2 출력회로(2621 내지 262n)에 공급하기 위한 제 2 신호배선을 구비한다. 이 때, 다수의 제 2 출력회로(2621 내지 262n) 각각의 출력라인은 다수의 제 1 출력회로(2601 내지 260n) 각각의 출력라인에 접속된다.
다수의 제 2 출력회로(2621 내지 262n) 각각은 제 2 셀구동전압원(VddB)에 공통으로 접속됨과 아울러 DAC부(254)로부터의 화소전압신호들이 공급된다. 이 때, 제 2 셀구동전압원(VddB)은 제 1 셀구동전압원(VddA)과 다른 전압을 가지게 된다.
이러한, 다수의 제 2 출력회로(2621 내지 262n) 각각은 다수의 제 1 출력회로(2601 내지 260n) 각각의 출력라인들에 접속되어진 전류싱크(Current Sink)나 전류소스(Current Source) 회로 형태, 즉 전류앰프 또는 전류버퍼로 구성됨과 아울러 제어부(240)로부터의 제 2 선택신호(VsigB)에 응답하여 다수의 제 2 출력회로(2621 내지 262n) 각각의 선택적으로 구동시키기 위한 도시하지 않은 스위치소자로 구성된다.
이 때, 다수의 제 2 출력회로(2621 내지 262n) 각각에 공급되는 전압은 제 2 신호배선의 라인저항(R1 내지 Rn) 및 내부 회로의 편차로 인하여 점진적으로 증가하거나 감소하게 된다. 즉, 다수의 제 2 출력회로(2621 내지 262n) 각각의 출력전류(IB1 내지 IBn)는 제 2 신호배선의 라인저항(R1 내지 Rn-1) 사이의 노드점(VB1 내지 VBn) 상의 전압이 제 2 신호배선의 라인저항(R1 내지 Rn-1)에 의해서 달라지기 때문에 제 2 셀구동전압원(VddB)으로부터 멀어질수록(다수의 제 2 출력회로(2621 내지 262n) 중 제 n 출력회로(260n)으로 갈수록) 감소하게 된다.
이에 따라, 출력보상회로부(258)는 제어부(240)로부터의 제 2 선택신호(VsigB)에 응답하여 제 2 셀구동전압원(VddB)으로부터의 제 2 기준전압(Vdd)을 이용하여 DAC부(254)로부터의 화소전압신호들을 신호완충하여 선택적으로 다수의 제 1 출력회로(2601 내지 260n) 각각의 출력라인에 공급하게 된다.
이에 따라, 출력 버퍼부(256)의 제 1 출력라인에서 제 1 데이터 전극라인(DL1)에 공급되는 출력전류는 제어부(240)의 제 1 및 제 2 선택신호(VsigA, VsigB)에 의해서 다수의 제 1 출력회로(2601 내지 260n) 중 제 1 출력회로(2601)과 다수의 제 2 출력회로(2621 내지 262n) 중 제 n 출력회로(262n) 중 적어도 어느 하나에 의해 선택된다. 이 때, 다수의 제 1 출력회로(2601 내지 260n) 중 제 1 출력회로(2601)과 다수의 제 2 출력회로(2621 내지 262n) 중 제 n 출력회로(262n)이 모두 선택되는 경우, 다수의 제 1 출력회로(2601 내지 260n) 중 제 1 출력회로(2601)의 출력전류(IA1)는 다수의 제 2 출력회로(2621 내지 262n) 중 제 n 출력회로(262n)의 출력전류(IBn)에 의해서 보상된다.
이와 마찬가지로, 출력 버퍼부(256)의 제 n 출력라인에서 제 n 데이터 전극라인(DLn)에 공급되는 출력전류는 제어부(240)의 제 1 및 제 2 선택신호(VsigA, VsigB)에 의해서 다수의 제 1 출력회로(2601 내지 260n) 중 제 n 출력회로(260n)과 다수의 제 2 출력회로(2621 내지 262n) 중 제 1 출력회로(2621) 중 적어도 어느 하나에 의해 선택된다. 이 때, 다수의 제 1 출력회로(2601 내지 260n) 중 제 n 출력회로(260n)과 다수의 제 2 출력회로(2621 내지 262n) 중 제 1 출력회로(2621)가 모두 선택되는 경우, 다수의 제 1 출력회로(2601 내지 260n) 중 제 n 출력회로(260n)의 출력전류(IAn)는 다수의 제 2 출력회로(2621 내지 262n) 중 제 1 출력회로(2621)의 출력전류(IB1)에 의해서 보상된다.
따라서, 출력버퍼부(256)의 출력전류는 제어부(240)의 제 1 선택신호(VsigA)에 의해 다수의 제 1 출력회로(2601 내지 260n)로부터 선택적으로 출력되거나 제어부(240)의 제 2 선택신호(VsigB)에 의해 다수의 제 2 출력회로(2621 내지 262n)로부터 선택적으로 출력된다. 또한, 출력버퍼부(256)의 출력전류는 제어부(240)의 제 1 선택신호(VsigA) 및 제 2 선택신호(VsigB)에 의해서 다수의 제 1 출력회로(2601 내지 260n) 및 다수의 제 2 출력회로(2621 내지 262n) 각각의 출력이 서로 보상되어 출력되게 된다. 따라서, 본 발명의 제 2 실시 예에 따른 EL 표시패널의 구동장치는 도 10에 도시된 바와 같이 전류형 데이터 드라이버(220)의 내부에 형성되는 제 1 및 제 2 신호배선의 라인저항으로 인한 출력전류의 편차를 방지할 수 있다. 결과적으로, 전류형 데이터 드라이버(120)의 출력전류의 편차가 발생하지 않기 때문에 휘도편차가 제거된다.
도 13을 참조하면, 본 발명의 제 3 실시 예에 따른 EL 표시패널의 구동장치는 도 12에 도시된 본 발명의 제 2 실시 예에 따른 EL 표시패널의 구동장치에서 제어부(340), 출력 버퍼부(356) 및 출력보상회로(358)를 제외한 다른 구성요소들의 구성 및 기능이 동일하기 때문에 다른 구성요소들에 대한 설명은 생략하기로 한다.
제어부(340)는 도시하지 않은 전원장치로부터 기준전압(Vdd)을 공급받아 서로 다른 전압을 가지는 제 1 셀구동전압(VddA)과 제 2 셀구동전압(VddB)으로 변환하고, 변환된 제 1 셀구동전압(VddA)과 제 2 셀구동전압(VddB) 각각을 출력보상회로부(358) 및 출력버퍼부(356)에 공급한다. 또한, 제어부(340)는 타이밍 컨트롤러로부터의 보상제어신호(CS)에 응답하여 출력보상회로부(358) 및 출력버퍼부(356)를 제어하기 위한 제 1 및 제 2 선택신호(VsigA, VsigB)를 생성하여 출력보상회로부(358) 및 출력버퍼부(356) 각각에 공급한다.
출력 버퍼부(356)는 제어부(340)로부터 공급되는 제 1 셀구동전압(VddA)을 전류신호로 변환하기 위한 다수의 제 1 출력회로(3601 내지 360n)와, 제 1 전류패스를 통하여 제 1 셀구동전압(VddA)을 다수의 제 1 출력회로(3601 내지 360n)에 공급하기 위한 제 1 신호배선을 구비한다.
다수의 제 1 출력회로(3601 내지 360n)은 제어부(340)로부터 공급되는 제 1 셀구동전압(VddA)을 공통으로 공급받음과 아울러 DAC부로부터의 화소전압신호를 공급받아 완충하여 출력하는 다수의 제 1 출력회로(3601 내지 360n)을 구비한다. 이러한, 다수의 제 1 출력회로(3601 내지 360n) 각각은 n개의 데이터 전극라인들(DL) 각각에 접속되어진 전류싱크(Current Sink)나 전류소스(Current Source) 회로 형태, 즉 전류앰프 또는 전류버퍼로 구성됨과 아울러 제어부(340)로부터의 제 1 선택신호(VsigA)에 응답하여 다수의 제 1 출력회로(3601 내지 360n) 각각의 선택적으로 구동시키기 위한 도시하지 않은 스위치소자로 구성된다.
이에 따라, 출력 버퍼부(356)는 제어부(340)로부터의 제 1 선택신호(VsigA)에 응답하여 제 1 셀구동전압(VddA)을 이용하여 DAC부로부터의 화소전압신호들을 신호완충하여 선택적으로 데이터 전극라인들(DL)에 공급하게 된다.
이 때, 다수의 제 1 출력회로(3601 내지 360n) 각각에 공급되는 전압은 제 1 신호배선의 라인저항(R1 내지 Rn-1) 및 내부 회로의 편차로 인하여 점진적으로 증가하거나 감소하게 된다. 즉, 다수의 제 1 출력회로(3601 내지 360n) 각각의 출력전류(IA1 내지 IAn)는 제 1 신호배선의 라인저항(R1 내지 Rn-1) 사이의 노드점(VA1 내지 VAn) 상의 전압이 제 1 신호배선의 라인저항(R1 내지 Rn-1)에 의해서 달라지기 때문에 제어부(340)로부터 멀어질수록 감소하게 된다.
이러한, 다수의 제 1 출력회로(3601 내지 360n) 각각의 출력전류(IA1 내지 IAn)의 편차를 보상하기 위하여, 출력보상회로부(358)는 도 13에 도시된 바와 같이 제어부(340)로부터 공급되는 제 2 셀구동전압(VddB)을 전류신호로 변환하기 위한 다수의 제 2 출력회로(3621 내지 362n)와, 제 1 전류패스와 다른 제 2 전류패스를 통하여 제 2 셀구동전압(VddB)을 다수의 제 2 출력회로(3621 내지 362n)에 공급하기 위한 제 2 신호배선을 구비한다. 이 때, 다수의 제 2 출력회로(3621 내지 362n) 각각의 출력라인은 다수의 제 1 출력회로(3601 내지 360n) 각각의 출력라인에 접속된다.
다수의 제 2 출력회로(3621 내지 362n) 각각은 제어부(340)로부터 제 2 셀구동전압(VddB)을 공통으로 공급받음과 아울러 DAC부로부터의 화소전압신호들이 공급된다.
이러한, 다수의 제 2 출력회로(3621 내지 362n) 각각은 다수의 제 1 출력회로(3601 내지 360n) 각각의 출력라인들에 접속되어진 전류싱크(Current Sink)나 전류소스(Current Source) 회로 형태, 즉 전류앰프 또는 전류버퍼로 구성됨과 아울러 제어부(340)로부터의 제 2 선택신호(VsigB)에 응답하여 다수의 제 2 출력회로(3621 내지 362n) 각각의 선택적으로 구동시키기 위한 도시하지 않은 스위치소자로 구성된다.
이 때, 다수의 제 2 출력회로(3621 내지 362n) 각각에 공급되는 전압은 제 2 신호배선의 라인저항(R1 내지 Rn-1) 및 내부 회로의 편차로 인하여 점진적으로 증가하거나 감소하게 된다. 즉, 다수의 제 2 출력회로(3621 내지 362n) 각각의 출력전류(IB1 내지 IBn)는 제 2 신호배선의 라인저항(R1 내지 Rn-1) 사이의 노드점(VB1 내지 VBn) 상의 전압이 제 2 신호배선의 라인저항(R1 내지 Rn-1)에 의해서 달라지기 때문에 다수의 제 2 출력회로(3621 내지 362n) 각각의 제어부(340)에 가까워질수록 감소하게 된다.
이에 따라, 출력보상회로부(358)는 제어부(340)로부터의 제 2 선택신호(VsigB)에 응답하여 제 2 셀구동전압(VddB)을 이용하여 DAC부로부터의 화소전압신호들을 신호완충하여 선택적으로 다수의 제 1 출력회로(3601 내지 360n) 각각의 출력라인에 공급하게 된다. 이로 인하여, 출력 버퍼부(356)의 제 1 출력라인을 통해 제 1 데이터 전극라인(DL1)에 공급되는 출력전류는 제어부(340)의 제 1 및 제 2 선택신호(VsigA, VsigB)에 의해서 다수의 제 1 출력회로(3601 내지 360n) 중 제 1 출력회로(3601)과 다수의 제 2 출력회로(3621 내지 362n) 중 제 n 출력회로(362n) 중 적어도 어느 하나에 의해 선택된다. 이 때, 제어부(340)의 제 1 및 제 2 선택신호(VsigA, VsigB)에 의해서 다수의 제 1 출력회로(3601 내지 360n) 중 제 1 출력회로(3601)과 다수의 제 2 출력회로(3621 내지 362n) 중 제 n 출력회로(362n)이 모두 선택되는 경우, 다수의 제 1 출력회로(3601 내지 360n) 중 제 1 출력회로(3601)의 출력전류(IA1)는 다수의 제 2 출력회로(3621 내지 362n) 중 제 n 출력회로(362n)의 출력전류(IBn)에 의해서 보상된다.
이와 마찬가지로, 출력 버퍼부(356)의 제 n 출력라인을 통해 제 n 데이터 전극라인(DLn)에 공급되는 출력전류는 제어부(340)의 제 1 및 제 2 선택신호(VsigA, VsigB)에 의해서 다수의 제 1 출력회로(3601 내지 360n) 중 제 n 출력회로(360n)과 다수의 제 2 출력회로(3621 내지 362n) 중 제 1 출력회로(3621) 중 적어도 어느 하나에 의해 선택된다. 이 때, 제어부(340)의 제 1 및 제 2 선택신호(VsigA, VsigB)에 의해서 다수의 제 1 출력회로(3601 내지 360n) 중 제 n 출력회로(360n)과 다수의 제 2 출력회로(3621 내지 362n) 중 제 1 출력회로(3621)가 모두 선택되는 경우, 다수의 제 1 출력회로(3601 내지 360n) 중 제 n 출력회로(360n)의 출력전류(IAn)는 다수의 제 2 출력회로(3621 내지 362n) 중 제 1 출력회로(3621)의 출력전류(IB1)에 의해서 보상된다.
따라서, 출력버퍼부(356)의 출력전류는 제어부(340)의 제 1 선택신호(VsigA)에 의해 다수의 제 1 출력회로(3601 내지 360n)로부터 선택적으로 출력되거나 제어부(340)의 제 2 선택신호(VsigB)에 의해 다수의 제 2 출력회로(3621 내지 362n)로부터 선택적으로 출력된다. 또한, 출력버퍼부(356)의 출력전류는 제어부(340)의 제 1 선택신호(VsigA) 및 제 2 선택신호(VsigB)에 의해서 다수의 제 1 출력회로(3601 내지 360n) 및 다수의 제 2 출력회로(3621 내지 362n) 각각의 출력이 서로 보상되어 출력되게 된다. 따라서, 본 발명의 제 3 실시 예에 따른 EL 표시패널의 구동장치는 도 10에 도시된 바와 같이 전류형 데이터 드라이버(320)의 내부에 형성되는 제 1 및 제 2 신호배선의 라인저항으로 인한 출력전류의 편차를 방지할 수 있다. 결과적으로, 전류형 데이터 드라이버(120)의 출력전류의 편차가 발생하지 않기 때문에 휘도편차가 제거된다.
상술한 바와 같이, 본 발명의 실시 예에 따른 일렉트로-루미네센스 표시패널의 구동장치는 전류형 데이터 드라이버의 출력전류 편차를 보상하기 위한 출력보상회로를 구비한다. 이에 따라, 본 발명은 전류형 데이터 드라이버의 출력 버퍼부에서 출력되는 출력전류를 출력보상회로에 의해서 보상함으로써 균일한 출력전류를 얻을 수 있다. 따라서, 본 발명은 일렉트로 루미네센스 표시패널의 휘도를 균일하게 할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 통상적인 유기 EL 소자의 구조를 나타내는 단면도.
도 2는 종래기술에 따른 액티브 매트릭스형(Active Matrix Type) EL 표시장치를 나타내는 도면.
도 3은 도 3에 도시된 데이터 드라이버를 나타내는 블록도.
도 4는 도 5에 도시된 출력 버퍼부를 나타내는 회로도.
도 5는 종래의 데이터 드라이버의 출력전류 편차로 인한 휘도 불균일 현상을 나타내는 도면.
도 6은 본 발명의 제 1 실시 예에 따른 EL 표시패널의 구동장치를 나타내는 블록도.
도 7은 도 6에 도시된 OEL 셀을 나타내는 회로도.
도 8은 도 6에 도시된 데이터 드라이버를 나타내는 블록도.
도 9는 도 8에 도시된 출력 버퍼부 및 출력보상회로부를 나타내는 회로도.
도 10은 본 발명의 실시 예에 따른 데이터 드라이버의 출력전류 편차의 제거된 상태를 나타내는 도면.
도 11은 본 발명의 제 2 실시 예에 따른 EL 표시패널의 구동장치를 개략적으로 나타내는 블록도.
도 12는 도 11에 도시된 전류형 데이터 드라이버의 출력 버퍼부 및 출력보상회로부를 나타내는 회로도.
도 13은 본 발명의 제 3 실시 예에 따른 EL 표시패널의 구동장치에서 데이터 드라이버의 출력 버퍼부 및 출력보상회로부를 나타내는 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
2 : 음극 4 : 전자 주입층
6 : 전자 수송층 8 : 발광층
10 : 정공 수송층 12 : 정공 주입층
14 : 양극 16,116 : EL 표시패널
18,118 : 스캔 드라이버 20 : 데이터 드라이버
22,122 : OEL 셀들 24,124,224 : 타이밍 컨트롤러
50,150,250 : 쉬프트 레지스터 52,152,252 : 라인 래치부
54,154,254 : DAC부 56,156,256,356 : 출력버퍼부
158, 258, 358 : 출력보상회로부
120,220 : 전류형 데이터 드라이버

Claims (15)

  1. 제 1 구동전압원과;
    상기 제 1 구동전압원으로부터의 전압신호를 전류신호로 변환하기 위한 다수의 제 1 출력회로와;
    상기 제 1 구동전압원으로부터의 전압신호를 제 1 전류패스를 통하여 상기 제 1 출력회로들에 공급하기 위한 제 1 신호배선과;
    제 2 구동전압원과;
    상기 제 2 구동전압원으로부터의 전압신호를 전류신호로 변환하기 위한 다수의 제 2 출력회로와;
    상기 제 2 구동전압원으로부터의 전압신호를 상기 제 1 전류패스와 다른 제 2 전류패스를 통하여 상기 제 2 출력회로들에 공급하기 위한 제 2 신호배선을 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시패널의 구동장치.
  2. 제 1 항에 있어서,
    상기 제 1 구동전압원의 전압은 상기 제 2 구동전압원과 다른 것을 특징으로 하는 일렉트로-루미네센스 표시패널의 구동장치.
  3. 제 1 항에 있어서,
    상기 제 1 출력회로의 출력신호와 상기 제 2 출력회로의 출력신호를 더하기 위한 가산회로를 더 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시패널의 구동장치.
  4. 제 3 항에 있어서,
    상기 가산회로는,
    상기 제 1 출력회로의 출력단자에 접속된 제 1 출력배선과;
    상기 제 2 출력회로의 출력단자에 접속된 제 2 출력배선과;
    상기 제 1 및 제 2 출력배선이 접속됨과 아울러 상기 표시패널의 데이터배선에 접속된 출력노드를 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시패널의 구동장치.
  5. 제 1 항에 있어서,
    상기 일렉트로-루미네센스 표시패널에 스캔신호를 공급하기 위한 스캔 구동부와,
    상기 제 1 및 제 2 출력회로를 포함하고 상기 전류신호를 상기 일렉트로-루미네센스 표시패널에 공급하기 위한 데이터 구동부와,
    상기 데이터 구동부 및 스캔 구동부를 제어하기 위한 타이밍 컨트롤러를 더 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시패널의 구동장치.
  6. 제 5 항에 있어서,
    상기 데이터 구동부는,
    상기 타이밍 컨트롤러로부터 제어신호 및 디지털 영상신호를 공급받는 제어부와,
    상기 제어부로부터의 제어신호에 응답하여 샘플링 신호를 발생하는 쉬프트 레지스터부와,
    상기 샘플링 신호에 응답하여 디지털 영상신호를 샘플링하여 래치하는 라인 래치부와,
    상기 라인 래치부로부터의 상기 디지털 영상신호를 아날로그 영상신호로 변환하는 변환부를 더 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시패널의 구동장치.
  7. 제 6 항에 있어서,
    상기 다수의 제 1 출력회로 각각은,
    상기 제 1 구동전압원으로부터의 전압신호와 상기 아날로그 영상신호를 이용하여 상기 전류신호를 생성하는 것을 특징으로 하는 일렉트로-루미네센스 표시패널의 구동장치.
  8. 제 6 항에 있어서,
    상기 다수의 제 2 출력회로 각각은,
    상기 제 2 구동전압원으로부터의 전압신호와 상기 아날로그 영상신호를 이용하여 상기 전류신호를 생성하는 것을 특징으로 하는 일렉트로-루미네센스 표시패널의 구동장치.
  9. 제 5 항에 있어서,
    상기 타이밍 컨트롤러는,
    사용자의 명령에 의해 제 1 및 제 2 출력회로 각각을 선택적으로 제어하기 위한 선택제어신호를 생성하는 것을 특징으로 하는 일렉트로-루미네센스 표시패널의 구동장치.
  10. 제 9 항에 있어서,
    상기 데이터 구동부는,
    상기 타이밍 컨트롤러로부터 제어신호 및 디지털 영상신호를 공급받음과 아울러 상기 선택제어신호에 응답하여 상기 제 1 출력회로를 제어하기 위한 제 1 선택신호를 생성하고, 상기 선택제어신호를 응답하여 상기 제 2 출력회로를 제어하기 위한 제 2 선택신호를 생성하는 제어부와,
    상기 제어부로부터의 제어신호에 응답하여 샘플링 신호를 발생하는 쉬프트 레지스터부와,
    상기 샘플링 신호에 응답하여 디지털 영상신호를 샘플링하여 래치하는 라인 래치부와,
    상기 라인 래치부로부터의 상기 디지털 영상신호를 아날로그 영상신호로 변환하는 변환부를 더 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시패널의 구동장치.
  11. 제 10 항에 있어서,
    상기 제 1 출력회로 각각은,
    상기 제 1 선택신호에 응답하여 상기 제 1 출력회로와 상기 일렉트로-루미네센스 표시패널의 데이터배선과의 접속을 선택적으로 절환하는 제 1 스위치소자를 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시패널의 구동장치.
  12. 제 10 항에 있어서,
    상기 제 2 출력회로 각각은,
    상기 제 2 선택신호에 응답하여 상기 제 2 출력회로와 상기 일렉트로-루미네센스 표시패널의 데이터배선과의 접속을 선택적으로 절환하는 제 2 스위치소자를 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시패널의 구동장치.
  13. 제 10 항에 있어서,
    상기 제어부는 전원전압원으로부터의 전원전압을 이용하여 상기 제 1 구동전압원 및 제 2 구동전압원을 발생하는 것을 특징으로 하는 일렉트로-루미네센스 표시패널의 구동장치.
  14. 제 13 항에 있어서,
    상기 제 1 출력회로 각각은,
    상기 제 1 선택신호에 응답하여 제 1 출력회로와 상기 일렉트로-루미네센스 표시패널의 데이터배선과의 접속을 선택적으로 절환하는 제 1 스위치소자를 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시패널의 구동장치.
  15. 제 13 항에 있어서,
    상기 제 2 출력회로 각각은,
    상기 제 2 선택신호에 응답하여 상기 제 2 출력회로와 상기 일렉트로-루미네센스 표시패널의 데이터배선과의 접속을 선택적으로 절환하는 제 2 스위치소자를 구비하는 것을 특징으로 하는 일렉트로-루미네센스 표시패널의 구동장치.
KR10-2003-0012318A 2003-02-27 2003-02-27 일렉트로-루미네센스 표시패널의 구동 장치 KR100493970B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0012318A KR100493970B1 (ko) 2003-02-27 2003-02-27 일렉트로-루미네센스 표시패널의 구동 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0012318A KR100493970B1 (ko) 2003-02-27 2003-02-27 일렉트로-루미네센스 표시패널의 구동 장치

Publications (2)

Publication Number Publication Date
KR20040076972A KR20040076972A (ko) 2004-09-04
KR100493970B1 true KR100493970B1 (ko) 2005-06-10

Family

ID=37362954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0012318A KR100493970B1 (ko) 2003-02-27 2003-02-27 일렉트로-루미네센스 표시패널의 구동 장치

Country Status (1)

Country Link
KR (1) KR100493970B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613091B1 (ko) 2004-12-24 2006-08-16 삼성에스디아이 주식회사 데이터 집적회로 및 이를 이용한 발광 표시장치와 그의구동방법
KR102431112B1 (ko) * 2015-12-30 2022-08-10 엘지디스플레이 주식회사 유기발광 표시장치 및 그의 보정 방법

Also Published As

Publication number Publication date
KR20040076972A (ko) 2004-09-04

Similar Documents

Publication Publication Date Title
US8659511B2 (en) Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device
US8462087B2 (en) Organic light emitting diode display
US7907137B2 (en) Display drive apparatus, display apparatus and drive control method thereof
KR101281681B1 (ko) 휘도 변화를 보상하기 위한 구동 전압 조정 장치 및 구동전압 조정 방법
US8125421B2 (en) Data driver and organic light emitting display device including the same
US20080030495A1 (en) Display drive apparatus and display apparatus
KR101142281B1 (ko) 유기전계발광소자 및 그 구동방법
CN109215583B (zh) 数据驱动器和有机发光显示装置
JP2005340919A (ja) Ｄａ変換器、データ線駆動回路、電気光学装置、その駆動方法及び電子機器
KR100613093B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100493970B1 (ko) 일렉트로-루미네센스 표시패널의 구동 장치
KR20110071983A (ko) 발광 다이오드 표시장치 및 그의 구동방법
KR100602357B1 (ko) 발광 표시장치 및 그의 구동방법
KR100688820B1 (ko) 데이터 집적회로와 이를 이용한 발광 표시장치
KR100592645B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
KR100629177B1 (ko) 유기 전계발광 표시장치
KR100511787B1 (ko) 일렉트로-루미네센스 표시패널의 구동 장치 및 방법
KR100611913B1 (ko) 데이터집적회로 및 이를 이용한 발광 표시장치
KR100613094B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100923353B1 (ko) 일렉트로-루미네센스 표시장치 및 그 구동방법
KR20080066434A (ko) Ｐｍ-ｏｌｅｄ패널의 휘도간섭 보상 회로
KR100607514B1 (ko) 일렉트로-루미네센스 표시장치 및 그 구동방법
KR100613087B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR20050097034A (ko) 일렉트로-루미네센스 표시패널의 데이터 구동장치 및 방법
KR20070032448A (ko) 유기 전계발광 표시장치의 화소회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 15