KR100487636B1 - Current Mirror Sensing Amplifier - Google Patents
Current Mirror Sensing Amplifier Download PDFInfo
- Publication number
- KR100487636B1 KR100487636B1 KR1019980061840A KR19980061840A KR100487636B1 KR 100487636 B1 KR100487636 B1 KR 100487636B1 KR 1019980061840 A KR1019980061840 A KR 1019980061840A KR 19980061840 A KR19980061840 A KR 19980061840A KR 100487636 B1 KR100487636 B1 KR 100487636B1
- Authority
- KR
- South Korea
- Prior art keywords
- output node
- power supply
- supply voltage
- level
- sense amplifier
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
Abstract
본 발명은 칩디셀렉트구간을 제외한 모든 디스에이블구간에서 출력노드를 전원전압보다 낮은 레벨로 프리차아지시켜 센싱속도를 향상시킬 수 있는 반도체 메모리소자의 전류미러형 감지증폭기에 관한 것이다.The present invention relates to a current mirror type sensing amplifier of a semiconductor memory device capable of improving the sensing speed by precharging the output node to a level lower than the power supply voltage in all the disable sections except the chip select section.
본 발명은 감지증폭기 인에이블신호에 인에이블되고, 전류미러수단으로부터 전류를 공급받아 메모리셀로부터 입력 데이터를 감지 증폭하여 출력노드를 통해 출력신호를 발생하는 반도체 메모리소자의 감지증폭기에 있어서, 칩디셀렉트구간에서는 칩셀렉트신호에 의해 상기 출력노드를 전원전압레벨로 프리차아지시켜주는 PMOS 트랜지스터로 구성된 제1프리차아지수단과 그외의 모든 디스에이블구간에서는 감지증폭기 인에이블신호에 의해 출력노드를 상기 전원전압 레벨보다 낮은 레벨로 프리차아지시켜 주는 NMOS 트랜지스터로 구성된 제2프리차아지수단을 포함한다.The present invention provides a chip deselect in a sensing amplifier of a semiconductor memory device which is enabled for a sensing amplifier enable signal, receives current from a current mirror means, senses and amplifies input data from a memory cell, and generates an output signal through an output node. In the section, the first node is precharged by a PMOS transistor which precharges the output node to a power supply voltage level by a chip select signal, and in all other disable sections, the output node is connected to the power supply voltage by a sense amplifier enable signal. And second precharge means comprising an NMOS transistor for precharging to a level lower than the level.
Description
본 발명은 반도체 메모리소자에 관한 것으로서, 보다 구체적으로는 칩디셀렉트구간을 제외한 모든 디스에이블구간에서 출력노드를 전원전압보다 낮은 레벨로 프리차아지시켜 센싱속도를 향상시킬 수 있는 전류미러형 감지증폭기에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to a current mirror type sensing amplifier capable of improving the sensing speed by precharging the output node to a level lower than the power supply voltage in all disable sections except the chip select section. It is about.
반도체 메모리장치에 있어서, 감지증폭기는 메모리셀로부터의 데이터를 감지 및 증폭하여 데이터 출력버퍼로 제공하는 역할을 하는 것으로서, 도 1에는 종래의 전류미러형 감지증폭기(sense amplifier)가 도시되어 있다.In a semiconductor memory device, a sense amplifier serves to sense and amplify data from a memory cell to provide a data output buffer. FIG. 1 illustrates a conventional current mirror type sense amplifier.
도 1을 참조하면, 종래의 감지증폭기는 외부로부터 인가되는 입력 데이타, 즉, 메모리셀로부터 인가되는 데이터(db, dbb)를 입력하여 출력데이타(outb)를 출력단(17)을 통해 발생하는 것으로서, 전류미러수단인 PMOS 트랜지스터(11, 12)와, 입력 데이터(db, dbb)를 센싱하기 위한 센싱수단인 NMOS 트랜지스터(14, 15)와, 감지증폭기 인에이블신호(saen)에 의해 상기 NMOS 트랜지스터(14, 15)를 인에이블시켜 주기위한 인에이블수단인 NMOS 트랜지스터(16)로 이루어진다.Referring to FIG. 1, a conventional sensing amplifier inputs input data applied from the outside, that is, data db and dbb applied from a memory cell to generate an output data outb through the output terminal 17. The NMOS transistors 11 and 12 as current mirror means, the NMOS transistors 14 and 15 as sensing means for sensing input data db and dbb, and the sense amplifier enable signal saen are connected to each other. An NMOS transistor 16, which is an enable means for enabling the 14 and 15, is formed.
또한, 종래의 전류미러형 감지증폭기는 감지증폭기 인에이블신호(saen)에 의해 출력노드(17)를 Vcc레벨로 프리차아지시켜 주기위한 프리차아지 수단으로서, 게이트에 감지증폭기 인에이블신호(saen)가 인가되고 전원(Vcc)과 출력노드(17)사이에 연결된 PMOS 트랜지스터(13)를 더 구비한다.In addition, the conventional current mirror type sense amplifier is a precharge means for precharging the output node 17 to the Vcc level by the sense amplifier enable signal saen, and the sense amplifier enable signal saen at the gate. Is further provided with a PMOS transistor 13 applied between the power supply Vcc and the output node 17.
상기한 바와 같은 구성을 갖는 종래의 감지증폭기는 감지증폭기 인에이블신호(saen)가 디스에이블되는 경우에는, 즉 감지증폭기 인에이블신호(saen)가 로우상태인 경우에는 인에이블수단인 NMOS 트랜지스터(16)가 턴오프되어 디스에이블되고, 프리차아지수단인 PMOS 트랜지스터(13)가 턴온되어 출력노드(17)를 하이상태의 전원전압으로 프리차아지시켜 준다. 이때, 출력노드(17)는 하이상태로 프리차아지되고, 노드(A)는 Vcc레벨을 갖는다. The conventional sense amplifier having the above-described configuration has an NMOS transistor 16 which is an enable means when the sense amplifier enable signal saen is disabled, that is, when the sense amplifier enable signal saen is low. ) Is turned off and disabled, and the PMOS transistor 13, which is a precharge means, is turned on to precharge the output node 17 to a power supply voltage in a high state. At this time, the output node 17 is precharged to a high state, and the node A has a Vcc level.
한편, 감지증폭기 인에이블신호(saen)가 인에이블되는 경우에는, 즉 감지증폭기 인에이블신호(saen)가 하이상태인 경우에는 프리차아지수단인 PMOS 트랜지스터(13)는 턴오프되고, 인에이블수단인 NMOS 트랜지스터(16)는 턴온되어 인에이블되므로 입력신호(db, dbb)를 센싱하여 출력단(17)을 통해 출력신호(outb)를 출력하게 된다.On the other hand, when the sense amplifier enable signal saen is enabled, that is, when the sense amplifier enable signal saen is in a high state, the PMOS transistor 13 which is a precharge means is turned off and the enable means is enabled. Since the NMOS transistor 16 is turned on and enabled, the input NMOS transistor 16 senses the input signals db and dbb to output the output signal outb through the output terminal 17.
자세한 동작에 있어서, NMOS트랜지스터(16)가 턴온된 후, db가 하이레벨이고 dbb가 로우레벨이면 NMOS트랜지스터(14)는 턴온, NMOS트랜지스터(15)는 턴오프 되어 A노드는 로우레벨이 되고 A노드와 연결된 PMOS트랜지스터(12)가 턴온되어 출력데이타(outb)는 Vcc레벨이 된다. 또한, db가 로우레벨이고 dbb가 하이레벨이면 NMOS트랜지스터(15)는 턴온, NMOS트랜지스터(14)는 턴오프되어, 출력데이타(outb)는 로울레벨이 된다.In the detailed operation, after NMOS transistor 16 is turned on, if db is high level and dbb is low level, NMOS transistor 14 is turned on, NMOS transistor 15 is turned off and A node is low level. The PMOS transistor 12 connected to the node is turned on so that the output data outb is at the Vcc level. Further, when db is low level and dbb is high level, the NMOS transistor 15 is turned on and the NMOS transistor 14 is turned off, so that the output data outb is at the roll level.
그러나, 상기한 바와 같은 종래의 감지증폭기는 출력노드(17)가 하이레벨로 프리차아지된 후 데이터 센싱동작시 로우상태의 신호를 출력노드(17)를 통해 출력하는 경우 출력노드가 하이레벨인 전원전압레벨부터 로우레벨인 접지레벨로 떨어지므로, 속도가 저하되는 문제점이 있었다.However, in the conventional sensing amplifier as described above, when the output node 17 is precharged to the high level and outputs a low state signal through the output node 17 during the data sensing operation, the output node has a high level. Since it falls from the power supply voltage level to the low ground level, there is a problem that the speed is lowered.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여, 본 발명은 칩디셀렉트상태를 제외한 모든 디스에이블구간에서 출력노드를 전원전압 레벨보다 낮은 레벨로 프리차아지시켜 줌으로써 프리차아지상태후 데이터 독출시 출력노드가 Vcc-Vtn 레벨에서 접지로 천이되도록 함으로써, 센싱속도를 향상시킬 수 있는 반도체 메모리소자의 전류미러형 감지증폭기를 제공하는 데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, the present invention by precharging the output node to a level lower than the power supply voltage level in all disable intervals except the chip select state data read after the precharge state The objective is to provide a current-mirror sensing amplifier for semiconductor memory devices that can improve the sensing speed by having the output node transition to ground at the Vcc-Vtn level.
상기한 본 발명의 목적을 달성하기 위하여, 감지증폭기 인에이블신호에 인에이블되고, 전류미러수단으로부터 전류를 공급받아 메모리셀로부터 입력 데이터를 감지 증폭하여 출력노드를 통해 출력신호를 발생하는 반도체 메모리소자의 감지증폭기에 있어서, PMOS트랜지스터로 구성된 제 1수단과 NMOS트랜지스터로 구성된 제 2수단을 포함하는 프리차아지 수단을 구비하며, 상기 제 1수단은 칩셀렉트구간에서 칩셀렉트신호에 의해 출력노드를 전원전압 레벨로 프리차아지 시켜주며, 상기 제 2수단은 칩셀렉트구간을 제외한 모든 디스에이블구간에서 상기 감지증폭기 인에이블신호에 의해 상기 출력노드를 전원전압에서 상기 NMOS트랜지스터의 문턱전압 만큼 낮아진 레벨로 프리차아지시켜 주는 것을 특징한다.In order to achieve the above object of the present invention, a semiconductor memory device that is enabled for the sense amplifier enable signal, is supplied with a current from the current mirror means to sense and amplify the input data from the memory cell to generate an output signal through the output node And a precharge means comprising a first means comprising a PMOS transistor and a second means comprising an NMOS transistor, wherein the first means supplies power to an output node by a chip select signal in a chip select section. The second means precharges the output node to a level lowered by the threshold voltage of the NMOS transistor from a power supply voltage by the sense amplifier enable signal in all disable sections except the chip select section. Characterized by charging.
본 발명의 실시예에 따르면, 상기 PMOS트랜지스터는 소오스에 전원전압이 인가되고, 드레인이 상기 출력노드에 연결되며, 게이트에 상기 칩셀렉트신호가 인가되는 것을 특징으로 한다. According to an embodiment of the present invention, the PMOS transistor is characterized in that a power supply voltage is applied to a source, a drain is connected to the output node, and the chip select signal is applied to a gate.
본 발명의 실시예에 따르면, 상기 NMOS트랜지스터는 드레인에 전원전압이 인가되고 소오스가 상기 출력노드에 연결되며, 게이트에 감지증폭기 인에이블신호가 인가되는 것을 특징으로 한다.According to an embodiment of the present invention, the NMOS transistor is characterized in that a power supply voltage is applied to a drain, a source is connected to the output node, and a sense amplifier enable signal is applied to a gate.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일실시예에 따른 반도체 메모리소자의 전류미러형 감지증폭기의 회로도를 도시한 것이다. 도 2를 참조하면, 본 발명은 메모리셀(도면상에는 도시되지 않음)로부터 인가되는 데이터(db, dbb)를 입력하여 출력데이타(outb)를 출력단(30)을 통해 발생하는 전류미러형 감지증폭기에 관한 것으로서, 전류미러수단인 PMOS 트랜지스터(21, 22)와, 입력 데이터(db, dbb)를 센싱하기 위한 센싱수단인 NMOS 트랜지스터(25, 26)와, 감지증폭기 인에이블신호(saen1)에 의해 상기 NMOS 트랜지스터(25, 26)를 인에이블시켜 주기위한 인에이블수단인 NMOS 트랜지스터(27)로 이루어진다.2 is a circuit diagram of a current mirror type sensing amplifier of a semiconductor memory device according to an embodiment of the present invention. Referring to FIG. 2, the present invention inputs data (db, dbb) applied from a memory cell (not shown) to output current (outb) through the output terminal 30 to the current mirror type sensing amplifier The present invention relates to the PMOS transistors 21 and 22 serving as the current mirror means, the NMOS transistors 25 and 26 serving as the sensing means for sensing the input data db and dbb, and the sense amplifier enable signal saen1. The NMOS transistor 27 is an enable means for enabling the NMOS transistors 25 and 26.
또한, 본 발명의 전류미러형 감지증폭기는 칩디셀렉트구간에서는 출력노드(30)를 전원전압레벨로 프리차아지시켜주고, 그외의 모든 디스에이블구간에서는 출력노드(30)를 상기 전원전압 레벨보다 낮은 레벨로 프리차아지시켜 줌으로써 센싱속도를 향상시킬 수 있는 프리차아지수단(40)을 포함한다.In addition, the current mirror sensing amplifier of the present invention precharges the output node 30 to the power supply voltage level in the chip select section, and lowers the output node 30 to the power supply voltage level in all other disable sections. It comprises a precharge means 40 which can improve the sensing speed by precharging to a level.
상기 프리차아지수단(40)은 칩디셀렉트구간에서 출력노드(30)를 전원전압(Vcc) 레벨로 프리차아지시켜주기 위한 제1수단(41)과, 칩디셀렉트구간을 제외한 모든 디스에이블구간에서 출력노드(30)를 전원전압보다 낮은 레벨인 Vcc-Vtn으로 프리차아지시켜 주기 위한 제2수단(42)으로 이루어진다. 여기서 칩셀렉트란 CS가 하이레벨이 되는것을 의미하고, 칩디셀렉트란 CS가 로우레벨이 되는 것을 의미한다.The precharge means 40 includes first means 41 for precharging the output node 30 to the power supply voltage (Vcc) level in the chip select section, and in all the disable sections except the chip select section. Second means 42 for precharging the output node 30 to Vcc-Vtn, which is at a level lower than the power supply voltage. Herein, the chip select means that the CS is at a high level, and the chip deselect means that the CS is at a low level.
상기 프리차아지수단(40)의 칩디셀렉트구간에서 출력노드(30)를 전원전압(Vcc)레벨로 프리차아지시켜 주기위한 제1수단(41)은 소오스에 전원전압(Vcc)이 인가되고 드레인이 상기 출력노드(30)에 연결되며 게이트에 칩셀렉트신호(CS)가 인가되는 PMOS 트랜지스터(23)로 이루어진다.The first means 41 for precharging the output node 30 to the power supply voltage Vcc level in the chip select section of the precharge means 40 is supplied with a power supply voltage Vcc to the source and drained. The PMOS transistor 23 is connected to the output node 30 and has a chip select signal CS applied to a gate thereof.
상기 프리차아지수단(40)의 칩디셀렉트구간을 제외한 디스에이블구간에서 출력노드(30)를 전원전압레벨보다 낮은 레벨로 프리차아지시켜 주기위한 제2수단(42)는 감지증폭기 인에이블신호를 반전시켜 주기위한 반전 게이트(28)와, 상기 반전 게이트(28)를 통한 감지증폭기 인에이블신호(saen1)가 게이트에 인가되며 드레인에 전원전압(Vcc)이 인가되고 소오스가 출력노드(30)가 연결되는 NMOS 트랜지스터(24)로 이루어진다. 이때, 상기 프리차아지수단(40)의 제1수단(41)과 제2수단(42)은 상기에서 설명한 바와같이 전원단자(Vcc)와 출력노드(30)사이에 병렬로 연결되어진다.The second means 42 for precharging the output node 30 to a level lower than the power supply voltage level in the disable section except for the chip select section of the precharge means 40 provides a sense amplifier enable signal. The inverting gate 28 for inverting, the sense amplifier enable signal saen1 through the inverting gate 28 are applied to the gate, the power supply voltage Vcc is applied to the drain, and the source is output node 30. NMOS transistor 24 is connected. At this time, the first means 41 and the second means 42 of the precharge means 40 are connected in parallel between the power supply terminal Vcc and the output node 30 as described above.
상기한 바와같은 구성을 갖는 본 발명의 전류미러형 감지증폭기의 동작을 설명하면 다음과 같다.Referring to the operation of the current-mirror sensing amplifier of the present invention having the configuration as described above is as follows.
먼저, 감지증폭기 인에이블신호(saen1)의 디스에이블구간에서는 감지증폭기 인에이블신호가 로우레벨로 되어 인에이블수단인 NMOS 트랜지스터(27)는 턴오프되어 디스에이블되고, 프리차아지수단(40)에서는 반전 게이트(28)를 통해 로우상태의 감지증폭기 인에이블신호가 반전되므로 노드(B)는 하이상태로 된다. 하이상태의 노드(B)의 전위는 NMOS 트랜지스터(24)의 게이트에 인가되므로, NMOS 트랜지스터(24)는 턴온된다.First, in the disable period of the sense amplifier enable signal saen1, the sense amplifier enable signal is turned low, and the NMOS transistor 27 serving as the enable means is turned off and disabled, and in the precharge means 40, Since the sense amplifier enable signal in the low state is inverted through the inversion gate 28, the node B is in a high state. Since the potential of the node B in the high state is applied to the gate of the NMOS transistor 24, the NMOS transistor 24 is turned on.
따라서, 출력노드(40)는 디스에이블구간에서 출력노드(30)를 전원전압(Vcc) 레벨에서 상기 프리차아지수단인 NMOS 트랜지스터(24)의 문탁전압(Vtn)만큼 전압강하되어 Vcc-Vtn 레벨로 프리차아지시켜 준다.Accordingly, the output node 40 is voltage-falled by the threshold voltage Vtn of the NMOS transistor 24, which is the precharge means, from the power supply voltage Vcc level in the disable period to the Vcc-Vtn level. Precharge with.
이어서, 감지증폭기 인에이블신호(saen1)가 인에이블상태로 되면, 노드(B)는 로우상태로 되어 NMOS 트랜지스터(24)의 게이트에 인가되므로, NMOS 트랜지스터(24)는 턴오프된다.Subsequently, when the sense amplifier enable signal saen1 is enabled, the node B goes low and is applied to the gate of the NMOS transistor 24, so that the NMOS transistor 24 is turned off.
그리고, 인에이블수단인 NMOS 트랜지스터(27)가 하이상태의 감지증폭기 인에이블신호(saen1)에 의해 턴온되어 인에이블되므로, 감지수단인 NMOS 트랜지스터(25, 26)는 게이트에 인가되는 입력신호(db, dbb)를 감지 증폭하여 출력노드(30)를 통해 출력신호(doutb)를 출력하게 된다.In addition, since the NMOS transistor 27 serving as the enable means is turned on and enabled by the sense amplifier enable signal saen1 in the high state, the NMOS transistors 25 and 26 serving as the sensing means use the input signal db applied to the gate. and sense and amplify, dbb, to output an output signal doubt through the output node 30.
이때, 출력노드(30)가 하이상태로 프리차아지된 후 데이터 독출동작에서 로우상태의 데이터를 감지증폭하여 출력노드(30)를 통해 출력한다고 하더라도, 본 발명에서는 출력노드가 종래의 전원전압 레벨보다 프리차아지수단인 NMOS 트랜지스터(24)의 문턱전압만큼 낮은 Vcc-Vtn 레벨로 프리차아지되어 있으므로, 전원전압 레벨부터 접지레벨로 천이하는 것보다 전압스윙폭이 작으므로 종래보다 센싱속도가 빠르게 된다.At this time, even if the output node 30 is precharged to the high state and then amplifies the low state data in the data read operation and outputs the output data through the output node 30, in the present invention, the output node has a conventional power supply voltage level. Since it is precharged at the Vcc-Vtn level as low as the threshold voltage of the NMOS transistor 24, which is a precharge means, the voltage swing width is smaller than the transition from the power supply voltage level to the ground level. do.
상기의 프리차아지수단(40)의 제2수단에 의한 프리차아지동작은 칩의 디셀렉트구간이외의 구간 즉, 칩셀렉트(chip select)구간에서만 동작하는 것이다.The precharge operation by the second means of the precharge means 40 operates only in a section other than the deselect section of the chip, that is, a chip select section.
본 발명에서는 칩디셀렉트(chip deselect)구간에서는 출력노드(30)를 전원전압 레벨로 프리차아지시켜 주기위한 수단으로서 PMOS 트랜지스터(23)를 다른 프리차아지수단인 NMOS트랜지스터(24)와 병렬로 구성한 것이다. 이때, PMOS 트랜지스터(23)는 감지증폭기가 동작하는 실제동작상태에서는 칩셀렉드신호에 의해 항상 턴오프되어 있으므로, 프리차아지수단(42)에 의해 출력노드(30)를 Vcc-Vtn 레벨로 프리차아지시켜 주는 동작에는 전혀 영향을 미치지 않는다.In the present invention, the PMOS transistor 23 is configured in parallel with the NMOS transistor 24 which is another precharge means as a means for precharging the output node 30 to the power supply voltage level in the chip deselect section. will be. At this time, since the PMOS transistor 23 is always turned off by the chip select signal in the actual operation state in which the sense amplifier operates, the precharge means 42 frees the output node 30 to the Vcc-Vtn level. It does not affect the charging operation at all.
이상에서 자세히 설명된 바와 같이, 본 발명의 감지증폭기에 따르면, 출력노드를 칩의 디셀렉트상태에서는 출력노드를 전원전압레벨로 프리차아지시켜 스탠바이 전류를 감소시키고, 감지증폭기의 디스에이블구간에서는 전원전압보다 낮은 레벨로 프리차아지시켜 줌으로써 프리차아지후 데이터 독출시 로우상태의 데이터를 독출하는 경우의 전압스윙폭을 감소시켜 줌으로써 센싱속도를 향상시킬 수 있다.As described in detail above, according to the sensing amplifier of the present invention, the output node is precharged to the power supply voltage level in the deselected state of the chip to reduce the standby current, and the power supply is disabled in the disable section of the sensing amplifier. By precharging to a level lower than the voltage, the sensing speed can be improved by reducing the voltage swing width when reading data in a low state when reading data after precharging.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
도 1은 종래의 반도체 메모리소자의 감지증폭기의 회로도,1 is a circuit diagram of a sensing amplifier of a conventional semiconductor memory device;
도 2는 본 발명의 실시예에 따른 반도체 메모리소자의 감지증폭기의 회로도,2 is a circuit diagram of a sensing amplifier of a semiconductor memory device according to an embodiment of the present invention;
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
21, 22, 23 : PMOS 트랜지스터21, 22, 23: PMOS transistor
24, 25, 26, 27 : NMOS 트랜지스터 24, 25, 26, 27: NMOS transistors
28 : 반전 게이트 40 : 프리차아지수단28: inversion gate 40: precharge means
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061840A KR100487636B1 (en) | 1998-12-30 | 1998-12-30 | Current Mirror Sensing Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061840A KR100487636B1 (en) | 1998-12-30 | 1998-12-30 | Current Mirror Sensing Amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000045282A KR20000045282A (en) | 2000-07-15 |
| KR100487636B1 true KR100487636B1 (en) | 2006-05-11 |
Family
ID=19568537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980061840A KR100487636B1 (en) | 1998-12-30 | 1998-12-30 | Current Mirror Sensing Amplifier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100487636B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910013279A (en) * | 1989-12-20 | 1991-08-08 | 엔.라이스 머레트 | Sense Amplifiers and Methods Thereby |
| KR19980034554A (en) * | 1996-11-07 | 1998-08-05 | 김광호 | Internal power supply voltage generation circuit of semiconductor memory device |
| KR19990004582A (en) * | 1997-06-28 | 1999-01-15 | 김영환 | Step-up power generator for semiconductor memory device |
| KR19990084397A (en) * | 1998-05-06 | 1999-12-06 | 윤종용 | Internal voltage converter |
-
1998
- 1998-12-30 KR KR1019980061840A patent/KR100487636B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910013279A (en) * | 1989-12-20 | 1991-08-08 | 엔.라이스 머레트 | Sense Amplifiers and Methods Thereby |
| KR19980034554A (en) * | 1996-11-07 | 1998-08-05 | 김광호 | Internal power supply voltage generation circuit of semiconductor memory device |
| KR19990004582A (en) * | 1997-06-28 | 1999-01-15 | 김영환 | Step-up power generator for semiconductor memory device |
| KR19990084397A (en) * | 1998-05-06 | 1999-12-06 | 윤종용 | Internal voltage converter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000045282A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111863055B (en) | Sense amplifier, memory and control method of sense amplifier | |
| KR930007279B1 (en) | Semiconductor device with dummy bit line | |
| JP3667700B2 (en) | Input buffer circuit and semiconductor memory device | |
| CA2481336A1 (en) | Single-ended current sense amplifier | |
| US10366764B2 (en) | Sense amplifier for detecting data read from memory cell | |
| US5305272A (en) | Sense amplifier circuit | |
| KR100546184B1 (en) | Sense amplifier circuit | |
| US5646892A (en) | Data reading circuit | |
| JP4057682B2 (en) | Current amplifier | |
| KR100487636B1 (en) | Current Mirror Sensing Amplifier | |
| US6114881A (en) | Current mirror type sense amplifier | |
| KR20010069208A (en) | Semiconductor memory device | |
| KR100373339B1 (en) | Word line control circuit of sram | |
| JP3618144B2 (en) | Read circuit for semiconductor memory device | |
| KR0179853B1 (en) | Sense amplifier power generating circuit | |
| KR100308127B1 (en) | Circuit for precharge of bit line | |
| KR100357041B1 (en) | Low Voltage Current Sensing Amplifier | |
| KR960014602B1 (en) | Bit line sense amplifier control circuit of semiconductor device | |
| JPH11260058A (en) | Semiconductor memory device | |
| US5818774A (en) | Apparatus and method for a data path implemented using non-differential, current mode techniques | |
| KR20030002504A (en) | Input-Output line sense amplifier circuit operating stably in high operating frequency in semiconductor memory device | |
| JPH087575A (en) | Sense amplifier and semiconductor memory | |
| KR930011354B1 (en) | Data bus line voltage control circuit | |
| KR100246319B1 (en) | Semiconductor memory | |
| JPH06150656A (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |