KR100487434B1 - Liquid Crystal Display Device and Method for Manufacturing the Same - Google Patents

Liquid Crystal Display Device and Method for Manufacturing the Same Download PDF

Info

Publication number
KR100487434B1
KR100487434B1 KR10-2002-0058526A KR20020058526A KR100487434B1 KR 100487434 B1 KR100487434 B1 KR 100487434B1 KR 20020058526 A KR20020058526 A KR 20020058526A KR 100487434 B1 KR100487434 B1 KR 100487434B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
redundancy
liquid crystal
forming
Prior art date
Application number
KR10-2002-0058526A
Other languages
Korean (ko)
Other versions
KR20040026894A (en
Inventor
최우혁
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0058526A priority Critical patent/KR100487434B1/en
Publication of KR20040026894A publication Critical patent/KR20040026894A/en
Application granted granted Critical
Publication of KR100487434B1 publication Critical patent/KR100487434B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 화면에 얼룩이 생기는 현상을 개선한 액정 표시 장치 및 그 제조 방법에 관한 것으로, 본 발명의 액정 표시 장치는 기판상에 수직으로 교차되어 복수개의 화소 영역을 정의하는 복수개의 게이트 라인 및 복수개의 데이터 라인과, 상기 각 화소 영역에 형성된 화소 전극과, 상기 각 데이터 라인 하측 및 박막 트랜지스터 영역에 형성되는 반도체층과, 상기 각 데이터 라인 하측에 형성된 반도체층 하측에 형성되는 리던던시 전극 및 상기 각 데이터 라인에 인접한 화소 영역에 상기 리던던시 전극과 평행하며, 상기 리던던시 전극으로부터 동일 간격 이격되도록 형성되는 얼룩 방지용 금속을 포함함여 이루어짐에 그 특징이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method of manufacturing the same, which improves a phenomenon of spots on the screen. A data line, a pixel electrode formed in each pixel region, a semiconductor layer formed below each data line and a thin film transistor region, a redundancy electrode formed below the semiconductor layer formed below each data line, and each data line The pixel region adjacent to is characterized by including a stain preventing metal parallel to the redundancy electrode and formed to be spaced apart from the redundancy electrode by the same distance.

Description

액정 표시 장치 및 그 제조 방법{Liquid Crystal Display Device and Method for Manufacturing the Same}Liquid crystal display device and method for manufacturing the same

본 발명은 액정 표시 장치에 관한 것으로 특히, 화면에 얼룩이 생기는 현상을 개선한 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device in which a phenomenon of unevenness on a screen is improved.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다. 그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)을 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.As the information society develops, the demand for display devices is increasing in various forms, and in recent years, liquid crystal display devices (LCDs), plasma display panels (PDPs), electro luminescent displays (ELD), and vacuum fluorescent (VFD) Various flat panel display devices such as displays have been studied, and some of them are already used as display devices in various devices. Among them, LCD is the most widely used as the substitute for CRT (Cathode Ray Tube) for the use of mobile image display device because of the excellent image quality, light weight, thinness, and low power consumption. In addition to the use of the present invention has been developed in various ways such as a television and a computer monitor for receiving and displaying broadcast signals.

이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.In order to use such a liquid crystal display as a general screen display device in various parts, it is a matter of how high quality images such as high definition, high brightness and large area can be realized while maintaining the characteristics of light weight, thinness and low power consumption. Can be.

일반적인 액정 표시 장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판(11, 12) 사이에 주입된 액정층으로 구성된다.A general liquid crystal display device may be largely divided into a liquid crystal panel displaying an image and a driving unit for applying a driving signal to the liquid crystal panel, wherein the liquid crystal panel includes first and second glass substrates bonded to each other with a predetermined space; It consists of a liquid crystal layer injected between the said 1st, 2nd glass substrates 11 and 12. FIG.

여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.Here, the first glass substrate (TFT array substrate) has a plurality of gate lines arranged in one direction at regular intervals, a plurality of data lines arranged at regular intervals in a direction perpendicular to the gate lines, A plurality of pixel electrodes formed in a matrix form in each pixel region defined by crossing a gate line and a data line, and a plurality of thin film transistors switched by signals of the gate line to transfer the signal of the data line to each pixel electrode. Is formed.

그리고, 제 2 유리 기판(대향 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R, G, B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.The second glass substrate (counter substrate) includes a black matrix layer for blocking light in portions other than the pixel region, R, G, and B color filter layers for expressing color colors, and a common electrode for implementing an image. Is formed.

상기 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다.The driving principle of the liquid crystal display device uses the optical anisotropy and polarization property of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the arrangement of molecules can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자 배열 방향을 임의로 조절하면, 액정의 분자 배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상 정보를 표현할 수 있다.Therefore, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular arrangement direction of the liquid crystal by optical anisotropy, thereby representing image information.

한편, 반도체층과 소오스/드레인 전극을 동일한 마스크를 이용하여 패터닝하는 4마스크 식각 공정에 따라 제조되는 액정 표시 장치는, 반도체층이 채널층이 형성되는 부분뿐만 아니라, 상기 데이터 라인이 형성되는 부분에 하부에도 전면적으로 형성되게 된다. Meanwhile, a liquid crystal display device manufactured by a four-mask etching process for patterning a semiconductor layer and a source / drain electrode using the same mask may include not only a portion where a channel layer is formed but also a portion where the data line is formed. It will be formed entirely in the lower part.

이 때, 투과형 액정 표시 장치에서는 액정 모듈 하측에 백 라이트가 위치되어 영상을 디스플레이하기 위하여 백 라이트가 상기 액정 모듈에 조사된다. 이로 인해, 게이트 전극으로 가리워지는 부분을 제외한 영역에서 상기 반도체층이 상기 백 라이트에 직접적으로 노출된다. 이와 같이, 상기 반도체층이 백 라이트에 노출되므로, 상기 백 라이트 조사에 의한 영향으로 상기 반도체층에 전하량이 잔류하여 노이즈가 일어나는 문제점이 발생한다.In this case, in the transmissive liquid crystal display, the backlight is positioned under the liquid crystal module so that the backlight is irradiated to the liquid crystal module to display an image. As a result, the semiconductor layer is directly exposed to the backlight in a region excluding the portion covered by the gate electrode. As such, since the semiconductor layer is exposed to the backlight, there is a problem that noise occurs due to the amount of charge remaining in the semiconductor layer due to the backlight irradiation.

따라서, 상기 백 라이트에 의해 반도체층에 노이즈가 발생하는 현상을 방지하기 위해 제 1 유리 기판 상에 게이트 라인을 패터닝하는 공정에서, 데이터 라인이 형성될 부분에 게이트 라인과 동일한 물질로 리던던시 전극을 형성하여 백 라이트의 직접 조사로 인해 반도체층의 특성이 열화되는 문제점을 개선한다. 이하, 첨부된 도면을 참조하여 상기 리던던시 전극이 형성되는 종래의 액정 표시 장치 및 그 제조 방법을 설명하면 다음과 같다.Therefore, in the process of patterning the gate line on the first glass substrate to prevent the occurrence of noise in the semiconductor layer by the backlight, a redundancy electrode is formed of the same material as the gate line on the portion where the data line is to be formed. Therefore, the problem of deterioration of characteristics of the semiconductor layer due to direct irradiation of the backlight is improved. Hereinafter, a liquid crystal display and a manufacturing method thereof according to the related art with which the redundancy electrode is formed will be described with reference to the accompanying drawings.

도 1은 종래의 액정 표시 장치 및 액정 표시 장치의 A, B 영역의 화소 구조를 나타낸 평면도이고, 도 2는 도 1의 A~A' 라인상의 구조 단면도이다.1 is a plan view illustrating a pixel structure of regions A and B of a conventional liquid crystal display device and a liquid crystal display device, and FIG. 2 is a structural cross-sectional view taken along the line AA ′ of FIG. 1.

도 1과 같이, 종래의 액정 표시 장치의 단일 화소는 수직으로 교차하여 화소 영역을 정의하는 게이트 라인(11)과 데이터 라인(13)과, 상기 화소 영역에 형성된 화소 전극(15)과, 상기 데이터 라인(13) 하측에 상기 게이트 라인(11)과 동일층인 상기 게이트 라인(11)과는 수직한 방향으로 이격되어 형성된 리던던시 전극(11a)과, 상기 리던던시 전극(11a)과 데이터 라인(13) 사이에 박막 트랜지스터 형성 영역에서는 돌출되고 데이터 라인(13)을 따라 형성된 반도체층(12)으로 이루어진다.As shown in FIG. 1, a single pixel of a conventional liquid crystal display device vertically intersects a gate line 11 and a data line 13 defining a pixel region, a pixel electrode 15 formed in the pixel region, and the data. The redundancy electrode 11a and the redundancy electrode 11a and the data line 13 formed below the line 13 in a direction perpendicular to the gate line 11 which is the same layer as the gate line 11. In the thin film transistor formation region, the semiconductor layer 12 is formed to protrude along the data line 13.

설명하지 않은 13a, 13b는 상기 데이터 라인(13)을 패터닝시 동시에 형성되는 소오스 전극(13a) 및 드레인 전극(13b)이다.13a and 13b which are not described are the source electrode 13a and the drain electrode 13b formed at the same time when the data line 13 is patterned.

이하, 도 2, 도 3a 내지 도 3f를 참조하여 종래의 액정 표시 장치의 제조 방법을 설명한다.Hereinafter, a manufacturing method of a conventional liquid crystal display device will be described with reference to FIGS. 2 and 3A to 3F.

먼저, 기판(10) 상에 게이트 라인 형성용 금속을 전면 증착한다.First, the gate line forming metal is deposited on the substrate 10.

이어, 상기 게이트 라인 형성용 금속을 선택적으로 제거하여 게이트 전극(11e)이 돌출된 게이트 라인(11)을 형성하고, 이와 동시에 데이터 라인이 형성될 부분에 리던던시 전극(11a)을 상기 게이트 라인(11)과 수직한 방향으로 소정 간격 이격하여 형성한다. 이 경우, 상기 리던던시 전극(11a)은 이후의 공정에서 반도체층(12)이 형성되는 폭보다 조금 더 넓은 폭으로 형성된다.Subsequently, the gate line forming metal is selectively removed to form the gate line 11 protruding from the gate electrode 11e, and at the same time, the redundancy electrode 11a is formed at the portion where the data line is to be formed. And spaced apart a predetermined interval in the vertical direction. In this case, the redundancy electrode 11a is formed to have a width slightly wider than the width at which the semiconductor layer 12 is formed in a subsequent process.

상기 리던던시 전극(11a)은 앞서 기술한 바와 같이, 이후의 형성되는 반도체층(12)이 직접적으로 백 라이트에 노출되지 않도록 하여, 백 라이트에 기인한 전하량 잔류 현상을 제거하기 위한 것이다.As described above, the redundancy electrode 11a is for preventing the subsequent semiconductor layer 12 from being directly exposed to the backlight, thereby eliminating the residual amount of charge due to the backlight.

이어, 상기 게이트 라인(11) 및 리던던시 전극(11a)을 포함한 기판(10) 전면에 게이트 절연막(110)을 증착한다.Subsequently, a gate insulating layer 110 is deposited on the entire surface of the substrate 10 including the gate line 11 and the redundancy electrode 11a.

이어, 상기 게이트 절연막(110) 전면에 반도체층(12a) 및 데이터 라인 형성용 금속(13d)을 차례로 증착한다.Subsequently, the semiconductor layer 12a and the data line forming metal 13d are sequentially deposited on the entire gate insulating layer 110.

이어, 채널이 형성되는 부위에서 단차를 갖는 하프 톤 마스크(130)를 이용하여 상기 금속층을 습식각하여 데이터 라인(13)을 형성한다. 이를 구체적으로 설명하면 다음과 같다. Subsequently, the metal layer is wet-etched using the halftone mask 130 having the stepped portion at the portion where the channel is formed to form the data line 13. This will be described in detail as follows.

도 3a와 같이, 채널 부위에 상응하는 부분의 두께가 좁고, 소오스/드레인 전극에 상응하는 부분의 두께가 상대적으로 두꺼운 하프 톤 마스크(130)를 상기 데이터 라인 형성용 금속(13d) 상에 형성한다.도 3b와 같이, 상기 하프 톤 마스크(130)를 이용하여 상기 데이터 라인 형성용 금속(13e)을 습식각한다.As shown in FIG. 3A, a halftone mask 130 having a narrow thickness of a portion corresponding to a channel portion and a relatively thick thickness of a portion corresponding to a source / drain electrode is formed on the data line forming metal 13d. As shown in FIG. 3B, the data line forming metal 13e is wet-etched using the half tone mask 130.

도 3c와 같이, 상기 하프 톤 마스크(130)를 이용하여 반도체층(12a)을 건식각하여 상기 하프 톤 마스크(130)의 폭으로 패터닝된 반도체층(12)을 형성한다. 상기 건식각을 진행시, 상기 데이터 라인 형성용 금속(13f)의 부분에도 어느 정도의 식각이 일어나, 상기 데이터 라인 형성용 금속(13f)이 상기 반도체층(12)의 폭 내부로 오도록 위치하게 된다.도 3d와 같이, 상기 하프 톤 마스크(130a)를 O2 분위기에서 애슁하여 상기 채널부에 상응하는 부위가 제거된 형상으로 패터닝한다.As shown in FIG. 3C, the semiconductor layer 12a is dry-etched using the halftone mask 130 to form the semiconductor layer 12 patterned to the width of the halftone mask 130. When the dry etching is performed, a portion of the data line forming metal 13f is etched to some extent so that the data line forming metal 13f is positioned within the width of the semiconductor layer 12. As shown in FIG. 3D, the halftone mask 130a is patterned in a shape in which a portion corresponding to the channel portion is removed by annealing in an O 2 atmosphere.

도 3e와 같이, 상기 하프 톤 마스크(130a)가 제거된 부분에 노출된 데이터 라인 형성용 금속(13f)을 식각하여 소오스/드레인 금속(13a, 13b)을 형성한다.As shown in FIG. 3E, the data line forming metal 13f exposed to the portion where the half tone mask 130a is removed is etched to form source / drain metals 13a and 13b.

이어, 도 2와 같이, 보호막(120)을 상기 데이터 라인(13) 등을 포함한 기판(10) 전면에 증착한 후, 상기 드레인 전극(13b)의 소정 영역이 노출되도록 콘택 홀(미도시)을 형성한 후, 상기 콘택 홀을 매립하는 화소 전극(15)을 형성한다.Subsequently, as shown in FIG. 2, the protective layer 120 is deposited on the entire surface of the substrate 10 including the data line 13 and the like, and then contact holes (not shown) are exposed to expose a predetermined region of the drain electrode 13b. After forming, the pixel electrode 15 filling the contact hole is formed.

이어, 상기 박막 트랜지스터의 어레이가 형성되는 기판에 대향되어 컬러 필터 어레이가 형성되는 대향 기판을 형성한 후, 상기 기판과의 합착을 하고, 그 사이에 액정을 충진하여 액정 표시 장치의 제조를 완료한다.Subsequently, an opposite substrate on which the array of thin film transistors is formed to form an opposite substrate on which a color filter array is formed, is bonded to the substrate, and the liquid crystal is filled therebetween to complete the manufacture of the liquid crystal display device. .

한편, 도 1과 같이, 종래의 액정 표시 장치는 관측자가 화면을 볼 때, 얼룩이 나타난 A 영역과, 얼룩이 나타나지 않은 B 영역과 같은 각 영역별의 화질의 차이가 나타나고 있다.On the other hand, as shown in FIG. 1, in the conventional liquid crystal display, when an observer views a screen, there is a difference in image quality of each region, such as an A region in which spots appear and a B region in which spots do not appear.

이는 상기 리던던시 전극(11a)과 화소 전극간에 발생하는 기생 캐패시턴스에 기인하는 것으로, 상기 기생 캐패시턴스가 각 영역별로 차이를 나타내고 있기 때문이다. This is due to the parasitic capacitance generated between the redundancy electrode 11a and the pixel electrode, because the parasitic capacitance is different for each region.

즉, 평균 기생 캐패시턴스를 Cdp 라고 할 때, 각 화소에서 가지는 기생 캐패시턴스의 편차는 Cdp 라고 할 수 있다. 상기 A 영역과 같이, 얼룩이 나타나는 부분은 기생 캐패시턴스의 편차(Cdp)가 큰 부분이며, B 영역은 이러한 기생 캐패시턴스의 편차(Cdp)가 작은 부분이다. 이러한 기생 캐패시턴스는 상기 리던던시 전극(11a)과 상기 화소 전극(15)의 거리(ln)에 기인하는 것으로, 거리가 작을수록 기생 캐패시턴스 값을 크게 된다.In other words, when the average parasitic capacitance is Cdp, the deviation of the parasitic capacitance of each pixel is It can be called Cdp. As shown in the A region, the spot where the spot appears is the deviation of the parasitic capacitance ( Cdp) is a large portion, and the B region is a variation of these parasitic capacitances ( Cdp) is a small part. The parasitic capacitance is due to the distance l n between the redundancy electrode 11a and the pixel electrode 15. The smaller the distance, the larger the parasitic capacitance value.

이와 같이, 각 영역에서 상기 리던던시 전극(11a)과 상기 화소 전극(15)의 거리 차이가 나타나는 것은, 게이트 라인(11)과 동일 공정에서 패터닝되는 상기 리던던시 전극(11a)과 이후, 반도체층(12), 데이터 라인(13), 화소 전극(15)을 형성하는 공정에서 2 번 이상의 노광 공정을 거치게 되므로, 반복되는 노광 공정에서 각 화소마다 정확하게 얼라인을 조정하는 일이 매우 곤란하기 때문이다.As described above, the difference in distance between the redundancy electrode 11a and the pixel electrode 15 in each region may be due to the redundancy electrode 11a patterned in the same process as the gate line 11 and thereafter, the semiconductor layer 12. This is because it is very difficult to precisely adjust the alignment for each pixel in the repeated exposure process since the data line 13 and the pixel electrode 15 are subjected to two or more exposure processes.

상기와 같은 종래의 액정 표시 장치는 다음과 같은 문제점이 있다.The conventional liquid crystal display as described above has the following problems.

상기 리던던시 전극과 화소 전극은, 배선의 형성이라는 점에서 볼 때, 각각 최저층과 최상층에 형성되므로, 리던던시 전극을 형성한 후, 2 내지 4번의 노광 공정을 진행한 후, 화소 전극을 형성하는 일반적인 액정 표시 장치의 제조 방법으로는 상기 리던던시 전극과 화소 전극간의 간격을 일정하게 유지하기가 곤란하다.Since the redundancy electrode and the pixel electrode are formed in the lowest layer and the uppermost layer, respectively, in view of the formation of wirings, the liquid crystals that form the pixel electrode after the redundancy electrode are formed and then undergo two or four exposure processes. In the manufacturing method of the display device, it is difficult to keep the distance between the redundancy electrode and the pixel electrode constant.

따라서, 관측자는 리던던시 전극과 화소 전극간의 간격이 달라지는 화소마다 각 전극간의 기생 캐패시턴스 차이가 발생하게 되며, 기생 캐패시턴스의 편차가 표준치에 비해 심할 경우는 얼룩을 느끼게 된다.Accordingly, the observer may experience a parasitic capacitance difference between the electrodes for each pixel in which the distance between the redundancy electrode and the pixel electrode is different, and when the deviation of the parasitic capacitance is more severe than the standard value, the observer may feel a stain.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 화면에 얼룩이 생기는 현상을 개선한 액정 표시 장치 및 그 제조 방법을 제공하는 데, 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a liquid crystal display device and a method of manufacturing the same, which improve a phenomenon in which a stain occurs on a screen.

상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 기판상에 수직으로 교차되어 복수개의 화소 영역을 정의하는 복수개의 게이트 라인 및 복수개의 데이터 라인과, 상기 각 화소 영역에 형성된 화소 전극과, 상기 각 데이터 라인 하측 및 박막 트랜지스터 영역에 형성되는 반도체층과, 상기 각 데이터 라인 하측에 형성된 반도체층 하측에 형성되는 리던던시 전극 및 상기 각 데이터 라인에 인접한 화소 영역에 상기 리던던시 전극과 평행하며, 상기 리던던시 전극으로부터 동일 간격 이격되도록 형성되는 얼룩 방지용 금속을 포함함에 그 특징이 있다.상기 리던던시 전극과 상기 얼룩 방지용 금속은 상기 게이트 라인과 동일층에 형성되어 있다.A liquid crystal display of the present invention for achieving the above object comprises a plurality of gate lines and a plurality of data lines that are perpendicularly crossed on a substrate to define a plurality of pixel regions, the pixel electrode formed in each pixel region, A redundancy electrode formed under each of the data lines and a thin film transistor region; a redundancy electrode formed under the semiconductor layer formed under each of the data lines; and a redundancy electrode parallel to the redundancy electrode in the pixel region adjacent to each data line. The anti-stain metal is formed to be spaced apart from the electrode by the same distance. The redundancy electrode and the anti-stain metal are formed on the same layer as the gate line.

삭제delete

상기 리던던시 전극과 얼룩 방지용 금속은 상기 게이트 라인과 동일 물질로 형성되어 있다.The redundancy electrode and the stain preventing metal are formed of the same material as the gate line.

상기 얼룩 방지용 금속은 상기 화소 전극의 일부와 오버랩되도록 형성된다.상기 얼룩 방지용 금속은 상기 화소 전극은 콘택 홀을 통해 서로 전기적으로 연결된다.The stain preventing metal is formed to overlap a portion of the pixel electrode. The stain preventing metal is electrically connected to each other through the contact hole.

삭제delete

삭제delete

상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과 화소 영역에 형성되는 화소 전극을 구비한 액정 표시 장치의 제조 방법에 있어서, 기판 전면에 게이트 라인 형성용 금속을 증착하는 단계와, 상기 게이트 라인 형성용 금속을 선택적으로 패터닝하여 게이트 라인을 형성함과 동시에, 상기 게이트 라인과 이격되도록 상기 데이터 라인 형성 영역에 리던던시 전극을 형성하고, 전 화소 영역에 걸쳐 상기 각 리던던시 전극에 인접한 화소 영역에 상기 리던던시 전극과 평행하며 동일 간격 이격되는 얼룩 방지용 금속을 형성하는 단계와, 상기 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 리던던시 전극의 폭 내부에 대응되도록 상기 게이트 절연막 상에 반도체층 및 상기 반도체층 상에 소오스/드레인 전극을 포함한 데이터 라인을 형성하는 단계와, 상기 기판 전면에 보호막을 형성하는 단계와, 상기 드레인 전극과 연결되도록 화소 영역에 화소 전극을 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.The manufacturing method of the liquid crystal display device of the present invention for achieving the above object is the manufacture of a liquid crystal display device having a plurality of gate lines and data lines and a pixel electrode formed in the pixel region to be vertically crossed to define the pixel region. A method comprising: depositing a gate line forming metal on a front surface of a substrate, selectively patterning the gate line forming metal to form a gate line, and at the same time, redundancy in the data line forming region to be spaced apart from the gate line Forming an electrode and forming an anti-stain metal parallel to the redundancy electrode and spaced at equal intervals in the pixel area adjacent to each redundancy electrode over the entire pixel area, forming a gate insulating film on the entire surface of the substrate; The gate so as to correspond to the width of the redundancy electrode Forming a data line including a semiconductor layer and a source / drain electrode on the semiconductor layer, forming a passivation layer on the entire surface of the substrate, and forming a pixel electrode in the pixel region so as to be connected to the drain electrode. It is characterized by including the steps.

상기 리던던시 전극과 상기 얼룩 방지용 금속은 상기 게이트 라인과 동일층에 형성하며, 상기 리던던시 전극과 얼룩 방지용 금속은 상기 게이트 라인과 동일 물질로 형성하고, 상기 얼룩 방지용 금속은 상기 화소 전극의 일부와 오버랩되도록 형성한다.그리고, 상기 리던던시 전극과 얼룩 방지용 금속 사이의 간격은 액정 표시 장치에 형성되는 각 화소에서 동일한 간격이 이격된 것이 바람직하다.또한, 상기 얼룩 방지용 금속과 상기 화소 전극은 상기 보호층 및 게이트 절연막에 콘택 홀을 더 형성하여 서로 전기적으로 연결시켜 등전위를 만들 수 있다.The redundancy electrode and the stain preventing metal are formed on the same layer as the gate line, the redundancy electrode and the stain preventing metal are formed of the same material as the gate line, and the stain preventing metal overlaps with a part of the pixel electrode. Preferably, the gap between the redundancy electrode and the stain preventing metal is equally spaced apart from each pixel formed in the liquid crystal display device. In addition, the stain preventing metal and the pixel electrode may include the protective layer and the gate. Contact holes may be further formed in the insulating film to be electrically connected to each other to make an equipotential.

이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치 및 그 제조 방법을 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 제 1 실시예에 따른 액정 표시 장치 및 액정 표시 장치의 A, B 영역의 화소 구조를 나타낸 평면도이고, 도 5는 도 4의 B~B' 라인상의 구조 단면도이다.4 is a plan view illustrating a pixel structure of regions A and B of the liquid crystal display and the liquid crystal display according to the first exemplary embodiment of the present invention, and FIG. 5 is a cross-sectional view of the structure taken along the line BB ′ of FIG. 4.

도 4와 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치의 단일 화소는 수직으로 교차하여 화소 영역을 정의하는 게이트 라인(21)과 데이터 라인(23)과, 상기 화소 영역에 형성된 화소 전극(24)과, 상기 게이트 라인(21)과 동일층에 상기 게이트 라인(21)과는 수직한 방향으로 이격되어 형성된 리던던시 전극(21a)과, 상기 리던던시 전극(21a) 상부에 상기 리던던시 전극(21a)의 패턴 내부에 대응하도록 형성된 반도체층(22)으로 이루어진다.As shown in FIG. 4, a single pixel of a liquid crystal display according to the first exemplary embodiment of the present invention vertically intersects a gate line 21 and a data line 23 defining a pixel region, and a pixel electrode formed in the pixel region. A redundancy electrode 21a formed on the same layer as the gate line 21 in a direction perpendicular to the gate line 21, and the redundancy electrode 21a on the redundancy electrode 21a. And a semiconductor layer 22 formed to correspond to the inside of the pattern.

설명하지 않은 23a, 23b는 상기 데이터 라인(23)을 패터닝시에 동시에 형성되는 소오스 전극(23a) 및 드레인 전극(23b)이다.23a and 23b which are not described are the source electrode 23a and the drain electrode 23b which are formed simultaneously at the time of patterning the said data line 23. FIG.

이하, 도 3, 4를 참조하여 본 발명의 제 1 실시예에 따른 액정 표시 장치의 제조 방법을 설명한다.Hereinafter, a method of manufacturing a liquid crystal display device according to a first embodiment of the present invention will be described with reference to FIGS. 3 and 4.

먼저, 기판(20) 상에 게이트 라인 형성용 금속을 전면 증착한다.First, the gate line forming metal is deposited on the substrate 20.

이어, 상기 게이트 라인 형성용 금속을 선택적으로 제거하여 게이트 전극이 돌출된 게이트 라인(21)을 형성하고, 이와 동시에 리던던시 전극(21a)을 상기 게이트 전극(21a)과 수직한 방향으로 소정 간격 이격하여 형성하고, 상기 리던던시 전극(21a)과 평행한 방향으로 얼룩 방지용 금속(25)을 형성한다. 이 경우, 상기 리던던시 전극(21a)은 이후의 공정에서 반도체층(22)이 형성되는 폭보다 조금 더 넓은 폭으로 형성된다.상기 리던던시 전극(21a)은 앞서 기술한 바와 같이, 이후의 형성되는 반도체층(22)이 직접적으로 백 라이트에 조사되는 부분을 줄임으로써, 백 라이트에 기인한 전하량 잔류 현상을 제어한 것이다.Subsequently, the gate line forming metal is selectively removed to form a gate line 21 protruding from the gate electrode, and at the same time, the redundancy electrode 21a is spaced apart from the gate electrode 21a by a predetermined interval. And a stain preventing metal 25 in a direction parallel to the redundancy electrode 21a. In this case, the redundancy electrode 21a is formed to have a width slightly wider than the width at which the semiconductor layer 22 is formed in a subsequent process. As described above, the redundancy electrode 21a is a semiconductor to be formed later. By reducing the portion of the layer 22 directly irradiated to the backlight, the amount of charge remaining due to the backlight is controlled.

그리고, 상기 얼룩 방지용 금속(25)과 상기 리던던시 전극(21a)이 가지는 간격은, 일반적으로 상기 리던던시 전극(21a)과 화소 전극(24)이 가지는 간격의 최소치보다 같거나 작은 값으로 하여, 이후의 공정에서 형성되는 화소 전극(24)과 상기 얼룩 방지용 금속(25)은 모든 화소에서 일부 오버랩되거나, 모두 오버랩될 수 있도록 한다. 이는 종래의 액정 표시 장치에서 상기 리던던시 전극(21a)과 화소 전극(24) 사이에 기생 캐패시턴스가 생성되는 것을 방지하여, 상기 리던던시 전극과 일정한 간격이 떨어져 있는 얼룩 방지용 금속(25)을 형성함으로써, 전 영역의 기생 캐패시턴스를 동일한 값으로 유지시키기 위한 것이다. The gap between the stain preventing metal 25 and the redundancy electrode 21a is generally equal to or smaller than the minimum value of the gap between the redundancy electrode 21a and the pixel electrode 24. The pixel electrode 24 and the stain preventing metal 25 formed in the process may partially overlap or overlap all of the pixels. This prevents the parasitic capacitance from being generated between the redundancy electrode 21a and the pixel electrode 24 in the conventional liquid crystal display device, thereby forming the anti-staining metal 25 at a predetermined distance from the redundancy electrode. This is to keep the parasitic capacitance of the region at the same value.

이어, 상기 게이트 라인(21), 리던던시 전극(21a), 얼룩 방지용 금속(25)을 포함한 기판(20) 전면에 게이트 절연막(210)을 증착한다.Subsequently, a gate insulating layer 210 is deposited on the entire surface of the substrate 20 including the gate line 21, the redundancy electrode 21a, and the stain preventing metal 25.

이어, 상기 게이트 절연막(210) 상에 반도체층 형성층, 금속층을 차례로 전면 증착한다.Subsequently, a semiconductor layer forming layer and a metal layer are sequentially deposited on the gate insulating layer 210.

이어, 상기 리던던시 전극(21a) 상부 및 박막 트랜지스터가 형성된 게이트 전극 상측에 위치하도록 상기 게이트 절연막(210) 상에 반도체층(22)을 형성한다. Subsequently, the semiconductor layer 22 is formed on the gate insulating layer 210 so as to be positioned above the redundancy electrode 21a and the gate electrode on which the thin film transistor is formed.

이어, 채널이 형성되는 부위에서 단차를 갖는 하프 톤 마스크(미도시)를 이용하여 상기 금속층을 습식각하여 상기 게이트 라인(21)과 수직 형상의 데이터 라인(23)을 형성한다. Subsequently, the metal layer is wet-etched using a half tone mask (not shown) having a step at a portion where a channel is formed to form a data line 23 having a vertical shape with the gate line 21.

이어, 상기 하프 톤 마스크를 이용하여 상기 반도체층 형성층을 건식각하여 반도체층(22)을 형성한다. 상기 건식각을 진행하면, 이 때, 상기 데이터 라인(23)의 부분에도 어느 정도의 식각이 일어나 상기 데이터 라인(13)의 패턴은 상기 반도체층(22)의 폭 내부로 위치하게 된다.이어, 상기 하프 톤 마스크를 O2 분위기에서 애슁하여 상기 채널부에 상응하는 부위의 하프 톤 마스크를 제거한다.Subsequently, the semiconductor layer forming layer is dry-etched using the half tone mask to form the semiconductor layer 22. When the dry etching is performed, some etching occurs in the portion of the data line 23 so that the pattern of the data line 13 is positioned within the width of the semiconductor layer 22. The halftone mask is ashed in an O 2 atmosphere to remove the halftone mask of the portion corresponding to the channel portion.

이어, 상기 하프 톤 마스크가 제거됨으로써 노출된 금속층을 식각하여 소오스/드레인 금속(23a, 23b)을 형성한다.Subsequently, the half-tone mask is removed to etch the exposed metal layer to form source / drain metals 23a and 23b.

이어, 보호막(220)을 상기 데이터 라인(23) 등을 포함한 기판(20) 전면에 증착한 후, 상기 드레인 전극(23b)의 소정 영역이 노출되도록 콘택 홀(미도시)을 형성한 후, 상기 콘택 홀을 매립하는 화소 전극(24)을 형성한다.이어, 상기 박막 트랜지스터의 어레이가 형성되는 기판에 대향되어 컬러 필터 어레이가 형성되는 대향 기판을 형성한 후, 상기 기판과의 합착을 하고, 그 사이에 액정을 충진하여 액정 표시 장치의 제조를 완료한다.Subsequently, after the protective film 220 is deposited on the entire surface of the substrate 20 including the data line 23 and the like, a contact hole (not shown) is formed to expose a predetermined region of the drain electrode 23b. A pixel electrode 24 filling the contact hole is formed. Then, an opposing substrate on which the array of thin film transistors is formed to form an opposing substrate on which a color filter array is formed is formed, and then bonded to the substrate. The liquid crystal is filled in between to complete the manufacture of the liquid crystal display.

한편, 도 3과 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치는 A 영역, B 영역 모두 얼룩이 나타나지 않는 것으로 도시되어 있다. 본 발명의 제 1 실시예에 따른 액정 표시 장치는 상기 A 영역이나 B 영역 뿐만 아니라, 임의적으로 선택한 전 화소에서 얼룩이 나타나지 않게 되는 데, 이는 동일 공정에서 패터닝되는 상기 리던던시 전극(21a)과 얼룩 방지용 금속(25)의 간격을 일정하게 하여 둘 사이에 발생하는 기생 캐패시턴스를 전 화소에서 일치시킴으로써 얻을 수 있는 효과이다.On the other hand, as shown in Figure 3, the liquid crystal display according to the first embodiment of the present invention is shown that the spots do not appear in both the A region and B region. In the liquid crystal display according to the first exemplary embodiment of the present invention, spots do not appear not only in the A region or the B region but also randomly selected all pixels, which is the redundancy electrode 21a and the stain preventing metal patterned in the same process. This is an effect that can be obtained by making the interval of (25) constant so that parasitic capacitance generated between the two is matched in all the pixels.

종래와 같이, 상기 리던던시 전극과 화소 전극(24)간의 기생 캐패시턴스가 발생하지 않는가의 의문도 생길 수 있으나, 상기 리던던시 전극(21a)과 동일층상에서 인접한 얼룩 방지용 금속(25)과의 기생 캐패시턴스의 영향이 상대적으로 훨씬 크며, 또한, 상기 리던던시 전극(21a)과 화소 전극(24)의 기생 캐패시턴스는 둘 사이에 개재되는 게이트 절연막 또는 보호막을 유기 절연막을 사용함으로써, 제어할 수 있는 문제이다.따라서, 본 발명의 제 1 실시예에 따른 액정 표시 장치를 통해 전 화소에서 동일한 수준의 영상을 얻을 수 있다.As in the related art, a question may arise as to whether a parasitic capacitance between the redundancy electrode and the pixel electrode 24 does not occur, but the influence of the parasitic capacitance with the anti-staining metal 25 adjacent to the redundancy electrode 21a on the same layer. This relatively much larger, and parasitic capacitance of the redundancy electrode 21a and the pixel electrode 24 is a problem that can be controlled by using an organic insulating film between the gate insulating film or the protective film interposed therebetween. Through the liquid crystal display according to the first exemplary embodiment of the present invention, an image having the same level can be obtained in all pixels.

도 5는 본 발명의 제 2 실시예에 따른 액정 표시 장치 및 액정 표시 장치의 A, B 영역의 화소 구조를 나타낸 평면도이고, 도 6은 도 5의 C~C' 라인상의 구조 단면도이다.FIG. 5 is a plan view illustrating a pixel structure of regions A and B of a liquid crystal display and a liquid crystal display according to a second exemplary embodiment of the present invention, and FIG. 6 is a cross-sectional view of the structure taken along the line C-C 'of FIG. 5.

도 5와 같이, 본 발명의 제 2 실시예에 따른 액정 표시 장치의 단일 화소는 수직으로 교차하여 화소 영역을 정의하는 게이트 라인(21)과 데이터 라인(23)과, 상기 화소 영역에 형성된 화소 전극(24)과, 상기 게이트 라인(21)과 동일층에 상기 게이트 라인(21)과는 수직한 방향으로 이격되어 형성된 리던던시 전극(21a)과, 상기 리던던시 전극(21a) 상부에 상기 리던던시 전극(21a)의 패턴 내부에 대응하도록 형성된 반도체층(22)으로 이루어진다.설명하지 않은 23a, 23b는 상기 데이터 라인(23)을 패터닝시에 동시에 형성되는 소오스 전극(23a) 및 드레인 전극(23b)이다.As shown in FIG. 5, a single pixel of the liquid crystal display according to the second exemplary embodiment of the present invention vertically intersects a gate line 21 and a data line 23 defining a pixel area, and a pixel electrode formed in the pixel area. A redundancy electrode 21a formed on the same layer as the gate line 21 in a direction perpendicular to the gate line 21, and the redundancy electrode 21a on the redundancy electrode 21a. The semiconductor layer 22 is formed so as to correspond to the inside of the pattern. The non-described 23a and 23b are the source electrode 23a and the drain electrode 23b which are simultaneously formed when the data line 23 is patterned.

이하, 도 3, 4를 참조하여 본 발명의 제 1 실시예에 따른 액정 표시 장치의 제조 방법을 설명한다.먼저, 기판(20) 상에 게이트 라인 형성용 금속을 전면 증착한다.Hereinafter, a method of manufacturing a liquid crystal display device according to a first embodiment of the present invention will be described with reference to FIGS. 3 and 4. First, a gate line forming metal is deposited on the substrate 20.

이어, 상기 게이트 라인 형성용 금속을 선택적으로 제거하여 게이트 전극이 돌출된 게이트 라인(21)을 형성하고, 이와 동시에 리던던시 전극(21a)을 상기 게이트 전극(21a)과 수직한 방향으로 소정 간격 이격하여 형성하고, 상기 리던던시 전극(21a)과 평행한 방향으로 얼룩 방지용 금속(25)을 형성한다. 이 경우, 상기 리던던시 전극(21a)은 이후의 공정에서 반도체층(22)이 형성되는 폭보다 조금 더 넓은 폭으로 형성된다.Subsequently, the gate line forming metal is selectively removed to form a gate line 21 protruding from the gate electrode, and at the same time, the redundancy electrode 21a is spaced apart from the gate electrode 21a by a predetermined interval. And a stain preventing metal 25 in a direction parallel to the redundancy electrode 21a. In this case, the redundancy electrode 21a is formed to have a width slightly wider than the width at which the semiconductor layer 22 is formed in a subsequent process.

상기 리던던시 전극(21a)은 앞서 기술한 바와 같이, 이후의 형성되는 반도체층(22)이 직접적으로 백 라이트에 의해 조사되는 부분을 줄임으로써, 백 라이트에 기인한 반도체층(22)의 전하량 잔류 현상을 제어한 것이다.As described above, the redundancy electrode 21a reduces the amount of charge of the semiconductor layer 22 due to the backlight by reducing the portion of the semiconductor layer 22 formed thereafter that is directly irradiated by the backlight. To control.

그리고, 상기 얼룩 방지용 금속(25)과 상기 리던던시 전극(21a)이 가지는 간격은, 일반적으로 상기 리던던시 전극(21a)과 화소 전극(24)이 가지는 간격의 최소치보다 같거나 작은 값으로 하여, 이후의 공정에서 형성되는 화소 전극(24)과 상기 얼룩 방지용 금속(25)은 모든 화소에서 일부 오버랩되거나, 모두 오버랩될 수 있도록 한다. 이와 같은 본 발명의 구성은, 종래의 액정 표시 장치에서, 상기 리던던시 전극(21a)과 화소 전극(24) 사이에 기생 캐패시턴스가 전체 화소 영역들에서 불균일하게 생성되어 얼룩이 발생한다는 사실을 감안하여, 전 화소 영역에서 해당 리던던시 전극과 인접한 화소 영역(들)에 동일한 간격(l)이 떨어져 있는 얼룩 방지용 금속(25)을 형성함으로써, 전 화소 영역의 기생 캐패시턴스를 동일한 값으로 유지시키기 위한 것이다.The gap between the stain preventing metal 25 and the redundancy electrode 21a is generally equal to or smaller than the minimum value of the gap between the redundancy electrode 21a and the pixel electrode 24. The pixel electrode 24 and the stain preventing metal 25 formed in the process may partially overlap or overlap all of the pixels. This configuration of the present invention, in view of the fact that in the conventional liquid crystal display device, the parasitic capacitance is unevenly generated in all the pixel regions between the redundancy electrode 21a and the pixel electrode 24, causing unevenness. In the pixel region, the parasitic capacitance of all the pixel regions is maintained at the same value by forming the anti-staining metal 25 having the same interval l spaced apart from the corresponding redundancy electrode in the pixel region (s).

이어, 상기 게이트 라인(21), 리던던시 전극(21a), 얼룩 방지용 금속(25)을 포함한 기판(20) 전면에 게이트 절연막(210)을 증착한다.Subsequently, a gate insulating layer 210 is deposited on the entire surface of the substrate 20 including the gate line 21, the redundancy electrode 21a, and the stain preventing metal 25.

이어, 상기 게이트 절연막(210) 상에 반도체층 형성층, 금속층을 차례로 전면 증착한다.Subsequently, a semiconductor layer forming layer and a metal layer are sequentially deposited on the gate insulating layer 210.

이어, 채널이 형성되는 부위에서 단차를 갖는 하프 톤 마스크(미도시)를 이용하여 상기 금속층을 습식각하여 상기 게이트 라인(21)과 수직하는 방향으로 데이터 라인(23)을 형성한다.Subsequently, the metal layer is wet-etched using a halftone mask (not shown) having a step at a portion where a channel is formed to form a data line 23 in a direction perpendicular to the gate line 21.

삭제delete

이어, 상기 하프 톤 마스크를 이용하여 상기 반도체층 형성층을 건식각하여 반도체층(22)을 형성한다. 이 경우, 상기 리던던시 전극(21a) 상부이며, 상기 데이터 라인(23) 하부에 해당하는 반도체층 형성층도 상기 데이터 라인(23)과 유사한 폭을 갖는 형상으로 패터닝된다. 상기 건식각을 진행하면, 상기 데이터 라인(23)의 부분에도 어느 정도의 식각이 일어나 상기 데이터 라인(23)의 패턴은 상기 반도체층(22)의 폭 내부로 위치하게 된다. Subsequently, the semiconductor layer forming layer is dry-etched using the half tone mask to form the semiconductor layer 22. In this case, the semiconductor layer forming layer that is above the redundancy electrode 21a and corresponding to the lower portion of the data line 23 is also patterned in a shape having a width similar to that of the data line 23. When the dry etching is performed, the etching of the data line 23 occurs to a portion of the data line 23 so that the pattern of the data line 23 is located within the width of the semiconductor layer 22.

이어, 상기 하프 톤 마스크를 O2 분위기에서 애슁하여 채널부에 상응하는 부위의 하프 톤 마스크를 제거한다.Subsequently, the halftone mask is ashed in an O 2 atmosphere to remove the halftone mask of the portion corresponding to the channel portion.

이어, 상기 하프 톤 마스크가 제거됨으로써 노출된 금속층을 식각하여 소오스/드레인 금속(23a, 23b)을 형성한다.Subsequently, the half-tone mask is removed to etch the exposed metal layer to form source / drain metals 23a and 23b.

이어, 보호막(220)을 상기 데이터 라인(23) 등을 포함한 기판(20) 전면에 증착한 후, 상기 드레인 전극(23b)의 소정 영역이 노출되도록 콘택 홀(미도시)과 상기 얼룩 방지용 금속(25)이 소정 부분 노출되는 콘택 홀(27a, 27b)을 형성한다.Subsequently, after the protective film 220 is deposited on the entire surface of the substrate 20 including the data line 23 and the like, a contact hole (not shown) and the stain preventing metal (not shown) are exposed to expose a predetermined region of the drain electrode 23b. 25 forms contact holes 27a and 27b that are partially exposed.

이어, 상기 콘택 홀들을 매립하는 투명한 금속막을 전면 증착한 후, 이를 패터닝하여 화소 전극(24)을 형성한다.Subsequently, the transparent metal film filling the contact holes is deposited on the entire surface, and then patterned to form the pixel electrode 24.

이어, 상기 박막 트랜지스터의 어레이가 형성되는 기판에 대향되어 컬러 필터 어레이가 형성되는 대향 기판을 형성한 후, 상기 기판과의 합착을 하고, 그 사이에 액정을 충진하여 액정 표시 장치의 제조를 완료한다.Subsequently, an opposite substrate on which the array of thin film transistors is formed to form an opposite substrate on which a color filter array is formed, is bonded to the substrate, and the liquid crystal is filled therebetween to complete the manufacture of the liquid crystal display device. .

한편, 도 6과 같이, 본 발명의 제 2 실시예에 따른 액정 표시 장치는 A 영역, B 영역 모두 얼룩이 나타나지 않는 것으로 도시되어 있다. 본 발명의 제 2 실시예에 따른 액정 표시 장치는 상기 A 영역이나 B 영역뿐만 아니라, 임의적으로 선택한 전 화소에서 얼룩이 나타나지 않게 되는 데, 이는 상기 화소 전극(24)과 상기 얼룩 방지용 금속(25)을 등전위로 하여, 상기 화소 전극(24)과 얼룩 방지용 금속(25)을 하나의 전극 개념으로 보아, 제 1 실시예에서 나타날 수 있는 상기 화소 전극(24)과 상기 리던던시 전극(21a)의 기생 캐패시턴스 문제도 해결한 것이다.On the other hand, as shown in Figure 6, the liquid crystal display according to the second embodiment of the present invention is shown that the spots do not appear in both the A region and B region. In the liquid crystal display according to the second exemplary embodiment of the present invention, spots do not appear not only in the A region or the B region but also randomly selected all pixels, which prevents the pixel electrode 24 and the anti-staining metal 25. At the equipotential, the pixel electrode 24 and the stain preventing metal 25 are regarded as a single electrode concept, so that the parasitic capacitance problem of the pixel electrode 24 and the redundancy electrode 21a may appear in the first embodiment. Also solved.

제 1 실시예와 마찬가지로, 동일 공정에서 패터닝되는 상기 리던던시 전극(21a)과 얼룩 방지용 금속(25)의 간격(ldp)을 일정하게 하여 둘 사이에 발생하는 기생 캐패시턴스를 전 화소에서 일치시킬 수 있을 뿐만 아니라, 이차적인 기생 캐패시턴스 문제도 방지할 수 있다.As in the first embodiment, the parasitic capacitance generated between the two pixels can be matched in all pixels by making the distance l dp between the redundancy electrode 21a and the stain preventing metal 25 patterned in the same process constant. In addition, secondary parasitic capacitance problems can be avoided.

상기와 같은 본 발명의 액정 표시 장치는 다음과 같은 효과가 있다.The liquid crystal display of the present invention as described above has the following effects.

백 라이트의 온/오프 동작으로 인해 반도체층에 전하가 잔류되는 현상을 방지하기 위해 게이트 라인과 동일 공정에서 리던던시 전극 이외에 상기 리던던시 전극과 평행한 방향이며 일정한 간격을 갖는 얼룩 방지용 금속을 형성함으로써, 화소의 전 영역에서 상기 리던던시 전극으로 인해 유발되는 기생 캐패시턴스를 동일한 값을 갖도록 액정 표시 장치를 형성하여 관측자가 느끼는 얼룩 현상을 해결할 수 있다.In order to prevent charges remaining in the semiconductor layer due to the on / off operation of the backlight, in addition to the redundancy electrode in the same process as the gate line, the anti-staining metal in the direction parallel to the redundancy electrode and having a predetermined interval is formed to form a pixel. The liquid crystal display may be formed to have the same value of parasitic capacitance caused by the redundancy electrode in all regions of, thereby solving the spot phenomenon felt by the observer.

도 1은 종래의 액정 표시 장치 및 액정 표시 장치의 A, B 영역의 화소 구조를 나타낸 평면도1 is a plan view showing a pixel structure of regions A and B of a conventional liquid crystal display device and a liquid crystal display device;

도 2는 도 1의 A~A' 라인상의 구조 단면도도 3a 내지 도 3e는 도 1의 TFT 형성 부위의 공정 단면도2 is a structural cross-sectional view taken along line AA ′ of FIG. 1, and FIGS. 3A to 3E are process cross-sectional views of the TFT forming portion of FIG. 1.

도 4는 본 발명의 제 1 실시예에 따른 액정 표시 장치 및 액정 표시 장치의 A, B 영역의 화소 구조를 나타낸 평면도4 is a plan view illustrating a pixel structure of regions A and B of a liquid crystal display and a liquid crystal display according to the first embodiment of the present invention.

도 5는 도 4의 B~B' 라인상의 구조 단면도5 is a structural cross-sectional view taken along the line BB ′ of FIG. 4.

도 6은 본 발명의 제 2 실시예에 따른 액정 표시 장치 및 액정 표시 장치의 A, B 영역의 화소 구조를 나타낸 평면도6 is a plan view illustrating a pixel structure of regions A and B of a liquid crystal display and a liquid crystal display according to a second exemplary embodiment of the present invention.

도 7은 도 6의 C~C' 라인상의 구조 단면도FIG. 7 is a structural cross-sectional view taken along the line C-C 'of FIG.

*도면의 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *

21 : 게이트 라인 21a : 리던던시 전극21: gate line 21a: redundancy electrode

22 : 반도체층 23 : 데이터 라인22 semiconductor layer 23 data line

23a : 소오스 전극 23b : 데이터 라인23a: source electrode 23b: data line

24 : 화소 전극 25 : 얼룩 방지용 금속24: pixel electrode 25: stain prevention metal

27a, 27b : 제 1, 제 2 콘택 홀 210 : 게이트 절연막27a, 27b: first and second contact holes 210: gate insulating film

220 : 보호막220: protective film

ldp : 리던던시 전극과 얼룩 방지용 금속의 간격 dp : The gap between the redundancy electrode and the metal to prevent staining

Claims (12)

기판상에 수직으로 교차되어 복수개의 화소 영역을 정의하는 복수개의 게이트 라인 및 복수개의 데이터 라인;A plurality of gate lines and a plurality of data lines vertically intersecting on the substrate to define a plurality of pixel regions; 상기 각 화소 영역에 형성된 화소 전극;Pixel electrodes formed in the pixel areas; 상기 각 데이터 라인 하측 및 박막 트랜지스터 영역에 형성되는 반도체층;A semiconductor layer formed under each of the data lines and a thin film transistor region; 상기 각 데이터 라인 하측에 형성된 반도체층 하측에 형성되는 리던던시 전극; 및A redundancy electrode formed under the semiconductor layer formed under each of the data lines; And 상기 각 데이터 라인에 인접한 화소 영역에 상기 리던던시 전극과 평행하며, 상기 리던던시 전극으로부터 동일 간격 이격되도록 형성되는 얼룩 방지용 금속을 포함함을 특징으로 하는 액정 표시 장치.And a stain preventing metal in the pixel region adjacent to each of the data lines and parallel to the redundancy electrode and formed to be spaced apart from the redundancy electrode by the same distance. 제 1항에 있어서,The method of claim 1, 상기 리던던시 전극과 상기 얼룩 방지용 금속은 상기 게이트 라인과 동일층에 형성됨을 특징으로 하는 액정 표시 장치.And the redundancy electrode and the stain preventing metal are formed on the same layer as the gate line. 제 1항에 있어서,The method of claim 1, 상기 리던던시 전극과 얼룩 방지용 금속은 상기 게이트 라인과 동일 물질로 형성됨을 특징으로 하는 액정 표시 장치.The redundancy electrode and the stain preventing metal are formed of the same material as the gate line. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 얼룩 방지용 금속은 인접한 화소 전극의 일부와 오버랩되도록 형성됨을 특징으로 하는 액정 표시 장치.And the stain preventing metal is formed to overlap with a portion of an adjacent pixel electrode. 제 5항에 있어서,The method of claim 5, 상기 얼룩 방지용 금속은 상기 화소 전극은 콘택 홀을 통해 서로 전기적으로 연결됨을 특징으로 하는 액정 표시 장치.And the pixel electrodes are electrically connected to each other through contact holes. 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과 각 화소 영역에 형성되는 화소 전극을 구비한 액정 표시 장치의 제조 방법에 있어서,In the manufacturing method of a liquid crystal display device having a plurality of gate lines and data lines that are vertically crossed to define a pixel region and pixel electrodes formed in each pixel region, 기판 전면에 게이트 라인 형성용 금속을 증착하는 단계;Depositing a metal for forming a gate line on the front surface of the substrate; 상기 게이트 라인 형성용 금속을 선택적으로 패터닝하여 게이트 라인을 형성함과 동시에, 상기 게이트 라인과 이격되도록 상기 데이터 라인 형성 영역에 리던던시 전극을 형성하고, 전 화소 영역에 걸쳐 상기 리던던시 전극에 인접한 화소 영역에 상기 리던던시 전극과 평행하며 동일 간격 이격되는 얼룩 방지용 금속을 형성하는 단계;The gate line forming metal is selectively patterned to form a gate line, and a redundancy electrode is formed in the data line forming region to be spaced apart from the gate line, and a pixel region adjacent to the redundancy electrode is formed over the entire pixel region. Forming a stain preventing metal parallel to the redundancy electrode and spaced at equal intervals; 상기 기판 전면에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the entire surface of the substrate; 상기 리던던시 전극의 폭 내부에 대응되도록 상기 게이트 절연막 상에 반도체층 및 상기 반도체층 상에 소오스/드레인 전극을 포함한 데이터 라인을 형성하는 단계;Forming a data line including a semiconductor layer on the gate insulating layer and a source / drain electrode on the semiconductor layer so as to correspond to the width of the redundancy electrode; 상기 기판 전면에 보호막을 형성하는 단계; 및Forming a protective film on the entire surface of the substrate; And 상기 드레인 전극과 연결되도록 화소 영역에 화소 전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 제조 방법.And forming a pixel electrode in the pixel area so as to be connected to the drain electrode. 제 7항에 있어서,The method of claim 7, wherein 상기 리던던시 전극과 상기 얼룩 방지용 금속은 상기 게이트 라인과 동일층에 형성함을 특징으로 하는 액정 표시 장치의 제조 방법.The redundancy electrode and the stain preventing metal are formed on the same layer as the gate line. 제 7항에 있어서,The method of claim 7, wherein 상기 리던던시 전극과 얼룩 방지용 금속은 상기 게이트 라인과 동일 물질로 형성함을 특징으로 하는 액정 표시 장치의 제조 방법.The redundancy electrode and the stain preventing metal are formed of the same material as the gate line. 제 7항에 있어서,The method of claim 7, wherein 상기 얼룩 방지용 금속은 상기 화소 전극의 일부와 오버랩되도록 형성함을 특징으로 하는 액정 표시 장치의 제조 방법.The stain preventing metal is formed to overlap with a portion of the pixel electrode. 삭제delete 제 7항에 있어서,The method of claim 7, wherein 상기 얼룩 방지용 금속과 상기 화소 전극은 상기 게이트 절연막 및 보호막에 콘택 홀을 더 형성하여 상기 콘택 홀을 통해 서로 전기적으로 연결시킴을 특징으로 하는 액정 표시 장치의 제조 방법.And forming a contact hole in the gate insulating film and the passivation layer to electrically connect the stain preventing metal and the pixel electrode to each other through the contact hole.
KR10-2002-0058526A 2002-09-26 2002-09-26 Liquid Crystal Display Device and Method for Manufacturing the Same KR100487434B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0058526A KR100487434B1 (en) 2002-09-26 2002-09-26 Liquid Crystal Display Device and Method for Manufacturing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0058526A KR100487434B1 (en) 2002-09-26 2002-09-26 Liquid Crystal Display Device and Method for Manufacturing the Same

Publications (2)

Publication Number Publication Date
KR20040026894A KR20040026894A (en) 2004-04-01
KR100487434B1 true KR100487434B1 (en) 2005-05-03

Family

ID=37329501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0058526A KR100487434B1 (en) 2002-09-26 2002-09-26 Liquid Crystal Display Device and Method for Manufacturing the Same

Country Status (1)

Country Link
KR (1) KR100487434B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250219A (en) * 1993-02-25 1994-09-09 Toshiba Corp Liquid crystal display device
KR19980027501A (en) * 1996-10-16 1998-07-15 김영환 Liquid crystal display device and manufacturing method
KR0170452B1 (en) * 1993-12-24 1999-03-20 사토 후미오 Active matrix type display device and manufacturing method of the same
KR19990066402A (en) * 1998-01-26 1999-08-16 윤종용 Thin film transistor substrate for liquid crystal display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250219A (en) * 1993-02-25 1994-09-09 Toshiba Corp Liquid crystal display device
KR0170452B1 (en) * 1993-12-24 1999-03-20 사토 후미오 Active matrix type display device and manufacturing method of the same
KR19980027501A (en) * 1996-10-16 1998-07-15 김영환 Liquid crystal display device and manufacturing method
KR19990066402A (en) * 1998-01-26 1999-08-16 윤종용 Thin film transistor substrate for liquid crystal display

Also Published As

Publication number Publication date
KR20040026894A (en) 2004-04-01

Similar Documents

Publication Publication Date Title
US7663711B2 (en) Liquid crystal display and methods of fabricating and repairing the same
CN101308294B (en) In-plane switching mode liquid crystal display device and manufacture method thereof
US8125603B2 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
US20020093027A1 (en) High aperture LCD with insulating color filters overlapping bus lines on active substrate
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
JP2006018287A (en) Liquid crystal display device and method of fabricating the same
KR101622655B1 (en) Liquid crystal display device and method of fabricating the same
US20100231834A1 (en) Tft-lcd array substrate and method of manufacturing the same
KR100625027B1 (en) Liquid Crystal Display Device And Method Thereof
JP2007041432A (en) Method for manufacturing electrooptical device
KR100487434B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR20050111873A (en) The liquid crystal display device and the method for fabricating the same
JPH0682824A (en) Liquid crystal panel
KR100928491B1 (en) LCD and its manufacturing method
KR100983579B1 (en) Liquid crystal display device and method for fabricating the same
KR100698043B1 (en) Method for Forming Liquid Crystal Display Device
JP4981380B2 (en) Liquid crystal display
KR100577777B1 (en) Method for forming transfer of TFT LCD
KR100466393B1 (en) Thin film transistor liquid crystal display
KR100848551B1 (en) Thin film transistor array structure of liquid crystal display
KR101182317B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR100983594B1 (en) Liquid Crystal Display Device and method for Forming of the Same
KR100205258B1 (en) Thin film transistor array substrate and its manufacturing method of liquid crystal display element
KR20040061501A (en) Liquid Crystal Display Device and the Method of Manufacturing the Same
KR20050066718A (en) The liquid crystal display device and the method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 15