KR20040061501A - Liquid Crystal Display Device and the Method of Manufacturing the Same - Google Patents

Liquid Crystal Display Device and the Method of Manufacturing the Same Download PDF

Info

Publication number
KR20040061501A
KR20040061501A KR1020020087768A KR20020087768A KR20040061501A KR 20040061501 A KR20040061501 A KR 20040061501A KR 1020020087768 A KR1020020087768 A KR 1020020087768A KR 20020087768 A KR20020087768 A KR 20020087768A KR 20040061501 A KR20040061501 A KR 20040061501A
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor layer
gate
liquid crystal
line
Prior art date
Application number
KR1020020087768A
Other languages
Korean (ko)
Inventor
이석우
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020087768A priority Critical patent/KR20040061501A/en
Publication of KR20040061501A publication Critical patent/KR20040061501A/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136277Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G02F1/136281Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Abstract

PURPOSE: An LCD device is provided to increase an available area by forming concavo-convex portions in each layer, in order to magnify a capacitance value, thereby maintaining a voltage maintenance rate for more than a predetermined time by increasing capacitance as improving an opening ratio. CONSTITUTION: A semiconductor layer(22) has plural open areas in a predetermined area of a substrate(21). A gate insulating film(23) is formed on a front side along the open areas of the semiconductor layer(22) to be in the same thickness. Gate lines are formed in predetermined areas of the gate insulating film(23). An interlayer insulating film(25) is formed on a front side of the gate insulating film(23) including the gate lines. Data lines(26) are formed in predetermined areas of the interlayer insulating film(25). Contact layers(26a) are formed between the semiconductor layer(22) and the data lines(26).

Description

액정 표시 장치 및 그의 제조 방법{Liquid Crystal Display Device and the Method of Manufacturing the Same}Liquid crystal display device and the method of manufacturing the same

본 발명은 액정 표시 장치에 관한 것으로 특히, 층별로 요철을 갖도록 패터닝하여 유효 면적을 늘려 용량을 향상시킨 액정 표시 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a method of manufacturing the same, wherein the patterned layer has irregularities to increase an effective area to improve capacity.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms, and in recent years, liquid crystal display devices (LCDs), plasma display panels (PDPs), electro luminescent displays (ELD), and vacuum fluorescent (VFD) Various flat panel display devices such as displays have been studied, and some of them are already used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, LCD is the most widely used as the substitute for CRT (Cathode Ray Tube) for mobile image display device because of its excellent image quality, light weight, thinness, and low power consumption. In addition to the use of the present invention has been developed in various ways such as a television and a computer monitor for receiving and displaying broadcast signals.

이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.In order to use such a liquid crystal display as a general screen display device in various parts, it is a matter of how high quality images such as high definition, high brightness and large area can be realized while maintaining the characteristics of light weight, thinness and low power consumption. Can be.

일반적인 액정 표시 장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.A general liquid crystal display device may be largely divided into a liquid crystal panel displaying an image and a driving unit for applying a driving signal to the liquid crystal panel, wherein the liquid crystal panel includes first and second glass substrates bonded to each other with a predetermined space; It consists of a liquid crystal layer injected between the said 1st, 2nd glass substrate.

여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.Here, the first glass substrate (TFT array substrate) has a plurality of gate lines arranged in one direction at regular intervals, a plurality of data lines arranged at regular intervals in a direction perpendicular to the gate lines, A plurality of pixel electrodes formed in a matrix form in each pixel region defined by crossing a gate line and a data line, and a plurality of thin film transistors switched by signals of the gate line to transfer the signal of the data line to each pixel electrode. Is formed.

그리고, 제 2 유리 기판(칼라 필터 어레이 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 차광층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.In the second glass substrate (color filter array substrate), a light shielding layer for blocking light in portions other than the pixel region, an R, G, and B color filter layer for expressing color colors are common to implement an image. An electrode is formed.

상기 일반적인 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다.The driving principle of the general liquid crystal display device uses the optical anisotropy and polarization property of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the arrangement of molecules can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자 배열 방향을 임의로 조절하면, 액정의 분자 배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상 정보를 표현할 수 있다.Therefore, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular arrangement direction of the liquid crystal by optical anisotropy, thereby representing image information.

현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.Currently, an active matrix LCD, in which a thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner, is attracting the most attention due to its excellent resolution and ability to implement video.

액티브 매트릭스 방식의 박막 트랜지스터 액정 표시 장치(TFT LCD)는 표시 장치의 화면을 이루는 개개 화소의 전극을 트랜지스터를 이용하여 조절하는 것으로, 이 때, 트랜지스터는 반도체 박막을 이용하여 기판상에 형성된다.In an active matrix thin film transistor liquid crystal display (TFT LCD), an electrode of an individual pixel forming a screen of a display device is controlled using a transistor. In this case, the transistor is formed on a substrate using a semiconductor thin film.

상기 박막 트랜지스터 액정 표시 장치(TFT LCD)는 사용되는 반도체 박막의 특성에 따라 비정질 실리콘 타입과 폴리 실리콘 타입으로 크게 나눌 수 있다.The thin film transistor liquid crystal display (TFT LCD) may be roughly divided into an amorphous silicon type and a polysilicon type according to the characteristics of the semiconductor thin film used.

상기 두 경우 모두 공정 비용을 줄이고, 수율을 높이기 위해 공정에서의 노광 단계의 수를 줄이려는 노력이 이루어지고 있는데, 비정질 실리콘의 경우 낮은 온도에서 화학 기상 증착법(CVD: Chemical Vapor Deposition)을 이용하여 형성할 수 있으므로, 유리기판을 이용하는 액정 표시 장치의 특성상 유리한 점이 있다.In both cases, efforts are being made to reduce the number of exposure steps in the process in order to reduce the process cost and increase the yield. In the case of amorphous silicon, it is formed by using chemical vapor deposition (CVD) at low temperature. In this case, there is an advantage in the characteristics of the liquid crystal display device using the glass substrate.

그러나, 비정질 실리콘의 경우 캐리어의 이동도가 낮기 때문에 빠른 동작 특성을 요하는 구동 회로의 트랜지스터 소자를 형성하는 용도로는 적합하지 않다. 이러한 사실은 액정 표시 장치의 구동을 위한 IC는 별도로 제작하여 액정 패널 주변부에 부착하여 사용해야 한다는 것을 의미하며, 구동 모듈을 위한 공정이 추가되어 액정 표시 장치의 제작비용이 상승하게 된다.However, in the case of amorphous silicon, the carrier mobility is low, and therefore, it is not suitable for forming a transistor element of a driving circuit requiring fast operating characteristics. This fact means that the IC for driving the liquid crystal display device must be manufactured separately and attached to the periphery of the liquid crystal panel, and the manufacturing cost of the liquid crystal display device is increased by adding a process for the driving module.

반면, 폴리 실리콘은 비정질 실리콘에 비해 캐리어의 이동도가 훨씬 크기 때문에 이를 구동 회로용 IC를 제작하여 사용할 수 있다. 그러므로, 폴리 실리콘을 액정 표시 장치의 박막 트랜지스터 형성을 위한 반도체 박막으로 사용할 경우, 일련의 공정을 통해 동일 유리기판에 화소전극을 위한 박막 트랜지스터 소자와 구동 회로용 트랜지스터 소자를 함께 형성할 수 있다.On the other hand, since polysilicon has a much higher carrier mobility than amorphous silicon, it can be used to manufacture an IC for a driving circuit. Therefore, when polysilicon is used as a semiconductor thin film for forming a thin film transistor of a liquid crystal display device, a thin film transistor element for a pixel electrode and a transistor element for a driving circuit can be formed together on a same glass substrate through a series of processes.

이는 액정 표시 장치 제작에서 모듈 공정의 비용을 절감하는 효과를 가져오며 동시에 액정 표시 장치의 소비전력을 낮출 수 있다.This may reduce the cost of the module process in manufacturing the liquid crystal display and at the same time reduce the power consumption of the liquid crystal display.

이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치를 설명하면 다음과 같다.Hereinafter, a liquid crystal display according to the related art will be described with reference to the accompanying drawings.

이하 설명하는 액정 표시 장치는 폴리 실리콘으로 반도체층을 형성하는 폴리실리콘형 액정 표시 장치에 관한 것이다.The liquid crystal display device described below relates to a polysilicon liquid crystal display device which forms a semiconductor layer from polysilicon.

도 1은 일반적인 액정 표시 장치의 박막 트랜지스터를 나타낸 단면도이다.1 is a cross-sectional view illustrating a thin film transistor of a general liquid crystal display.

도 1과 같이, 일반적인 액정 표시 장치의 박막 트랜지스터는 기판(11) 상에 소정 영역에 형성된 반도체층(13)과, 상기 반도체층(13)을 포함하여 기판(11) 상에 형성된 게이트 절연막(14)과, 상기 게이트 절연막(14) 상의 소정 영역에 형성된 게이트 전극(15a)과, 상기 게이트 전극(15a)을 포함한 게이트 절연막(14) 전면에 형성된 층간 절연막(16)과, 상기 게이트 전극(15a)의 양측의 반도체층(13)과 연결되어 형성된 소오스/드레인 전극(17)으로 이루어진다.As shown in FIG. 1, a thin film transistor of a general liquid crystal display device includes a semiconductor layer 13 formed in a predetermined region on a substrate 11 and a gate insulating layer 14 formed on the substrate 11 including the semiconductor layer 13. ), A gate electrode 15a formed in a predetermined region on the gate insulating film 14, an interlayer insulating film 16 formed on the entire surface of the gate insulating film 14 including the gate electrode 15a, and the gate electrode 15a. And a source / drain electrode 17 connected to both sides of the semiconductor layer 13.

또한, 상기 소오스/드레인 전극(17)은 상기 반도체층(13)과 콘택층(17a)을 통하여 연결된다.In addition, the source / drain electrodes 17 are connected to the semiconductor layer 13 through the contact layer 17a.

도 2는 종래의 액정 표시 장치의 캐패시터가 형성되는 부위를 나타낸 평면도이며, 도 3은 도 2의 I~I' 선상의 구조 단면도이고, 도 4는 도 2의 Ⅱ~Ⅱ' 선상의 구조 단면도이다.FIG. 2 is a plan view showing a portion where a capacitor of a conventional liquid crystal display is formed, FIG. 3 is a structural cross-sectional view taken along line II ′ of FIG. 2, and FIG. 4 is a structural cross-sectional view taken along line II-II ′ of FIG. 2. .

도 2 내지 도 4와 같이, 종래의 액정 표시 장치의 캐패시터는 상기에서 기술한 박막 트랜지스터를 형성함과 동시에 캐패시터를 형성하는데, 게이트 라인(11)을 한 쪽 전극으로 하며, 병렬로 각각 게이트 라인(11)과 반도체층(13)간에 상기 게이트 절연막(14)을 개재하여 제 1 캐패시터(Cga)와, 상기 게이트 라인(11)과 데이터 라인(17)간에 상기 층간 절연막(16)을 개재하여 제 2 캐패시터(Cgd)와, 상기 게이트 라인(11)과 콘택층(17a)간에 층간 절연막을 개재하여 제 3 캐패시터(Cgc)가 형성된다. 따라서, 캐패시턴스의 총합은 Ctotal=Cga+Cgd+Cgc 이다.2 to 4, the capacitor of the conventional liquid crystal display device forms the thin film transistor described above and simultaneously forms the capacitor. The gate line 11 is used as one electrode, and the gate line ( 11 and a second capacitor Cga between the semiconductor layer 13 via the gate insulating film 14, and a second capacitor Gga between the gate line 11 and the data line 17. A third capacitor Cgc is formed between the capacitor Cgd and the gate line 11 and the contact layer 17a through an interlayer insulating film. Therefore, the sum of the capacitances is Ctotal = Cga + Cgd + Cgc.

상기 총 캐패시턴스(Ctotal)는 액정층의 전압 유지율을 평가하는 기준이 되며, 액정의 구동 방법에 따라 프레임당 화소의 극성을 유지하기 위해서는 일정 값 이상의 총 캐패시터스 값이 요구된다.The total capacitance (Ctotal) is a criterion for evaluating the voltage retention of the liquid crystal layer, the total capacitance value of a predetermined value or more is required to maintain the polarity of the pixel per frame according to the liquid crystal driving method.

그러나, 상기와 같은 종래의 액정 표시 장치는 다음과 같은 문제점이 있다.However, the conventional liquid crystal display device as described above has the following problems.

소정 시간 이상 액정층의 전압 유지가 필요할 때, 상기 캐패시턴스의 총합을 늘려야하는데, 그러기 위해서는 동일 구조에서 상기 캐패시터를 이루는 전극 사이의 유전체인 게이트 절연막이나 층간 절연막을 유전 상수가 높은 물질로 사용하거나, 액정 표시 장치의 구조를 변경하여 캐패시터의 면적을 늘리거나, 또는 전극간의 간격을 줄일 필요가 있다.When the voltage of the liquid crystal layer needs to be maintained for a predetermined time or more, the sum of the capacitances should be increased. To do this, a gate dielectric or interlayer dielectric, which is a dielectric between the electrodes constituting the capacitor, in the same structure is used as a material having a high dielectric constant, or It is necessary to change the structure of the display device to increase the area of the capacitor or to reduce the gap between the electrodes.

그러나, 유전 상수가 높은 물질로의 재료의 변경은 그 만큼 비용 상승을 초래하며, 또한, 층간의 간격은 최소 수치에 한계가 있기 때문에, 이러한 구조 변경은 제한이 있게 된다.However, the change of the material to a material having a high dielectric constant leads to an increase in cost, and furthermore, such a structural change is limited because the spacing between layers is limited to a minimum value.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 층별로 요철을 갖도록 패터닝하여 유효 면적을 늘려 용량을 향상시킨 액정 표시 장치 및 그 제조 방법을 제공하는 데, 그 목적이 있다.The present invention has been made to solve the above problems, and to provide a liquid crystal display device and a method of manufacturing the same by increasing the effective area by patterning so as to have irregularities for each layer, the object thereof.

도 1은 일반적인 액정 표시 장치의 박막 트랜지스터를 나타낸 단면도1 is a cross-sectional view illustrating a thin film transistor of a general liquid crystal display device.

도 2는 종래의 액정 표시 장치의 캐패시터가 형성되는 부위를 나타낸 평면도2 is a plan view showing a portion where a capacitor of a conventional liquid crystal display is formed;

도 3은 도 2의 I~I' 선상의 구조 단면도3 is a cross-sectional view taken along line II ′ of FIG. 2;

도 4는 도 2의 Ⅱ~Ⅱ' 선상의 구조 단면도4 is a cross-sectional view taken along line II-II 'of FIG.

도 5는 본 발명의 액정 표시 장치의 박막 트랜지스터를 나타내 단면도5 is a cross-sectional view illustrating a thin film transistor of a liquid crystal display of the present invention.

도 6은 본 발명의 제 1 실시예에 따른 액정 표시 장치의 캐패시터가 형성되는 부위를 나타낸 평면도6 is a plan view illustrating a portion where a capacitor is formed in the liquid crystal display according to the first exemplary embodiment of the present invention.

도 7은 도 6의 Ⅲ~Ⅲ' 선상의 구조 단면도FIG. 7 is a cross-sectional view taken along line III-III ′ of FIG. 6.

도 8은 도 6의 Ⅳ~Ⅳ' 선상의 구조 단면도8 is a cross-sectional view taken along line IV-IV 'of FIG.

도 9는 도 6의 Ⅴ~Ⅴ' 선상의 구조 단면도9 is a cross-sectional view taken along line VV ′ in FIG.

도 10은 본 발명의 제 2 실시예에 따른 액정 표시 장치의 캐패시터가 형성되는 부위를 나타낸 평면도10 is a plan view illustrating a portion where a capacitor is formed in the liquid crystal display according to the second exemplary embodiment of the present invention.

도 11은 도 Ⅵ~Ⅵ' 선상의 구조 단면도FIG. 11 is a structural cross-sectional view taken along lines VI to VI ′. FIG.

도 12는 도 Ⅶ~Ⅶ' 선상의 구조 단면도12 is a cross-sectional view taken along the line of FIG.

도 13은 도 Ⅷ~Ⅷ' 선상의 구조 단면도13 is a cross-sectional view taken along the line of FIG.

*도면의 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *

21 : 기판 22 : 반도체층21 substrate 22 semiconductor layer

23 : 게이트 절연막 24 : 게이트 라인23: gate insulating film 24: gate line

25 : 층간 절연막 26 : 데이터 라인25 interlayer insulating film 26 data line

26a : 콘택층26a: contact layer

상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 기판 상의 소정 영역에 복수개의 오픈 영역을 갖도록 형성된 반도체층과, 상기 반도체층의 복수개의 오픈 영역을 따라 전면에 동일한 두께로 형성된 게이트 절연막과, 상기 게이트 절연막 상의 소정 영역에 형성된 게이트 라인과, 상기 게이트 라인을 포함한 게이트 절연막 전면에 형성된 층간 절연막과, 상기 층간 절연막 상의 소정 영역에 형성된 데이터 라인과, 상기 반도체층과 데이터 라인과의 콘택층을 포함하여 이루어짐을 그 특징으로 한다.The liquid crystal display of the present invention for achieving the above object is a semiconductor layer formed to have a plurality of open regions in a predetermined region on the substrate, a gate insulating film formed on the entire surface along the plurality of open regions of the semiconductor layer and A gate line formed in a predetermined region on the gate insulating film, an interlayer insulating film formed on an entire surface of the gate insulating film including the gate line, a data line formed in a predetermined region on the interlayer insulating film, and a contact layer between the semiconductor layer and the data line. It is characterized by including the.

상기 게이트 라인, 층간 절연막, 데이터 라인은 상기 반도체층이 갖는 단차에 대응되어 동일한 두께로 형성됨이 바람직하다.The gate line, the interlayer insulating film, and the data line may be formed to have the same thickness in correspondence with the step of the semiconductor layer.

상기 복수개의 반도체층의 오픈 영역은 표면이 라인 형상이며, 그 내부에 굴곡을 가지도록 반도체층이 선택적으로 제거된 형상인 것이 바람직하다.The open area of the plurality of semiconductor layers is preferably in the shape of a surface in which the semiconductor layer is selectively removed so as to have a curved shape therein.

상기 반도체층의 오픈 영역간의 간격은 0.5㎛ 내지 50㎛인 것이 바람직하다.It is preferable that the space | interval between the open areas of the said semiconductor layer is 0.5 micrometer-50 micrometers.

또한, 본 발명의 목적을 달성하기 위한 본 발명의 액정 표시 장치는 기판 상의 소정 영역에 복수개의 라인형의 제 1 오픈 영역과 상기 라인형의 오픈 영역의 중심을 가로지르는 제 2 오픈 영역을 갖도록 형성된 반도체층과, 상기 반도체층의 복수개의 오픈 영역을 따라 전면에 동일한 두께로 형성된 게이트 절연막과, 상기 게이트 절연막 상의 소정 영역에 형성된 게이트 라인과, 상기 게이트 라인을 포함한 게이트 절연막 전면에 형성된 층간 절연막과, 상기 층간 절연막 상의 소정 영역에 형성된 데이터 라인과, 상기 반도체층과 데이터 라인과의 콘택층을 포함하여 이루어짐에 그 특징이 있다.In addition, the liquid crystal display device of the present invention for achieving the object of the present invention is formed to have a plurality of line-type first open area and a second open area across the center of the line-type open area in a predetermined area on the substrate. A semiconductor layer, a gate insulating film formed on the entire surface along the plurality of open regions of the semiconductor layer with the same thickness, a gate line formed on a predetermined region on the gate insulating film, an interlayer insulating film formed on the entire gate insulating film including the gate line, It is characterized in that it comprises a data line formed in a predetermined region on the interlayer insulating film, and a contact layer of the semiconductor layer and the data line.

상기 게이트 라인, 층간 절연막, 데이터 라인은 상기 반도체층이 갖는 단차에 대응되어 동일한 두께로 형성됨이 바람직하다.The gate line, the interlayer insulating film, and the data line may be formed to have the same thickness in correspondence with the step of the semiconductor layer.

상기 복수개의 라인형의 제 1 오픈 영역과 상기 라인형의 오픈 영역의 중심을 가로지르는 제 2 오픈 영역은 표면이 라인 형상이며, 그 내부에 굴곡을 가지도록 반도체층이 선택적으로 제거된 형상인 것이 바람직하다.The plurality of linear open regions and the second open regions crossing the centers of the linear open regions may have a line shape and a shape in which the semiconductor layer is selectively removed to have a curvature therein. desirable.

상기 반도체층의 제 1 오픈 영역간의 간격은 0.5㎛ 내지 50㎛인 것이 바람직하다.The interval between the first open regions of the semiconductor layer is preferably 0.5 μm to 50 μm.

또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는 기판 상의 소정 영역에 복수개의 오픈 영역을 갖도록 반도체층을 형성하는 단계와, 상기 반도체층의 복수개의 오픈 영역을 따라 전면에 동일한 두께로 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상의 소정 영역에 게이트 라인을 형성하는 단계와,상기 게이트 라인을 포함한 게이트 절연막 전면에 층간 절연막을 형성하는 단계와, 상기 층간 절연막, 게이트 절연막을 선택적으로 제거하여 콘택층을 형성한 후, 상기 콘택층과 연결되며, 상기 게이트 라인과 수직한 형상의 데이터 라인을 형성하는 단계와, 상기 층간 절연막 상의 소정 영역에 데이터 라인을 형성하는 단계와, 상기 반도체층과 데이터 라인과의 콘택층을 포함하여 이루어짐에 그 특징이 있다.In addition, the liquid crystal display of the present invention for achieving the same object is formed by forming a semiconductor layer having a plurality of open areas in a predetermined region on the substrate, the gate having the same thickness on the entire surface along the plurality of open areas of the semiconductor layer Forming an insulating film, forming a gate line in a predetermined region on the gate insulating film, forming an interlayer insulating film over the gate insulating film including the gate line, and selectively removing the interlayer insulating film and the gate insulating film. After forming the contact layer, forming a data line connected to the contact layer and perpendicular to the gate line, forming a data line in a predetermined region on the interlayer insulating film, and forming the semiconductor layer and data It is characterized by including a contact layer with a line.

이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치 및 그 제조 방법을 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명의 액정 표시 장치의 박막 트랜지스터를 나타내 단면도이다.5 is a cross-sectional view illustrating a thin film transistor of a liquid crystal display of the present invention.

도 5와 같이, 일반적인 액정 표시 장치의 박막 트랜지스터는 기판(21) 상에 소정 영역에 형성된 반도체층(23)과, 상기 반도체층(23)을 포함하여 기판(21) 상에 형성된 게이트 절연막(24)과, 상기 게이트 절연막(24) 상의 소정 영역에 형성된 게이트 전극(25a)과, 상기 게이트 전극(25a)을 포함한 게이트 절연막(24) 전면에 형성된 층간 절연막(26)과, 상기 게이트 전극(25a)의 양측의 반도체층(23)과 연결되어 형성된 소오스/드레인 전극(27)으로 이루어진다.As shown in FIG. 5, a thin film transistor of a general liquid crystal display device includes a semiconductor layer 23 formed in a predetermined region on a substrate 21 and a gate insulating film 24 formed on the substrate 21 including the semiconductor layer 23. ), A gate electrode 25a formed in a predetermined region on the gate insulating film 24, an interlayer insulating film 26 formed on the entire surface of the gate insulating film 24 including the gate electrode 25a, and the gate electrode 25a. The source / drain electrodes 27 are formed to be connected to the semiconductor layers 23 on both sides of the substrate.

또한, 상기 소오스/드레인 전극(27)은 상기 반도체층(23)과 콘택층(27a)을 통하여 연결된다.In addition, the source / drain electrodes 27 are connected to the semiconductor layer 23 through the contact layer 27a.

도 6은 본 발명의 제 1 실시예에 따른 액정 표시 장치의 캐패시터가 형성되는 부위를 나타낸 평면도이며, 도 7은 도 6의 Ⅲ~Ⅲ' 선상의 구조 단면도이고, 도 8은 도 6의 Ⅳ~Ⅳ' 선상의 구조 단면도이고, 도 9는 도 6의 Ⅴ~Ⅴ' 선상의 구조 단면도이다.6 is a plan view illustrating a portion where a capacitor is formed in the liquid crystal display according to the first exemplary embodiment of the present invention, FIG. 7 is a cross-sectional view taken along line III-III ′ of FIG. 6, and FIG. A cross-sectional view taken along line IV ′ and FIG. 9 is a cross-sectional view taken along line VV ′ of FIG. 6.

도 6과 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치는, 기판(21) 상의 전면에 비정질 실리콘층을 증착하고, 이를 탈수소화하고, 이를 레이저로 결정화하여 폴리 실리콘층으로 형성하며, 상기 폴리 실리콘층을 선택적으로 제거하여 반도체층(22)을 소정 영역 상에 형성한다.As shown in FIG. 6, the liquid crystal display according to the first exemplary embodiment of the present invention deposits an amorphous silicon layer on the entire surface of the substrate 21, dehydrogenates it, and crystallizes it with a laser to form a polysilicon layer. The polysilicon layer is selectively removed to form the semiconductor layer 22 on the predetermined region.

상기 반도체층(22)의 형성은 상기 폴리 실리콘층을 식각 공정 등을 통해 선택적으로 제거하는 공정으로 이루어지며, 이러한 공정은 소오스/드레인 전극(미도시)과의 콘택 영역을 제외한 반도체층(22)의 부위에 복수개의 라인형의 오픈 영역(도면에는 기판(21)이 노출된 형상으로 나타남)을 형성하도록 이루어진다.The semiconductor layer 22 may be formed by selectively removing the polysilicon layer through an etching process, and the like, and the process may be performed by removing the contact region with a source / drain electrode (not shown). A plurality of line-shaped open regions (shown in the shape of the substrate 21 exposed in the drawing) are formed at the portion of.

여기서, 상기 반도체층(22)에 형성된 라인형의 패턴은 반원통의 홈이 제거된 것으로, 표면 상에서는 라인형으로 보이며, 단면 상에서는 반원의 패턴이 기판 쪽으로 들어가 보이도록 형성된다.Here, the line-shaped pattern formed in the semiconductor layer 22 is formed by removing the semi-cylindrical grooves, and appears to be linear on the surface, and the semi-circular pattern is formed to be seen toward the substrate on the cross section.

상기 복수개의 라인형의 오픈 영역간의 간격은 0.5 내지 50㎛로 한다.An interval between the plurality of line-shaped open regions is set to 0.5 to 50 µm.

상기 복수개의 라인형의 오픈 영역의 폭(s)은 0.5㎛내지 3㎛로 한다.The width s of the plurality of line-shaped open regions is 0.5 µm to 3 µm.

이하, 도 7 내지 도 9를 통해 본 발명의 제 1 실시예에 따른 액정 표시 장치의 제조 방법에 대해 살펴본다.Hereinafter, a manufacturing method of the liquid crystal display according to the first exemplary embodiment of the present invention will be described with reference to FIGS. 7 to 9.

도 7과 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치는 먼저, 기판(21) 상에 반도체층(22)을 소정 영역에 형성한다.As shown in FIG. 7, the liquid crystal display according to the first exemplary embodiment of the present invention first forms the semiconductor layer 22 on a predetermined region on the substrate 21.

상기 반도체층(22)은 비정질 실리콘을 전면 증착한 후, 이를 탈수소화한 후, 레이저로 결정화 작업을 거친 것으로 폴리 실리콘 성분이며, 상기 폴리 실리콘을 선택적으로 제거하여 형성한 것이다. 이 때, 상기 폴리 실리콘을 제거하는 공정에서 일정 간격 이격된 복수개의 라인형 오픈 영역을 형성하는 공정이 동시에 이루어진다.The semiconductor layer 22 is formed by completely depositing amorphous silicon, dehydrogenating it, and then crystallizing it with a laser. The semiconductor layer 22 is formed by selectively removing the polysilicon. At this time, in the process of removing the polysilicon, a process of forming a plurality of line-type open regions spaced at regular intervals is performed at the same time.

이어, 상기 반도체층(22)을 포함한 기판(21) 전면에 게이트 절연막(23)을 증착한다.Next, a gate insulating film 23 is deposited on the entire surface of the substrate 21 including the semiconductor layer 22.

이어, 상기 게이트 절연막(23) 상의 소정 영역에 게이트 라인(24)을 형성한다. 여기서의 게이트 라인(24)은 액정 표시 장치에 형성되는 캐패시터의 한 쪽 전극이 되는 것으로, 그 면적이 캐패시턴스(capacitance)에 중요하게 작용하는 요인이다.Subsequently, a gate line 24 is formed in a predetermined region on the gate insulating film 23. The gate line 24 is an electrode of one of the capacitors formed in the liquid crystal display, and the area of the gate line 24 is an important factor in the capacitance.

상기, 게이트 라인(24)을 포함한 게이트 절연막(23) 상에 층간 절연막(25)을 전면 증착한다.The interlayer insulating film 25 is entirely deposited on the gate insulating film 23 including the gate line 24.

상기 층간 절연막(25) 및 상기 게이트 절연막(23)을 선택적으로 제거하여 상기 반도체층(22)과의 콘택 영역을 형성한다.The interlayer insulating layer 25 and the gate insulating layer 23 are selectively removed to form a contact region with the semiconductor layer 22.

이어, 상기 콘택 영역을 매립하며 층간 절연막(25) 전면에 금속층을 증착한 후, 이를 선택적으로 제거하여 데이터 라인(26)을 소정 영역에 형성한다.Subsequently, the contact region is filled and a metal layer is deposited on the entire surface of the interlayer insulating layer 25, and then selectively removed to form the data line 26 in a predetermined region.

여기서, 상기 콘택 영역에 매립된 금속층은 콘택층(26a)으로 기능한다.Here, the metal layer embedded in the contact region functions as the contact layer 26a.

상기 데이터 라인(26)과 게이트 라인(24)은 서로 수직으로 교차되어 형성되는 것으로, 두 개의 라인 사이에 층간 절연막(25)을 개재하게 된다.The data line 26 and the gate line 24 are vertically intersected with each other, and the interlayer insulating layer 25 is interposed between the two lines.

상기 반도체층(22)의 상부에 형성되는 상기 게이트 절연막(23), 게이트 라인(24), 층간 절연막(25), 데이터 라인(25)은 상기 복수개의 오픈 영역으로 인해 요철을 갖는 반도체층(22) 상에 형성되었기 때문에, 그 증착법을 CVD(ChemicalVapor Deposition)으로 하여 상기 층들을 증착시, 증착이 되는 부위 전 영역에 동일한 두께로 증착되는 특성 때문에, 상기 반도체층(22)의 요철이 형성되는 부위에 대응되는 상부에 층들은 모두 동일한 요철을 갖게 되며, 상기 요철은 두 개의 층이 만나는 계면의 면적을 늘리는 역할을 하게 되어, 액정 표시 장치의 총 캐패시턴스는 상승하게 되는 것이다.The gate insulating layer 23, the gate line 24, the interlayer insulating layer 25, and the data line 25 formed on the semiconductor layer 22 may have a semiconductor layer 22 having irregularities due to the plurality of open regions. (Chemical Vapor Deposition), the deposition process is performed by CVD (Chemical Vapor Deposition). The layers corresponding to the upper and lower layers all have the same unevenness, and the unevenness serves to increase the area of the interface where the two layers meet, thereby increasing the total capacitance of the liquid crystal display.

이와 같이, 게이트 라인(24)을 하나의 전극으로 사용하며, 상기 게이트 라인(24)에 병렬로 콘택층, 데이터 라인(26)을 나머지 전극으로 하여 형성된 캐패시터는 각각이 만나는 면적이 늘게 되어, 캐패시턴스 값이 상승하게 된다.As described above, the capacitor formed by using the gate line 24 as one electrode and the contact layer and the data line 26 as the remaining electrodes in parallel with the gate line 24 has an increased area where each meets the capacitance. The value will rise.

한편, 상기 게이트 라인(24)을 한 쪽 전극으로, 반도체층(22)을 나머지 전극으로 하는 캐패시터(Cga)는 상기 반도체층(22)이 일부 제거되므로, 그 값이 종래에 비해 줄어들 수도 있으나, 통상 반도체층의 도핑을 진행하지 않은 경우에는 상기 반도체층의 디플리션(depletion)이 발생하여 제 1 캐패시턴스(Cga) 값이 작기 때문에, 큰 문제는 되지 않는다.Meanwhile, since the semiconductor layer 22 is partially removed, the capacitor Cga having the gate line 24 as one electrode and the semiconductor layer 22 as the other electrode may have a smaller value than that of the related art. In general, when the semiconductor layer is not doped, since the depletion of the semiconductor layer occurs and the first capacitance Cga is small, this is not a big problem.

또한, 반도체층(22)의 도핑을 진행하더라도, 포토 마스크 스텝이 하나 더 추가되어야 하므로 단점이 될 수 있다.In addition, even when the semiconductor layer 22 is doped, it may be a disadvantage since one more photo mask step needs to be added.

본 발명의 제 1 실시예에 따른 반도체층(22)과 게이트 라인(24)간의 제 1 캐패시턴스(Cga) 형성이 종래 구조의 플래너 형태가 아니라, 반원통(Semi-cylinder) 형태이므로, 면적 대비 높은 캐패시턴스 구현이 가능하므로, 반도체층(22) 식각에서 오는 손실을 보상할 수 있다.Since the formation of the first capacitance Cga between the semiconductor layer 22 and the gate line 24 according to the first embodiment of the present invention is not a planar form of the conventional structure, but a semi-cylinder form, Since the capacitance can be implemented, the loss resulting from etching the semiconductor layer 22 can be compensated for.

또한, 상기 게이트 라인(24)과 데이터 라인(26) 사이에 형성되는 제 2 캐패시턴스(Cgd)는 각각 요철을 갖는 게이트 라인(24)과 요철을 갖는 데이터라인(26)이 만나는 부분에 형성되는 것은 둘 사이의 유효 면적이 증가하여, 캐패시턴스 값을 크게 할 수 있다. 따라서, 동일 디자인에 대해 캐패시턴스를 키울 수 있기 때문에, 디자인 면적을 줄이면서 동시에 동일한 캐패시턴스를 확보할 수 있으므로 개구율을 높일 수 있다.In addition, the second capacitance Cgd formed between the gate line 24 and the data line 26 may be formed at a portion where the gate line 24 having the unevenness and the data line 26 having the unevenness meet. The effective area between the two increases, so that the capacitance value can be increased. Therefore, the capacitance can be increased for the same design, so that the same capacitance can be secured while reducing the design area, thereby increasing the aperture ratio.

그리고, 상기 게이트 라인(24)과 콘택층(26a)과의 사이에 형성되는 제 3 캐패시턴스(Cgc)는 종래와 동일한 수준으로 유지할 수 있게 된다.In addition, the third capacitance Cgc formed between the gate line 24 and the contact layer 26a may be maintained at the same level as in the prior art.

상기 복수개의 라인형의 오픈 영역간의 간격은 0.5 내지 50㎛로 한다.An interval between the plurality of line-shaped open regions is set to 0.5 to 50 µm.

도 10은 본 발명의 제 2 실시예에 따른 액정 표시 장치의 캐패시터가 형성되는 부위를 나타낸 평면도이며, 도 11은 도 Ⅵ~Ⅵ' 선상의 구조 단면도이고, 도 12는 도 Ⅶ~Ⅶ' 선상의 구조 단면도이고, 도 13은 도 Ⅷ~Ⅷ' 선상의 구조 단면도이다.FIG. 10 is a plan view showing a portion where a capacitor is formed in the liquid crystal display according to the second exemplary embodiment of the present invention, FIG. 11 is a cross-sectional view of the structure of FIGS. VI to VI ', and FIG. 12 is a line of FIGS. It is a structural cross section, and FIG. 13 is a structural cross section along the line of FIG.

도 10과 같이, 본 발명의 제 2 실시예에 따른 액정 표시 장치는, 기판(21) 상의 전면에 비정질 실리콘층을 증착하고, 이를 탈수소화하고, 레이저로 결정화된 폴리 실리콘을 반도체층(22)으로 형성하며, 상기 반도체층(22)의 소정 부위에 이루어지는 패터닝 공정은 소오스/드레인 전극(미도시)과의 콘택 영역을 제외한 반도체층(22)의 부위에 복수개의 라인형의 제 1 오픈 영역 및 상기 라인형의 오픈 영역의 중심을 가로지는 제 2 오픈 영역을 형성하도록 이루어진다.As shown in FIG. 10, the liquid crystal display according to the second exemplary embodiment of the present invention deposits an amorphous silicon layer on the entire surface of the substrate 21, dehydrogenates it, and converts polysilicon crystallized by laser into the semiconductor layer 22. The patterning process is performed on a predetermined portion of the semiconductor layer 22, and includes a plurality of line-type first open regions on portions of the semiconductor layer 22 except for contact regions with source / drain electrodes (not shown); And forming a second open area that crosses the center of the line-shaped open area.

여기서, 상기 반도체층에 형성된 제 1 오픈 영역은 입체적으로는 반원통의 홈이 제거된 것으로, 표면 상에서는 라인형으로 보이며, 단면 상에서는 반원의 패턴이 기판 쪽으로 들어가 보이도록 형성된다. 또한, 상기 제 2 오픈 영역은 상기 제 1 오픈 영역들을 가로지르도록 중심상에 형성되며, 그 형상은 제 1 오픈 영역과 같다.Here, the first open region formed in the semiconductor layer is formed by removing the semi-cylindrical grooves in three dimensions, and looks like a line on the surface, and is formed so that the semi-circular pattern enters the substrate side in cross section. In addition, the second open area is formed on the center to cross the first open areas, and the shape is the same as the first open area.

이 때, 제 2 오픈 영역이 제 1 실시예에 비해 늘게 되어, 표면의 요철은 더 늘게 되며, 따라서, 상부에 형성되는 층간에 형성되는 캐패시턴스도 큰 값을 얻게 된다.At this time, the second open area is increased as compared with the first embodiment, so that the unevenness of the surface is further increased, and therefore, the capacitance formed between the layers formed on the upper part also obtains a large value.

이하, 도 11 내지 도 13을 통해 본 발명의 제 2 실시예에 따른 액정 표시 장치의 제조 방법에 대해 살펴본다.Hereinafter, a manufacturing method of the liquid crystal display according to the second exemplary embodiment of the present invention will be described with reference to FIGS. 11 to 13.

도 11과 같이, 본 발명의 제 2 실시예에 따른 액정 표시 장치는 먼저, 기판(21) 상에 반도체층(22)을 소정 영역에 형성한다.As shown in FIG. 11, in the liquid crystal display according to the second exemplary embodiment, the semiconductor layer 22 is first formed on the substrate 21 in a predetermined region.

상기 반도체층(22)은 비정질 실리콘을 전면 증착한 후, 이를 탈수소화한 후, 레이저로 결정화 작업을 거친 것으로 폴리 실리콘 성분이며, 상기 폴리 실리콘을 선택적으로 제거하여 형성한 것이다. 이 때, 상기 폴리 실리콘을 제거하는 공정에서 일정 간격 이격된 복수개의 라인형 제 1 오픈 영역 및 상기 제 1 오픈 영역을 중심을 가로지르는 제 2 오픈 영역을 형성하는 공정이 동시에 이루어진다.The semiconductor layer 22 is formed by completely depositing amorphous silicon, dehydrogenating it, and then crystallizing it with a laser. The semiconductor layer 22 is formed by selectively removing the polysilicon. At this time, in the process of removing the polysilicon, a process of forming a plurality of linear first open regions spaced at regular intervals and a second open region transverse to the first open region is simultaneously performed.

이어, 상기 반도체층(22)을 포함한 기판(21) 전면에 게이트 절연막(23)을 증착한다.Next, a gate insulating film 23 is deposited on the entire surface of the substrate 21 including the semiconductor layer 22.

이어, 상기 게이트 절연막(23) 상의 소정 영역에 게이트 라인(24)을 형성한다. 여기서의 게이트 라인(24)은 액정 표시 장치에 형성되는 캐패시터의 한 쪽 전극이 되는 것으로, 그 면적이 캐패시턴스에 중요하게 작용하는 요인이다.Subsequently, a gate line 24 is formed in a predetermined region on the gate insulating film 23. The gate line 24 is an electrode of one of the capacitors formed in the liquid crystal display, and its area is an important factor for the capacitance.

상기, 게이트 라인(24)을 포함한 게이트 절연막(23) 상에 층간 절연막(25)을 전면 증착한다.The interlayer insulating film 25 is entirely deposited on the gate insulating film 23 including the gate line 24.

상기 층간 절연막(25) 및 게이트 절연막(23)을 선택적으로 제거하여 상기 반도체층(22)과의 콘택 영역을 형성한다.The interlayer insulating layer 25 and the gate insulating layer 23 are selectively removed to form a contact region with the semiconductor layer 22.

이어, 상기 콘택 영역을 매립하며 층간 절연막(25) 전면에 금속층을 증착한 후, 이를 선택적으로 제거하여 데이터 라인(26)을 소정 영역에 형성한다.Subsequently, the contact region is filled and a metal layer is deposited on the entire surface of the interlayer insulating layer 25, and then selectively removed to form the data line 26 in a predetermined region.

이 때, 상기 콘택 영역에 매립된 금속층은 콘택층(26a)으로 기능한다.At this time, the metal layer embedded in the contact region functions as a contact layer 26a.

상기 데이터 라인(26)과 게이트 라인(24)은 서로 수직으로 교차되어 형성되는 것으로, 두 개의 라인 사이에 층간 절연막(25)을 개재하게 된다.The data line 26 and the gate line 24 are vertically intersected with each other, and the interlayer insulating layer 25 is interposed between the two lines.

상기 반도체층(22)의 상부에 형성되는 상기 게이트 절연막(23), 게이트 라인(24), 층간 절연막(25), 데이터 라인(26)은 상기 복수개의 오픈 영역으로 인해 요철을 갖는 반도체층(22) 상에 형성되었기 때문에, 그 증착법을 CVD(Chemical Vapor Deposition)으로 하여 상기 층들을 증착시, 증착이 되는 부위 전 영역에 동일한 두께로 증착되는 특성 때문에, 상기 반도체층의 요철이 형성되는 부위에 대응되는 상부에 층들은 모두 동일한 요철을 갖게 되며, 상기 요철은 두 개의 층이 만나는 계면의 면적을 늘리는 역할을 하게 되어, 액정 표시 장치의 총 캐패시턴스는 상승하게 되는 것이다.The gate insulating layer 23, the gate line 24, the interlayer insulating layer 25, and the data line 26 formed on the semiconductor layer 22 may have the uneven semiconductor layer 22 due to the plurality of open regions. (Chemical Vapor Deposition), the deposition method is performed by CVD (Chemical Vapor Deposition). The upper and lower layers have the same unevenness, and the unevenness serves to increase the area of the interface where the two layers meet, so that the total capacitance of the liquid crystal display is increased.

이와 같이, 게이트 라인(22)을 하나의 전극으로 사용하며, 상기 게이트 라인(22)에 병렬로 콘택층(26a), 데이터 라인(26)을 나머지 전극으로 하여 형성된 캐패시터는 각각이 만나는 면적이 늘게 되어, 캐패시턴스 값이 상승하게 된다.As described above, the capacitor formed by using the gate line 22 as one electrode and using the contact layer 26a and the data line 26 as the remaining electrodes in parallel with the gate line 22 increases the area where each meets. Thus, the capacitance value rises.

한편, 상기 게이트 라인(24)을 한 쪽 전극으로, 반도체층(22)을 나머지 전극으로 하는 캐패시터(Cga)는 상기 반도체층(22)이 일부 제거되므로, 그 값이 종래에 비해 줄어들수도 있으나, 통상 반도체층(22)의 도핑을 진행하지 않은 경우에는 상기 반도체층(22)의 디플리션(depletion)이 발생하여 캐패시턴스(Cga) 값이 작기 때문에, 큰 문제는 되지 않는다.On the other hand, the capacitor Cga having the gate line 24 as one electrode and the semiconductor layer 22 as the other electrode is partially removed from the semiconductor layer 22, so that the value may be reduced as compared with the related art. In general, when the semiconductor layer 22 is not doped, depletion of the semiconductor layer 22 occurs and the capacitance Cga is small, which is not a big problem.

상기와 같은 본 발명의 액정 표시 장치 및 그 제조 방법은 다음과 같은 효과가 있다.The liquid crystal display of the present invention as described above and a method of manufacturing the same have the following effects.

첫째, 층별로 요철을 주어 유효 면적을 늘려 캐패시턴스의 값을 크게 할 수 있다.First, it is possible to increase the value of capacitance by increasing the effective area by providing irregularities for each floor.

둘째, 캐패시턴스의 상승으로 소정 시간 이상 전압 유지율을 소정 시간 유지할 수 있다.Second, the voltage retention may be maintained for a predetermined time for a predetermined time due to an increase in capacitance.

셋째, 추가 공정없이 캐패시터의 유효 면적을 증가시킬 수 있어 캐패시터의 디자인시 캐패시터의 전극의 면적을 줄일 수 있어, 개구율 향상을 기대할 수 있다.Third, the effective area of the capacitor can be increased without additional processes, and thus the area of the electrode of the capacitor can be reduced when designing the capacitor, and thus the aperture ratio can be improved.

Claims (9)

기판 상의 소정 영역에 복수개의 오픈 영역을 갖도록 형성된 반도체층;A semiconductor layer formed to have a plurality of open regions in a predetermined region on the substrate; 상기 반도체층의 복수개의 오픈 영역을 따라 전면에 동일한 두께로 형성된 게이트 절연막;A gate insulating film formed on the entire surface of the gate insulating layer along a plurality of open regions of the semiconductor layer; 상기 게이트 절연막 상의 소정 영역에 형성된 게이트 라인;A gate line formed in a predetermined region on the gate insulating film; 상기 게이트 라인을 포함한 게이트 절연막 전면에 형성된 층간 절연막;An interlayer insulating film formed over the entire gate insulating film including the gate line; 상기 층간 절연막 상의 소정 영역에 형성된 데이터 라인;A data line formed in a predetermined region on the interlayer insulating film; 상기 반도체층과 데이터 라인과의 콘택층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.And a contact layer between the semiconductor layer and the data line. 제 1항에 있어서,The method of claim 1, 상기 게이트 라인, 층간 절연막, 데이터 라인은 상기 반도체층이 갖는 단차에 대응되어 동일한 두께로 형성됨을 특징으로 하는 액정 표시 장치.And the gate line, the interlayer insulating film, and the data line are formed to have the same thickness corresponding to the step of the semiconductor layer. 제 1항에 있어서,The method of claim 1, 상기 복수개의 반도체층의 오픈 영역은 표면이 라인 형상이며, 그 내부에 굴곡을 가지도록 반도체층이 선택적으로 제거된 형상인 것을 특징으로 하는 액정 표시 장치.The open area of the plurality of semiconductor layers has a line-like surface and a shape in which the semiconductor layer is selectively removed to have a curvature therein. 제 1항에 있어서,The method of claim 1, 상기 반도체층의 오픈 영역간의 간격은 0.5㎛ 내지 50㎛인 것을 특징으로 하는 액정 표시 장치.The interval between the open regions of the semiconductor layer is a liquid crystal display device, characterized in that 0.5㎛ 50㎛. 기판 상의 소정 영역에 복수개의 라인형의 제 1 오픈 영역과 상기 라인형의 오픈 영역의 중심을 가로지르는 제 2 오픈 영역을 갖도록 형성된 반도체층;A semiconductor layer formed to have a plurality of linear open regions and a second open region crossing a center of the linear open region in a predetermined region on the substrate; 상기 반도체층의 복수개의 오픈 영역을 따라 전면에 동일한 두께로 형성된 게이트 절연막;A gate insulating film formed on the entire surface of the gate insulating layer along a plurality of open regions of the semiconductor layer; 상기 게이트 절연막 상의 소정 영역에 형성된 게이트 라인;A gate line formed in a predetermined region on the gate insulating film; 상기 게이트 라인을 포함한 게이트 절연막 전면에 형성된 층간 절연막;An interlayer insulating film formed over the entire gate insulating film including the gate line; 상기 층간 절연막 상의 소정 영역에 형성된 데이터 라인;A data line formed in a predetermined region on the interlayer insulating film; 상기 반도체층과 데이터 라인과의 콘택층을 포함하여 이루어진 액정 표시 장치.And a contact layer between the semiconductor layer and the data line. 제 5항에 있어서,The method of claim 5, 상기 게이트 라인, 층간 절연막, 데이터 라인은 상기 반도체층이 갖는 단차에 대응되어 동일한 두께로 형성됨을 특징으로 하는 액정 표시 장치.And the gate line, the interlayer insulating film, and the data line are formed to have the same thickness corresponding to the step of the semiconductor layer. 제 5항에 있어서,The method of claim 5, 상기 복수개의 라인형의 제 1 오픈 영역과 상기 라인형의 오픈 영역의 중심을 가로지르는 제 2 오픈 영역은 표면이 라인 형상이며, 그 내부에 굴곡을 가지도록 반도체층이 선택적으로 제거된 형상인 것을 특징으로 하는 액정 표시 장치.The plurality of linear open regions and the second open regions crossing the centers of the linear open regions may have a line shape and a shape in which the semiconductor layer is selectively removed to have a curvature therein. A liquid crystal display device characterized by the above-mentioned. 제 1항에 있어서,The method of claim 1, 상기 반도체층의 제1 오픈 영역간의 간격은 0.5㎛ 내지 50㎛인 것을 특징으로 하는 액정 표시 장치.The interval between the first open region of the semiconductor layer is a liquid crystal display device, characterized in that 0.5㎛ 50㎛. 기판 상의 소정 영역에 복수개의 오픈 영역을 갖도록 반도체층을 형성하는 단계;Forming a semiconductor layer to have a plurality of open regions in a predetermined region on the substrate; 상기 반도체층의 복수개의 오픈 영역을 따라 전면에 동일한 두께로 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the entire surface of the semiconductor layer along a plurality of open regions of the semiconductor layer; 상기 게이트 절연막 상의 소정 영역에 게이트 라인을 형성하는 단계;Forming a gate line in a predetermined region on the gate insulating film; 상기 게이트 라인을 포함한 게이트 절연막 전면에 층간 절연막을 형성하는 단계;Forming an interlayer insulating film on an entire surface of the gate insulating film including the gate line; 상기 층간 절연막, 게이트 절연막을 선택적으로 제거하여 콘택층을 형성한 후, 상기 콘택층과 연결되며, 상기 게이트 라인과 수직한 형상의 데이터 라인을 형성하는 단계;Forming a contact layer by selectively removing the interlayer insulating film and the gate insulating film, and then forming a data line connected to the contact layer and perpendicular to the gate line; 상기 층간 절연막 상의 소정 영역에 데이터 라인을 형성하는 단계;Forming a data line in a predetermined region on the interlayer insulating film; 상기 반도체층과 데이터 라인과의 콘택층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.And a contact layer between the semiconductor layer and the data line.
KR1020020087768A 2002-12-31 2002-12-31 Liquid Crystal Display Device and the Method of Manufacturing the Same KR20040061501A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087768A KR20040061501A (en) 2002-12-31 2002-12-31 Liquid Crystal Display Device and the Method of Manufacturing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087768A KR20040061501A (en) 2002-12-31 2002-12-31 Liquid Crystal Display Device and the Method of Manufacturing the Same

Publications (1)

Publication Number Publication Date
KR20040061501A true KR20040061501A (en) 2004-07-07

Family

ID=37353042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087768A KR20040061501A (en) 2002-12-31 2002-12-31 Liquid Crystal Display Device and the Method of Manufacturing the Same

Country Status (1)

Country Link
KR (1) KR20040061501A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669789B1 (en) * 2004-11-26 2007-01-16 삼성에스디아이 주식회사 Flat panel display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669789B1 (en) * 2004-11-26 2007-01-16 삼성에스디아이 주식회사 Flat panel display device

Similar Documents

Publication Publication Date Title
US5994721A (en) High aperture LCD with insulating color filters overlapping bus lines on active substrate
US6376270B1 (en) Method of making an array of TFTs having an insulation layer with a low dielectric constant
KR100209281B1 (en) Lcd and its fabrication method
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
KR101146444B1 (en) fabrication method of Fringe Field Switching mode Liquid Crystal Display device
JP2005077822A (en) Manufacturing method of transistor array substrate, and transistor array substrate
KR20010015187A (en) Thin film transistor array and its manufacturing method
KR100763169B1 (en) Structure of vacuum chuck for adsorbing substrate
KR100625027B1 (en) Liquid Crystal Display Device And Method Thereof
US5432625A (en) Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film
US7411638B2 (en) Liquid crystal display device and method of fabricating the same having particular drain electrodes and source electrodes
KR20070080475A (en) Thin film transistor panel and liquid crystal display
US6069370A (en) Field-effect transistor and fabrication method thereof and image display apparatus
KR20040061501A (en) Liquid Crystal Display Device and the Method of Manufacturing the Same
KR20000031460A (en) Reflection type lcd and fabrication method thereof
KR100909053B1 (en) Thin film transistor
KR100928488B1 (en) LCD and its manufacturing method
KR100983579B1 (en) Liquid crystal display device and method for fabricating the same
KR100243813B1 (en) Liquid crystal display and method for manufacturing the same
KR100487434B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR100875187B1 (en) LCD display device
KR100416585B1 (en) Method for fabricating tft lcd
KR100628270B1 (en) In-Plane Switching mode Liquid Crystal Display and method of Manufacturing the same
KR20050068457A (en) Substrate for thin film transistors array and method for forming of the same
KR20030015452A (en) Thin film transistor array structure of liquid crystal display

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination