KR100487347B1 - High Efficiency Power amplifier - Google Patents
High Efficiency Power amplifier Download PDFInfo
- Publication number
- KR100487347B1 KR100487347B1 KR10-2002-0074392A KR20020074392A KR100487347B1 KR 100487347 B1 KR100487347 B1 KR 100487347B1 KR 20020074392 A KR20020074392 A KR 20020074392A KR 100487347 B1 KR100487347 B1 KR 100487347B1
- Authority
- KR
- South Korea
- Prior art keywords
- power amplifier
- output mode
- amplifier
- power
- mode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
- H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
소모 전력의 효율을 높이기 위한 전력 증폭기에 관한 것으로서, 특히 병렬 연결된 저출력 모드 전력 증폭기, 고출력 모드 전력 증폭기는 1단 이상으로 구성하며, 또한 상기 각 단의 저출력 모드 전력 증폭기와 고출력 모드 전력 증폭기는 스위칭을 통해 소요되는 출력 전력에 따라 각각 사용되거나, 또는 동시에 사용되며, 상기 저출력 또는 고출력 모드 전력 증폭기 중 어느 하나 또는 각 HBT 어레이의 에미터에 직렬 되먹임 인덕터를 연결함으로써, 각각의 출력 모드에서 전력 증폭기의 효율을 높이고, 출력의 최적 임피던스와 소스 임피던스를 조절하며, 각각의 출력 모드에서 전력 증폭기의 전력 이득을 효과적으로 조절할 수 있다.The present invention relates to a power amplifier for improving the efficiency of power consumption. In particular, a low output mode power amplifier and a high output mode power amplifier connected in parallel may be configured in one or more stages, and the low output mode power amplifier and the high output mode power amplifier of each stage may perform switching. Depending on the output power consumed, or used simultaneously, the efficiency of the power amplifier in each output mode by connecting a series feedback inductor to either the low or high power mode power amplifier or to the emitter of each HBT array. It is possible to adjust the output amplifier's optimum impedance and source impedance, and effectively adjust the power amplifier's power gain in each output mode.
Description
본 발명은 전력 증폭기에 관한 것으로서, 특히 소모 전력의 효율을 높이기 위한 전력 증폭기에 관한 것이다.The present invention relates to a power amplifier, and more particularly, to a power amplifier for increasing the efficiency of power consumption.
최근 세계 각지에서 무선 전화, 무선 LAN 등의 무선 통신 서비스가 급증하고 있다. 일례로 유럽의 GSM 900(Global System for Mobile communication, 890-915MHz), 북아메리카(North America)의 AMPS 800(Advanced Mobile Phone Service, 824-849MHz), PCS 1900(Personal Communication System, 미국 1850-1910MHz, 한국 1750-1780MHz) 무선 휴대폰 서비스가 제공되고 있다. In recent years, wireless communication services such as wireless telephones and wireless LANs have been increasing in many parts of the world. For example, GSM 900 (Global System for Mobile communication, 890-915MHz) in Europe, Advanced Mobile Phone Service (AMP 800) in North America, 824-849MHz, PCS 1900 (Personal Communication System, USA 1850-1910MHz, Korea) 1750-1780MHz) wireless cellular service.
특히 휴대폰에서 무선 인터넷을 통해 전력 소비량이 높은 컬러 동영상 콘텐츠 사용이 늘어나면서, 휴대폰 업체들의 저전력 부품 요구가 커지고 있다. 이때, 무선 휴대폰에서 전력 소비가 가장 많은 소자는 RF 송신부의 전력 증폭기이다. In particular, as the use of high-power color video contents is increasing through the wireless Internet in mobile phones, the demand for low power components is increasing. In this case, the power consumption device of the wireless cellular phone is the power amplifier of the RF transmitter.
현재 휴대폰의 전력 증폭기는 출력 전력에 따라 고출력 모드, 저출력 모드로 동작하며, 이러한 휴대폰에서 전력 증폭기의 전력 효율 높이기 위한 방법은 저출력 모드에서 소비 전류를 감소시키는 것이다.Currently, power amplifiers of mobile phones operate in high and low power modes according to the output power. A method for increasing power efficiency of power amplifiers in such mobile phones is to reduce current consumption in low power modes.
또한, 최근 휴대폰에서 RF 소자 개수를 줄이고, 핸드폰의 개발 시간을 단축하기 위해 제로(zero) IF 또는 다이렉트 컨버젼(Direct Conversion) 회로가 핸드폰 통신 시스템에 채택되고 있다. 그 한 예는 휴대폰에서 Qualcomm사의 MSM6xxx Mobile Station Modem(MSM) family of chipsets을 사용하는 것이다. 이러한 제로 IF 통신시스템을 갖춘 핸드폰에 전력 증폭기의 소비 전력 효율을 높이기 위해 전력 증폭기가 고출력 모드(High Power Mode), 또는 저출력(Low Power Mode) 모드로 동작할 경우, 제로 IF 통신 시스템의 신호대 잡음 성능을 높이기 위해 두 출력 모드 간의 전력 이득이 10dB 정도인 전력증폭기를 요구하고 있다. In addition, in order to reduce the number of RF devices in a mobile phone and shorten the development time of the mobile phone, a zero IF or direct conversion circuit has been adopted in a mobile phone communication system. One example is the use of Qualcomm's MSM6xxx Mobile Station Modem (MSM) family of chipsets in mobile phones. The signal-to-noise performance of the zero IF communication system when the power amplifier is operated in the high power mode or the low power mode to improve the power consumption of the power amplifier in a mobile phone equipped with such a zero IF communication system. To increase the power supply, a power amplifier with about 10dB of power gain between the two output modes is required.
현재 시판되고 있는 전력 증폭기는 모드 간 전력 이득이 2-3dB 정도이며, 전력 이득을 크게 하기 위한 회로가 구체적으로 발표되지 않고 있다. 따라서, 앞으로 제로 IF 통신시스템이 휴대폰에 광범위하게 사용될 것을 대비하여 전력 증폭기에서 두 출력 모드 간에 전력 이득의 차이를 크게 하는 회로가 요구되어진다. Current power amplifiers have a power gain of 2-3dB between modes, and there are no specific circuits for increasing power gain. Therefore, there is a need for a circuit that increases the difference in power gain between the two output modes in a power amplifier in preparation for the widespread use of zero IF communication systems in mobile phones.
종래 기술의 한 예는 도 1에 나타나 있는데, 현재 휴대폰에 사용되고 있는 가장 일반적인 전력 증폭기 구조이다. One example of the prior art is shown in Figure 1, which is the most common power amplifier structure currently used in mobile phones.
도 1의 전력증폭기는 RF 입력 신호를 증폭하는 HBT(Heterojunction Bipolar Transistors) 어레이(1), 상기 HBT 어레이(1)의 소모 전류를 결정하는 전류 소스(2)와 모드 스위치(3), 그리고 전력증폭기의 입력 임피던스 정합회로(4), 출력 임피던스 정합회로(5)로 구성된다. The power amplifier of FIG. 1 includes a heterojunction bipolar transistor (HBT) array (1) for amplifying an RF input signal, a current source (2), a mode switch (3), and a power amplifier for determining current consumption of the HBT array (1). Is composed of an input impedance matching circuit 4 and an output impedance matching circuit 5.
일반적으로 전력 증폭기는 dc 소모 전력에 비해 RF 출력 전력이 작을 경우, 전력 효율이 매우 낮다. 이를 개선하기 위해 도 1의 전력 증폭기는 출력 전력의 강도에 따라 고출력 모드(High Power Mode)와 저출력 모드(Low Power Mode)로 동작하며, 저출력 모드에서는 고출력 모드에 비해 소모 전류가 줄어든다. 이때, 고출력 모드와 저출력 모드에서 HBT 어레이(1)에 소비되는 전류량은 모드 스위치(3)와 전류 소스(2)에 의해 결정된다. 즉 상기 모드 스위치(3)가 ON/OFF 될때 전류 소스(2)의 출력 전류(Ib1,Ib2)가 조절되고, 상기 전류 소스(2)의 출력 전류(Ib1,Ib2)가 HBT 어레이(1)에서 소비되는 전류(Ic1,Ic2)를 결정한다.In general, power amplifiers have very low power efficiency when the RF output power is small compared to the dc power consumption. To improve this, the power amplifier of FIG. 1 operates in a high power mode and a low power mode according to the intensity of the output power, and the current consumption is reduced in the low power mode as compared with the high power mode. At this time, the amount of current consumed by the HBT array 1 in the high output mode and the low output mode is determined by the mode switch 3 and the current source 2. That is, when the mode switch 3 is turned on / off, the output currents Ib1 and Ib2 of the current source 2 are adjusted, and the output currents Ib1 and Ib2 of the current source 2 are adjusted in the HBT array 1. The currents Ic1 and Ic2 consumed are determined.
위에 언급한 형태로 저출력 모드에서 HBT 어레이(1)에 소비되는 전류를 줄여 개선된 최고 효율은 현재 10% 정도이다. 고출력 최고 효율이 40%인 것에 비하면 여전히 낮다. 이러한 이유는 도 1의 전력 증폭기에서 출력 임피던스가 두 출력 모드에서 동일하게 유지되기 때문이다. 즉 HBT 어레이(1)에서 요구되는 최대 출력에 따라 최대 효율을 발생시키는 출력 임피던스가 바뀐다. 도1과 같은 휴대폰 전력 증폭기의 경우, 28 dBm 출력의 고출력 모드에서는 최대 효율 출력 임피던스가 대략 3- 5 Ohm 이다. 이에 비해, 16 dBm 출력의 저출력 모드에서는 최대 효율을 발생시키는 부하 임피던스는 10-30 Ohm 정도로 높아진다. 따라서, 두 모드간에 출력 임피던스 회로를 똑같이 공유할 경우, 우선적으로 휴대폰의 최대 출력 사양을 맞추어야 하기 때문에 부하 임피던스가 고출력 모드에 맞도록 설계되고, 이로 인해, 저출력 모드에서의 효율은 현재 10% 이상 되기가 어려운 실정이다.In the form mentioned above, the improved maximum efficiency is now around 10% by reducing the current drawn to the HBT array 1 in low power mode. It is still low compared to the high power peak efficiency of 40%. This is because the output impedance in the power amplifier of FIG. 1 remains the same in both output modes. In other words, the output impedance for generating the maximum efficiency is changed according to the maximum output required in the HBT array 1. In the case of the mobile phone power amplifier as shown in Fig. 1, the maximum efficiency output impedance is approximately 3-5 Ohm in the high power mode of 28 dBm output. In contrast, in the low power mode with 16 dBm output, the load impedance that produces maximum efficiency is as high as 10-30 Ohm. Therefore, if the output impedance circuit is shared equally between the two modes, the load impedance is designed for the high output mode first because the maximum output specification of the mobile phone must be matched, so that the efficiency in the low output mode is currently 10% or more. Is difficult.
또한, RF 소자의 간소화를 위해 앞으로 제로 IF 또는 다이렉트 컨버젼 회로가 핸드폰 통신 시스템에 적극 응용될 추세이다. 이러한 시스템에서는 신호대 잡음 성능을 높이기 위해 두 출력 모드 간의 전력 이득차가 큰(약 10 dB) 전력 증폭기가 요구되고 있다. 위에서 언급한 도 1의 전력 증폭기는 현재 전력 증폭기의 모드간 전력 이득차가 약 2-3 dB정도이다. 이것은, 전력 증폭기에서 동작 모드가 바뀔 때 HBT 어레이(1)의 동작 바이어스만 약간 달라지고, 그외 입출력 임피던스 정합 회로(4,5)는 똑같기 때문이다. 다시 말해, 고출력에 비해, 저출력 모드에서는 HBT 어레이(1)에 흐르는 전류가 감소하여 HBT 어레이(1)의 전류 이득이 약간 낮아지고, 이로 인해 전력 증폭기의 전력 이득이 약 2-3dB 감소한 것이다. HBT 어레이(1)의 소모 전류를 점점 더 줄이면 HBT 어레이(1)의 전류 이득이 점점 더 줄어들지만, 대신 큰 신호 동작에서 비선형 성분을 많이 발생시키므로 전력 증폭기의 선형성을 악화시키는 문제를 가져온다. 단지 소모 전류만 바꾸어 두 모드에서 높은 선형성을 유지하면서, 두 모드간에 10 dB정도의 전력 이득차를 구현하기란 매우 어렵다. In addition, in order to simplify the RF devices, zero IF or direct conversion circuits will be actively applied to mobile communication systems. These systems require power amplifiers with large power gain differences (about 10 dB) between the two output modes to improve signal-to-noise performance. The power amplifier of FIG. 1 mentioned above has a power gain difference of about 2-3 dB between modes of the current power amplifier. This is because only the operating bias of the HBT array 1 is slightly different when the operation mode is changed in the power amplifier, and the other input / output impedance matching circuits 4 and 5 are the same. In other words, in the low power mode, the current flowing in the HBT array 1 is decreased in the low power mode, so that the current gain of the HBT array 1 is slightly lowered, which reduces the power gain of the power amplifier by about 2-3 dB. Increasing and decreasing the current consumption of the HBT array 1 gradually decreases the current gain of the HBT array 1, but instead causes many non-linear components in large signal operation, which leads to a problem of worsening the linearity of the power amplifier. It is very difficult to achieve a power gain difference of about 10 dB between the two modes while maintaining high linearity in both modes by just changing the current consumption.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 저출력 모드의 효율을 높이는 전력 증폭기를 제공함에 있다.The present invention is to solve the above problems, an object of the present invention is to provide a power amplifier to increase the efficiency of the low power mode.
본 발명의 다른 목적은 고출력 모드와 저출력 모드간의 전력 이득차를 높이는 전력 증폭기를 제공함에 있다.Another object of the present invention is to provide a power amplifier that increases the power gain difference between the high power mode and the low power mode.
본 발명의 또 다른 목적은 전력 이득을 줄이면서 최대 전력, 최대 효율을 위한 부하 임피던스를 높이는 전력 증폭기를 제공함에 있다.It is another object of the present invention to provide a power amplifier that increases the load impedance for maximum power and maximum efficiency while reducing power gain.
본 발명의 또 다른 목적은 고출력 모드와 저출력 모드를 사용할 때, 두 모드에서 요구되는 전력 이득, 최대 출력 전력, 최대 효율을 각각 최적으로 구현하는 전력 증폭기를 제공함에 있다.Another object of the present invention is to provide a power amplifier that optimally implements the power gain, the maximum output power, and the maximum efficiency required in both modes when using the high output mode and the low output mode.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 전력 증폭기는, 병렬로 연결되어 RF 입력 신호를 증폭하는 저출력 모드 전력 증폭기와 고출력 모드 전력 증폭기; 상기 저출력 모드 전력 증폭기와 고출력 모드 전력 증폭기에 각각 전류 소스가 연결되며, 외부의 스위칭 전압에 의해 상기 전류 소스의 온/오프가 제어되어 상기 저출력 모드 증폭기와 고출력 모드 증폭기에 전류를 공급하는 전류 공급부; 상기 저출력 모드 증폭기와 고출력 모드 증폭기의 입력단에 연결되어 입력되는 RF 신호를 임피던스 정합을 통해 상기 저출력 모드 전력 증폭기와 고출력 모드 전력 증폭기로 출력하는 입력단 임피던스 정합회로; 상기 저출력 모드 증폭기와 고출력 모드 증폭기의 출력단에 공통으로 연결되어 상기 저출력 모드 증폭기 또는, 고출력 모드 증폭기에서 증폭된 RF 신호를 임피던스 정합을 통해 출력하는 공유 출력단 임피던스 정합회로를 포함하여 구성되며, 상기 각 모드 전력 증폭기는 총 에미터 면적이 같거나, 다른 증폭용 트랜지스터, 상기 트랜지스터와 공유 출력단 임피던스 정합회로 사이에 연결되는 다른 출력단 임피던스 정합 회로로 구성되고, 상기 증폭용 트랜지스터의 에미터에는 직렬 되먹임 인덕터가 연결되는 것을 특징으로 한다.According to an aspect of the present invention, a power amplifier includes: a low output mode power amplifier and a high output mode power amplifier connected in parallel to amplify an RF input signal; A current source connected to each of the low power mode power amplifier and the high power mode power amplifier, the current supply unit supplying current to the low power mode amplifier and the high power mode amplifier by controlling an on / off of the current source by an external switching voltage; An input impedance matching circuit for outputting an RF signal connected to an input terminal of the low output mode amplifier and the high output mode amplifier to the low output mode power amplifier and the high output mode power amplifier through impedance matching; And a shared output stage impedance matching circuit which is commonly connected to the output stages of the low output mode amplifier and the high output mode amplifier, and outputs an RF signal amplified by the low output mode amplifier or the high output mode amplifier through impedance matching. The power amplifier is composed of different amplifying transistors having the same total emitter area or different amplifying transistors and other output stage impedance matching circuits connected between the transistors and the shared output stage impedance matching circuit, and a series feedback inductor is connected to the emitters of the amplifying transistors. It is characterized by.
상기 고출력 모드 전력 증폭기의 트랜지스터의 총 에미터 면적은 상기 저출력 모드 전력 증폭기의 트랜지스터의 총 에미터 면적보다 같거나, 크게 설계되는 것을 특징으로 한다.The total emitter area of the transistor of the high power mode power amplifier is characterized in that it is designed to be equal to or larger than the total emitter area of the transistor of the low power mode power amplifier.
상기 직렬 되먹임 인덕터는 상기 저출력 모드 전력 증폭기의 트랜지스터의 에미터에 연결되는 것을 특징으로 한다.The series feedback inductor is connected to the emitter of the transistor of the low power mode power amplifier.
상기 병렬 연결된 저출력 모드 전력 증폭기와 고출력 모드 전력 증폭기가 1단 이상으로 구성되며, 상기 저출력 모드 전력 증폭기의 최종단의 트랜지스터의 에미터에는 직렬 되먹임 인덕터가 연결되고, 다른 증폭단의 트랜지스터의 에미터에는 직렬 되먹임 인덕터가 연결되거나, 또는 연결되지 않는 것을 특징으로 한다.The paralleled low output mode power amplifier and the high output mode power amplifier are configured in one or more stages, and a series feedback inductor is connected to the emitter of the transistor of the last stage of the low output mode power amplifier, and the emitter of the transistor of the other amplifying stage is connected in series. The feedback inductor is connected or not connected.
상기 병렬 연결된 저출력 모드 전력 증폭기와 고출력 모드 전력 증폭기가 1단 이상으로 구성되며, 상기 저출력 모드 전력 증폭기의 최종단의 트랜지스터의 에미터에는 직렬 되먹임 인덕터가 연결되고, 다른 증폭단의 트랜지스터의 에미터에는 직렬 되먹임 인덕터가 연결되거나, 또는 연결되지 않고, 병렬로 연결된 두 모드 증폭기의 입력부에 각각 스위치가 연결된 것을 특징으로 한다.The paralleled low output mode power amplifier and the high output mode power amplifier are configured in one or more stages, and a series feedback inductor is connected to the emitter of the transistor of the last stage of the low output mode power amplifier, and the emitter of the transistor of the other amplifying stage is connected in series. A feedback inductor may or may not be connected, and a switch is connected to each of inputs of two mode amplifiers connected in parallel.
상기 저출력 모드 전력 증폭기와 고출력 모드 전력 증폭기가 최종단은 병렬 연결되고, 다른 증폭단은 저출력 모드, 고출력 모드에서 공통으로 사용되며, 상기 저출력 모드 전력 증폭기의 최종단의 트랜지스터의 에미터에는 직렬 되먹임 인덕터가 연결되는 것을 특징으로 한다.The low output mode power amplifier and the high output mode power amplifier are connected in parallel at the final stages, and other amplifier stages are commonly used in the low output mode and the high output mode, and the emitter of the transistor at the final stage of the low output mode power amplifier has a series feedback inductor. It is characterized in that the connection.
상기 저출력 모드 전력 증폭기와 고출력 모드 전력 증폭기가 최종단은 병렬 연결되고, 다른 증폭단은 저출력 모드, 고출력 모드에서 공통으로 사용되며, 상기 저출력 모드 전력 증폭기의 최종단의 트랜지스터의 에미터에는 직렬 되먹임 인덕터가 연결되고, 병렬로 연결된 두 모드 증폭기의 입력부에 각각 스위치가 연결된 것을 특징으로 한다.The low output mode power amplifier and the high output mode power amplifier are connected in parallel at the final stages, and other amplifier stages are commonly used in the low output mode and the high output mode, and the emitter of the transistor at the final stage of the low output mode power amplifier has a series feedback inductor. The switch is connected, characterized in that each switch is connected to the input of the two mode amplifiers connected in parallel.
상기 직렬 되먹임 인덕터는 상기 고출력 모드 전력 증폭기의 트랜지스터의 에미터에 연결되는 것을 특징으로 한다.The series feedback inductor is connected to an emitter of a transistor of the high output mode power amplifier.
상기 직렬 되먹임 인덕터는 상기 저출력 모드 전력 증폭기와 고출력 모드 증폭기의 트랜지스터의 에미터에 각각 연결되는 것을 특징으로 한다.The series feedback inductor is connected to an emitter of transistors of the low power mode power amplifier and the high power mode amplifier, respectively.
상기 증폭용 트랜지스터는 HBT 어레이로 또는, FET 소자로 구성되며, FET 소자로 구성할 때는 전류 소스가 전압 소스로 대치되는 것을 특징으로 한다.The amplifying transistor is composed of an HBT array or an FET element, and when configured as an FET element, the current source is replaced by a voltage source.
상기 각 단의 저출력 모드 전력 증폭기와 고출력 모드 전력 증폭기는 모드 스위칭을 통해 각 모드별로 각각 사용되거나, 또는 동시에 사용되는 것을 특징으로 한다.The low power mode power amplifier and the high power mode power amplifier of each stage may be used for each mode or simultaneously used through mode switching.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the following detailed description of embodiments taken in conjunction with the accompanying drawings.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.Hereinafter, with reference to the accompanying drawings illustrating the configuration and operation of the embodiment of the present invention, the configuration and operation of the present invention shown in the drawings and described by it will be described as at least one embodiment, By the technical spirit of the present invention described above and its core configuration and operation is not limited.
도 2는 본 발명의 제 1 실시예로서 1단 전력 증폭기 구조이다. 2 is a one-stage power amplifier structure as a first embodiment of the present invention.
도 2의 전력 증폭기의 기본 구조는 병렬로 연결되어 RF 입력 신호를 증폭하는 제 1, 제 2 전력 증폭기와, 제 1, 제 2 스위치(14,18)로 온/오프가 가능한 각각의 제 1, 제 2 전류 소스(13,17)로 이루어진다. 또한, 상기 제 1, 제 2 전력 증폭기의 입력단에는 입력되는 RF 신호를 임피던스 매칭을 통해 상기 제 1, 제 2 전력 증폭기로 출력하는 입력단 임피던스 정합 회로(20)가 연결되고, 상기 제 1, 제 2 전력 증폭기의 출력단에는 상기 제 1 전력 증폭기 또는 제 2 전력 증폭기에 증폭된 RF 신호를 임피던스 매칭을 통해 출력하는 공유 출력단 임피던스 정합 회로(11)가 연결된다.The basic structure of the power amplifier of FIG. 2 includes a first and a second power amplifiers connected in parallel to amplify an RF input signal, and each of the first and second switches 1 and 2 that can be turned on and off by the first and second switches 14 and 18. Consisting of second current sources 13, 17. In addition, an input terminal impedance matching circuit 20 for outputting an RF signal input to the first and second power amplifiers through impedance matching is connected to an input terminal of the first and second power amplifiers, and the first and second power amplifiers are connected to each other. A shared output stage impedance matching circuit 11 for outputting an RF signal amplified by the first power amplifier or the second power amplifier through impedance matching is connected to an output terminal of the power amplifier.
여기서, 상기 제 1 전력 증폭기는 상기 입력단 임피던스 정합회로(20), 제 1 전류 소스(13)에 따라 상기 입력단 임피던스 정합회로(20)의 RF 신호를 증폭하는 제 1 HBT 어레이(7), 상기 제 1 HBT 어레이(7)에 직렬 되먹임으로 연결된 인덕터(8), 상기 제 1 HBT 어레이(7)의 콜렉터단과 공유 출력단 임피던스 정합 회로(11) 사이에 연결되는 제 1 출력단 임피던스 정합회로(9)로 구성된다.Here, the first power amplifier is a first HBT array 7 for amplifying the RF signal of the input impedance matching circuit 20 according to the input impedance matching circuit 20, the first current source 13, the first 1 consists of an inductor 8 connected in series feedback to the HBT array 7 and a first output impedance matching circuit 9 connected between the collector stage of the first HBT array 7 and the shared output stage impedance matching circuit 11. do.
상기 제 2 전력 증폭기는 상기 입력단 임피던스 정합회로(20), 제 2 전류 소스(17)에 따라 상기 입력단 임피던스 정합회로(20)의 출력 전압을 증폭하는 제 2 HBT 어레이(6), 상기 제 2 HBT 어레이(6)의 콜렉터단과 상기 공유 출력단 임피던스 정합 회로(11) 사이에 연결되는 제 2 출력단 임피던스 정합회로(10)로 구성된다.The second power amplifier includes a second HBT array 6 and a second HBT for amplifying an output voltage of the input impedance matching circuit 20 according to the input impedance matching circuit 20 and the second current source 17. And a second output stage impedance matching circuit 10 connected between the collector stage of the array 6 and the shared output stage impedance matching circuit 11.
여기서, 상기 제 1, 제 2 HBT 어레이(7,6)는 총 에미터(Emitter) 면적이 서로 같거나 다르다. 그리고, 상기 제 1, 제 2 HBT 어레이(7,6)의 베이스에 공급되는 전류(Ib1, Ib2)는 열 문제를 고려하여 베이스 안정 저항(base ballast)(12,16)을 통해 공급된다. 또한, RF 신호는 상기 입력단 임피던스 정합회로(20), 캐패시터(19)를 통해 제 1 HBT 어레이(7)의 베이스에 공급되고, 동시에 상기 입력단 임피던스 정합회로(20), 캐패시터(15)를 통해 제 2 HBT 어레이(6)의 베이스에 공급된다.Here, the first and second HBT arrays 7 and 6 have the same or different total emitter areas. The currents Ib1 and Ib2 supplied to the bases of the first and second HBT arrays 7 and 6 are supplied through base ballasts 12 and 16 in consideration of thermal issues. In addition, the RF signal is supplied to the base of the first HBT array 7 through the input stage impedance matching circuit 20 and the capacitor 19, and simultaneously through the input stage impedance matching circuit 20 and the capacitor 15. 2 is supplied to the base of the HBT array 6.
이때, 상기 캐패시터(15,19)는 dc 블록 및 각 모드 전력증폭기의 각각의 임피던스 정합에 사용된다. 도 2의 본 발명의 전력 증폭기에 사용되는 임피던스 정합회로(20,8,9,10,11,12,16,19,15)는 반도체 일괄 공정, PCB 공정, 또는 단일 소자 공정으로 제작되는 R, L, C, 전송선 및 와이어 본딩 등으로 구현된다. In this case, the capacitors 15 and 19 are used for the impedance matching of the dc block and each mode power amplifier. The impedance matching circuits 20, 8, 9, 10, 11, 12, 16, 19, and 15 used in the power amplifier of the present invention of FIG. 2 may be fabricated in a semiconductor batch process, a PCB process, or a single device process. It is implemented by L, C, transmission line and wire bonding.
상기 제 1, 제 2 스위치(14,18)는 외부의 스위칭 전압 Vmode에 의해 온/오프가 조정된다. 상기 제 1, 제 2 스위치(14,18) 중 스위칭 전압 Vmode에 의해 스위치가 온된 전류 소스에만 출력 전류(Ib1, Ib2)가 흐르고, 이 동작하는 전류 소스에 연결된 전력 증폭기에만 소비 전류(Ic1, Ic2)가 흐르고, 증폭 동작을 한다. The first and second switches 14 and 18 are turned on and off by an external switching voltage Vmode. The output currents Ib1 and Ib2 flow only in the current source of which the switch is turned on by the switching voltage Vmode among the first and second switches 14 and 18, and the consumption currents Ic1 and Ic2 only in the power amplifier connected to the operating current source. ) Flows and amplifies.
즉, Vmode 스위칭 전압에 의해 고출력 모드, 저출력 모드 전력 증폭기가 각각 또는 동시에 동작하는 것이다. In other words, the high power mode and low power mode power amplifiers operate simultaneously or simultaneously by the Vmode switching voltage.
그리고, 전력 증폭기의 최대 RF 출력은 사용된 HBT 어레이의 총 에미터 면적에 비례하기 때문에, 실시예로 제 2 전력 증폭기의 제 2 HBT 어레이(6)의 총 에미터 면적이 제 1 전력 증폭기의 제 1 HBT 어레이(7) 보다 크다고 가정하고, 각 모드 별로 제 1, 제 2 HBT 어레이(6,7)이 각각 사용된다면, 제 2 HBT 어레이(6)를 소유한 제 2 전력 증폭기가 고출력 모드에서 사용되고, 제 1 HBT 어레이(7)를 소유한 제 1 전력 증폭기가 저출력 모드에서 사용된다. 즉, 제 1 전력 증폭기 저출력 모드 전력 증폭기가 되고, 제 2 전력 증폭기가 고출력 모드 전력 증폭기가 된다.And, since the maximum RF output of the power amplifier is proportional to the total emitter area of the HBT array used, the total emitter area of the second HBT array 6 of the second power amplifier may be the first power amplifier of the first power amplifier. Assuming that the first and second HBT arrays 6 and 7 are used for each mode, assuming that it is larger than one HBT array 7, the second power amplifier owning the second HBT array 6 is used in the high power mode. A first power amplifier owning the first HBT array 7 is used in the low power mode. That is, the first power amplifier becomes a low output mode power amplifier, and the second power amplifier becomes a high output mode power amplifier.
이때, 상기 HBT 어레이에서 총 에미터 면적이 커질수록 RF 최대 출력이나 최대 효율을 발생시키는 부하 임피던스가 낮아진다. 따라서, 병렬로 연결된 두 출력 모드 전력 증폭기에서 각 모드 전력 증폭기의 출력이나 효율을 각각 높이려면 각 모드 전력 증폭기에 적합한 부하 임피던스가 필요하다. In this case, the larger the total emitter area in the HBT array, the lower the load impedance that generates the maximum RF output or maximum efficiency. Therefore, in order to increase the output or efficiency of each mode power amplifier separately in two output mode power amplifiers connected in parallel, a load impedance suitable for each mode power amplifier is required.
도 2의 전력 증폭기에서는 각 모드 전력 증폭기에 적합한 부하 임피던스를 구현하기 위해 출력부에 각 모드 전력 증폭기에 각각 별개로 이용되는 임피던스 정합회로(20,9,10)와 공유하는 임피던스 정합회로(20,11)를 두었다. 여기에서 입력 임피던스 정합회로(20)의 일부는 두 모드에서 공유되고, 또 나머지 일부는 각각 사용된다. 병렬로 연결된 제 1, 제 2 전력 증폭기의 HBT 어레이(6,7)에 전류 소스(13,17)로부터 베이스 전류(Ib1, Ib2)가 공급되지 않으면, 그 전력 증폭기의 HBT 어레이에는 소비 전류(Ic1, Ic2)가 흐르지 않는다. 이때, 소비 전류가 흐르지 않는 증폭기의 HBT 어레이 입출력 임피던스는 하이 임피던스(High Impedance), 즉 플로팅(floating) 상태가 된다. 그리하면 이 HBT 어레이와 연결된 임피던스 정합회로는 플로팅 상태가 된다.In the power amplifier of FIG. 2, the impedance matching circuit 20, which is shared with the impedance matching circuits 20, 9, and 10 used separately for each mode power amplifier in an output unit in order to implement a load impedance suitable for each mode power amplifier, 11). Here, part of the input impedance matching circuit 20 is shared in two modes, and part of the other is used respectively. When the base currents Ib1 and Ib2 are not supplied from the current sources 13 and 17 to the HBT arrays 6 and 7 of the first and second power amplifiers connected in parallel, the current consumption Ic1 is supplied to the HBT arrays of the power amplifier. , Ic2) does not flow. At this time, the HBT array input / output impedance of the amplifier to which the current consumption does not flow becomes a high impedance, that is, a floating state. The impedance matching circuit connected to this HBT array is then in a floating state.
도 3은 저출력 모드 전력 증폭기만 동작하고 고출력 모드 전력 증폭기는 동작하지 않을 때의 본 발명의 등가 회로를 간단히 나타낸 도면이다. Figure 3 is a simplified diagram of the equivalent circuit of the present invention when only a low power mode power amplifier is operating and a high power mode power amplifier is not.
즉, 외부의 스위칭 전압 Vmode에 의해 스위치(18)는 오프되고 스위치(14)는 온되면, 저출력 모드 전력 증폭기에 연결된 전류 소스(13)는 출력 전류(Ib2)를 HBT 어레이(7)의 베이스에 공급하고, 고출력 모드 전력 증폭기에 연결된 전류 소스(17)는 출력 전류(Ib1)를 공급하지 않는다. 따라서, HBT 어레이(7)에만 소비 전류(Ic2)가 흐른다. 이때, 고출력 모드 전력 증폭기에서 오프된 HBT 어레이(6)의 기생 성분들은 무시되었다. That is, when the switch 18 is turned off and the switch 14 is turned on by an external switching voltage Vmode, the current source 13 connected to the low output mode power amplifier sends the output current Ib2 to the base of the HBT array 7. Supply, and the current source 17 connected to the high output mode power amplifier does not supply the output current Ib1. Therefore, the current consumption Ic2 flows only in the HBT array 7. At this time, parasitic components of the HBT array 6 turned off in the high power mode power amplifier were ignored.
도 4는 고출력 모드 전력 증폭기만 동작하고 저출력 모드 전력 증폭기는 동작하지 않을 때의 본 발명의 등가 회로를 간단히 나타낸 도면이다. 즉, 외부의 스위칭 전압 Vmode에 의해 스위치(18)는 온되고 스위치(14)는 오프되면, 고출력 모드 전력 증폭기에 연결된 전류 소스(17)는 출력 전류(Ib1)를 HBT 어레이(6)의 베이스에 공급하고, 저출력 모드 전력 증폭기에 연결된 전류 소스(13)는 출력 전류(Ib2)를 HBT 어레이(7)에 공급하지 않는다. 따라서, HBT 어레이(6)에만 소비 전류(Ic1)가 흐른다. 그 외 동작 원리는 도 3에서 설명한 바와 같다.4 is a simplified diagram of an equivalent circuit of the present invention when only a high power mode power amplifier operates and a low power mode power amplifier does not. That is, when the switch 18 is turned on and the switch 14 is turned off by the external switching voltage Vmode, the current source 17 connected to the high output mode power amplifier sends the output current Ib1 to the base of the HBT array 6. Supply, and the current source 13 connected to the low power mode power amplifier does not supply the output current Ib2 to the HBT array 7. Therefore, the current consumption Ic1 flows only in the HBT array 6. Other operating principles are as described with reference to FIG. 3.
본 발명의 제 1 실시예인 도 2의 전력 증폭기 구조에서 각 모드 전력 증폭기가 요구하는 최적 부하 임피던스 차가 크면 각각의 부하 임피던스를 독립적으로 구현하기가 쉽다. 만약 고출력 모드의 낮은 부하 임피던스가 공유 출력단 임피던스 정합 회로(11)에 의해 주로 형성이 되면, 저출력 모드에서 높은 임피던스는 제 1 출력단 임피던스 정합회로(9)를 이용하여 공유 출력단 임피던스 정합 회로(11)로 인한 낮은 출력 임피던스를 높은 출력 임피던스로 변환시킬 수 있다. In the power amplifier structure of FIG. 2, which is a first embodiment of the present invention, when the optimum load impedance difference required by each mode power amplifier is large, it is easy to implement each load impedance independently. If the low load impedance of the high output mode is mainly formed by the shared output stage impedance matching circuit 11, the high impedance in the low output mode is transferred to the shared output stage impedance matching circuit 11 using the first output stage impedance matching circuit 9. The resulting low output impedance can be converted to a high output impedance.
도 3의 저출력 모드시 부하 임피던스는 주로 제 1 출력단 및 공유 출력단 임피던스 정합회로(9,11)를 통해 결정된다. 왜냐하면, 공유 출력단 임피던스 정합회로(11)와 병렬로 연결된 제 2 출력단 임피던스 정합회로(10)가 대부분 한쪽이 플로팅된 짧은 라인으로 구현되기 때문에 두 임피던스의 병렬 연결점에서 보았을 때, 제 2 출력단 임피던스 정합회로(10)의 임피던스가 공유 출력단 임피던스 정합회로(11)에 비해 매우 높기 때문이다.In the low power mode of FIG. 3, the load impedance is determined mainly through the first output stage and the shared output stage impedance matching circuits 9 and 11. Since the second output stage impedance matching circuit 10 connected in parallel with the shared output stage impedance matching circuit 11 is implemented as a short line with one side mostly floating, when viewed from the parallel connection point of the two impedances, the second output stage impedance matching circuit This is because the impedance of (10) is much higher than that of the shared output stage impedance matching circuit (11).
도 4의 고출력 모드시 부하 임피던스는 주로 제 2 출력단 및 공유 출력단 임피던스 정합회로(10,11)를 통해 결정된다. 왜냐하면, 공유 출력단 임피던스 정합회로(11)와 병렬로 연결된 제 1 출력단 임피던스 정합회로(9)가 낮은 임피던스를 높은 임피던스로 변환시키는 회로이고, 두 모드간의 독립적 부하 임피던스를 확보하기 위해 두 임피던스의 병렬 연결점에서 보았을 때, 제 1 출력단 임피던스 정합회로(9)의 임피던스가 공유 출력단 임피던스 정합회로(11)에 비해 매우 높게 구현되기 때문이다.In the high output mode of FIG. 4, the load impedance is mainly determined through the second output terminal and the shared output terminal impedance matching circuits 10 and 11. This is because the first output impedance matching circuit 9 connected in parallel with the shared output impedance matching circuit 11 converts a low impedance into a high impedance, and a parallel connection point of the two impedances in order to secure independent load impedance between the two modes. This is because the impedance of the first output impedance matching circuit 9 is very high compared to the shared output impedance matching circuit 11.
상기된 도 2에서는 저출력 모드 전력증폭기의 최적 부하 임피던스를 높이기 위해 HBT 어레이(7)의 에미터에 직렬 되먹임 인덕터(8)를 달았다. 즉, 상기 HBT 어레이(7)의 에미터에 인덕터(8)를 직렬로 연결하면 그 인덕터(8)의 크기에 비례하여 HBT 어레이(7)의 최대 전력, 최대 효율 부하 임피던스가 점점 커진다. 더불어, HBT 어레이(7)의 최대 출력, 최대 효율 부하 임피던스 값의 상대적인 차이가 점점 줄어들어 HBT 어레이(7)의 출력과 효율을 동시에 효과적으로 높이는 부하 임피던스를 구현하기 쉽다. 상기 HBT 어레이(7)의 에미터에 직렬 되먹임 인덕터(8)를 달았을 때의 또 다른 기능은 직렬 되먹임 인덕터(8)의 크기가 커질수록 HBT 어레이(7)의 최대 전력 이득은 점점 낮아진다. In FIG. 2 described above, a series feedback inductor 8 is attached to the emitter of the HBT array 7 to increase the optimum load impedance of the low output mode power amplifier. That is, when the inductor 8 is connected in series to the emitter of the HBT array 7, the maximum power and the maximum efficiency load impedance of the HBT array 7 are gradually increased in proportion to the size of the inductor 8. In addition, the relative difference between the maximum output and the maximum efficiency load impedance values of the HBT array 7 gradually decreases, so that it is easy to implement a load impedance that effectively increases the output and the efficiency of the HBT array 7 simultaneously. Another function when the series feedback inductor 8 is attached to the emitter of the HBT array 7 is that as the size of the series feedback inductor 8 increases, the maximum power gain of the HBT array 7 gradually decreases.
따라서, 상기된 도 2에서는 저출력 모드 전력 증폭기의 HBT 어레이(7)의 에미터에 직렬 되먹임 인덕터(8)를 연결함으로써, HBT 어레이(6)의 에미터에 직렬 되먹임 인덕터를 갖지 않은 고출력 모드 전력 증폭기보다 전력 이득을 크게 줄일 수 있다. Thus, in FIG. 2 described above, by connecting the series feedback inductor 8 to the emitter of the HBT array 7 of the low output mode power amplifier, the high output mode power amplifier does not have a series feedback inductor to the emitter of the HBT array 6. The power gain can be greatly reduced.
전술한 HBT 어레이의 에미터 직렬 되먹임 인덕터에 의한 전력 증폭기 특성은 본 발명의 핵심 아이디어다. 이러한 아이디어를 도 5,6,7을 통해 간략히 증명한다.The power amplifier characteristic of the emitter series feedback inductor of the HBT array described above is a key idea of the present invention. This idea is briefly demonstrated through FIGS. 5, 6 and 7.
도 5는 HBT 어레이의 에미터에 연결된 직렬 되먹임 인덕터 값의 변화에 따른 HBT 어레이의 특성 변화 즉, 최대 출력 부하 임피던스, 최대 효율 부하 임피던스, 전력 이득 변화를 시뮬레이션하기 위한 회로도이다.FIG. 5 is a circuit diagram for simulating the characteristics change of the HBT array, that is, the maximum output load impedance, the maximum efficiency load impedance, and the power gain change according to the change of the series feedback inductor value connected to the emitter of the HBT array.
도 5에서 테스트에 이용한 HBT 어레이(23)의 유니트 에미터 면적은 80 um2(2 x 2um x 20um)이고, 어레이는 2x5이다. 그리고, HBT 어레이(23)의 총 에미터 면적은 800um2이다. 시뮬레이션을 간단히 하기 위해, 상기 HBT 어레이(23)는 RF 초크(27,28)와 전압 소스(29,30)를 통해 바이어스된다. 그리고, 베이스 안정 저항(Base ballast)(26)을 통해 상기 HBT 어레이(23)의 베이스에 바이어스 전류가 공급되고, RF 신호는 캐패시터(25)를 통해 상기 HBT 어레이(23)의 베이스에 전달된다.The unit emitter area of the HBT array 23 used for the test in FIG. 5 is 80 um 2 (2 × 2um × 20um), and the array is 2 × 5. The total emitter area of the HBT array 23 is 800 um 2 . To simplify the simulation, the HBT array 23 is biased through the RF chokes 27 and 28 and the voltage sources 29 and 30. A bias current is supplied to the base of the HBT array 23 through a base ballast 26, and an RF signal is transmitted to the base of the HBT array 23 through a capacitor 25.
이러한 구조에서 상기 HBT 어레이(23)의 에미터에 연결된 직렬 되먹임 인덕터 Le(24) 값을 도 6a 내지 도 6c와 같이 가변시키면서 HBT 어레이(23)의 최대 전력, 최대 효율 부하 임피던스의 변화와 전력 이득 변화를 조사하였다. 에미터에 직렬 되먹임 인덕터(24)를 가진 HBT 어레이(23)의 최고 특성이 전력 증폭기의 최고 특성의 한계를 결정하기 때문에 이러한 시뮬레이션 결과는 매우 의미가 있다. In this structure, the value of the maximum power, the maximum efficiency load impedance, and the power gain of the HBT array 23 are varied while the value of the series feedback inductor Le 24 connected to the emitter of the HBT array 23 is varied as shown in FIGS. 6A to 6C. The change was investigated. This simulation result is very meaningful because the highest characteristic of the HBT array 23 with the series feedback inductor 24 in the emitter determines the limit of the highest characteristic of the power amplifier.
도 6a 내지 도 6c는 상기 HBT 어레이(23)의 에미터에 연결된 직렬 되먹임 인덕터(23) 값을 0, 0.5, 1nH로 가변시키면서 조사한 HBT 어레이(23)의 최대 전력, 최대 효율 부하 임피던스의 변화를 보여주고 있다. 여기서, 테스트 주파수는 US PCS 대역(1.860∼1.910GHz)의 중심 주파수인 1.885GHz이고, 소스 임피던스는 20+j20이다. 입력 전력은 8dBm이다. 전술한 바와 같이 에미터 직렬 되먹임 인덕터(24)값이 커질수록 HBT 어레이(23)의 최대 출력 부하 임피던스(Zm2), 최대 효율 부하 임피던스(Zm1)가 점점 커지고, HBT 어레이(23)의 최대 출력 부하 임피던스(Zm2), 최대 효율 부하 임피던스(Zm1) 값의 상대적인 차이가 점점 줄어드는 것을 알 수 있다. 6A to 6C illustrate changes in the maximum power and the maximum efficiency load impedance of the HBT array 23 irradiated while varying the values of the series feedback inductor 23 connected to the emitters of the HBT array 23 to 0, 0.5, and 1 nH. Is showing. Here, the test frequency is 1.885 GHz, which is the center frequency of the US PCS band (1.860 to 1.910 GHz), and the source impedance is 20 + j20. The input power is 8dBm. As described above, as the emitter series feedback inductor 24 increases, the maximum output load impedance Zm2 and the maximum efficiency load impedance Zm1 of the HBT array 23 become larger, and the maximum output load of the HBT array 23 increases. It can be seen that the relative difference between the impedance Zm2 and the maximum efficiency load impedance Zm1 decreases gradually.
도 7은 상기 HBT 어레이(23)의 에미터에 연결된 직렬 되먹임 인덕터 Le(24) 값을 0에서 2nH로 가변시키면서 조사한 HBT 어레이(23)의 최대 전력 이득 변화를 보여주고 있다. 전술한 바와 같이 에미터 직렬 되먹임 인덕터 Le(24) 값이 커질수록 HBT 어레이(23)의 최대 전력 이득이 감소함을 알 수 있다. 일예로, 주파수 1.885GHz에서 Le=0.0nH일때, HBT 어레이(23)의 최대 전력 이득은 19.5dB이고, Le=1.0nH일때, 상기 HBT 어레이(23)의 최대 전력 이득은 11.5dB이다. 위 두 시뮬레이션 결과를 볼 때, 본 발명의 제 1 실시예인 도 2의 전력 증폭기에서 저출력 모드 전력 증폭기의 HBT 어레이(7)의 에미터에 연결된 인덕터(8) 값을 적절히 선택하면 병렬 연결된 고출력 모드와 저출력 모드 전력 증폭기간의 최적 부하 임피던스 차를 크게 할 수가 있어 각 모드 전력 증폭기 간의 최대 출력, 최대 효율 부하 임피던스를 각각 최적으로 구현하기가 쉽고, 또한 저출력 모드의 전력 이득을 크게 줄일 수 있어 MSM 6xxx 칩과 같은 Zero IF 통신 시스템 칩의 RF 전력 증폭기 요구사항을 효과적으로 만족시킬 수 있다.FIG. 7 shows the maximum power gain change of the HBT array 23 investigated while varying the value of the series feedback inductor Le 24 connected to the emitter of the HBT array 23 from 0 to 2 nH. As described above, it can be seen that as the emitter series feedback inductor Le 24 increases, the maximum power gain of the HBT array 23 decreases. For example, when Le = 0.0nH at the frequency 1.885 GHz, the maximum power gain of the HBT array 23 is 19.5 dB, and when Le = 1.0 nH, the maximum power gain of the HBT array 23 is 11.5 dB. From the above two simulation results, in the power amplifier of FIG. 2 according to the first embodiment of the present invention, if the inductor 8 value connected to the emitter of the HBT array 7 of the low power mode power amplifier is properly selected, It is possible to increase the optimal load impedance difference between the low power mode power amplifiers, so that it is easy to realize the maximum output and maximum efficiency load impedance between each mode power amplifier, respectively, and the power gain of the low power mode can be greatly reduced. It can effectively meet the RF power amplifier requirements of the same Zero IF communication system chip.
도 8은 본 발명의 제 2 실시예에 따른 전력 증폭기로서, 도 2를 기본 구조로 하여 설계된 2단 이상의 전력 증폭기 구조이다. 구동단(200)과 출력단(100) 각각에서 2개의 전력 증폭기(즉, 저출력 모드, 고출력 모드 증폭기)가 병렬로 연결되어 있고, 각 전력 증폭기의 베이스에는 스위칭 가능한 각각의 전류 소스가 연결되어 있다. Vmode 전압에 의해 구동단(200)과 출력단(100) 각각에서 1개씩의 전류 소스와 이와 연결된 전력 증폭기가 동작한다. 이런 방식으로 고출력 모드, 저출력 모드 다단 전력 증폭기가 각각 동작한다. 즉, 저출력 모드 전력 증폭기의 출력단에는 HBT 어레이(107)의 에미터에 직렬 되먹임 인덕터(108)가 연결되어 있다. 출력단 (100)의 저출력 모드 증폭기의 HBT 어레이(107)의 에미터에 연결된 직렬 되먹임 인덕터(108)는 전력 증폭기의 최대 출력, 최대 효율을 고려한 부하 임피던스를 고려한 값으로 결정된다. 또한 전력 이득 조절에 이용될 수 있다. 그리고, 출력단(100)과 마찬가지로 구동단(200)의 저출력 모드 증폭기(121)의 HBT 어레이의 에미터에 직렬 되먹임 인덕터를 연결할 경우, 저출력 모드 전력 증폭기의 전력 이득과 최대 출력, 최대 효율을 위한 저출력 모드 구동단 증폭기(121)와 출력단 HBT 어레이(107) 사이의 중간단 임피던스 정합을 최적화 할 수 있다. 각 모드에 사용되는 구동단(200)의 전력 증폭기(121,124)는 각기 모드에 적합한 전력 이득, 최대 전력 등을 가지며, 증폭단수도 같거나 다를 수 있다. 중간단 임피던스 정합회로(120)는 각 모드별 독립적 임피던스 정합 회로로만 구현되거나, 또는 일부 회로는 두 모드의 공유 회로로 사용되고 나머지 일부 회로는 각 모드별 독립적 임피던스 정합 회로로 사용되는 구조로 구현된다. 도 8의 본 발명의 전력 증폭기에 사용되는 임피던스 정합 회로(120,119,115,112,116,108,109,110,111)는 반도체 일괄 공정,PCB 공정 또는 단일 소자 공정으로 제작되는 R, L, C , 전송선, 및 와이어 본딩 등으로 구현된다. FIG. 8 is a power amplifier according to a second embodiment of the present invention, and has a power amplifier structure of two or more stages designed based on FIG. 2. In each of the driving stage 200 and the output stage 100, two power amplifiers (ie, a low output mode and a high output mode amplifier) are connected in parallel, and respective switchable current sources are connected to the base of each power amplifier. One current source and a power amplifier connected thereto operate at each of the driving stage 200 and the output stage 100 by the Vmode voltage. In this way, the high power mode and low power mode multistage power amplifiers operate respectively. That is, the series feedback inductor 108 is connected to the emitter of the HBT array 107 at the output terminal of the low output mode power amplifier. The series feedback inductor 108 connected to the emitter of the HBT array 107 of the low power mode amplifier of the output stage 100 is determined to take into account the maximum output of the power amplifier and the load impedance considering the maximum efficiency. It can also be used for power gain adjustment. In addition, when the series feedback inductor is connected to the emitter of the HBT array of the low power mode amplifier 121 of the driving stage 200, as in the output stage 100, the low power for the power gain, the maximum output, and the maximum efficiency of the low output mode power amplifier. The middle stage impedance matching between the mode driving stage amplifier 121 and the output stage HBT array 107 may be optimized. The power amplifiers 121 and 124 of the driving stage 200 used in each mode have power gain, maximum power, etc. suitable for each mode, and the number of amplification stages may be the same or different. The intermediate stage impedance matching circuit 120 may be implemented only as an independent impedance matching circuit for each mode, or some circuits may be implemented as a shared circuit of two modes, and some circuits may be implemented as a structure used as an independent impedance matching circuit for each mode. The impedance matching circuits 120, 119, 115, 112, 116, 108, 109, 110, and 111 used in the power amplifier of FIG. 8 are implemented by R, L, C, transmission lines, wire bonding, etc., which are manufactured in a semiconductor batch process, a PCB process, or a single device process.
도 9은 본 발명의 제 3 실시예에 따른 전력 증폭기로서, 도 8를 기본 구조로 하고, 병렬 연결되는 두 모드 전력 증폭기의 구동 증폭기(121,124)의 각 입력부에 스위치(127,128)가 각각 연결된 2단 이상의 전력 증폭기 구조이다. 8도와 같은 병렬 연결된 두 모드 전력 증폭기 구조에서 모드 전압에 의해 동작하는 증폭기의 출력 신호의 일부가 동작하지 않는 증폭기의 기생 성분을 통해 입력부으로 다시 되먹임되면 동작하는 전력 증폭기가 발진할 가능성이 있다. 이럴 경우, 동작하지 않는 증폭기를 통해 출력부에서 입력부로 되먹임되는 신호를 차단하기 위해 두 모드 전력 증폭기의 구동 증폭기(121,124) 각 입력부에 스위치(127,128)를 각각 연결하여, 동작하는 구동 증폭기의 입력부에 있는 스위치는 ON 시키고, 동작하지 않는 구동 증폭기의 입력부에 있는 스위치는 OFF 시킨다. 회로의 안정성이 확보되면 한쪽 모드의 구동 증폭기 입력부에만 스위치를 연결하거나, 또는 둘 다 제거 할 수도 있다.9 is a power amplifier according to a third embodiment of the present invention, which has a basic structure as shown in FIG. 8, and has two stages in which switches 127 and 128 are respectively connected to inputs of driving amplifiers 121 and 124 of two mode power amplifiers connected in parallel. The above is the power amplifier structure. In a two-mode power amplifier structure connected in parallel, such as 8 degrees, if a part of the output signal of the amplifier operated by the mode voltage is fed back to the input through the parasitic component of the inoperative amplifier, the operating power amplifier may oscillate. In this case, the switches 127 and 128 are respectively connected to the inputs of the driving amplifiers 121 and 124 of the two mode power amplifiers in order to block a signal fed back from the output to the input through the inoperative amplifier. Turn on any switch and turn off the switch at the input of the inoperative drive amplifier. Once the circuit is assured, the switch can only be connected to the drive amplifier input in either mode, or both can be removed.
도 10은 본 발명의 제 4 실시예에 따른 전력 증폭기로서, 도 2를 기본 구조로 하여 설계된 2단 이상의 전력 증폭기 구조이다. 구동단(400)은 두 모드에서 공유하며 1도와 같이 저출력 모드에서는 고출력 모드에 비해 소모 전류가 줄어든다. 모드 전압(Vmode)에 의해 전류 소스(222)의 출력 전류(Ib21,Ib22)가 조절되고, 상기 구동증폭기(221)에서 소비되는 전류(Ic1,Ic2)가 결정된다. 출력단(300)은 도 2도와 같이 2개의 전력 증폭기(즉, 저출력 모드, 고출력 모드 증폭기)가 병렬로 연결되어 있고, 각 전력 증폭기의 베이스에는 스위칭 가능한 각각의 전류 소스가 연결되어 있다. Vmode 전압에 의해 스위치(214,218) 온 된 전류 소스(213,217)와 연결된 HBT 어레이(207,206)가 동작한다. 이런 방식으로 고출력 모드, 저출력 모드 다단 전력 증폭기가 각각 동작한다. 즉, 저출력 모드 전력 증폭기의 출력단에는 HBT 어레이(207)의 에미터에 직렬 되먹임 인덕터(208)가 연결되어 있다. 출력단 (300)의 저출력 모드 증폭기의 HBT 어레이(207)의 에미터에 연결된 직렬 되먹임 인덕터(208)는 전력 증폭기의 최대 출력, 최대 효율을 고려한 부하 임피던스를 고려한 값으로 결정된다. 또한 전력 이득 조절에 이용될 수 있다. 그리고 공유되는 구동증폭기(221) 각 모드에 소모전류가 변하는 형태로 상용되며 이에 따라 약간의 전력 이득의 차이를 가져온다. 이 전력 증폭기 구조에서 두 모드간 큰 전력 이득차를 얻기 위해서는 중간단 임피던스 정합 회로 (220)와 HBT 어레이(207)의 에미터에 연결된 직렬 되먹임 인덕터(208)가 이용된다. 두 모드 동작에서 한 개의 구동 증폭기(221)를 공동으로 사용하므로 회로가 간단해지고, 칩 사이즈가 줄어드는 장점이 있다. 도 10의 본 발명의 전력 증폭기에 사용되는 임피던스 정합 회로(220,219,215,212,216,208,209,210,211)는 반도체 일괄 공정, PCB 공정 또는 단일 소자 공정으로 제작되는 R, L, C , 전송선, 및 와이어 본딩 등으로 구현된다. 10 is a power amplifier according to a fourth embodiment of the present invention, and has a power amplifier structure of two or more stages designed based on FIG. 2. The driving stage 400 is shared in both modes, and in the low power mode as shown in FIG. 1, the current consumption is reduced compared to the high power mode. The output currents Ib21 and Ib22 of the current source 222 are adjusted by the mode voltage Vmode, and the currents Ic1 and Ic2 consumed by the driving amplifier 221 are determined. In the output stage 300, two power amplifiers (ie, a low output mode and a high output mode amplifier) are connected in parallel as shown in FIG. 2, and respective switchable current sources are connected to the base of each power amplifier. HBT arrays 207 and 206 connected to current sources 213 and 217 switched on by the Vmode voltage are operated. In this way, the high power mode and low power mode multistage power amplifiers operate respectively. That is, the series feedback inductor 208 is connected to the emitter of the HBT array 207 at the output terminal of the low output mode power amplifier. The series feedback inductor 208 connected to the emitter of the HBT array 207 of the low power mode amplifier of the output stage 300 is determined to take into account the maximum output of the power amplifier, the load impedance considering the maximum efficiency. It can also be used for power gain adjustment. In addition, the current consumption in each mode of the shared driving amplifier 221 is changed, and thus brings a slight difference in power gain. In this power amplifier structure, a series feedback inductor 208 connected to the intermediate impedance matching circuit 220 and the emitter of the HBT array 207 is used to obtain a large power gain difference between the two modes. Since one drive amplifier 221 is jointly used in two mode operations, the circuit is simplified and the chip size is reduced. The impedance matching circuits 220, 219, 215, 212, 216, 208, 209, 210, and 211 used in the power amplifier of FIG. 10 are implemented by R, L, C, transmission lines, wire bonding, etc., which are manufactured in a semiconductor batch process, a PCB process, or a single device process.
도 11은 본 발명의 제 5 실시예에 따른 전력 증폭기로서, 도 10을 기본 구조로 하고, 병렬 연결되는 두 모드의 출력 전력 증폭기의 HBT 어레이(207,206)의 각 입력부에 스위치(223,224)가 각각 연결된 2단 이상의 전력 증폭기 구조이다. 도 10과 같은 병렬 연결된 두 모드의 출력 전력 증폭기에서 모드 전압에 의해 동작하는 증폭기의 출력 신호의 일부가 동작하지 않는 증폭기의 기생 성분을 통해 입력부로 다시 되먹임되면 동작하는 전력 증폭기가 발진할 가능성이 있다. 이럴 경우, 동작하지 않는 증폭기를 통해 출력부에서 입력부로 되먹임되는 신호를 차단하기 위해 두 모드의 출력 전력 증폭기의 HBT 어레이(207,206)의 각 입력부에 스위치(223,224)를 각각 연결하여, 동작하는 출력 전력 증폭기의 입력부에 있는 스위치는 ON시키고, 동작하지 않는 출력 전력 증폭기의 입력부에 있는 OFF시킨다. 회로의 안정성이 확보되면 한쪽 모드의 출력 전력 증폭기의 입력부에만 스위치를 연결하거나, 또는 둘 다 제거 할 수도 있다.FIG. 11 is a power amplifier according to a fifth embodiment of the present invention, in which the switches 223 and 224 are connected to respective inputs of the HBT arrays 207 and 206 of the two-mode output power amplifiers connected in parallel. It is a power amplifier structure of two or more stages. In an output power amplifier of two modes connected in parallel as shown in FIG. 10, when a part of the output signal of the amplifier operated by the mode voltage is fed back to the input through a parasitic component of the amplifier that is not operated, the operating power amplifier may oscillate. . In this case, the output power is operated by connecting the switches 223 and 224 to the respective inputs of the HBT arrays 207 and 206 of the output power amplifiers of the two modes, in order to block a signal fed back from the output to the input through the inoperative amplifier. The switch at the input of the amplifier is turned on and turned off at the input of the inoperative output power amplifier. Once the circuit is assured, the switch can only be connected to the input of one mode output power amplifier, or both can be removed.
도 12는 본 발명의 제 6 실시예에 따른 전력 증폭기로서, 고출력 모드 전력 증폭기의 HBT 어레이(306)의 에미터에 직렬 되먹임 인덕터(308)를 연결하였다. 그외 구조는 전술한 도 2의 구조와 동일하다. 이 경우 직렬 되먹임 인덕터(308)가 커짐에 따라 고출력 모드 전력 증폭기의 최적 출력, 최적 효율 부하 임피던스가 커진다. 따라서, 직렬 되먹임 인덕터(308)의 크기를 조절하면 저출력 모드, 고출력 모드의 전력 증폭기 최적 부하 임피던스가 거의 동일해 질 수 있다. 이로 인해, 두 전력 증폭기가 동일한 부하 임피던스 정합 회로를 가지므로 회로 구성이 간단해지는 장점이 있다. 대신, 이런 경우 고출력 모드의 전력 이득이 감소한다. 도 12의 전력 증폭기를 도 8,9,10,11의 출력단에 사용할 경우, 도 8,9,10,11과 같은 다단 전력 증폭기를 구현할 수 있다. 이러한 다단 증폭기의 구조와 동작 원리는 앞서 도 8,9,10,11를 설명한 내용과 같다.12 is a power amplifier according to a sixth embodiment of the present invention, and a series feedback inductor 308 is connected to an emitter of an HBT array 306 of a high output mode power amplifier. The other structure is the same as that of FIG. In this case, as the series feedback inductor 308 increases, the optimum output and the optimum efficiency load impedance of the high output mode power amplifier increase. Therefore, by adjusting the size of the series feedback inductor 308, the power amplifier optimum load impedance in the low output mode and the high output mode may be approximately equal. This has the advantage that the circuit configuration is simplified because both power amplifiers have the same load impedance matching circuit. Instead, the power gain of the high output mode is reduced in this case. When the power amplifier of FIG. 12 is used for the output terminals of FIGS. 8, 9, 10, and 11, a multi-stage power amplifier as shown in FIGS. 8, 9, 10, and 11 may be implemented. The structure and operation principle of the multi-stage amplifier are the same as described above with reference to FIGS. 8, 9, 10, and 11.
도 13은 본 발명의 제 7 실시예에 따른 전력 증폭기로서, 고출력 모드 전력 증폭기의 HBT 어레이(406)의 에미터와 저출력 모드 전력 증폭기의 HBT 어레이(407)의 에미터에 각각의 직렬 되먹임 인덕터(421,408)가 연결된다. 그 외 구조는 전술한 도 2의 구조와 동일하다. 도 13의 경우는 전술한 도 2,12의 전력증폭기의 기능을 포함하는 본 발명의 포괄적인 한 예에 해당된다. 도 10에서 두 에미터 직렬 되먹임 인덕터(408,421)의 값을 조절함에 따라 고출력 모드, 저출력 모드 전력 증폭기간의 최적 출력, 최적 효율 부하 임피던스 및 전력 이득 등을 자유로이 조절할 수 있다. 도 13의 전력 증폭기를 도8,9,10,11의 출력단에 사용할 경우, 도 8,9,10,11과 같은 다단 전력 증폭기를 구현할 수 있다. 이러한 다단 증폭기의 구조와 동작 원리는 앞서 도 8,9,10,11을 설명한 내용과 같다.FIG. 13 is a power amplifier according to a seventh embodiment of the present invention, each of which has a series feedback inductor (e.g., an emitter of an HBT array 406 of a high power mode power amplifier and an emitter of an HBT array 407 of a low power mode power amplifier). 421 and 408 are connected. The other structure is the same as that of FIG. 13 corresponds to a comprehensive example of the present invention including the function of the power amplifier of FIGS. 2 and 12 described above. By adjusting the values of the two emitter series feedback inductors 408 and 421 in FIG. 10, the optimum output between the high output mode, the low output mode power amplifier, the optimum efficiency load impedance, and the power gain can be freely adjusted. When the power amplifier of FIG. 13 is used for the output terminals of FIGS. 8, 9, 10, and 11, a multi-stage power amplifier as shown in FIGS. 8, 9, 10, and 11 may be implemented. The structure and operation principle of the multi-stage amplifier are the same as those described with reference to FIGS. 8, 9, 10, and 11.
도 14는 본 발명의 제 8 실시예로서, 도 2에서 출력 임피던스 정합 회로도를 구체적으로 제시한 전력 증폭기 구조이다. 공유 출력 임피던스 회로는 직렬L(524), 병렬C(527), 직렬L(525), 병렬C(528)로 구성된다. 캐패시터 C 526은 DC 블록 캐패시터이다. 직렬L(522), 병렬C(521)는 낮은 출력 임피던스를 높은 출력 임피던스로 변환시키는 저출력 모드 출력 임피던스 변환 회로이다. 직렬L(523)은 고출력 모드에서 독립적으로 사용하는 출력 임피던스 정합 회로이다. 직렬L(529), 병렬C(530)은 HBT 어레이(506,507)에 dc 전원을 공급하고 RF신호가 전원으로 빠지는 것을 차단하는 RF 초크 역할을 한다. 도 14의 전력 증폭기를 도8,9,10,11의 출력단에 사용할 경우, 도 8,9,10,11과 같은 다단 전력 증폭기를 구현할 수 있다. 이러한 다단 증폭기의 구조와 동작 원리는 앞서 도 8,9,10,11를 설명한 내용과 같다.FIG. 14 is a power amplifier structure of the eighth embodiment of the present invention. The output impedance matching circuit diagram of FIG. The shared output impedance circuit is composed of series L 524, parallel C 527, series L 525, and parallel C 528. Capacitor C 526 is a DC block capacitor. Series L 522 and parallel C 521 are low output mode output impedance conversion circuits for converting low output impedance to high output impedance. The series L 523 is an output impedance matching circuit used independently in the high output mode. The serial L 529 and the parallel C 530 serve as an RF choke for supplying dc power to the HBT arrays 506 and 507 and for preventing the RF signal from falling out. When the power amplifier of FIG. 14 is used for the output stages of FIGS. 8, 9, 10, and 11, a multi-stage power amplifier as shown in FIGS. 8, 9, 10, and 11 may be implemented. The structure and operation principle of the multi-stage amplifier are the same as described above with reference to FIGS. 8, 9, 10, and 11.
이상에서와 같이 본 발명의 제 1 내지 제 7 실시예에서, 전술한 병렬 연결된 두개의 전력 증폭기(즉, 저출력 모드 전력 증폭기, 고출력 모드 전력 증폭기)는 스위칭을 통해 소요되는 출력 전력에 따라 각각 사용되거나, 또는 동시에 사용될 수 있다. 이때, 각 모드에 해당하는 전류 소스가 동작한다. 이러한 일련의 동작은 전류 소스의 온/오프 동작을 제어하는 모드 스위치(Vmode 전압)에 의해 수행된다.As described above, in the first to seventh embodiments of the present invention, the above-described two parallel-connected power amplifiers (that is, a low output mode power amplifier and a high output mode power amplifier) may be used according to the output power required through switching, respectively. May be used simultaneously. At this time, a current source corresponding to each mode is operated. This series of operations is performed by a mode switch (Vmode voltage) that controls the on / off operation of the current source.
또한, 본 발명은 HBT 어레이의 에미터에 고정 인덕터 대신 가변이 가능한 인덕터나 스위치를 통한 인덕터 뱅크를 사용하면, 여러 출력 모드에서 전력 증폭기의 최대 전력, 효율, 전력 이득 등을 효과적으로 조절할 수 있다. 여기서 스위치는 반도체 스위치나 MEMS 스위치가 사용될 수 있다.In addition, the present invention can effectively adjust the maximum power, efficiency, power gain, etc. of the power amplifier in various output modes by using an inductor bank through a variable inductor or a switch instead of a fixed inductor in the emitter of the HBT array. The switch may be a semiconductor switch or a MEMS switch.
또한, 본 발명의 HBT 어레이는 다른 종류의 BJT와 CMOS, LDMOS, HEMT, EHEMT와 같은 종류의 FET 소자로 대체가 가능하다. 상기 FET로 대치될 경우에는 전류 소스가 전압 소스로 대치된다. In addition, the HBT array of the present invention can be replaced by other types of FET devices such as BJT, CMOS, LDMOS, HEMT, and EHEMT. When replaced by the FET, the current source is replaced by a voltage source.
한편, 현재 대부분의 휴대폰에 사용중인 도 1의 기존 전력 증폭기 경우, 저출력 모드 전력 증폭기의 최대 효율은 10%, 고출력 모드 전력 증폭기의 최대 효율은 40% 정도이다. 그러나 도 2, 8, 9, 10, 11,13,14와 같은 본 발명의 전력 증폭기는 저출력 모드에 사용된 HBT 어레이의 에미터에 직렬 되먹임 인덕터를 연결함으로써, 저출력 모드 전력 증폭기의 부하 임피던스를 높여 저출력 모드 효율을 거의 고출력 모드 효율 수순까지 구현할 수 있다. 이것은 저출력 모드의 전력을 높이는 아주 획기적인 방법이 될 것이다. 현재 사용 중인 휴대폰의 경우, 기지국과의 거리가 멀지 않은 도심에서는 대부분 저출력 모드로 사용하기 때문에 본 발명의 전력 증폭기를 사용할 경우, 저출력 모드의 효율이 아주 좋아지므로 휴대폰 사용시 바테리 수명을 훨씬 높일 수 있다. Meanwhile, in the existing power amplifier of FIG. 1, which is currently used in most mobile phones, the maximum efficiency of the low power mode power amplifier is 10% and the maximum efficiency of the high power mode power amplifier is about 40%. However, the power amplifier of the present invention as shown in Figs. 2, 8, 9, 10, 11, 13, 14 increases the load impedance of the low power mode power amplifier by connecting a series feedback inductor to the emitter of the HBT array used in the low power mode. The low power mode efficiency can be realized up to the high power mode efficiency procedure. This would be a very breakthrough way to increase power in low power modes. In the case of the mobile phone currently being used, since most of the city is not far from the base station is used in the low power mode, when using the power amplifier of the present invention, the efficiency of the low power mode is very good, so the battery life can be much increased when using the mobile phone.
또한, RF 소자의 간소화를 위해 앞으로 제로 IF 또는 다이렉트 컨버젼 회로가 핸드폰 통신 시스템에 적극 응용될 추세이다. 이러한 시스템에서 신호대 잡음 성능을 높이기 위해 두 출력 모드 간의 전력 이득차가 큰(약 10dB) 전력 증폭기가 요구되고 있다. 현재 휴대폰에 사용중인 도 1의 기존 전력증폭기 경우, 모드간 전력 증폭기의 전력 이득차가 약 2∼3dB 정도이다. 그러나, 도 8과 같은 본 발명의 전력 증폭기는 저출력 모드에 사용된 HBT 어레이의 에미터에 직렬 되먹임 인덕터를 연결함으로써, 저출력 모드 전력 증폭기의 전력 이득을 고출력 모드 전력 증폭기에 비해 10dB 낮은 값으로 쉽게 구현할 수 있다.In addition, in order to simplify the RF devices, zero IF or direct conversion circuits will be actively applied to mobile communication systems. In these systems, a power amplifier with a large power gain difference (about 10dB) between the two output modes is required to improve signal-to-noise performance. In the existing power amplifier of FIG. 1 currently used in a mobile phone, the power gain difference between modes is about 2 to 3 dB. However, the power amplifier of the present invention as shown in FIG. 8 can easily implement the power gain of the low power mode power amplifier to 10 dB lower than the high power mode power amplifier by connecting a series feedback inductor to the emitter of the HBT array used in the low power mode. Can be.
이상에서와 같이 본 발명에 따른 전력 증폭기는 다음과 같은 효과가 있다.As described above, the power amplifier according to the present invention has the following effects.
첫째, 전력 증폭기의 HBT 어레이의 에미터에 직렬 되먹임 인덕터를 연결함으로써, 전력 증폭기의 최대 출력, 최대 효율 임피던스를 조절하는 효과를 가진다.First, by connecting the series feedback inductor to the emitter of the HBT array of the power amplifier, it has the effect of adjusting the maximum output, the maximum efficiency impedance of the power amplifier.
둘째, 전력 증폭기의 HBT 어레이의 에미터에 직렬 되먹임 인덕터를 연결함으로써, 전력 증폭기의 전력 이득을 조절하는 효과를 가진다.Second, by connecting a series feedback inductor to the emitter of the HBT array of the power amplifier, it has the effect of adjusting the power gain of the power amplifier.
셋째, 전술한 저출력, 고출력 모드를 가진 병렬 연결된 두개의 전력 증폭기에서 각 증폭단에 사용된 HBT 어레이의 에미터에 직렬 되먹임 인덕터를 각각 연결함으로써, 각각의 출력 모드에서 전력 증폭기의 효율을 높이고, 출력의 최적 임피던스와 소스 임피던스를 조절하는 효과를 가진다.Third, by connecting series feedback inductors to the emitters of the HBT arrays used in each amplifier stage in the two parallel connected power amplifiers having the low output and high output modes, the efficiency of the power amplifier in each output mode is increased, and It has the effect of adjusting the optimum impedance and the source impedance.
네째, 전술한 저출력, 고출력 모드를 가진 병렬 연결된 두개의 전력 증폭기에서 각 증폭단에 사용된 HBT 어레이의 에미터에 직렬 되먹임 인덕터를 각각 연결함으로써, 각각의 출력 모드에서 전력 증폭기의 전력 이득을 조절하는 효과를 가진다.Fourth, the effect of adjusting the power gain of the power amplifier in each output mode by connecting series feedback inductors to the emitters of the HBT array used in each amplifier stage in the two parallel connected power amplifiers having the low and high output modes described above. Has
따라서, 본 발명의 전력 증폭기는 바테리를 사용하는 무선 휴대폰, 무선 PDA, 노트북 PC의 무선 LAN 카드 등에 효과적으로 사용될 수 있다. 그리고, 이에 한정되지 않고 모든 유무선 통신 시스템에 효과적으로 사용될 수 있다. 특히 저출력 모드와 고출력 모드에서 각각 소비 전력효율을 높이고자 하는 통신시스템에 매우 효과적으로 사용될 수 있다. 또한, 각 모드간에 전력 이득 차를 조절할 경우에 매우 유용하다.Therefore, the power amplifier of the present invention can be effectively used in wireless cellular phones, wireless PDAs, and wireless LAN cards of notebook PCs using batteries. In addition, the present invention may be effectively used in all wired and wireless communication systems without being limited thereto. In particular, it can be used very effectively in a communication system that wants to improve power consumption in low power mode and high power mode, respectively. It is also very useful when adjusting the power gain difference between each mode.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다. Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.
도 1은 종래의 전력 증폭기의 일 예를 보인 도면1 is a view showing an example of a conventional power amplifier
도 2는 본 발명의 제 1 실시예에 따른 전력 증폭기를 보인 도면2 shows a power amplifier according to a first embodiment of the present invention;
도 3은 도 2에서 저출력 모드로 동작할 때의 전력 증폭기의 등가 도면3 is an equivalent diagram of a power amplifier when operating in a low power mode in FIG.
도 4는 도 2에서 고출력 모드로 동작할 때의 전력 증폭기의 등가 도면4 is an equivalent diagram of a power amplifier when operating in high power mode in FIG.
도 5는 도 2의 HBT 어레이의 에미터에 연결된 직렬 되먹임 인덕터의 변화에 따른 HBT 어레이의 특성 변화를 시뮬레이션하기 위한 회로도5 is a circuit diagram for simulating a characteristic change of the HBT array according to the change of the series feedback inductor connected to the emitter of the HBT array of FIG.
도 6a 내지 도 6c는 도 2의 HBT 어레이의 에미터에 연결된 직렬 되먹임 인덕터의 변화에 따른 HBT 어레이의 최대 출력 부하 임피던스와 최대 효율 부하 임피던스의 변화를 그래프화한 도면6A to 6C are graphs showing the change of the maximum output load impedance and the maximum efficiency load impedance of the HBT array according to the change of the series feedback inductor connected to the emitter of the HBT array of FIG.
도 7은 도 2의 HBT 어레이의 에미터에 연결된 직렬 되먹임 인덕터의 변화에 따른 HBT 어레이의 최대 전력 이득 변화를 그래프화한 도면FIG. 7 is a graph illustrating the maximum power gain change of the HBT array according to the change of the series feedback inductor connected to the emitter of the HBT array of FIG.
도 8은 본 발명의 제 2 실시예에 따른 전력 증폭기를 보인 도면8 illustrates a power amplifier according to a second embodiment of the present invention.
도 9는 본 발명의 제 3 실시예로서, 도 8에서 저출력 모드, 고출력 모드 전력 증폭기 간에 격리를 위해 병렬로 연결된 두 모드 증폭기의 입력부에 각각 스위치가 추가된 도면FIG. 9 is a third embodiment of the present invention, in which switches are respectively added to inputs of two mode amplifiers connected in parallel for isolation between low and high power mode power amplifiers in FIG.
도 10은 본 발명의 제 4 실시예에 따른 전력 증폭기를 보인 도면10 shows a power amplifier according to a fourth embodiment of the present invention.
도 11은 본 발명의 제 5 실시예로서, 도 10에서 저출력 모드, 고출력 모드 전력 증폭기 간에 격리를 위해 병렬로 연결된 두 모드 증폭기의 입력부에 각각 스위치가 추가된 도면FIG. 11 is a fifth embodiment of the present invention, in which switches are respectively added to inputs of two mode amplifiers connected in parallel for isolation between low and high power mode power amplifiers in FIG. 10.
도 12는 본 발명의 제 6 실시예에 따른 전력 증폭기를 보인 도면12 illustrates a power amplifier according to a sixth embodiment of the present invention.
도 13은 본 발명의 제 7 실시예에 따른 전력 증폭기를 보인 도면13 illustrates a power amplifier according to a seventh embodiment of the present invention.
도 14는 본 발명의 제 8 실시예로서, 도 2에서 출력 임피던스 정합 회로도를 구체적으로 제시한 도면FIG. 14 is an eighth embodiment of the present invention and specifically illustrates an output impedance matching circuit diagram in FIG. 2.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
6,7 : HBT 어레이 8 : 직렬 되먹임 인덕터6,7: HBT array 8: series feedback inductor
9,10,11,20 : 임피던스 정합회로9,10,11,20: impedance matching circuit
12,16 : 베이스 안정 저항 13,17 : 전류 소스12,16: base stability resistor 13,17: current source
14,18 : 스위치 15,19 : 캐패시터14,18: switch 15,19: capacitor
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0074392A KR100487347B1 (en) | 2002-11-27 | 2002-11-27 | High Efficiency Power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0074392A KR100487347B1 (en) | 2002-11-27 | 2002-11-27 | High Efficiency Power amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040046461A KR20040046461A (en) | 2004-06-05 |
| KR100487347B1 true KR100487347B1 (en) | 2005-05-03 |
Family
ID=37342002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0074392A KR100487347B1 (en) | 2002-11-27 | 2002-11-27 | High Efficiency Power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100487347B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11533029B2 (en) | 2020-07-31 | 2022-12-20 | Samsung Electro-Mechanics Co., Ltd. | Power amplifier, power amplifier system and operating method thereof |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100880448B1 (en) * | 2007-08-10 | 2009-01-29 | 한국전자통신연구원 | Low power consumptive mixed mode power amplifier |
| KR101422952B1 (en) * | 2012-12-14 | 2014-07-23 | 삼성전기주식회사 | Bias circuit and power amplifier with dual power mode |
| JP2020057933A (en) | 2018-10-02 | 2020-04-09 | 株式会社村田製作所 | Power amplifier circuit and power amplifier |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10126164A (en) * | 1996-10-18 | 1998-05-15 | Matsushita Electric Ind Co Ltd | High efficiency power amplifier |
| JPH1155047A (en) * | 1997-08-04 | 1999-02-26 | Mitsubishi Electric Corp | Low noise amplifier |
| JPH11274866A (en) * | 1998-03-25 | 1999-10-08 | Matsushita Electric Ind Co Ltd | Power amplifier |
| JP2000223963A (en) * | 1999-01-29 | 2000-08-11 | Toshiba Corp | High frequency amplifier |
| KR20000018934U (en) * | 1999-03-31 | 2000-10-25 | 김영환 | High efficiency power amplifier |
| JP2001292033A (en) * | 2000-04-05 | 2001-10-19 | Toshiba Corp | High frequency circuit and communication system |
-
2002
- 2002-11-27 KR KR10-2002-0074392A patent/KR100487347B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10126164A (en) * | 1996-10-18 | 1998-05-15 | Matsushita Electric Ind Co Ltd | High efficiency power amplifier |
| JPH1155047A (en) * | 1997-08-04 | 1999-02-26 | Mitsubishi Electric Corp | Low noise amplifier |
| JPH11274866A (en) * | 1998-03-25 | 1999-10-08 | Matsushita Electric Ind Co Ltd | Power amplifier |
| JP2000223963A (en) * | 1999-01-29 | 2000-08-11 | Toshiba Corp | High frequency amplifier |
| KR20000018934U (en) * | 1999-03-31 | 2000-10-25 | 김영환 | High efficiency power amplifier |
| JP2001292033A (en) * | 2000-04-05 | 2001-10-19 | Toshiba Corp | High frequency circuit and communication system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11533029B2 (en) | 2020-07-31 | 2022-12-20 | Samsung Electro-Mechanics Co., Ltd. | Power amplifier, power amplifier system and operating method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040046461A (en) | 2004-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6522201B1 (en) | RF amplifier having switched load impedance for back-off power efficiency | |
| US6819941B2 (en) | Single output stage power amplification for multimode applications | |
| US7053706B2 (en) | High linearity doherty communication amplifier with bias control | |
| US6970040B1 (en) | Multi-mode/multi-band power amplifier | |
| US20200186094A1 (en) | Power amplifier module | |
| CN1307791C (en) | Changeable power amplifier | |
| US7486133B2 (en) | Transmitting output stage with adjustable output power and process for amplifying a signal in a transmitting output stage | |
| US20060164163A1 (en) | Amplifiers with high efficiency in multiple power modes | |
| KR20040092291A (en) | Power Amplifier | |
| US7408405B2 (en) | High-frequency power amplifier module | |
| JP2008092521A (en) | Small power amplifier | |
| WO2007060675A1 (en) | Method and apparatus for optimizing current consumption of amplifiers with power control | |
| WO2005043747A2 (en) | High linearity doherty communication amplifier with bias control | |
| JP2007019585A (en) | High frequency power amplifier and radio communication apparatus | |
| KR100487347B1 (en) | High Efficiency Power amplifier | |
| JP2006303850A (en) | High frequency power amplifier circuit and wireless communication terminal | |
| JP2012015798A (en) | High-frequency power amplifier | |
| JP2005045440A (en) | Power amplifier and radio communication apparatus using the same | |
| JP2004134823A (en) | High frequency amplifier | |
| KR100531373B1 (en) | Power amplifier | |
| KR100510667B1 (en) | smart power amplifier | |
| KR100654644B1 (en) | Power amplifier having optimized power added efficiencyPAE | |
| KR100347213B1 (en) | Radio-frequency power amplifier of mobile communication equipment | |
| KR20040076957A (en) | smart power amplifier | |
| US11394353B2 (en) | Power amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080319 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |