JP2004134823A - High frequency amplifier - Google Patents
High frequency amplifier Download PDFInfo
- Publication number
- JP2004134823A JP2004134823A JP2002294340A JP2002294340A JP2004134823A JP 2004134823 A JP2004134823 A JP 2004134823A JP 2002294340 A JP2002294340 A JP 2002294340A JP 2002294340 A JP2002294340 A JP 2002294340A JP 2004134823 A JP2004134823 A JP 2004134823A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- power
- frequency amplifier
- frequency
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、高周波トランジスタ、特にバイポーラトランジスタを用いた高周波増幅器に関するものである。
【0002】
【従来の技術】
従来、無線通信用として、例えばバイポーラトランジスタを用いて構成される高周波増幅器においては、所望の出力パワーで増幅器全体の消費電流が最小となるよう設計される。
【0003】
特に、デジタル方式の携帯電話の送信用に用いられる高周波増幅器においては、隣接するチャンネルへの漏洩を避けるため、不要輻射の要因となる増幅の際の増幅歪を抑えるように、高周波増幅器の線形性を確保した状態で、消費電流が最小となるよう設計されている。
【0004】
以上のような従来の高周波増幅器について、図面を参照しながら以下に説明する。
図5は従来の高周波増幅器の構成および動作の説明図であり、図5(b)は高周波増幅器の出力電力と消費電流の関係を示している。図5(b)に示すように、出力電力が例えば10dBmより低い低パワー領域の動作電流は、高周波増幅器のトランジスタのバイアス電流にほぼ等しくなり、これ以上高周波増幅器の入力側への入力パワーを下げても、この電流値以下にすることはできない。
【0005】
一般的に、高周波増幅器においては、出力電力が例えば10dBmより高い高パワー領域で線形性を確保して歪特性をよくするためには、トランジスタをバイアスポイントによる動作状態としてA級動作させる必要があり、バイアス電流を高周波電流振幅の1/2になるように大きく設定する必要がある。この場合に、低パワー動作時の消費電流が大きくなってしまう。
【0006】
そこで、携帯電話の送信用に用いられる高周波電力増幅器の場合には、最大出力での効率と線形性の兼ね合いで、トランジスタは、A級動作よりバイアスポイントが浅くバイアス電流値が低いAB級動作となるようにバイアスされるが、この場合でも、低パワー時の消費電流は問題となる。
【0007】
以上のような特性をもつ高周波増幅器を、無線通信用システム、特にCDMA方式のように、基地局間の距離や利用者により端末の出力が頻繁に切り替えられるシステムに用いる場合には、高周波増幅器が設計最大パワーで利用されることは殆どなく、電力負荷効率の悪い低パワーでの利用頻度が高くなる。このため、このようなシステムにおいては、その高周波増幅器は、出力パワーに応じてトランジスタのバイアス電流を調整することにより、低パワー時の電流が低減できるように構成されている。
【0008】
図5(a)に従来の高周波増幅器の一構成例を示す。電圧源16により、λ/4波長線路等のコレクタ電流供給回路15を通して、バイポーラトランジスタ1のコレクタにバイアス供給している。バイポーラトランジスタ1のベースに、可変電圧源17により電圧供給されたバイアス供給回路5が接続され、バイアス供給している。可変電圧源17の電圧を出力パワーに応じて変化させることにより、ベース電流を変化させ、バイアス電流を調整する。
【0009】
入力整合回路7は、入力側のインピーダンスが例えば50Ωである場合には、その50Ωに対しバイポーラトランジスタ1の入力インピーダンスを変換し、出力整合回路8は、出力側の負荷インピーダンスが例えば50Ωである場合には、その50Ω負荷に対し所望のパワーを取り出すように、バイポーラトランジスタ1の出力側からみたインピーダンスを設定する。なお13は高周波電力入力端子、14は高周波電力出力端子である。
【0010】
また、図5(c)に、図5(a)に示す高周波増幅器のバイアス電圧を変化させることにより、そのバイアス電流を変化させた場合の出力電力−消費電流特性を示している。
【0011】
【発明が解決しようとする課題】
しかしながら上記のような従来の高周波増幅器において、その出力パワーに応じてトランジスタのバイアス電流を変化させる方法を用いた場合には、例えばバイアス電流を小さくすることにより、図5(c)に示すように、低パワー時の動作電流は低減されるが、それと同時に、図5(d)に示すように、利得における線形性の劣化および歪特性の劣化が見られる。これに対し、十分な線形性を確保するためには、バイアス電流を大きくする必要があり、低パワー時の動作電流低減が制限されるという問題点を有していた。
【0012】
特に、電流駆動型であるバイポーラトランジスタを用いた高周波増幅器においては、トランジスタ出力負荷回路の影響により、入力パワーの上昇に伴うバイアスポイントの変動が大きく、バイアス電流を低くしたときの低パワーでの線形性劣化が顕著に見られる。
【0013】
図5(d)は、図5(a)に示す高周波増幅器のバイポーラトランジスタ1に対して、可変電圧源17によりバイアス供給回路5を通じてバイアス電圧を変化させ、ベースへのバイアス電流を変化させた場合の出力電力−利得特性を示しているが、低バイアス電流時ほど線形性劣化が大きいことがわかる。
【0014】
本発明は、上記従来の問題点を解決するもので、出力電力の大小に関係なく増幅器の線形性を劣化させることなく、かつ低出力時の動作電流を十分に低減することができる高周波増幅器を提供する。
【0015】
【課題を解決するための手段】
上記の課題を解決するために本発明の高周波増幅器は、バイポーラトランジスタを用いて構成し、入力された高周波の電力を前記バイポーラトランジスタにより増幅し、前記バイポーラトランジスタの出力側に接続した負荷回路を通じて出力する高周波増幅器において、前記バイポーラトランジスタとして、エミッタサイズの異なる複数のバイポーラトランジスタを用い、前記複数のバイポーラトランジスタの各コレクタを一つに接続し、各エミッタを接地し、各ベースを互いに直流的に分離した状態で接続し、前記各ベースごとに、当該バイポーラトランジスタと同一半導体チップまたは異なる半導体チップ上に形成され、当該ベースへのバイアス供給を個別にオンオフ制御するバイアス供給制御手段を備え、前記バイアス供給制御手段を、出力電力の大小に応じて前記バイアス供給をオンオフ制御するよう構成したことを特徴とする。
【0016】
以上により、出力電力の大小に応じて、ベースへのバイアス供給を個別にオンオフし、エミッタサイズの異なるバイポーラトランジスタを切り換えて動作させ、動作中のバイポーラトランジスタに対して、そのエミッタの単位サイズ当たりのバイアス電流値に基づいて、エミッタサイズに対応する固定バイアス電流を供給することにより、低電力領域において、バイアスポイントを変えることなく、バイアス電流を低減することができる。
【0017】
【発明の実施の形態】
本発明の請求項1に記載の高周波増幅器は、バイポーラトランジスタを用いて構成し、入力された高周波の電力を前記バイポーラトランジスタにより増幅し、前記バイポーラトランジスタの出力側に接続した負荷回路を通じて出力する高周波増幅器において、前記バイポーラトランジスタとして、エミッタサイズの異なる複数のバイポーラトランジスタを用い、前記複数のバイポーラトランジスタの各コレクタを一つに接続し、各エミッタを接地し、各ベースを互いに直流的に分離した状態で接続し、前記各ベースごとに、当該バイポーラトランジスタと同一半導体チップまたは異なる半導体チップ上に形成され、当該ベースへのバイアス供給を個別にオンオフ制御するバイアス供給制御手段を備え、前記バイアス供給制御手段を、出力電力の大小に応じて前記バイアス供給をオンオフ制御するよう構成する。
【0018】
請求項2に記載の高周波増幅器は、請求項1記載の負荷回路を、外部電圧による負荷インピーダンス切替機能を有するよう構成する。
請求項3に記載の高周波増幅器は、バイポーラトランジスタを用いて構成し、入力された高周波の電力を前記バイポーラトランジスタにより増幅し、前記バイポーラトランジスタの出力側に接続した負荷回路を通じて出力する高周波増幅器において、前記バイポーラトランジスタとして、エミッタサイズの異なる複数のバイポーラトランジスタを用い、前記複数のバイポーラトランジスタの各コレクタを互いに直流的に分離した状態で前記負荷回路を通じて接続し、各エミッタを接地し、各ベースを互いに直流的に分離した状態で接続し、前記各ベースごとに、当該バイポーラトランジスタと同一半導体チップまたは異なる半導体チップ上に形成され、当該ベースへのバイアス供給を個別にオンオフ制御するバイアス供給制御手段を備え、前記バイアス供給制御手段を、出力電力の大小に応じて前記バイアス供給をオンオフ制御するよう構成し、前記負荷回路を、その少なくとも一つ以上に外部電圧による負荷インピーダンス切替機能を有するよう構成する。
【0019】
請求項4に記載の高周波増幅器は、請求項1または請求項2または請求項3記載の高周波増幅器を一電力増幅器として複数多段接続した構成とする。
請求項5に記載の高周波増幅器は、請求項1または請求項2または請求項3記載の高周波増幅器を一電力増幅器として1つ以上多段接続し、それらの前段部分に、外部電圧により利得が可変制御可能な利得可変高周波増幅部を接続した構成とする。
【0020】
以上のように、この高周波増幅器は、各ベースがお互いに直流的に分離された状態で接続された2つ以上のバイポーラトランジスタを用い、それぞれのベースに対するバイアス供給を個別にオンオフ制御するバイアス供給制御手段を有することを特徴とする。
【0021】
以下、説明を平易にするため、2つのベースを持つ場合について述べる。
高電力出力時においては、2つのバイポーラトランジスタをオン、またはベース領域の大きいバイポーラトランジスタをオンとし、他方をオフとする。低電力出力時においては、ベース領域の小さいバイポーラトランジスタをオンとし、他方をオフとする。例えば、バイアス供給制御手段を通じてバイポーラトランジスタのベースに与える電位を同じにしておけば、バイアス電流はオンしているバイポーラトランジスタのエミッタサイズによって決まる。
【0022】
従って、従来のバイポーラトランジスタのサイズを変えずにバイアス電流を低減する場合と比べ、出力電力の大小に応じて、ベースへのバイアス供給を個別にオンオフし、エミッタサイズの異なるバイポーラトランジスタを切り換えて動作させ、動作中のバイポーラトランジスタに対して、そのエミッタの単位サイズ当たりのバイアス電流値に基づいて、エミッタサイズに対応する固定バイアス電流を供給することにより、低電力領域において、バイアスポイントを変えることなく、バイアス電流の低減を可能とする。
【0023】
以下、本発明の実施の形態を示す高周波増幅器について、図面を参照しながら具体的に説明する。
(実施の形態1)
本発明の実施の形態1の高周波増幅器を、図1を用いて詳しく説明する。
【0024】
図1は本実施の形態1の高周波増幅器の構成および動作の説明図であり、図1(a)は高周波増幅器の一構成例である。図1(a)に示すように、エミッタサイズの大きいバイポーラトランジスタ1とエミッタサイズの小さいバイポーラトランジスタ2のそれぞれのベースが、コンデンサ3、4により、RF的に短絡(直流的には分離)した状態で接続されている。電圧源16により、λ/4波長線路等のコレクタ電流供給回路15を通して、バイポーラトランジスタ1とバイポーラトランジスタ2の各コレクタに、電源バイアスを供給している。バイアス供給回路5、6が、それぞれ異なるバイポーラトランジスタに対して、各ベース電位が等しくなるように、バイアス用の電源を供給している。
【0025】
入力整合回路7は、入力側のインピーダンスである例えば50Ωに対し、バイポーラトランジスタのインピーダンスを変換し、出力整合回路8は、負荷側のインピーダンスである例えば50Ωに対し、所望のパワーを取り出すように、バイポーラトランジスタの出力側からみたインピーダンスの整合を設定する。
【0026】
外部制御回路9は、高周波増幅器に要求される出力パワーの大小により、バイアス供給回路5、6をオンオフ制御するため、例えばマイクロプロセッサで構成されており、パワーレベル大(例えば、出力電力10dBm以上)のときは両方のバイポーラトランジスタ1、2をオンし、パワーレベル小(例えば、出力電力10dBm未満)のときはエミッタサイズの小さい方のバイポーラトランジスタ2のみをオンとし、エミッタサイズの大きいバイポーラトランジスタ1はオフとする。
【0027】
2つのエミッタサイズの比により低パワー時の動作電流が決まり、例えばエミッタサイズ比を4:1にすれば、低パワー時の動作電流として、従来例の場合に100mAであったものが、20mAに大幅に低減できる。この場合の出力電力−電流特性を図1(b)に示す。図1(c)の出力電力−利得特性に示すように、切替時に利得の不連続が見られるが、各パワー領域での線形性は保持されていることがわかる。
【0028】
なお、本実施の形態では、2つのバイポーラトランジスタについて切替を行ったが、3つ以上のバイポーラトランジスタを用いれば、より多くのパワー領域を設定することができ、3以上の多段階での制御ができるのはいうまでもない。
【0029】
また、エミッタサイズの異なるバイポーラトランジスタは、高周波特性を良くするため、サイズの小さい単位バイポーラトランジスタの並列接続により構成される場合があることはいうまでもない。
(実施の形態2)
次に、本発明の実施の形態2の高周波増幅器を、図2を用いて詳しく説明する。
【0030】
図2は本実施の形態2の高周波増幅器の構成および動作の説明図であり、図2(a)は高周波増幅器の一構成例である。図2(a)に示すように、エミッタサイズの大きいバイポーラトランジスタ1とエミッタサイズの小さいバイポーラトランジスタ2の各ベースが、コンデンサ3、4によりRF的に接続されている。電圧源16によりλ/4波長線路等のコレクタ電流供給回路15を通してバイポーラトランジスタ1のコレクタに電源バイアスを供給している。バイアス供給回路5、6がそれぞれ異なるバイポーラトランジスタにベース電位が等しくなるようにバイアス供給している。
【0031】
入力整合回路7は50Ωに対しバイポーラトランジスタのインピーダンスを変換する。出力整合回路8に、PINダイオードを用いた外部電圧により制御できるインピーダンス切替回路10が接続されている。
【0032】
実施の形態1と同様に、外部制御回路9は、高周波増幅器に要求される出力パワーの大小により、バイアス供給回路5、6を通じて、各ベースへのバイアス供給オンオフ制御する例えばマイクロプロセッサであり、パワーレベル大(出力電力10dBm以上)のときは両方のバイポーラトランジスタをオンし、パワーレベル小(出力電力10dBm未満)のときはエミッタサイズの小さい方のバイポーラトランジスタ2のみをオンとし、エミッタサイズの大きいバイポーラトランジスタ1はオフとする。
【0033】
一方、インピーダンス切替回路10は、外部制御回路9により制御され、パワーレベル大時はオフとなり、二つのデバイス側からみたインピーダンスはほぼ出力整合回路8のみのインピーダンス特性を示すが、パワーレベル小時はオンとなり、デバイス側からみたインピーダンスは、出力整合回路8とインピーダンス切替回路10により、パワーレベル大時に比べてハイインピーダンスとなるようなインピーダンス変換特性を示す。
【0034】
実施の形態1では、バイポーラトランジスタの負荷回路がパワーレベル大時に最適化されており、パワーレベル小としたときバイポーラトランジスタ2の負荷回路が最適化されていない。
【0035】
このような実施の形態1に対し実施の形態2では、パワーレベル小時にバイポーラトランジスタ2の負荷インピーダンスを高くして、インピーダンス整合を改善することにより、利得低下の抑制、さらなるパワーレベル小時の低消費電流化を実現することができる。この場合の出力電力−電流特性を図2(b)に示す。
【0036】
デバイス側からみた負荷回路のインピーダンスを高パワー時5Ωから低パワー時20Ωに変換することにより、実施の形態1の場合と比べ、パワーレベル小時10dBm近辺での動作電流を約15mAも低減することができる。
【0037】
パワーレベルに応じて、本実施の形態のようにバイアス供給回路によるトランジスタ切替をしないで負荷回路のみのインピーダンス切替する手法も考えられるが、一般的にバイポーラトランジスタのエミッタサイズにより、最大効率が得られる出力パワーが決定されるため、広いパワーレベルにおいて低電流化を実現するためには、本実施の形態のように、バイアス供給回路によるトランジスタ切替のほうが有利である。
【0038】
なお、本実施の形態でも、2つのバイポーラトランジスタについて切替を行ったが、3つ以上のバイポーラトランジスタを用いれば、より多くのパワー領域を設定することができ、3以上の多段階での制御ができるのはいうまでもない。
【0039】
また、エミッタサイズの異なるバイポーラトランジスタは、高周波特性を良くするため、サイズの小さい単位バイポーラトランジスタの並列接続により構成される場合があることはいうまでもない。
(実施の形態3)
次に、本発明の実施の形態3の高周波増幅器を、図3を用いて詳しく説明する。
【0040】
図3は本実施の形態3の高周波増幅器の構成を示す回路ブロック図である。図3に示すように、エミッタサイズの大きいバイポーラトランジスタ1とエミッタサイズの小さいバイポーラトランジスタ2の各ベースが、コンデンサ3、4によりRF的に接続されている。電圧源16により、λ/4波長線路等のコレクタ電源供給回路15を通して、バイポーラトランジスタ1およびバイポーラトランジスタ2の各コレクタに、個別に電源バイアスを供給している。バイアス供給回路5、6が、それぞれ異なるバイポーラトランジスタに、ベース電位が等しくなるようにバイアス供給している。
【0041】
入力整合回路7は50Ωに対しバイポーラトランジスタのインピーダンスを変換する。バイポーラトランジスタ1およびバイポーラトランジスタ2からの2出力電力を入力として合成する出力整合回路11において、そのサイズの小さいバイポーラトランジスタの出力側に、PINダイオードを用いて、外部電圧によりインピーダンス切替を制御することができるインピーダンス切替回路10が接続されている。
【0042】
実施の形態2と同様の切替方法で同様の効果が得られるが、実施の形態2との違いは、インピーダンス切替回路10が低パワー出力のバイポーラトランジスタ2の負荷回路に接続されていることであり、これにより、低パワー時は実施の形態2と同様の効果を得ながら、高パワー時の消費電流が低減できることである。PINダイオードを用いたインピーダンス切替回路では、PINダイオードの容量および抵抗成分により、インピーダンス切替回路による損失が問題となる。
【0043】
本実施の形態で用いたインピーダンス切替回路の損失は約0.5dBであるので、バイポーラトランジスタ出力が30dBm(コレクタ電圧3.5V、コレクタ効率50%)の場合、実施の形態2では出力回路の損失により増幅器出力が29.5dBmとなるが、本実施の形態ではエミッタサイズ比が4:1であるので29.9dBmとなる。この場合の効率差を比較すると約4%と非常に大きい改善効果が得られる。
【0044】
なお、本実施の形態でも、2つのバイポーラトランジスタについて切替を行ったが、3つ以上のバイポーラトランジスタを用いれば、より多くのパワー領域を設定することができ、3以上の多段階での制御ができるのはいうまでもない。
【0045】
また、エミッタサイズの異なるバイポーラトランジスタは、高周波特性を良くするため、サイズの小さい単位バイポーラトランジスタの並列接続により構成される場合があることはいうまでもない。
(実施の形態4)
次に、本発明の実施の形態4の高周波増幅器を、図4を用いて詳しく説明する。
【0046】
図4は本実施の形態4の高周波増幅器の構成および動作の説明図であり、図4(a)は高周波増幅器の一構成例である。本実施の形態4の高周波増幅器では、図4(a)に示すように、実施の形態1の高周波増幅器の前段に、外部電圧により利得が可変制御可能な利得可変高周波増幅部12が接続されている。
【0047】
なお、利得可変高周波増幅部12以外の動作は実施の形態1で述べた通りである。先にのべたように、低パワー時に動作するバイポーラトランジスタ2に対してはインピーダンス整合が不十分なため利得の低下が生じる。よって外部制御回路9により、低パワー時の利得低下を補償するように、バイポーラトランジスタの切替と同時に、利得可変高周波増幅部12を制御し、低パワー時の利得を増加させる。逆に高パワー時には利得可変高周波増幅部12の利得を低下させる。この場合の利得―出力電力特性を図4(b)に示す。
【0048】
このように、低パワー時の消費電流を抑えるとともに、利得の変動がない高周波増幅器を、容易に実現することができる。
【0049】
【発明の効果】
以上のように本発明によれば、出力電力の大小に応じて、ベースへのバイアス供給を個別にオンオフし、エミッタサイズの異なるバイポーラトランジスタを切り換えて動作させ、動作中のバイポーラトランジスタに対して、そのエミッタの単位サイズ当たりのバイアス電流値に基づいて、エミッタサイズに対応する固定バイアス電流を供給することにより、低電力領域において、バイアスポイントを変えることなく、バイアス電流を低減することができる。
【0050】
そのため、出力電力の大小に関係なく増幅器の線形性を劣化させることなく、かつ低電力出力時の動作電流を十分に低減することができ、増幅の際の歪による不要輻射を抑えて隣接チャンネルへの漏洩を低減することができるとともに、出力電力に応じて、効率良く低消費電力化を実現することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の高周波増幅器の構成および動作の説明図
【図2】本発明の実施の形態2の高周波増幅器の構成および動作の説明図
【図3】本発明の実施の形態3の高周波増幅器の構成を示す回路ブロック図
【図4】本発明の実施の形態4の高周波増幅器の構成および動作の説明図
【図5】従来の高周波増幅器の構成および動作の説明図
【符号の説明】
1 バイポーラトランジスタ(エミッタサイズ大)
2 バイポーラトランジスタ(エミッタサイズ小)
3、4 コンデンサ
5、6 バイアス供給回路
7 入力整合回路
8 出力整合回路
9 外部制御回路
10 インピーダンス切替回路
11 出力整合回路
12 利得可変高周波増幅部
13 高周波電力入力端子
14 高周波電力出力端子
15 コレクタ電流供給回路
16 電圧源
17 可変電圧源[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a high-frequency transistor, particularly to a high-frequency amplifier using a bipolar transistor.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a high-frequency amplifier configured using, for example, a bipolar transistor for wireless communication is designed so that current consumption of the entire amplifier is minimized at a desired output power.
[0003]
In particular, in the case of high-frequency amplifiers used for transmission of digital mobile phones, the linearity of the high-frequency amplifier is controlled so as to suppress the amplification distortion that causes unnecessary radiation in order to avoid leakage to adjacent channels. Is designed so that the current consumption is minimized in a state where is secured.
[0004]
The above-described conventional high-frequency amplifier will be described below with reference to the drawings.
FIG. 5 is an explanatory diagram of the configuration and operation of a conventional high-frequency amplifier, and FIG. 5B shows the relationship between the output power and the current consumption of the high-frequency amplifier. As shown in FIG. 5B, the operating current in the low power region where the output power is lower than, for example, 10 dBm becomes substantially equal to the bias current of the transistor of the high-frequency amplifier, and the input power to the input side of the high-frequency amplifier is further reduced. However, it cannot be reduced below this current value.
[0005]
In general, in a high-frequency amplifier, in order to secure linearity in a high power region where output power is higher than, for example, 10 dBm and to improve distortion characteristics, it is necessary to operate a transistor in a class-A operation by operating a transistor at a bias point. , It is necessary to set the bias current large so as to be の of the high frequency current amplitude. In this case, current consumption at the time of low power operation increases.
[0006]
Therefore, in the case of a high-frequency power amplifier used for transmission of a mobile phone, the transistor operates in a class AB operation in which the bias point is shallower and a bias current value is lower than that in the class A operation in consideration of efficiency at the maximum output and linearity. However, even in this case, the current consumption at low power is a problem.
[0007]
When a high-frequency amplifier having the above characteristics is used in a wireless communication system, particularly a system in which the output of a terminal is frequently switched by a distance between base stations or a user, such as a CDMA system, the high-frequency amplifier is used. The power is rarely used at the designed maximum power, and the frequency of use at low power with low power load efficiency increases. For this reason, in such a system, the high-frequency amplifier is configured so that the current at low power can be reduced by adjusting the bias current of the transistor according to the output power.
[0008]
FIG. 5A shows a configuration example of a conventional high-frequency amplifier. The
[0009]
When the input impedance is, for example, 50Ω, the
[0010]
FIG. 5C shows output power-current consumption characteristics when the bias current of the high frequency amplifier shown in FIG. 5A is changed by changing the bias voltage.
[0011]
[Problems to be solved by the invention]
However, in the above-described conventional high-frequency amplifier, when the method of changing the bias current of the transistor according to the output power is used, for example, by reducing the bias current, as shown in FIG. The operating current at the time of low power is reduced, but at the same time, as shown in FIG. On the other hand, in order to ensure sufficient linearity, it is necessary to increase the bias current, and there is a problem in that the reduction of the operating current at low power is limited.
[0012]
In particular, in high-frequency amplifiers using current-driven bipolar transistors, the bias point fluctuates greatly with an increase in input power due to the effect of the transistor output load circuit. The deterioration of the properties is remarkable.
[0013]
FIG. 5D shows a case where the bias voltage of the
[0014]
The present invention solves the above-mentioned conventional problems, and provides a high-frequency amplifier capable of sufficiently reducing the operating current at low output without deteriorating the linearity of the amplifier regardless of the magnitude of output power. provide.
[0015]
[Means for Solving the Problems]
In order to solve the above problem, a high frequency amplifier of the present invention is configured using a bipolar transistor, amplifies input high frequency power by the bipolar transistor, and outputs the amplified high frequency power through a load circuit connected to the output side of the bipolar transistor. In the high frequency amplifier, a plurality of bipolar transistors having different emitter sizes are used as the bipolar transistors, each collector of the plurality of bipolar transistors is connected to one, each emitter is grounded, and each base is DC-separated from each other. And a bias supply control unit that is formed on the same semiconductor chip as the bipolar transistor or on a different semiconductor chip for each of the bases and individually controls on / off of the supply of a bias to the base. Control means Characterized by being configured to on-off control the bias supply according to the magnitude of the output power.
[0016]
As described above, the bias supply to the base is individually turned on / off according to the magnitude of the output power, and the bipolar transistors having different emitter sizes are switched to operate. By supplying a fixed bias current corresponding to the emitter size based on the bias current value, the bias current can be reduced in the low power region without changing the bias point.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
The high-frequency amplifier according to
[0018]
A high-frequency amplifier according to a second aspect is configured such that the load circuit according to the first aspect has a load impedance switching function using an external voltage.
The high-frequency amplifier according to
[0019]
A high-frequency amplifier according to a fourth aspect has a configuration in which the high-frequency amplifier according to the first, second, or third aspect is connected in multiple stages as one power amplifier.
In the high-frequency amplifier according to
[0020]
As described above, this high-frequency amplifier uses two or more bipolar transistors whose bases are connected to each other in a dc-separated manner, and individually controls on / off of the bias supply to each base. It is characterized by having means.
[0021]
Hereinafter, for simplicity of description, a case having two bases will be described.
At the time of high power output, two bipolar transistors are turned on, or a bipolar transistor having a large base region is turned on, and the other is turned off. At the time of low power output, a bipolar transistor having a small base region is turned on, and the other is turned off. For example, if the same potential is applied to the base of the bipolar transistor through the bias supply control means, the bias current is determined by the emitter size of the bipolar transistor that is turned on.
[0022]
Therefore, as compared with the conventional case where the bias current is reduced without changing the size of the bipolar transistor, the bias supply to the base is individually turned on / off according to the magnitude of the output power, and the bipolar transistor having a different emitter size is operated by switching. By supplying a fixed bias current corresponding to the emitter size to the bipolar transistor during operation based on the bias current value per unit size of the emitter, the bias point is not changed in the low power region. , The bias current can be reduced.
[0023]
Hereinafter, a high-frequency amplifier according to an embodiment of the present invention will be specifically described with reference to the drawings.
(Embodiment 1)
The high-frequency amplifier according to the first embodiment of the present invention will be described in detail with reference to FIG.
[0024]
FIG. 1 is an explanatory diagram of the configuration and operation of the high-frequency amplifier according to the first embodiment, and FIG. 1A is a configuration example of the high-frequency amplifier. As shown in FIG. 1A, the bases of a
[0025]
The
[0026]
The
[0027]
The operating current at low power is determined by the ratio of the two emitter sizes. For example, if the emitter size ratio is 4: 1, the operating current at low power is reduced from 100 mA in the conventional example to 20 mA. It can be greatly reduced. The output power-current characteristics in this case are shown in FIG. As shown in the output power-gain characteristics of FIG. 1C, although the gain is discontinuous at the time of switching, it can be seen that the linearity in each power region is maintained.
[0028]
In the present embodiment, switching is performed for two bipolar transistors. However, if three or more bipolar transistors are used, more power regions can be set, and control in three or more multi-stages can be performed. It goes without saying that you can do it.
[0029]
Further, it goes without saying that bipolar transistors having different emitter sizes may be configured by connecting unit bipolar transistors having a small size in parallel in order to improve high-frequency characteristics.
(Embodiment 2)
Next, a high-frequency amplifier according to
[0030]
FIG. 2 is an explanatory diagram of the configuration and operation of the high-frequency amplifier according to the second embodiment, and FIG. 2A is a configuration example of the high-frequency amplifier. As shown in FIG. 2A, bases of a
[0031]
The
[0032]
As in the first embodiment, the
[0033]
On the other hand, the
[0034]
In the first embodiment, the load circuit of the bipolar transistor is optimized when the power level is high, and the load circuit of the
[0035]
In contrast to the first embodiment, in the second embodiment, the load impedance of the
[0036]
By converting the impedance of the load circuit as viewed from the device side from 5Ω at high power to 20Ω at low power, the operating current near 10 dBm at low power level can be reduced by about 15 mA compared to the case of the first embodiment. it can.
[0037]
According to the present embodiment, a method of switching the impedance of only the load circuit without switching the transistor by the bias supply circuit as in the present embodiment can be considered, but generally the maximum efficiency is obtained by the emitter size of the bipolar transistor. Since the output power is determined, it is more advantageous to switch the transistors by the bias supply circuit as in the present embodiment, in order to realize a low current at a wide power level.
[0038]
In this embodiment, switching is performed for two bipolar transistors. However, if three or more bipolar transistors are used, more power regions can be set, and control in three or more multi-stages can be performed. It goes without saying that you can do it.
[0039]
Further, it goes without saying that bipolar transistors having different emitter sizes may be configured by connecting unit bipolar transistors having a small size in parallel in order to improve high-frequency characteristics.
(Embodiment 3)
Next, a high-frequency amplifier according to
[0040]
FIG. 3 is a circuit block diagram showing a configuration of the high-frequency amplifier according to the third embodiment. As shown in FIG. 3, the bases of a
[0041]
The
[0042]
The same effect can be obtained by the same switching method as in the second embodiment, but the difference from the second embodiment is that the
[0043]
Since the loss of the impedance switching circuit used in the present embodiment is about 0.5 dB, when the output of the bipolar transistor is 30 dBm (collector voltage 3.5 V, collector efficiency 50%), the loss of the output circuit in the second embodiment. Causes the amplifier output to be 29.5 dBm, but in the present embodiment, the emitter size ratio is 29.9 dBm since the emitter size ratio is 4: 1. Comparing the efficiency difference in this case, a very large improvement effect of about 4% can be obtained.
[0044]
In this embodiment, switching is performed for two bipolar transistors. However, if three or more bipolar transistors are used, more power regions can be set, and control in three or more multi-stages can be performed. It goes without saying that you can do it.
[0045]
Further, it goes without saying that bipolar transistors having different emitter sizes may be configured by connecting unit bipolar transistors having a small size in parallel in order to improve high-frequency characteristics.
(Embodiment 4)
Next, a high-frequency amplifier according to Embodiment 4 of the present invention will be described in detail with reference to FIG.
[0046]
FIG. 4 is an explanatory diagram of the configuration and operation of the high-frequency amplifier according to the fourth embodiment, and FIG. 4A is a configuration example of the high-frequency amplifier. In the high-frequency amplifier according to the fourth embodiment, as shown in FIG. 4A, a variable-gain high-
[0047]
The operation other than that of the variable gain high
[0048]
In this manner, a high-frequency amplifier with low power consumption and low gain fluctuation can be easily realized.
[0049]
【The invention's effect】
As described above, according to the present invention, the bias supply to the base is individually turned on / off according to the magnitude of the output power, and the bipolar transistors having different emitter sizes are switched to operate. By supplying a fixed bias current corresponding to the emitter size based on the bias current value per unit size of the emitter, the bias current can be reduced in the low power region without changing the bias point.
[0050]
Therefore, regardless of the magnitude of the output power, the operating current at the time of low power output can be sufficiently reduced without deteriorating the linearity of the amplifier, and unnecessary radiation due to distortion during amplification can be suppressed to the adjacent channel. Leakage can be reduced, and power consumption can be efficiently reduced according to the output power.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the configuration and operation of a high-frequency amplifier according to a first embodiment of the present invention; FIG. 2 is a diagram illustrating the configuration and operation of a high-frequency amplifier according to a second embodiment of the present invention; FIG. 4 is a circuit block diagram illustrating a configuration of a high-frequency amplifier according to
1 Bipolar transistor (large emitter size)
2 Bipolar transistor (small emitter size)
3, 4
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002294340A JP2004134823A (en) | 2002-10-08 | 2002-10-08 | High frequency amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002294340A JP2004134823A (en) | 2002-10-08 | 2002-10-08 | High frequency amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004134823A true JP2004134823A (en) | 2004-04-30 |
Family
ID=32284902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002294340A Pending JP2004134823A (en) | 2002-10-08 | 2002-10-08 | High frequency amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004134823A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006093773A (en) * | 2004-09-21 | 2006-04-06 | Renesas Technology Corp | High frequency power amplification module |
WO2008068809A1 (en) | 2006-11-30 | 2008-06-12 | Mitsubishi Electric Corporation | High frequency amplifier |
US7589588B2 (en) | 2005-05-26 | 2009-09-15 | Renesas Technology Corp. | High-frequency power amplifier and radio communication equipment using the same |
JP2011182043A (en) * | 2010-02-26 | 2011-09-15 | Fujitsu Ltd | Amplifier |
WO2014076797A1 (en) * | 2012-11-15 | 2014-05-22 | 三菱電機株式会社 | Variable output amplifier |
US8922281B2 (en) | 2011-09-15 | 2014-12-30 | Murata Manufacturing Co., Ltd. | Power amplifier and operation method therefor |
JP2017112555A (en) * | 2015-12-18 | 2017-06-22 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Power amplification device and radio communication device |
-
2002
- 2002-10-08 JP JP2002294340A patent/JP2004134823A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006093773A (en) * | 2004-09-21 | 2006-04-06 | Renesas Technology Corp | High frequency power amplification module |
US7589588B2 (en) | 2005-05-26 | 2009-09-15 | Renesas Technology Corp. | High-frequency power amplifier and radio communication equipment using the same |
WO2008068809A1 (en) | 2006-11-30 | 2008-06-12 | Mitsubishi Electric Corporation | High frequency amplifier |
US7907009B2 (en) | 2006-11-30 | 2011-03-15 | Mitsubishi Electric Corporation | High frequency amplifier |
JP4896990B2 (en) * | 2006-11-30 | 2012-03-14 | 三菱電機株式会社 | High frequency amplifier |
JP2011182043A (en) * | 2010-02-26 | 2011-09-15 | Fujitsu Ltd | Amplifier |
US8922281B2 (en) | 2011-09-15 | 2014-12-30 | Murata Manufacturing Co., Ltd. | Power amplifier and operation method therefor |
WO2014076797A1 (en) * | 2012-11-15 | 2014-05-22 | 三菱電機株式会社 | Variable output amplifier |
JP2017112555A (en) * | 2015-12-18 | 2017-06-22 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Power amplification device and radio communication device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11101773B2 (en) | Power amplifier module | |
US7436257B2 (en) | High-efficiency mixed-mode power amplifier | |
US6522201B1 (en) | RF amplifier having switched load impedance for back-off power efficiency | |
US7944306B2 (en) | Dual bias control circuit | |
US10381990B2 (en) | Dynamically configurable bias circuit for controlling gain expansion of multi-mode, single chain linear power amplifiers | |
JP6680235B2 (en) | Power amplifier circuit and high frequency module | |
US8963644B2 (en) | Reconfigurable output matching network for multiple power mode power amplifiers | |
JP4094239B2 (en) | amplifier | |
JP2010021719A (en) | Doherty amplifier | |
JP2011015240A (en) | High-frequency power amplifier | |
KR20200052696A (en) | Wideband Variable Gain Amplifier with Low Phase Variation | |
JP2016213547A (en) | Power amplification module | |
JPWO2006006244A1 (en) | High power amplifier | |
JPH11220338A (en) | High frequency power amplifier | |
JP2006270923A (en) | Power amplifier and polar modulating system | |
JP2004134823A (en) | High frequency amplifier | |
JP2005045440A (en) | Power amplifier and radio communication apparatus using the same | |
JP2007005996A (en) | Semiconductor integrated circuit for communication and wireless communication apparatus | |
Hau et al. | A 20 mA quiescent current 40% PAE WCDMA HBT power amplifier module with reduced current consumption under backoff power operation | |
KR100487347B1 (en) | High Efficiency Power amplifier | |
KR100654644B1 (en) | Power amplifier having optimized power added efficiencyPAE | |
KR100531373B1 (en) | Power amplifier | |
US11394353B2 (en) | Power amplifier circuit | |
KR100510667B1 (en) | smart power amplifier | |
Park et al. | Demonstration of on-chip appended power amplifier for improved efficiency at low power region |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050328 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070718 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070724 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071204 |