KR100486510B1 - 전계방출 소자 및 제조방법 - Google Patents

Abstract

본 발명은 전계방출 소자 및 제조방법에 관한 것으로, 종래 전계방출 소자는 스페이서가 하판 전극들 상부에 직접 위치되기 때문에, 작은 크기의 스페이서를 정확하게 케소드 하판에 실장하기 어려우며, 스페이서가 정확하게 실장되지 않으면 하판 전극들에 가해지는 압력이 커지게 되어 전극들이 쇼트될 수 있으며, 방전경로 형성이 어려워져 아킹이나 스페이서 이상발광이 나타날 수 있는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 상하부 전극 및 전계방출 구조물이 형성된 캐소드 하판과; 상기 캐소드 하판 상에 형성된 보호절연층과; 상기 보호절연층 상부에 형성되며, 스페이서 장착 영역이 패터닝된 스페이서 접지전극과; 상기 스페이서 접지전극의 스페이서 장착 영역에 삽입되어 실장되는, 스페이서 접지를 구비한 스페이서와; 상기 스페이서 장착 영역에 제공되어 스페이서 접지전극과 스페이서 접지를 접촉시키는 도전성 물질을 포함하는 전계방출 소자를 제공함으로써 스페이서 장착의 정확성을 높이고 스페이서 접지전극과의 접촉성을 개선하며 스페이서의 접촉 불량으로인한 스페이서 이상 발광이나 아킹을 방지하는 효과가 있다.

Description

전계방출 소자 및 제조방법{FIELD EMISSSION DEVICE AND MANUFACTURING METHOD THEREOF}

본 발명은 전계방출 소자 및 제조방법에 관한 것으로, 특히 스페이서에 충전되는 전하를 방전시키기위한 스페이서 접지전극과 스페이서의 전기적 접촉을 개선하고 스페이서의 실장을 용이하도록 하는 것으로 스페이서 전하충전으로 인한 전계 및 빔의 왜곡과 스페이서 접촉부의 아킹을 방지하도록 한 전계방출 소자 및 제조방법에관한 것이다.

일반적으로 전계방출 디스플레이는 형광체 및 애노드 전극을 가지는 애노드 상판과 전계방출 구조물을 구비한 캐소드 하판이 접합되는 구조를 가지며, 상기 애노드 전극이 모두 연결된 공통 패드를 통해 고전압을 인가하는데, 전계방출 디스플레이 패널의 구조상 상판과 하판 사이의 이격 거리가 1~2mm 정도로 짧기 때문에 고전압에 의해 높은 전계가 형성된다.

상기 애노드 전극에 인가되는 고전압은 고전계 및 내부의 오염상태나 기구적인 구성에 의해 아킹(arcing)이 발생하기 쉬우며, 스페이서 전하축적에 의한 오발광이나 지속적인 이상발광 현상이 나타나기 쉽다.

즉, 에미터에 의해 전자가 방출되면 방출된 전자가 형광체를 여기시키는 것과 동시에 스페이서와 충돌하여 이차전자를 방출시키므로, 스페이서가 이상 발광 하거나 방출계수가 1보다 크게되어 빔이 왜곡될 수 있으며, 스페이서 표면에 충전되어 부분적인 전계 배치가 달라지게 된다.

다음의 도면들을 참조하여 전계발광 소자의 구조 및 동작을 좀더 상세히 설명하도록 한다.

도1은 일반적인 전계방출 디스플레이의 단면도로서, 이에 도시한 바와 같이 하판유리(1)의 상부 일부에 각각 이격되어 위치하는 절연층(2)에 의해 픽셀영역이 정의되며, 그 픽셀영역에 위치하는 캐소드 전극(3), 그 캐소드 전극(3)과 절연층(2) 상에 위치하는 게이트전극(4)을 포함하여 하판이 구성되며, 그 캐소드 전극(3)으로 부터 방출된 전자가 인가되는 형광체층(6), 그 형광체층(6)의 상부에 위치하는 애노드전극(7) 및 상판유리(8)를 포함하여 상판이 구성되며, 상기 상판유리(8)와 하판유리(1)의 사이에는 스페이서(5)가 위치하여 그 상판과 하판의 이격거리를 유지하며, 상하판을 지지하게 된다.

상기 스페이서(5)는 전계발광 디스플레이의 측면 뿐만 아니라 중앙부에도 다수개로 위치하여 상하판의 간격이 유지될 수 있도록 한다.

이와 같은 구성에서 캐소드전극(2)과 게이트전극(4) 사이에 전계를 형성시키면 그 전압차에 의해 방출되는 전자가 고전압이 인가되는 애노드전극(7)에 의해 형성된 전계에 끌려 형광체층(6)을 여기시킴으로써, 발광하게 된다.

상기 캐소드전극(4)은 스캔전극이라고도 하며, 상기 스페이서(5)와는 평행하게 위치한다.

상기 스페이서(5)는 캐소드전극(2)과 애노드전극(7)의 사이거리를 일정하게 유지시켜 주는 역할을 한다.

또한, 상기 캐소드전극(2)에서 방출된 전자의 일부는 상기 형광체층(6)에 도달하지 않고, 스페이서(5)에 충전되며, 다시 스페이서(5)를 구성하는 물질에 의해 이차로 전자를 방출시켜 전자빔이 왜곡되거나 아킹현상의 원인이된다. 즉, 상기 스페이서(5)에 전자가 충돌하면 전자의 방출 계수가 1보다 크기 때문에 더 많은 이차전자가 방출되어 스페이서(5) 표면이 양전하를 띄게되고, 그 결과 내부적으로 형성되는 전계가 더 크게 걸리거나 위치별 전계가 왜곡된다.

이처럼, 스페이서(5)에 충전된 전자는 전계를 왜곡시켜 화면상에 노이즈가 표시되는 원인이되며, 상기 캐소드전극(2)에서 방출된 전자의 방향을 스페이서 쪽으로 바꾸는 역할을 하기 때문에 화면상에서 스페이서(5)의 위치가 눈으로 확인 되는 등 표시상태를 열화시키는 원인이된다.

도2는 일반적인 전계방출 디스플레이의 구조도로서, 이에 도시한 바와 같이 상기 캐소드전극(2)에 스캔전압을 인가하는 스캔전극(SCAN)과, 게이트전극(4)에 데이터전압을 인가하는 데이터전극(DATA)과, 애노드전극(7)에 고전압을 인가하는 고전압단자(9)를 포함하여 구성된다.

상기 구성에서 스캔전극(SCAN)과 데이터전극(DATA)에 인가되는 전압에 의해 각 픽셀의 구동순서가 정해진다.

종래 전계방출 디스플레이에서는 애노드 전극 패드와 공통적으로 연결되는 고전압단자(9)에 고전압을 인가하고, 상기 스캔전극(SCAN)에 순차적인 신호를 제공하면서 데이터전극(DATA)에 인가되는 신호에 따라 스캔전극(SCAN) 신호에 의해 선택된 스캔전극라인과 연결된 전계발광 소자를 구동하여 화면을 표시하게 된다.

도 3은 MIM(금속-절연체-금속)형 전계방출소자의 스페이서 구조를 좀더 상세히 나타낸 단면도로서, 스페이서의 형성 위치를 보다 상세히 나타낸 것이다.

도시한 바와 같이 하판 유리(20) 상부에 하부전극(스캔전극)(21), 절연층(22), 상부전극(데이터전극)(23)을 포함하는 적층으로 전계 방출 구조물을 형성하고, 그 상부에 스페이서 접지전극(35)을 형성한 후 그 상부에 별도로 형성된 스페이서 구조물을 위치시킨다. 그리고, 그 상부에 형광체(50) 및 애노드 전극(60)을 포함하는 상판을 접합한 후, 프릿(frit) 등의 밀봉 구조물(40)로 외부를 밀봉한 다음 내부를 진공 상태가 되도록 한다.

따라서 도시한 화살표와 같은 압력을 상기 스페이서(30) 및 상기 스페이서가 장착된 부분의 상하판이 지지해야 한다. 상기 스페이서(30)는 외부에서 힘을 받을 때 하판의 상하부 전극들(21, 23)을 누르게 되고, 이로인해 가장 근접한 상부전극(23) 간의 쇼트(Short)가 발생하거나 상부전극(23)과 하부전극(21)이 쇼트될 수 있다.

도 4는 상기 하판의 전극 부분들이 스페이서의 접촉에 의해 손상된 경우를 보인 것이다. 도시된 바와 같이, 외부의 압력에 의해 스페이서(30)가 상부전극(23)에 물리적인 압력을 가하면 상기 절연층(22)이 손상되어 상부전극(23)과 하부전극(21)이 쇼트될 수 있다.

상기 스페이서(30)는 외부에서 삽입하는 것이므로 정확하게 수직으로 삽입되지 않는 경우가 발생하고, 이 경우, 소정의 각도를 가지는 스페이서(30)가 하판 전극 부분들(21,23)을 누르게 되면 상부전극(23), 절연층(22), 하부전극(23)에 쉽게 크랙(crack)이 발생한다. 또는, 스페이서(30)의 날카로운 부분이 하단부 전극들(23,21)까지 침범하여 쇼트가 발생하거나 스페이서(30)하부의 도전성 물질(스페이서 접지전극(35), 혹은 최상부 전극)에 의해 인접한 상부전극(23)들이 대량으로 쇼트될 수 있다.

도 5는 하판 전극들이 스페이서 삽입에 의해 손상되는 다른 경우를 나타낸 것으로, 도시한 바와 같이 스페이서(30)가 비스듬하게 삽입되는 경우, 상기 스페이서(30)에 가해지는 압력은 스페이서(30)의 하부에서 골고루 분산되지 않고 일정한 지점에 집중되게되며, 그로인해 도시된 바와 같이 하판 전극들(21,23)에 비스듬한 방향의 크랙이 발생한다. 상기 크랙으로인해 상하부전극(23,21)간 쇼트가 발생할 수 있다.

도 6은 스페이서의 부정확한 삽입을 보이는 또다른 경우를 나타낸 것으로, 도시한 바와 같이 스페이서(30)의 하부가 하판 상에 형성된 스페이서 접지전극(35)에 정확히 접촉되지 않은 경우이다. 상기와 같은 경우, 스페이서(30)에 축적되는 전하에 의해 상기 스페이서 접지전극(35)과 스페이서(30) 사이에는 아킹(arcing)이 발생하기 쉬우며, 스페이서(30)에 축적된 전하가 스페이서 접지전극(35)을 통해 방전되기 어려우므로 스페이서(30)의 이상 발광이 나타날 수 있다.

즉, 도5 내지 도6은 스페이서의 부적절한 삽입에 따른 문제점을 도시하고있는데, 외부에서 사출이나 절단등으로 형성된 작은 크기(수mm)의 스페이서(30)를 정확하게 케소드 하판 상에 실장하는 것은 난해한 공정이며, 정확한 실장이 이루어지지 않은 경우, 소자의 신뢰성과 성능을 악화시킬 수 있다.

상기한 바와 같이 종래 전계방출 소자는 스페이서가 하판 전극들 상부에 직접 위치되기 때문에, 작은 크기의 스페이서를 정확하게 케소드 하판에 실장하기 어려우며, 스페이서가 정확하게 실장되지 않으면 하판 전극들에 가해지는 압력이 커지게 되어 전극들이 쇼트될 수 있으며, 방전경로 형성이 어려워져 아킹이나 스페이서 이상발광이 나타날 수 있는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 하판 전극 상부에 완충 절연층 및 스페이서 접지전극층을 형성하고, 상기 스페이서 접지전극층을 패터닝하면서 스페이서가 장착될 영역에 스페이서 장착홀을 더 형성하며, 상기 스페이서 장착홀에 스페이서를 장착한 후 상기 스페이서 장착홀에 도전성 물질을 적용하는 것으로 스페이서 장착을 용이하게 하고 스페이서 접지전극과의 접촉성을 향상시킬 수 있는 전계방출 소자 및 제조방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 상하부 전극 및 전계방출 구조물이 형성된 캐소드 하판과; 상기 캐소드 하판 상에 형성된 보호절연층과; 상기 보호절연층 상부에 형성되며, 스페이서 장착 영역이 패터닝된 스페이서 접지전극과; 상기 스페이서 접지전극의 스페이서 장착 영역에 삽입되어 실장되는, 스페이서 접지를 구비한 스페이서와; 상기 스페이서 장착 영역에 제공되어 스페이서 접지전극과 스페이서 접지를 접촉시키는 도전성 물질을 포함하는 것을 특징으로 한다.

또한, 본 발명은 상하부 전극 및 전계방출 구조물 상부에 스페이서 압력을 분산하고 하부 전극을 보호하기위한 보호절연층을 형성하는 단계와; 상기 보호절연층 상부에 도전성 물질을 성막하고, 스페이서 장착 영역에 따른 스페이서 접지전극을 패터닝함과 동시에 스페이서가 장착될 영역에 스페이서 장착홀을 형성하는 단계와; 상기 형성된 스페이서 장착홀에 스페이서 전극이 구비된 스페이서를 장착하는 단계와; 상기 스페이서가 장착된 스페이서 장착홀에 도전성 물질을 제공하는 단계를 포함하는 것을 특징으로 한다.

상기 스페이서 장착홀에 도전성 물질을 제공하는 단계는 도전성 프릿 분말을 적용한 후 열처리하여 용융 고정하는 단계를 더 포함하는 것을 특징으로 한다.

이하, 상기와 같이 구성되는 본 발명의 실시예들을 첨부한 도면들을 참조하여 상세히 설명하면 다음과 같다.

도 7은 본 발명의 구체적인 구조를 보이는 일 실시예의 평면도로서, 도시한 바와 같이 스페이서(30)가 세그먼트형임을 알 수 있다.

상기 세그먼트형 스페이서(30)는 하판의 하부전극(21)과 평행하게 형성되고, 다수의 상부전극(23)들을 지나도록 배치된 스페이서 접지전극(35)의 상부에 위치하고 있다.

하지만, 도시된 바와 같이 스페이서 접지전극(35) 표면에 스페이서(30)가 직접 접착되는 것이 아니라 도시된 스페이서 장착홀(37)에 스페이서가 끼워져 있다는 것에 주목해야 한다. 상기 스페이서 장착홀(37)은 스페이서 접지전극(35)에서 스페이서(30)가 장착될 영역에 형성되며, 상기 스페이서 장착홀(37)을 기준으로 스페이서(30)를 배치하게 된다. 상기 스페이서 장착홀(37)은 스페이서(30)의 정확한 장착을 보조하기 때문에 기울어진 장착을 방지하는 역할을 하게 된다.

상기 스페이서(30)가 장착된 스페이서 장착홀(37)의 잔여 공간에는 도전성 물질을 도포하여 경화시킴으로써 스페이서(30)와 스페이서 접지전극(35) 사이의 접촉성을 대폭 개선할 수 있다.

도 8은 상기 도 7에 도시한 본 발명의 간단한 실시예의 확대도로서, 본 발명을 보다 상세히 도시하고 있다. 케소드 하판의 상하부 전극들(21, 23) 상부에 상기 하부전극(21)과 평행하게 형성한 스페이서 접지전극(35)이 도시되어 있다. 본 확대도는 본 발명을 명확히 하기위해서 상부전극(23) 상에 직접 스페이서 접지전극(35)을 형성했지만, 본 발명에서는 상기 상부전극(23)과 스페이서 접지전극(35) 사이에 스페이서(30)로 인한 상부전극(23)의 쇼트를 방지하기위한 보호절연층(미도시)을 더 형성하는 것이 바람직하다. 이는 이후 도면을 참조하여 다시 설명하도록 한다.

상기 도 8에 형성된 스페이서 접지전극(35)은 상부전극(23)들을 가로질러 배치되어 있으며, 그 일부 영역에는 스페이서 장착홀(37)이 형성되어 있다. 상기 스페이서 장착홀(37)은 스페이서 접지전극(35)을 형성하면서 동시에 형성할 수 있으므로 공정상의 어려움이나 새로운 공정이 부가될 필요는 없다.

상기 형성된 스페이서 장착홀(37)은 당연히 스페이서(30)보다는 길이와 폭이 넓으며, 상기 스페이서 장착홀(37)에 장착된 스페이서(30)는 스페이서 접지전극(35)과 밀착하지 않는다. 따라서, 도전성 물질을 도포하는 것으로 스페이서(30)와 스페이서 접지전극(35) 사이의 접촉을 개선할 수 있으며, 스페이서(30)의 정확한 장착을 보장할 수 있다.

상기 도전성 물질은 분말 형태의 프릿을 이용할 수 있으며, 이를 상기 스페이서 장착홀(37)에 적용하고, 열처리하면 분말 형태의 프릿이 녹으면서 스페이서 장착홀(37)을 채우게 된다. 이후 열이 식으면 프릿이 경화되어 스페이서(30)를 구조적으로 지지하면서 스페이서 접지전극(35)과의 접촉 특성을 개선한다. 상기 예시한 프릿 외에도 다양한 도전성 물질들이 사용될 수 있다는 것에 유의한다.

상기 스페이서(30) 하부에는 스페이서 접지(미도시)가 형성되는 것이 바람직하며, 이는 사출, 절단 등으로 형성되는 스페이서(30) 구조물을 형성한 후 상하부를 도전성 물질로 코팅하는 것으로 쉽게 적용할 수 있다. 상기 스페이서 접지는 도전성 물질이므로 스페이서 장착홀(37)에 제공되는 도전성 물질과의 접촉 특성이 더욱 개선된다. 이를 통해 스페이서(30)에 축적되는 전하를 효율적으로 방전시킬 수 있는 방전 경로가 완성되며, 스페이서(30)가 완벽하게 스페이서 접지전극(35)과 접합되므로 아킹의 발생을 방지할 수 있다.

도 9는 본 발명을 적용한 전계방출 소자의 단면도로서, 도시한 바와 같이 하판 유리(20) 상부에 차례로 하부전극(21), 절연층(22), 상부전극(23)이 위치한다. 본 발명에서는 상기 구조물 상부에 보호절연층(25)을 더 형성하는 것으로 이후 형성되는 스페이서(30)가 압력을 받더라도 상부전극(23)들 간의 쇼트를 발생시키지 않도록 한다.

그 다음, 상기 보호절연층(25) 상부에 스페이서 장착홀(37)을 가지는 스페이서 접지전극(35)을 형성하고, 상기 스페이서 장착홀(37)에 스페이서 접지를 가지는 스페이서(30)를 장착한 후 상기 스페이서 장착홀(37)에 도전성 물질을 적용하여 고정한다.

상기 도전성 물질에 의해 스페이서(30)가 스페이서 접지전극(35)과 접합되기 때문에 전기적인 접촉성이 개선되는 것은 물론이고, 상기 스페이서 접지전극(35)과 스페이서(30)가 견고하게 접착되기 때문에 스페이서(30)에 가해지는 압력도 넓게 분산되어 하판 전극들(23,21)에 미치는 영향을 줄일 수 있게 된다.

도 10은 본 발명에 적용할 수 있는 스페이서 접지(33)를 구비한 스페이서(30)로서, 다양한 방법을 통해 별도로 제조될 수 있으며, 스페이서 접지(33)는 간단한 도전체 코팅으로 구현될 수 있다.

전술한 바와 같이, 본 발명의 스페이서 접합 구조 및 방법을 적용한 전계방출 소자는 스페이서의 접촉 불량으로인한 스페이서 이상 발광이나 아킹이 발생하지 않고, 스페이서의 압력을 균등하게 분산시키고, 그 하부를 보호절연층으로 보호하기 때문에 하판 전극의 쇼트를 방지할 수 있다.

상기한 바와 같이 본 발명 전계방출 소자 및 제조방법은 하판 전극 상부에 완충 절연층 및 스페이서 접지전극층을 형성하고, 상기 스페이서 접지전극층에 스페이서 장착홀을 더 형성하며, 상기 스페이서 장착홀에 스페이서를 장착한 후 상기 스페이서 장착홀에 도전성 물질을 적용함으로써 스페이서 장착의 정확성을 높이고 스페이서 접지전극과의 접촉성을 개선하며 스페이서의 접촉 불량으로인한 스페이서 이상 발광이나 아킹을 방지하는 효과가 있다.

도1은 일반적인 전계방출 소자의 단면도.

도2는 일반적인 전계방출 소자의 평면도.

도3은 종래 전계방출 소자의 압력을 나타낸 단면도.

도4는 도 3의 결과 발생하는 하판 전극의 파손을 보이는 단면도.

도5는 스페이서가 기울기를 가지고 장착된 경우를 보이는 단면도.

도6은 스페이서가 스페이서 접지전극과 접촉되지 않은 경우를 보이는 단면도.

도7은 본 발명의 간략한 구성을 보이는 평면도.

도8은 본 발명의 보다 구체적인 구조를 보이는 확대 평면도.

도9는 본 발명의 특징으로 보이는 단면도.

도10은 본 발명에 사용되는 스페이서를 보이는 사시도.

*도면의 주요 부분에 대한 부호의 설명*

20:하판유리 21:하부전극

22:절연층 23:상부전극

25:완충절연층 30:스페이서

33:스페이서 전극 35:스페이서 접지전극

37:스페이서 장착홀 40:밀봉구조물

50:형광체 60:애노드 전극

70:상판유리

Claims (4)

1. 상하부 전극 및 전계방출 구조물이 형성된 캐소드 하판과; 상기 캐소드 하판 상에 형성된 보호절연층과; 상기 보호절연층 상부에 형성되며, 스페이서 장착 영역이 패터닝된 스페이서 접지전극과; 상기 스페이서 접지전극의 스페이서 장착 영역에 삽입되어 실장되는, 스페이서 접지를 구비한 스페이서와; 상기 스페이서 장착 영역에 제공되어 스페이서 접지전극과 스페이서 접지를 접촉시키는 도전성 물질을 포함하는 것을 특징으로 하는 전계방출 소자.
2. 제 1항에 있어서, 상기 스페이서 접지전극과 스페이서 접지를 접촉시키는 도전성 물질은 도전성 프릿인 것을 특징으로 하는 전계방출 소자.
3. 상하부 전극 및 전계방출 구조물 상부에 스페이서 압력을 분산하고 하부 전극을 보호하기위한 보호절연층을 형성하는 단계와; 상기 보호절연층 상부에 도전성 물질을 성막하고, 스페이서 장착 영역에 따른 스페이서 접지전극을 패터닝함과 동시에 스페이서가 장착될 영역에 스페이서 장착홀을 형성하는 단계와; 상기 형성된 스페이서 장착홀에 스페이서 전극이 구비된 스페이서를 장착하는 단계와; 상기 스페이서가 장착된 스페이서 장착홀에 도전성 물질을 제공하는 단계를 포함하는 것을 특징으로 하는 전계방출 소자 제조방법.
4. 제 3항에 있어서, 상기 스페이서 장착홀에 도전성 물질을 제공하는 단계는 도전성 프릿 분말을 적용한 후 열처리하여 용융 고정하는 단계를 더 포함하는 것을 특징으로 하는 전계방출 소자 제조방법.