KR100482346B1 - Plasma Display Panel and Driving Method thereof - Google Patents

Plasma Display Panel and Driving Method thereof Download PDF

Info

Publication number
KR100482346B1
KR100482346B1 KR10-2003-0011034A KR20030011034A KR100482346B1 KR 100482346 B1 KR100482346 B1 KR 100482346B1 KR 20030011034 A KR20030011034 A KR 20030011034A KR 100482346 B1 KR100482346 B1 KR 100482346B1
Authority
KR
South Korea
Prior art keywords
voltage
switch
capacitor
sustain
panel
Prior art date
Application number
KR10-2003-0011034A
Other languages
Korean (ko)
Other versions
KR20030097639A (en
Inventor
최정필
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20030097639A publication Critical patent/KR20030097639A/en
Application granted granted Critical
Publication of KR100482346B1 publication Critical patent/KR100482346B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Abstract

본 발명은 전력의 소비를 최소화함과 아울러 구동파형을 안정화할 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel capable of minimizing power consumption and stabilizing a driving waveform.

본 발명의 플라즈마 디스플레이 패널의 에너지 회수회로는 서스테인 전압의 절반의 전압을 가지는 1/2서스테인 전압원과, 1/2서스테인 전압원의 전압을 이용하여 서스테인 전압을 생성하기 위한 배압회로와, 플라즈마 디스플레이 패널의 방전셀에 등가적으로 형성되는 패널 캐패시터와 공진회로를 형성하기 위한 인덕터를 구비하며, 배압회로는 1/2서스테인 전압원의 전압을 충전하기 위한 충전 캐패시터를 구비한다. The energy recovery circuit of the plasma display panel of the present invention comprises a 1/2 sustain voltage source having a voltage of half of the sustain voltage, a back voltage circuit for generating a sustain voltage using the voltage of the 1/2 sustain voltage source, and a plasma display panel. And an inductor for forming a resonant circuit and a panel capacitor equivalently formed in the discharge cell, wherein the back voltage circuit includes a charging capacitor for charging a voltage of a 1/2 sustain voltage source.

Description

플라즈마 디스플레이 패널 및 그 구동방법{Plasma Display Panel and Driving Method thereof} Plasma Display Panel and Driving Method

본 발명은 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것으로, 특히 전력의 소비를 최소화함과 아울러 구동파형을 안정화할 수 있도록 한 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel and a driving method thereof, and more particularly, to a plasma display panel and a driving method thereof capable of minimizing power consumption and stabilizing a driving waveform.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 가스방전을 이용한 화상 표시장치로서 대화면에 유리하고, 최근의 회로기술과 패널구조 개선에 힘입어 영상 품질이 향상되고 있다.Plasma Display Panel (hereinafter referred to as "PDP") is an image display device using gas discharge, which is advantageous for a large screen, and image quality is improved by recent circuit technology and panel structure improvement.

PDP는 크게 전극을 유전체로 덮고 그 유전체에 축적된 벽전하를 이용하여 방전을 일으키는 교류형과 종방향으로 대향한 전극들 사이에 방전을 일으키는 직류형으로 나누어진다.PDP is largely divided into an alternating current type that causes the discharge by using the wall charge accumulated in the dielectric and the direct current type that causes the discharge between the electrodes facing in the longitudinal direction.

교류형 PDP는 전극을 유전체로 도포하여 유전체 표면에서 일어나는 표면 방전을 이용하고 있다. 이 PDP의 셀들을 유지방전시키기 위한 구동펄스는 수백 [KHZ]의 수파수를 가지며 수백 [V] 정도의 높은 전압을 가진다.The AC PDP utilizes surface discharge occurring on the surface of the dielectric by applying an electrode to the dielectric. The driving pulse for sustaining and discharging the cells of this PDP has a frequency of several hundreds [KHZ] and a voltage of several hundreds [V].

이 구동펄스를 PDP에 인가하여 충전과 방전이 일어나는 경우에, 패널의 용량성 부하만으로는 에너지 소모가 없지만, 구동펄스가 직류전원을 이용하여 발생되기 때문에 PDP에서 많은 에너지 손실이 발생된다. 특히, 방전시 셀 내에서 과도한 전류가 흐르게 되면 에너지 손실이 더 커지게 된다. 이렇게 패널 내에서 불필요하게 발생되는 에너지 즉, 무효전력을 회수하기 위하여 PDP는 에너지 회수회로를 구비한다. In the case where charging and discharging occur by applying this driving pulse to the PDP, the capacitive load of the panel alone does not consume energy. However, since the driving pulse is generated using a DC power source, a large amount of energy loss occurs in the PDP. In particular, if an excessive current flows in the cell during discharge, the energy loss is greater. In order to recover unnecessary energy generated in the panel, that is, reactive power, the PDP includes an energy recovery circuit.

도 1은 종래의 플라즈마 디스플레이 패널에 포함되는 에너지 회수회로를 나타내는 도면이다.1 is a diagram illustrating an energy recovery circuit included in a conventional plasma display panel.

도 1을 참조하면, 종래 PDP의 에너지 회수회로는 인덕터(L)와 외부 캐패시터(Cs) 사이에 병렬 접속된 제11 및 제13 스위치(S11,S13)와, 패널 캐패시터(Cp)와 서스테인 전압(Vs)에 사이에 접속되는 제 12스위치(S12)와, 패널 캐패시터(Cp)와 기저전압원(GND) 사이에 접속되는 제 14스위치(S14)와, 패널 캐패시터(Cp)와 다이오드들(D11,D12) 사이에 접속되는 인덕터(L)를 구비한다. Referring to FIG. 1, the energy recovery circuit of the conventional PDP includes the eleventh and thirteenth switches S11 and S13 connected in parallel between the inductor L and the external capacitor Cs, the panel capacitor Cp, and the sustain voltage ( 12th switch S12 connected between Vs), 14th switch S14 connected between panel capacitor Cp and ground voltage source GND, panel capacitor Cp, and diodes D11 and D12. Inductor (L) is connected between.

제 11 및 제 13스위치(S11,S13) 각각에는 역전류를 방지하기 위한 제 11 및 제 12다이오드(D11,D12)가 설치된다.Each of the eleventh and thirteenth switches S11 and S13 is provided with eleventh and twelfth diodes D11 and D12 to prevent reverse current.

패널 캐패시터(Cp)는 방전셀에 형성되는 정전용량값을 등가적으로 나타낸 것이다. 제 11스위치(S11)는 소스 캐패시터(Cs)에 충전된 전압을 패널 캐패시터(Cp)로 공급할 때 턴-온된다. 제 13스위치(S13)는 패널 캐패시터(Cp)에 충전된 전압을 소스 캐패시터(Cs)로 공급할 때 턴-온된다. 제 12스위치(S12)는 서스테인 전압(Vs)이 패널 캐패시터(Cp)로 공급될 때 턴-온된다. 제 14스위치(S14)는 기저전압원(GND)이 패널 캐패시터(Cp)로 공급될 때 턴-온된다. 인덕터(L)는 패널 캐패시터(Cp)와 공진회로를 형성한다. The panel capacitor Cp equivalently represents the capacitance value formed in the discharge cell. The eleventh switch S11 is turned on when the voltage charged in the source capacitor Cs is supplied to the panel capacitor Cp. The thirteenth switch S13 is turned on when the voltage charged in the panel capacitor Cp is supplied to the source capacitor Cs. The twelfth switch S12 is turned on when the sustain voltage Vs is supplied to the panel capacitor Cp. The fourteenth switch S14 is turned on when the ground voltage source GND is supplied to the panel capacitor Cp. The inductor L forms a resonance circuit with the panel capacitor Cp.

이와 같은 에너지 회수회로의 동작과정을 도 2를 참조하여 상세히 설명하기로 한다. 도 2에서 Vcp는 패널 캐패시터(Cp)의 충/방전 전압을 나타내는 것이고, Icp는 패널 캐패시터(Cp)의 충/방전 전류를 나타내는 것이다. 여기서, 소스 캐패시터(Cs)에는 Vs/2의 전압이 충전되었다고 가정하여 동작과정을 설명하기로 한다. An operation process of such an energy recovery circuit will be described in detail with reference to FIG. 2. In FIG. 2, Vcp denotes a charge / discharge voltage of the panel capacitor Cp, and Icp denotes a charge / discharge current of the panel capacitor Cp. Here, the operation process will be described on the assumption that the source capacitor Cs is charged with a voltage of Vs / 2.

먼저, t1 시점에는 제 11스위치(S11)가 턴-온(Turn-on)된다. 제 11스위치(S11)가 턴-온되면 소스 캐패시터(Cs)에 저장된 전압이 제 11스위치(S11), 제 11다이오드(D11) 및 인턱터(L)를 경유하여 패널 캐패시터(Cp)로 공급된다. 이때, 인덕터(L)와 패널 캐패시터(Cp)는 LC 공진회로를 구성하게 된다. 따라서, LC 공진회로의 공진파형에 의해 패널 캐패시터(Cp)에는 Vs/2의 2배의 전압인 Vs의 전압이 충전된다. First, at the time t1, the eleventh switch S11 is turned on. When the eleventh switch S11 is turned on, the voltage stored in the source capacitor Cs is supplied to the panel capacitor Cp via the eleventh switch S11, the eleventh diode D11, and the inductor L. At this time, the inductor L and the panel capacitor Cp form an LC resonant circuit. Therefore, the panel capacitor Cp is charged with the voltage of Vs which is twice the voltage of Vs / 2 by the resonance waveform of the LC resonant circuit.

t2 시점에는 제 12스위치(S12)가 턴-온된다. 제 12스위치(S12)가 턴-온되면 서스테인 전압원(VS)의 전압이 제 12스위치(S12)를 스위치를 경유하여 패널 캐패시터(Cp)로 공급된다. 이때, t1시점에 패널 캐패시터(Cp)에 Vs의 전압이 충전되었기 때문에 서스테인 전압원(Vs)에서 공급되는 전압값이 최소화될 수 있다. 한편, 패널 캐패시터(Cp)는 t2 시점으로부터 t3시점까지 서스테인 전압(Vs)값을 유지한다. At the time t2, the twelfth switch S12 is turned on. When the twelfth switch S12 is turned on, the voltage of the sustain voltage source VS is supplied to the panel capacitor Cp via the twelfth switch S12 via the switch. At this time, since the voltage of Vs is charged in the panel capacitor Cp at the time t1, the voltage value supplied from the sustain voltage source Vs may be minimized. On the other hand, the panel capacitor Cp maintains the sustain voltage Vs value from the time point t2 to the time point t3.

t3 시점에는 제 13스위치(S13)가 턴-온된다. 제 13스위치(S13)가 턴-온되면 패널 캐패시터(Cp)에 충전된 전압이 인덕터(L), 제 12다이오드(D12) 및 제 13스위치(S13)를 경유하여 소스 캐패시터(Cs)로 공급된다. 즉, t3시점으로부터 t4시점까지 패널 캐패시터(Cp)에 충전된 전압이 소스 캐패시터(Cs)로 공급된다. At a time t3, the thirteenth switch S13 is turned on. When the thirteenth switch S13 is turned on, the voltage charged in the panel capacitor Cp is supplied to the source capacitor Cs via the inductor L, the twelfth diode D12, and the thirteenth switch S13. . That is, the voltage charged in the panel capacitor Cp from the time t3 to the time t4 is supplied to the source capacitor Cs.

t4 시점에는 제 14스위치(S14)가 턴-온된다. 제 14스위치(S14)가 턴-온되면 패널 캐패시터(Cp)로 기저전압(GND)이 공급된다. 실제로 종래에는 t1 내지 t4 시점을 반복하면서 패널 캐패시터(Cp)에 서스테인 전압, 즉 서스테인 펄스를 공급하게 된다. At time t4, the fourteenth switch S14 is turned on. When the fourteenth switch S14 is turned on, the ground voltage GND is supplied to the panel capacitor Cp. In practice, the sustain voltage, that is, the sustain pulse is supplied to the panel capacitor Cp while repeating the time points t1 to t4.

하지만, 이와 같은 종래의 에너지 회수회로는 패널에 서스테인 전압을 공급하기 위하여 수백[V] 이상의 높은 전압이 필요하다는 단점이 있다. 이와 같은 단점을 극복하기 위하여 도 3과 같은 에너지 회수회로가 제안되었다.However, such a conventional energy recovery circuit has a disadvantage that a high voltage of several hundreds [V] or more is required to supply a sustain voltage to the panel. In order to overcome this disadvantage, the energy recovery circuit of FIG. 3 has been proposed.

도 3을 참조하면, 종래의 다른 실시예에 의한 에너지 회수회로는 1/2 서스테인 전압원(Vs/2)과 인덕터(L) 사이에 접속된 제 21스위치(S21) 및 제 22스위치(S22)와, 제 22스위치(S22)와 기저전압원(GND) 사이에 접속되는 소스 캐패시터(Cs)와, 인덕터(L)와 기저전압원(GND) 사이에 접속되는 제 23스위치(S23)와, 인덕터(L)에 접속되는 패널 캐패시터(Cp)를 구비한다. Referring to FIG. 3, an energy recovery circuit according to another exemplary embodiment may include a twenty-first switch S21 and a twenty-second switch S22 connected between a 1/2 sustain voltage source Vs / 2 and an inductor L. A source capacitor Cs connected between the twenty-second switch S22 and the base voltage source GND, a twenty-third switch S23 connected between the inductor L and the base voltage source GND, and an inductor L; It has a panel capacitor Cp connected to it.

패널 캐패시터(Cp)는 방전셀에 형성되는 정전용량값을 등가적으로 나타낸 것이다. 인덕터(L)는 패널 캐패시터(Cp)와 공진회로를 형성한다. The panel capacitor Cp equivalently represents the capacitance value formed in the discharge cell. The inductor L forms a resonance circuit with the panel capacitor Cp.

이와 같은 종래의 다른 실시예에 의한 에너지 회수회로의 동작과정을 도 4를 참조하여 상세히 설명하기로 한다. An operation process of the energy recovery circuit according to another conventional embodiment as described above will be described in detail with reference to FIG. 4.

도 4를 참조하면, 먼저 T1 기간동안 제 21스위치(S21) 및 제 23스위치(S23)가 턴-온된다. 제 21스위치(S21)가 턴-온되면 1/2 서스테인 전압원(Vs/2)의 전압값이 소스 캐패시터(Cs)로 충전된다. 제 23스위치(S23)가 턴-온되면 패널 캐패시터(Cp)는 기저전압(GND)을 공급받는다.(즉, 기저전위 유지) Referring to FIG. 4, first, the twenty-first switch S21 and the twenty-third switch S23 are turned on during the T1 period. When the twenty-first switch S21 is turned on, the voltage value of the 1/2 sustain voltage source Vs / 2 is charged to the source capacitor Cs. When the twenty-third switch S23 is turned on, the panel capacitor Cp is supplied with the ground voltage GND (that is, the ground potential is maintained).

T2 기간동안 제 22스위치(S22)가 턴-온된다. 제 22스위치(S22)가 턴-온되면 소스 캐피서터(Cs)가 제 22스위치(S22) 및 인덕터(L)를 경유하여 패널 캐패시터(Cp)와 전기적으로 접속된다. 따라서, 소스 캐패시터(Cs)에 충전된 전압(Vs/2)이 패널 캐패시터(Cp)로 공급된다. 이때, 인덕터(L)와 패널 캐패시터(Cp)는 LC 공진회로를 구성하게 된다. 따라서, LC 공진회로의 공진파형에 의해 패널 캐패시터(Cp)에는 Vs/2의 2배의 전압인 Vs의 전압이 충전된다. 실제로, 종래의 다른 실시예에 의한 에너지 회수회로는 T1 내지 T2의 과정을 반복하면서 패널 캐패시터(Cp)에 서스테인 전압, 즉 서스테인 펄스를 공급하게 된다. The twenty-second switch S22 is turned on for the period T2. When the twenty-second switch S22 is turned on, the source capacitor Cs is electrically connected to the panel capacitor Cp via the twenty-second switch S22 and the inductor L. Therefore, the voltage Vs / 2 charged in the source capacitor Cs is supplied to the panel capacitor Cp. At this time, the inductor L and the panel capacitor Cp form an LC resonant circuit. Therefore, the panel capacitor Cp is charged with the voltage of Vs which is twice the voltage of Vs / 2 by the resonance waveform of the LC resonant circuit. In fact, the energy recovery circuit according to another embodiment of the present invention supplies a sustain voltage, that is, a sustain pulse to the panel capacitor Cp while repeating the processes of T1 to T2.

특히, 이와 같은 종래의 다른 실시예에 의한 에너지 회수회로는 도 1에 도시된 종래의 에너지 회수회로에 비하여 1/2낮은 전압원을 이용하여 구동할 수 있는 장점이 있다. 아울러, 3개의 스위치소자만이 포함되므로 제조비용을 낮출 수 있다는 장점이 있다. In particular, the energy recovery circuit according to another conventional embodiment has an advantage that it can be driven using a voltage source 1/2 lower than the conventional energy recovery circuit shown in FIG. In addition, since only three switch elements are included, the manufacturing cost can be lowered.

하지만, 이와 같은 종래의 다른 실시예에 의한 에너지 회수회로는 소스 캐패시터(Cs)에 충전된 전압만을 이용하여 패널 캐패시터(Cp)로 전압을 공급하기 때문에 패널 캐패시터(Cp)에 일정전압(즉,Vs 전압)을 유지하지 곤란한 문제점이 있다.(실제적으로 Vs의 전압이 일정시간 유지되지 않으면 안정적인 서스테인 방전을 일으킬 수 없다.) 아울러, 패널의 부하 변동등에 의하여 공진회로의 공진파형 주파수가 변하기 때문에 안정적으로 Vs의 전압을 패널 캐패시터(Cp)로 공급하기 어려운 문제점이 있다.However, since the energy recovery circuit according to another conventional embodiment supplies a voltage to the panel capacitor Cp using only the voltage charged in the source capacitor Cs, a constant voltage (that is, Vs) is applied to the panel capacitor Cp. It is difficult to maintain the voltage. (In fact, if the voltage of Vs is not maintained for a certain time, stable sustain discharge cannot be caused.) In addition, since the resonance waveform frequency of the resonant circuit changes due to the load variation of the panel, it is stable. It is difficult to supply a voltage of Vs to the panel capacitor Cp.

따라서, 본 발명의 목적은 전력의 소비를 최소화함과 아울러 구동파형을 안정화할 수 있도록 한 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것이다. Accordingly, an object of the present invention is to provide a plasma display panel and a driving method thereof which minimize power consumption and stabilize driving waveforms.

상기 목적을 달성하기 위하여, 본 발명의 플라즈마 디스플레이 패널의 에너지 회수회로는 서스테인 전압의 절반의 전압을 가지는 1/2서스테인 전압원과, 1/2서스테인 전압원의 전압을 이용하여 서스테인 전압을 생성하기 위한 배압회로와, 플라즈마 디스플레이 패널의 방전셀에 등가적으로 형성되는 패널 캐패시터와 공진회로를 형성하기 위한 인덕터를 구비하며, 배압회로는 1/2서스테인 전압원의 전압을 충전하기 위한 충전 캐패시터를 구비한다. In order to achieve the above object, the energy recovery circuit of the plasma display panel of the present invention is a half sustain voltage source having a voltage half of the sustain voltage and a back voltage for generating a sustain voltage using the voltage of the half sustain voltage source. A circuit, an inductor for forming a resonant circuit and a panel capacitor equivalently formed in a discharge cell of the plasma display panel, and the back voltage circuit includes a charging capacitor for charging a voltage of a 1/2 sustain voltage source.

상기 배압회로는 충전 캐패시터와 1/2서스테인 전압원 사이에 접속되어 1/2서스테인 전압원의 전압을 충전 캐패시터로 공급되로록 하는 다이오드와, 다이오드와 충전 캐패시터 사이에 설치되는 스위치를 구비한다. The back voltage circuit includes a diode connected between the charging capacitor and the half sustain voltage source to supply the voltage of the half sustain voltage source to the charging capacitor, and a switch provided between the diode and the charging capacitor.

상기 충전 캐패시터에 1/2서스테인 전압원의 전압이 충전된 후 스위치가 턴-온되어 충전 캐패시터의 부극성(-) 단자로 1/2서스테인 전압원의 전압을 공급함으로써 서스테인 전압이 생성된다. After the charging capacitor is charged with the voltage of the 1/2 sustain voltage source, the switch is turned on to supply the voltage of the 1/2 sustain voltage source to the negative terminal of the charging capacitor to generate a sustain voltage.

상기 1/2서스테인 전압원의 전압이 패널 캐패시터로 공급될 때 인덕터와 패널 캐패시터의 공진에 의하여 패널 캐패시터에는 서스테인 전압이 공급되고, 패널 캐패시터에 서스테인 전압이 공급된 후 배압회로부터 서스테인 전압이 일정기간 공급된다. When the voltage of the 1/2 sustain voltage source is supplied to the panel capacitor, a sustain voltage is supplied to the panel capacitor by resonance of the inductor and the panel capacitor, and the sustain voltage is supplied from the back voltage circuit for a predetermined period after the sustain voltage is supplied to the panel capacitor. do.

상기 서스테인 전압원에 역전류를 방지하기 위하여 설치되는 다이오드를 추가로 구비한다. A diode is further provided to the sustain voltage source to prevent reverse current.

상기 충전 캐패시터와 기저전압원 사이에 설치되어 충전 캐패시터가 충전될 때 턴-온되는 충전 스위치를 추가로 구비한다. And a charging switch installed between the charging capacitor and the base voltage source and turned on when the charging capacitor is charged.

상기 스위치와 인덕터 사이에 설치되어 역전류를 방지하기 위한 제 1다이오드와, 인덕터와 1/2서스테인 전압원 사이에 접속되는 제 1스위치와, 제 1스위치와 인덕터 사이에 접속되어 역전류를 방지하기 위한 제 2다이오드와, 인덕터와 패널 캐패시터 사이에 병렬로 접속되는 제 2스위치 및 제 3스위치를 구비하며, 제 2스위치는 배압회로로부터 패널 캐패시터로 서스테인 전압이 공급될 때 턴-온되고, 제 3스위치는 기저전압원에 접속되어 패널 캐패시터가 기저전위를 공급할 때 턴-온된다. A first diode disposed between the switch and the inductor to prevent reverse current, a first switch connected between the inductor and the 1/2 sustain voltage source, and connected between the first switch and the inductor to prevent reverse current And a second switch and a third switch connected in parallel between the inductor and the panel capacitor, wherein the second switch is turned on when a sustain voltage is supplied from the back voltage circuit to the panel capacitor, and the third switch. Is connected to the ground voltage source and is turned on when the panel capacitor supplies the ground potential.

상기 제 3스위치가 턴-온될 때 충전 캐패시터에 전압이 충전된다. When the third switch is turned on, a charge capacitor is charged with voltage.

상기 패널 캐패시터에 충전된 전압을 회수하여 충전되는 외부 캐패시터를 구비한다. An external capacitor is charged to recover the voltage charged in the panel capacitor.

상기 외부 캐패시터는 1/2서스테인 전압을 충전하고, 외부 캐패시터에 충전된 전압이 패널 캐패시터로 공급될 때 인덕터와 패널 캐패시터의 공진에 의하여 서스테인 전압이 패널 캐패시터로 공급된다. The external capacitor charges the 1/2 sustain voltage, and when the voltage charged in the external capacitor is supplied to the panel capacitor, the sustain voltage is supplied to the panel capacitor by resonance of the inductor and the panel capacitor.

상기 패널 캐패시터에 서스테인 전압이 충전된 후 배압회로로부터 서스테인 전압이 일정기간 공급된다. After the sustain voltage is charged to the panel capacitor, the sustain voltage is supplied from the back voltage circuit for a predetermined time.

상기 충전 캐패시터와 기저전압원 사이에 설치되어 충전 캐패시터가 충전될 때 턴-온되는 충전 스위치를 추가로 구비한다. And a charging switch installed between the charging capacitor and the base voltage source and turned on when the charging capacitor is charged.

상기 외부 캐패시터와 인덕터 사이에 설치되는 제 1 및 제 2스위치와, 제 1 및 제 2스위치 각각에 설치되어 역전류를 방지하기 위한 제 1 및 제 2다이오드와, 인덕터와 패널 캐패시터 사이에 병렬로 접속되는 제 3스위치 및 제 4스위치를 구비하며, 제 3스위치는 배압회로로부터 패널 캐패시터로 서스테인 전압이 공급될 때 턴-온된다. First and second switches provided between the external capacitor and the inductor, first and second diodes installed on each of the first and second switches to prevent reverse current, and connected in parallel between the inductor and the panel capacitor. And a third switch and a fourth switch, wherein the third switch is turned on when a sustain voltage is supplied from the back voltage circuit to the panel capacitor.

상기 배압회로는 제 1다이오드와 전기적으로 접속되고, 제 4스위치가 턴-온될 때 기저전위와 접속되어 충전캐패시터에 전압이 충전된다. The back voltage circuit is electrically connected to the first diode and is connected to the base potential when the fourth switch is turned on to charge the charging capacitor.

상기 배압회로와 기저전압원 사이에 설치되어 충전 캐패시터가 충전될 때 턴-온되는 제 5스위치를 구비한다. And a fifth switch installed between the back voltage circuit and the base voltage source and turned on when the charging capacitor is charged.

상기 제 4스위치는 제 5스위치와 전기적으로 접속되고, 제 4스위치 및 제 5스위치가 동시에 턴-온될 때 패널 캐패시터가 기저전압원에 접속된다. The fourth switch is electrically connected to the fifth switch, and the panel capacitor is connected to the ground voltage source when the fourth switch and the fifth switch are turned on at the same time.

본 발명의 플라즈마 디스플레이 패널의 에너지 회수회로는 서스테인 전압의 절반의 전압을 가지는 1/2서스테인 전압원과, 1/2서스테인 전압원의 전압을 이용하여 서스테인 전압을 생성하기 위한 배압회로와, 패널 캐패시터의 충전경로에 위치되는 제 1인덕터와, 제 1인덕터의 인덕턴스와 상이한 인덕턴스를 가지면 패널 캐패시터의 방전경로에 위치되는 제 2인덕터를 구비한다. The energy recovery circuit of the plasma display panel of the present invention includes a half sustain voltage source having a voltage half of the sustain voltage, a back voltage circuit for generating a sustain voltage using the voltage of the half sustain voltage source, and a charge of the panel capacitor. A first inductor positioned in the path and a second inductor positioned in the discharge path of the panel capacitor when the inductance different from the inductance of the first inductor are provided.

상기 배압회로는 1/2서스테인 전압원의 전압을 충전하기 위한 충전 캐패시터와, 충전 캐패시터와 상기 1/2서스테인 전압원 사이에 접속되어 1/2서스테인 전압원의 전압을 충전 캐패시터로 공급되로록 하는 다이오드와, 다이오드와 충전 캐패시터 사이에 설치되는 스위치를 구비한다. The back voltage circuit includes a charging capacitor for charging a voltage of a 1/2 sustain voltage source, a diode connected between the charging capacitor and the 1/2 sustain voltage source to supply a voltage of the 1/2 sustain voltage source to the charging capacitor; And a switch installed between the diode and the charging capacitor.

상기 충전 캐패시터에 1/2서스테인 전압원의 전압이 충전된 후 스위치가 턴-온되어 충전 캐패시터의 부극성(-) 단자로 1/2서스테인 전압원의 전압을 공급함으로써 서스테인 전압이 생성된다. After the charging capacitor is charged with the voltage of the 1/2 sustain voltage source, the switch is turned on to supply the voltage of the 1/2 sustain voltage source to the negative terminal of the charging capacitor to generate a sustain voltage.

상기 제 1인덕터와 배압회로 사이에 설치되어 역전류를 방지하기 위한 제 1다이오드와, 패널 캐패시터와 배압회로 사이에 설치되어 배압회로에서 서스테인 전압이 공급될 때 턴-온되는 제 1스위치와, 제 2인덕터와 배압회로 사이에 설치되어 역전류를 방지하기 위한 제 2다이오드와, 제 2다이오드와 배압회로 사이에 설치되어 패널 캐패시터에서 전압이 방전될 때 턴-온되는 제 2스위치와, 패널 캐패시터와 기저전압원 사이에 설치되어 패널 캐패시터에 기저전위를 공급함과 아울러 충전 캐패시터가 충전될 때 턴-온되는 제 3스위치를 구비한다. A first diode disposed between the first inductor and the back pressure circuit to prevent reverse current, a first switch installed between the panel capacitor and the back voltage circuit and turned on when a sustain voltage is supplied from the back voltage circuit; A second diode disposed between the inductor and the back pressure circuit to prevent reverse current, a second switch installed between the second diode and the back voltage circuit and turned on when the voltage is discharged from the panel capacitor, the panel capacitor, A third switch is installed between the base voltage sources to supply the base potential to the panel capacitor and to be turned on when the charging capacitor is charged.

상기 제 2인덕터의 인덕턴스가 상기 제 1인덕터의 인덕턴스보다 크게 설정된다. The inductance of the second inductor is set greater than the inductance of the first inductor.

본 발명의 플라즈마 디스플레이 패널의 구동방법은 서스테인 전압의 절반의 전압을 가지는 1/2서스테인 전압원의 전압을 배압하여 서스테인 전압을 생성하는 단계와, 생성된 서스테인 전압을 패널로 공급하는 단계를 포함한다. A method of driving a plasma display panel of the present invention includes generating a sustain voltage by backing a voltage of a 1/2 sustain voltage source having a voltage of half of the sustain voltage, and supplying the generated sustain voltage to the panel.

공진회로에 의하여 1/2서스테인 전압원이 패널로 공급될 때 패널에는 서스테인 전압원의 전압이 공급되고, 패널로 서스테인 전압이 공급된 후 배압된 서스테인 전압이 패널로 일정기간 공급된다. When the 1/2 sustain voltage source is supplied to the panel by the resonant circuit, the panel is supplied with the voltage of the sustain voltage source, the sustain voltage is supplied to the panel, and then the back-up sustain voltage is supplied to the panel for a predetermined time.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 5 내지 도 18을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 5 to 18.

도 5는 본 발명의 제 1실시예에 따른 에너지 회수회로를 나타내는 도면이다.5 is a view showing an energy recovery circuit according to a first embodiment of the present invention.

도 5를 참조하면, 본 발명의 제 1실시예에 따른 에너지 회수회로는 1/2 서스테인 전압원(Vs/2)과; 1/2서스테인 전압원(Vs/2)과 인덕터(L) 사이에 병렬로 접속되는 제 31스위치(S31) 및 제 33스위치(S33)와; 제 31스위치(S31) 및 제 33스위치(S33) 사이에 접속된 제 31 및 제 32다이오드(D31,D32)와; 인덕터(L)와 패널 캐패시터(Cp) 사이에 병렬로 접속되는 제 32스위치(S32) 및 제 34스위치(S34)와; 제 32스위치(S32)와 제 31스위치(S31) 사이에 접속되는 제 33다이오드(D33)와, 제 32노드(n32)와 제 33노드(n33) 사이에 접속되는 충전 캐패시터(Cs)를 구비한다. 5, the energy recovery circuit according to the first embodiment of the present invention includes a 1/2 sustain voltage source (Vs / 2); A thirty-first switch S31 and a thirty-third switch S33 connected in parallel between the 1/2 sustain voltage source Vs / 2 and the inductor L; Thirty-first and thirty-second diodes D31 and D32 connected between the thirty-first switch S31 and the thirty-third switch S33; A thirty-second switch (S32) and a thirty-fourth switch (S34) connected in parallel between the inductor L and the panel capacitor Cp; And a thirty-third diode D33 connected between the thirty-second switch S32 and the thirty-first switch S31, and a charging capacitor Cs connected between the thirty-second node n32 and the thirty-third node n33. .

패널 캐패시터(Cp)는 방전셀에 형성되는 정전용량값을 등가적으로 나타낸 것이다. 제 31다이오드(D31), 제 32다이오드(D32) 및 제 33다이오드(D33)는 역전류가 흐르는 것을 방지한다. 제 31스위치(S31)는 패널 캐패시터(Cp)에 전압이 충전될 때 턴-온된다. 제 33스위치(S33)는 패널 캐패시터(Cp)에 충전된 전압이 방전될 때 턴-온된다. 제 32스위치(S32)는 충전 캐패시터(Cs)에 충전된 전압이 패널 캐패시터(Cp)로 공급될 때 턴-온된다. S34 스위치는 패널 캐패시터(Cp)에 기저전위(GND)가 공급될 때 턴-온된다. 인덕터(L)는 패널 캐패시터(Cp)와 공진회로를 형성한다. 여기서, 스위치들(S31,S32,S33,S34)은 MOS FET, IGBT, BJT 등의 반도체 스위치 소자로 구현된다. The panel capacitor Cp equivalently represents the capacitance value formed in the discharge cell. The thirty-first diode D31, the thirty-second diode D32, and the thirty-third diode D33 prevent the reverse current from flowing. The thirty-first switch S31 is turned on when a voltage is charged in the panel capacitor Cp. The thirty-third switch S33 is turned on when the voltage charged in the panel capacitor Cp is discharged. The thirty-second switch S32 is turned on when the voltage charged in the charging capacitor Cs is supplied to the panel capacitor Cp. The S34 switch is turned on when the ground potential GND is supplied to the panel capacitor Cp. The inductor L forms a resonance circuit with the panel capacitor Cp. Here, the switches S31, S32, S33, and S34 are implemented with semiconductor switch elements such as MOS FETs, IGBTs, and BJTs.

이와 같은 본 발명의 제 1실시예에 의한 에너지 회수회로의 동작과정을 도 6 및 도 7을 참조하여 상세히 설명하기로 한다. 도 6에서 Vcp는 패널 캐패시터(Cp)의 충/방전 전압을 나타낸 것이다. 도 6은 스위칭동작에 따라 패널 캐패시터(Cp)에 공급되는 전압값을 나타내는 도면이고, 도 7은 제 32노드(n32)에 인가되는 전압값을 나타내는 도면이다. The operation of the energy recovery circuit according to the first embodiment of the present invention will be described in detail with reference to FIGS. 6 and 7. In FIG. 6, Vcp represents the charge / discharge voltage of the panel capacitor Cp. FIG. 6 is a diagram illustrating a voltage value supplied to the panel capacitor Cp according to the switching operation, and FIG. 7 is a diagram illustrating a voltage value applied to the 32nd node n32.

도 6 및 도 7을 참조하면, 본 발명의 제 1실시예에 따른 에너지 회수회로는 충전 캐패시터(Cs)를 충전시키기 위한 제 4기간(T4), LC 공진회로를 이용하여 패널 캐패시터(Cp)를 충전시키는 제 1기간(T1), 패널 캐패시터(Cp)에 서스테인 전압(Vs)을 공급하기 위한 제 2기간(T2) 및 패널에 충전된 전압을 방전시키기 위한 제 3기간(T3)으로 나뉘어 구동된다. 6 and 7, the energy recovery circuit according to the first embodiment of the present invention uses the LC capacitor in the fourth period T4 for charging the charging capacitor Cs, using the LC resonant circuit. The driving is divided into a first period T1 for charging, a second period T2 for supplying the sustain voltage Vs to the panel capacitor Cp, and a third period T3 for discharging the voltage charged in the panel. .

먼저, 제 4기간(T4)에서는 제 34스위치(S34)가 턴-온된다. 제 34스위치(S34)가 턴-온되면 1/2 서스테인전압원(Vs/2), 제 33다이오드(D33), 충전 캐패시터(Cs), 제 31다이오드(D31), 인덕터(L), 제 34스위치(S34) 및 기저전위(GND)로 이어지는 전류패스가 형성된다. 이때, 충전 캐패시터(Cs)에는 1/2 서스테인전압(Vs/2)이 충전된다. 즉, 제 34스위치(S34)가 턴-온되면 제 32노드(n32)가 기저전압원(GND)에 접속되기 때문에 제 33노드(n33)노드로 공급되는 Vs/2이 전압이 충전 캐패시터(Cs)에 충전된다. First, in a fourth period T4, the thirty-fourth switch S34 is turned on. When the 34th switch S34 is turned on, the 1/2 sustain voltage source Vs / 2, the 33rd diode D33, the charging capacitor Cs, the 31st diode D31, the inductor L, and the 34th switch A current path leading to S34 and the ground potential GND is formed. At this time, the charging capacitor Cs is charged with the 1/2 sustain voltage Vs / 2. That is, when the thirty-fourth switch S34 is turned on, since the thirty-third node n32 is connected to the ground voltage source GND, the voltage Vs / 2 supplied to the thirty-third node n33 node has a voltage of the charging capacitor Cs. Is charged.

제 1기간(T1)에는 제 31스위치(S31)가 턴-온된다. 제 31스위치(S31)가 턴-온되면 Vs/2전압이 제 31다이오드(D31) 및 인덕터(L)를 경유하여 패널 캐패시터(Cp)로 공급된다. 이때, 인덕터(L) 및 패널 캐패시터(Cp)가 공진회로를 형성하기 때문에 패널 캐패시터(Cp)에는 서스테인 전압(Vs)이 충전된다. 아울러, 제 1기간(T1)동안 제 32노드(n32)에는 1/2 서스테인 전압(Vs/2)이 유지된다. 즉, 제 31다이오드(D31)에 의하여 LC 공진회로에 의해 상승된 서스테인 전압(Vs)이 제 32노드(n32)로 공급되지 못하고, 이에 따라 제 1기간(T1)동안 제 32노드(n32)는 1/2 서스테인 전압(Vs/2)을 유지한다. 제 32노드(n32)로 공급된 1/2 서스테인 전압(Vs/2)은 충전 캐패시터(Cs)의 (-)로 공급된다. 따라서, 충전 캐패시터(Cs)에는 자신에게 충전된 1/2서스테인 전압(Vs/2)과 제 32노드(n32)로부터 공급되는 1/2 서스테인 전압값이 합쳐져 Vs의 전압이 나타나게 된다. 즉, 제 33노드(n33)에 서스테인 전압(Vs)의 전압값이 나타난다. 한편, 제 33다이오드(D33)는 제 33노드(n33)에 인가되는 전압이 제 32노드(n32)로 공급되는 것을 방지한다. In the first period T1, the thirty first switch S31 is turned on. When the thirty-first switch S31 is turned on, the Vs / 2 voltage is supplied to the panel capacitor Cp via the thirty-first diode D31 and the inductor L. At this time, since the inductor L and the panel capacitor Cp form a resonance circuit, the panel capacitor Cp is charged with the sustain voltage Vs. In addition, the half sustain voltage Vs / 2 is maintained in the thirty-second node n32 during the first period T1. That is, the sustain voltage Vs raised by the LC resonant circuit by the thirty-first diode D31 is not supplied to the thirty-second node n32, and thus, the thirty-second node n32 during the first period T1 is not provided. Maintain a 1/2 sustain voltage (Vs / 2). The half sustain voltage Vs / 2 supplied to the thirty-second node n32 is supplied to the negative of the charging capacitor Cs. Therefore, the charge capacitor Cs is combined with the half sustain voltage Vs / 2 charged therein and the half sustain voltage value supplied from the thirty-second node n32 to display the voltage of Vs. That is, the voltage value of the sustain voltage Vs appears at the 33rd node n33. On the other hand, the thirty-third diode D33 prevents the voltage applied to the thirty-third node n33 from being supplied to the thirty-second node n32.

제 2기간(T2)에는 제 32스위치(S32)가 턴-온된다. 이때, 제 31스위치(S31)는 턴-온 상태를 유지한다. 제 32스위치(S32)가 턴-온되면 제 33노드(n33)에 인가된 서스테인 전압(Vs)이 제 32스위치(S32)를 경유하여 패널 캐패시터(Cp)로 공급된다. 따라서, 제 2기간(T2) 동안 패널 캐패시터(Cp)는 서스테인 전압(Vs)을 유지하게 된다. 그리고, 제 31스위치(S32)가 턴-온되어 있기 때문에 제 32노드(n32)는 1/2 서스테인 전압(Vs)을 유지한다. In the second period T2, the thirty-second switch S32 is turned on. At this time, the thirty-first switch S31 maintains a turn-on state. When the thirty-second switch S32 is turned on, the sustain voltage Vs applied to the thirty-third node n33 is supplied to the panel capacitor Cp via the thirty-second switch S32. Therefore, the panel capacitor Cp maintains the sustain voltage Vs during the second period T2. In addition, since the thirty-first switch S32 is turned on, the thirty-second node n32 maintains a 1/2 sustain voltage Vs.

제 3기간(T3)에는 제 33스위치(S33)가 턴-온된다. 이때, 제 31스위치(S31) 및 제 32스위치(S32)는 턴-오프된다. 제 33스위치(S33)가 턴-온되면 패널 캐패시터(Cp)에 충전된 전압이 인덕터(L), 제 32다이오드(D32), 제 33스위치(S33) 및 제 33다이오드(D33)를 경유하여 충전 캐패시터(Cs)로 공급된다. 따라서, 패널 캐패시터(Cp)에 충전된 전압은 방전되고, 충전 캐패시터(Cs)는 패널 캐패시터(Cp)에서 방전되는 전압에 의하여 충전된다. 실제로, 본 발명의 제 1실시예에 의한 에너지 회수회로는 T1 내지 T4의 과정을 반복하면서 패널 캐패시터(Cp)에 서스테인 전압, 즉 서스테인 펄스를 공급하게 된다. In the third period T3, the thirty-third switch S33 is turned on. At this time, the thirty-first switch S31 and the thirty-second switch S32 are turned off. When the thirty-third switch S33 is turned on, the voltage charged in the panel capacitor Cp is charged via the inductor L, the thirty-third diode D32, the thirty-third switch S33, and the thirty-third diode D33. It is supplied to the capacitor Cs. Therefore, the voltage charged in the panel capacitor Cp is discharged, and the charging capacitor Cs is charged by the voltage discharged in the panel capacitor Cp. In fact, the energy recovery circuit according to the first embodiment of the present invention supplies a sustain voltage, that is, a sustain pulse, to the panel capacitor Cp while repeating the processes of T1 to T4.

이와 같은 본 발명의 제 1실시예에 의한 에너지 회수회로는 도 1에 도시된 종래의 에너지 회수회로에 비하여 1/2 낮은 전압원을 이용하여 구동할 수 있고, 이에 따라 소비전력을 저감할 수 있는 장점이 있다. 아울러, 본 발명의 에너지 회수회로는 패널 캐패시터(Cp)로 서스테이 전압(Vs)을 안정적으로 공급할 수 있기 때문에 도 3에 도시된 종래의 에너지 회수회로에 비하여 안정적으로 서스테인 방전을 일으킬 수 있는 장점이 있다. 다시 말하여, 본 발명의 제 1실시예에 의한 에너지 회수회로는 소비전력을 저감함과 아울러 안정적으로 패널을 구동시킬 수 있는 장점이 있다.The energy recovery circuit according to the first embodiment of the present invention can be driven using a voltage source 1/2 lower than that of the conventional energy recovery circuit shown in FIG. 1, thereby reducing power consumption. There is this. In addition, since the energy recovery circuit of the present invention can stably supply the sustain voltage Vs to the panel capacitor Cp, the energy recovery circuit can stably sustain sustain discharge as compared with the conventional energy recovery circuit shown in FIG. 3. have. In other words, the energy recovery circuit according to the first embodiment of the present invention has the advantage of reducing the power consumption and stably driving the panel.

도 8은 본 발명의 제 2실시예에 의한 에너지 회수회로를 나타내는 도면이다. 8 is a view showing an energy recovery circuit according to a second embodiment of the present invention.

도 8을 참조하면, 본 발명의 제 2실시예에 의한 에너지 회수회로는 1/2 서스테인 전압원(Vs/2)과; 1/2서스테인 전압원(Vs/2)과 인덕터(L) 사이에 병렬로 접속되는 제 41스위치(S41) 및 제 43스위치(S43)와; 제 41스위치(S41) 및 제 43스위치(S43) 사이에 접속된 제 41 및 제 42다이오드(D41,D42)와; 인덕터(L)와 패널 캐패시터(Cp) 사이에 병렬로 접속되는 제 42스위치(S42) 및 제 44스위치(S44)와; 제 42스위치(S42)와 제 41스위치(S41) 사이에 접속되는 제 43다이오드(D43)와, 제 42노드(n42)와 제 43노드(n43) 사이에 접속되는 충전 캐패시터(Cs)를 구비한다. 아울러, 본 발명의 제 2실시예에 의한 에너지 회수회로는 제 41스위치(S41) 및 제 43스위치(S43)의 공통단자인 제 41노드(n41)와 1/2서스테인 전압원(Vs/2) 사이에 접속되는 제 44다이오드(D44)를 구비한다. 8, the energy recovery circuit according to the second embodiment of the present invention includes a 1/2 sustain voltage source (Vs / 2); A forty-first switch S41 and a forty-third switch S43 connected in parallel between the 1/2 sustain voltage source Vs / 2 and the inductor L; The 41st and 42nd diodes D41 and D42 connected between the forty-first switch S41 and the forty-third switch S43; A forty-second switch (S42) and a forty-fourth switch (S44) connected in parallel between the inductor (L) and the panel capacitor (Cp); A 43rd diode D43 connected between the forty-second switch S42 and a forty-first switch S41; and a charge capacitor Cs connected between the forty-second node n42 and the forty-third node n43. . In addition, the energy recovery circuit according to the second embodiment of the present invention is provided between the forty-first node (n41) and the half sustain voltage source (Vs / 2) which are common terminals of the forty-first switch (S41) and the forty-third switch (S43). And a forty-fourth diode D44 connected to it.

패널 캐패시터(Cp)는 방전셀에 형성되는 정전용량값을 등가적으로 나타낸 것이다. 제 41다이오드(D41), 제 42다이오드(D42) 및 제 43다이오드(D43)는 역전류가 흐르는 것을 방지한다. 제 41스위치(S41)는 패널 캐패시터(Cp)에 전압이 충전될 때 턴-온된다. 제 43스위치(S43)는 패널 캐패시터(Cp)에 충전된 전압이 방전될 때 턴-온된다. 제 42스위치(S42)는 충전 캐패시터(Cs)에 충전된 전압이 패널 캐패시터(Cp)로 공급될 때 턴-온된다. S44 스위치는 패널 캐패시터(Cp)에 기저전위(GND)가 공급될 때 턴-온된다. 인덕터(L)는 패널 캐패시터(Cp)와 공진회로를 형성한다. 여기서, 스위치들(S41,S42,S43,S44)은 MOS FET, IGBT, BJT 등의 반도체 스위치 소자로 구현된다. The panel capacitor Cp equivalently represents the capacitance value formed in the discharge cell. The forty-first diode D41, the forty-second diode D42, and the forty-third diode D43 prevent the reverse current from flowing. The forty-first switch S41 is turned on when a voltage is charged in the panel capacitor Cp. The 43rd switch S43 is turned on when the voltage charged in the panel capacitor Cp is discharged. The 42nd switch S42 is turned on when the voltage charged in the charging capacitor Cs is supplied to the panel capacitor Cp. The S44 switch is turned on when the ground potential GND is supplied to the panel capacitor Cp. The inductor L forms a resonance circuit with the panel capacitor Cp. Here, the switches S41, S42, S43, and S44 are implemented as semiconductor switch devices such as MOS FETs, IGBTs, and BJTs.

제 44다이오드(D44)는 1/2서스테인 전압원(Vs)으로 역전류가 공급되는 것을 방지한다. 따라서, 본 발명의 제 2실시예에 의한 에너지 회수회로는 보다 안정된 구동이 가능해진다. 이와 같은 본 발명의 제 2실시예에서 에너지 회수회로의 동작과정은 상술한 본 발명의 제 1실시예와 동일하므로 생략하기로 한다. The 44 th diode D44 prevents the reverse current from being supplied to the 1/2 sustain voltage source Vs. Therefore, the energy recovery circuit according to the second embodiment of the present invention can be driven more stably. Since the operation of the energy recovery circuit in the second embodiment of the present invention is the same as the first embodiment of the present invention described above will be omitted.

도 9는 본 발명의 제 3실시예에 따른 에너지 회수회로를 나타내는 도면이다. 9 is a view showing an energy recovery circuit according to a third embodiment of the present invention.

도 9를 참조하면, 본 발명의 제 3실시예에 따른 에너지 회수회로는 1/2 서스테인 전압원(Vs/2)과; 1/2서스테인 전압원(Vs/2)과 인덕터(L) 사이에 병렬로 접속되는 제 51스위치(S51) 및 제 53스위치(S53)와; 제 51스위치(S51) 및 제 53스위치(S53) 사이에 접속된 제 51 및 제 52다이오드(D51,D52)와; 인덕터(L)와 패널 캐패시터(Cp) 사이에 병렬로 접속되는 제 52스위치(S52) 및 제 54스위치(S54)와; 제 52스위치(S52)와 제 51스위치(S51) 사이에 접속되는 제 53다이오드(D53)와, 제 52노드(n52)와 제 53노드(n53) 사이에 접속되는 충전 캐패시터(Cs)와, 충전 캐패시터(Cs)와 기저전압원(GND) 사이에 접속되는 제 55스위치(S55)를 구비한다. 9, an energy recovery circuit according to a third embodiment of the present invention includes a 1/2 sustain voltage source (Vs / 2); A 51 st switch S51 and a 53 th switch S53 connected in parallel between the 1/2 sustain voltage source Vs / 2 and the inductor L; 51st and 52nd diodes D51 and D52 connected between the 51st switch S51 and the 53rd switch S53; A 52nd switch S52 and a 54th switch S54 connected in parallel between the inductor L and the panel capacitor Cp; A 53rd diode D53 connected between a 52nd switch S52 and a 51st switch S51, a charge capacitor Cs connected between a 52nd node n52, and a 53rd node n53, and a charge And a fifty-fifth switch S55 connected between the capacitor Cs and the ground voltage source GND.

이와 같은 본 발명의 제 3실시예에 따른 에너지 회수회로는 도 5에 도시된 본 발명의 제 1실시예에 따른 에너지 회수회로에 비하여 제 55스위치(S55)를 추가로 구비한다. 이와 같은 제 55스위치(S55)는 충전 캐패시터(Cs)에 기저전위(GND)를 제공할 때 턴-온된다. 아울러, 본 발명의 제 3실시예에 따른 에너지 회수회로에는 본 발명의 제 2실시예와 같이 1/2 서스테인 전압원(Vs/2)에 다이오드가 추가로 설치될 수 있다. Such an energy recovery circuit according to the third embodiment of the present invention further includes a fifty-fifth switch S55 as compared to the energy recovery circuit according to the first embodiment of the present invention shown in FIG. 5. The 55th switch S55 is turned on when the ground potential GND is provided to the charging capacitor Cs. In addition, in the energy recovery circuit according to the third embodiment of the present invention, a diode may be additionally installed at the 1/2 sustain voltage source (Vs / 2) as in the second embodiment of the present invention.

패널 캐패시터(Cp)는 방전셀에 형성되는 정전용량값을 등가적으로 나타낸 것이다. 제 51다이오드(D51), 제 52다이오드(D52) 및 제 53다이오드(D53)는 역전류가 흐르는 것을 방지한다. 제 51스위치(S51)는 패널 캐패시터(Cp)에 전압이 충전될 때 턴-온된다. 제 53스위치(S53)는 패널 캐패시터(Cp)에 충전된 전압이 방전될 때 턴-온된다. 제 52스위치(S32)는 충전 캐패시터(Cs)에 충전된 전압이 패널 캐패시터(Cp)로 공급될 때 턴-온된다. 제 54스위치(S54)는 패널 캐패시터(Cp)에 기저전위(GND)가 공급될 때 턴-온된다. 제 55스위치(S55)는 충전 캐패시터(Cs)에 전압이 충전될 때 턴-온된다. 인덕터(L)는 패널 캐패시터(Cp)와 공진회로를 형성한다. 여기서, 스위치들(S51,S52,S53,S54,S55)은 MOS FET, IGBT, BJT 등의 반도체 스위치 소자로 구현된다. The panel capacitor Cp equivalently represents the capacitance value formed in the discharge cell. The fifty-first diode D51, the fifty-second diode D52, and the fifty-third diode D53 prevent a reverse current from flowing. The 51st switch S51 is turned on when a voltage is charged in the panel capacitor Cp. The 53rd switch S53 is turned on when the voltage charged in the panel capacitor Cp is discharged. The fifty-second switch S32 is turned on when the voltage charged in the charging capacitor Cs is supplied to the panel capacitor Cp. The 54th switch S54 is turned on when the ground potential GND is supplied to the panel capacitor Cp. The 55th switch S55 is turned on when a voltage is charged in the charging capacitor Cs. The inductor L forms a resonance circuit with the panel capacitor Cp. Here, the switches S51, S52, S53, S54, and S55 are implemented as semiconductor switch elements such as MOS FETs, IGBTs, and BJTs.

이와 같은 본 발명의 제 3실시예에 의한 에너지 회수회로의 동작과정을 도 10을 참조하여 상세히 설명하기로 한다. 도 10에서 Vcp는 패널 캐패시터(Cp)의 충/방전 전압을 나타낸 것이다. The operation of the energy recovery circuit according to the third embodiment of the present invention will be described in detail with reference to FIG. 10. In FIG. 10, Vcp represents the charge / discharge voltage of the panel capacitor Cp.

도 10을 참조하면, 본 발명의 제 3실시예에 따른 에너지 회수회로는 충전 캐패시터(Cs)를 충전시키기 위한 제 4기간(T4), LC 공진회로를 이용하여 패널 캐패시터(Cp)를 충전시키는 제 1기간(T1), 패널 캐패시터(Cp)에 서스테인 전압(Vs)을 공급하기 위한 제 2기간(T2) 및 패널에 충전된 전압을 방전시키기 위한 제 3기간(T3)으로 나뉘어 구동된다. Referring to FIG. 10, the energy recovery circuit according to the third embodiment of the present invention includes a fourth period T4 for charging the charging capacitor Cs, and a panel capacitor Cp charging using the LC resonant circuit. The driving is divided into one period T1, a second period T2 for supplying the sustain voltage Vs to the panel capacitor Cp, and a third period T3 for discharging the voltage charged in the panel.

먼저, 제 4기간(T4)에서는 제 54스위치(S54) 및 제 55스위치(S55)가 턴-온된다. 제 55스위치(S55)가 턴-온되면 1/2 서스테인 전압원(Vs/2), 제 53다이오드(D53), 충전 캐패시터(Cs) 및 제 55스위치(S55)를 경유하여 기저전압원(GND)으로 접속되는 전류패스가 형성된다. 따라서, 제 4기간(T4) 동안에 충전 캐패시터(Cs)에 1/2 서스테인 전압(Vs/2)이 충전된다. 한편, 제 4기간(T4) 동안 제 54스위치(S54)가 턴-온되면 패널 캐패시터(Cp)에 기저전위(GND)가 공급된다. First, in the fourth period T4, the 54th switch S54 and the 55th switch S55 are turned on. When the 55 th switch S55 is turned on, it passes through the 1/2 sustain voltage source Vs / 2, the 53 th diode D53, the charging capacitor Cs, and the 55 th switch S55 to the base voltage source GND. A current path to be connected is formed. Accordingly, the half sustain voltage Vs / 2 is charged in the charging capacitor Cs during the fourth period T4. On the other hand, when the 54th switch S54 is turned on for the fourth period T4, the ground potential GND is supplied to the panel capacitor Cp.

제 1기간(T1)에는 제 51스위치(S51)가 턴-온된다. 제 51스위치(S51)가 턴-온되면 Vs/2전압이 제 51스위치(S51), 제 51다이오드(D51) 및 인덕터(L)를 경유하여 패널 캐패시터(Cp)로 공급된다. 이때, 인덕터(L) 및 패널 캐패시터(Cp)가 공진회로를 형성하기 때문에 패널 캐패시터(Cp)에는 서스테인 전압(Vs)이 충전된다. 아울러, 제 1기간(T2)동안 제 52노드(n52)에는 1/2 서스테인 전압(Vs/2)이 유지된다. 즉, 제 51다이오드(D31)에 의하여 LC 공진회로에 의해 상승된 서스테인 전압(Vs)이 제 52노드(n52)로 공급되지 못하고, 이에 따라 제 1기간(T1)동안 제 52노드(n52)는 1/2 서스테인 전압(Vs/2)이 유지된다. 제 52노드(n52)로 공급된 1/2 서스테인 전압(Vs/2)은 충전 캐패시터(Cs)의 (-)로 공급된다. 따라서, 충전 캐패시터(Cs)에는 자신에게 충전된 1/2서스테인 전압(Vs/2)과 제 32노드(n32)로부터 공급되는 1/2 서스테인 전압값이 합쳐져 Vs의 전압이 나타나게 된다. 즉, 제 53노드(n53)에 서스테인 전압(Vs)의 전압값이 나타난다. 한편, 제 53다이오드(D53)는 제 53노드(n53)에 인가되는 서스테인 전압(Vs)이 제 52노드(n32)로 공급되는 것을 방지한다.In the first period T1, the 51st switch S51 is turned on. When the 51st switch S51 is turned on, the Vs / 2 voltage is supplied to the panel capacitor Cp via the 51st switch S51, the 51st diode D51, and the inductor L. At this time, since the inductor L and the panel capacitor Cp form a resonance circuit, the panel capacitor Cp is charged with the sustain voltage Vs. In addition, the half sustain voltage Vs / 2 is maintained in the 52nd node n52 during the first period T2. That is, the sustain voltage Vs raised by the LC resonant circuit by the 51st diode D31 is not supplied to the 52nd node n52. Thus, the 52nd node n52 during the first period T1 is not supplied. The 1/2 sustain voltage (Vs / 2) is maintained. The 1/2 sustain voltage Vs / 2 supplied to the 52nd node n52 is supplied to the negative of the charging capacitor Cs. Therefore, the charge capacitor Cs is combined with the half sustain voltage Vs / 2 charged therein and the half sustain voltage value supplied from the thirty-second node n32 to display the voltage of Vs. That is, the voltage value of the sustain voltage Vs appears at the 53rd node n53. Meanwhile, the 53rd diode D53 prevents the sustain voltage Vs applied to the 53rd node n53 from being supplied to the 52nd node n32.

제 2기간(T2)에는 제 52스위치(S52)가 턴-온된다. 이때, 제 51스위치(S51)는 턴-온 상태를 유지한다. 제 52스위치(S52)가 턴-온되면 제 53노드(n53)에 인가된 서스테인 전압(Vs)이 제 52스위치(S52)를 경유하여 패널 캐패시터(Cp)로 공급된다. 따라서, 제 2기간(T2) 동안 패널 캐패시터(Cp)는 서스테인 전압(Vs)을 유지하게 된다. 그리고, 제 51스위치(S51)가 턴-온되어 있기 때문에 제 52노드(n52)는 1/2 서스테인 전압(Vs)을 유지한다. The 52nd switch S52 is turned on in the 2nd period T2. At this time, the 51st switch S51 maintains a turn-on state. When the 52nd switch S52 is turned on, the sustain voltage Vs applied to the 53rd node n53 is supplied to the panel capacitor Cp via the 52nd switch S52. Therefore, the panel capacitor Cp maintains the sustain voltage Vs during the second period T2. Since the 51st switch S51 is turned on, the 52nd node n52 maintains the 1/2 sustain voltage Vs.

제 3기간(T3)에는 제 53스위치(S53)가 턴-온된다. 이때, 제 51스위치(S51) 및 제 52스위치(S52)는 턴-오프된다. 제 53스위치(S53)가 턴-온되면 패널 캐패시터(Cp)에 충전된 전압이 인덕터(L), 제 52다이오드(D52), 제 53스위치(S53) 및 제 53다이오드(D33)를 경유하여 충전 캐패시터(Cs)로 공급된다. 따라서, 패널 캐패시터(Cp)에 충전된 전압은 방전되고, 충전 캐패시터(Cs)는 패널 캐패시터(Cp)에서 방전되는 전압에 의하여 충전된다. 실제로, 본 발명의 제 3실시예에 의한 에너지 회수회로는 T1 내지 T4의 과정을 반복하면서 패널 캐패시터(Cp)에 서스테인 전압, 즉 서스테인 펄스를 공급하게 된다. In the third period T3, the 53rd switch S53 is turned on. At this time, the 51st switch S51 and the 52nd switch S52 are turned off. When the 53 th switch S53 is turned on, the voltage charged in the panel capacitor Cp is charged via the inductor L, the 52 th diode D52, the 53 th switch S53, and the 53 th diode D33. It is supplied to the capacitor Cs. Therefore, the voltage charged in the panel capacitor Cp is discharged, and the charging capacitor Cs is charged by the voltage discharged in the panel capacitor Cp. In fact, the energy recovery circuit according to the third embodiment of the present invention supplies a sustain voltage, that is, a sustain pulse, to the panel capacitor Cp while repeating the processes of T1 to T4.

도 11은 본 발명의 제 4실시예에 따른 에너지 회수회로를 나타내는 도면이다.11 is a view showing an energy recovery circuit according to a fourth embodiment of the present invention.

도 11을 참조하면, 본 발명의 제 4실시예에 따른 에너지 회수회로는 1/2서스테인 전압원(Vs/2)과; 1/2 서스테인 전압원(Vs/2)과 제 61노드(n61) 사이에 접속되는 제 64다이오드(D64)와; 제 61노드(n61)와 패널 캐피시터(Cp)에 접속된 제 64노드(n64) 사이에 직렬 접속되는 제 63스위치(S63), 제 62다이오드(D62) 및 제 1인덕터(L1)와; 제 1인덕터(L1)와 기저전압원(GND) 사이에 접속되는 제 64스위치(S64)와; 제 61 노드(n61)와 제 64노드(n64) 사이에 접속되는 제 61스위치(S61), 제 61다이오드(D61) 및 제 2인덕터(L2)와; 제 61노드(n61)와 제 64노드(n64) 사이에 접속되는 제 63다이오드(D63) 및 제 62스위치(S62)와, 제 62노드(n62) 및 제 63노드(n63) 사이에 접속되는 충전 캐패시터(Cs)를 구비한다. 11, an energy recovery circuit according to a fourth embodiment of the present invention includes a 1/2 sustain voltage source (Vs / 2); A sixty-sixth diode D64 connected between the 1/2 sustain voltage source Vs / 2 and the 61st node n61; A sixty-third switch (S63), a sixty-second diode (D62), and a first inductor (L1) connected in series between a sixty-first node (n61) and a sixty-nine node (n64) connected to the panel capacitor (Cp); A sixty sixth switch S64 connected between the first inductor L1 and the ground voltage source GND; A sixty-one switch (S61), a sixteenth diode (D61), and a second inductor (L2) connected between the sixty-first node (n61) and the sixty-fourth node (n64); Charging connected between the 63rd diode D63 and the 62nd switch S62 connected between the 61st node n61 and the 64th node n64, and the 62nd node n62 and the 63rd node n63 Capacitor Cs is provided.

패널 캐패시터(Cp)는 방전셀에 형성되는 정전용량값을 등가적으로 나타낸 것이다. 스위치들(S61,S62,S63,S64)은 MOS FET, IGBT, BJT 등의 반도체 스위치 소자로 구현된다.The panel capacitor Cp equivalently represents the capacitance value formed in the discharge cell. The switches S61, S62, S63, and S64 are implemented by semiconductor switch devices such as MOS FETs, IGBTs, and BJTs.

제 61다이오드(D61)는 패널 캐패시터(Cp)로부터 제 63노드(n63) 쪽으로 흐르는 역전류를 차단한다. 제 62다이오드(D62)는 제 61노드(n61)로부터 패널 캐패시터(Cp) 쪽으로 흐르는 역전류를 차단한다. 제 63다이오드(D63)는 제 62노드(n62)로부터 제 61노드(n61) 쪽으로 흐르는 역전류를 차단한다. 제 64다이오드(D64)는 제 61노드(n61)로부터 1/2 서스테인 전압원(Vs/2)쪽으로 흐르는 역전류를 차단한다. The 61 st diode D61 blocks the reverse current flowing from the panel capacitor Cp toward the 63rd node n63. The 62nd diode D62 blocks the reverse current flowing from the 61st node n61 toward the panel capacitor Cp. The 63rd diode D63 blocks the reverse current flowing from the 62nd node n62 toward the 61st node n61. The 64 th diode D64 blocks the reverse current flowing from the 61st node n61 toward the 1/2 sustain voltage source Vs / 2.

제 1인덕터(L1)는 패널 캐패시터(Cp)의 방전경로 상에 위치된다. 이와 같은 제 1인덕터(L1)의 인덕턴스는 패널캐패시터(Cp)에 충전된 전압의 회수효율을 높일 수 있도록 충분히 크게 설정된다. 제 2인덕터(L2)는 패널 캐패시터(Cp)의 충전경로 상에 위치된다. 이와 같은 제 2인덕터(L2)의 인덕턴스는 빠른 시간안에 패널 캐패시터(Cp)가 충전될 수 있도록, 즉 빠른 라이징 시간을 가지는 패널 캐패시터(Cp)가 충전될 수 있도록 제 1인덕터(L1)의 인덕턴스보다 작게 설정된다. The first inductor L1 is positioned on the discharge path of the panel capacitor Cp. The inductance of the first inductor L1 is set large enough to increase the recovery efficiency of the voltage charged in the panel capacitor Cp. The second inductor L2 is positioned on the charging path of the panel capacitor Cp. The inductance of the second inductor L2 is larger than the inductance of the first inductor L1 so that the panel capacitor Cp can be charged in a short time, that is, the panel capacitor Cp having a fast rising time can be charged. It is set small.

이와 같은 본 발명의 제 4실시예에 따른 에너지 회수회로의 동작과정을 도 12를 참조하여 상세히 설명하기로 한다. 도 12에서 Vcp는 패널 캐패시터(Cp)의 충/방전 전압을 나타낸 것이다. The operation of the energy recovery circuit according to the fourth embodiment of the present invention will be described in detail with reference to FIG. 12. In FIG. 12, Vcp represents the charge / discharge voltage of the panel capacitor Cp.

도 12를 참조하면, 본 발명의 제 4실시예에 따른 에너지 회수회로는 패널 캐패시터(Cp)를 기저전위로 유지함과 아울러 충전 캐패시터(Cs)를 충전시키기 위한 제 4기간(T4)과, LC 공진회로를 이용하여 패널 캐패시터(Cp)를 충전시키는 제 1기간(T1), 패널 캐패시터(Cp)에 서스테인 전압(Vs)을 공급하기 위한 제 2기간(T2) 및 패널에 충전된 전압을 방전시키기 위한 제 3기간(T3)으로 나뉘어 구동된다. Referring to FIG. 12, the energy recovery circuit according to the fourth embodiment of the present invention includes a fourth period T4 for maintaining the panel capacitor Cp at the base potential and charging the charging capacitor Cs, and an LC resonance circuit. A first period T1 for charging the panel capacitor Cp using a furnace, a second period T2 for supplying the sustain voltage Vs to the panel capacitor Cp, and a discharge for the voltage charged in the panel. The driving is divided into a third period T3.

먼저, 제 4기간(T4)에는 제 64스위치(S64)가 턴-온된다. 제 64스위치(S64)가 턴-온되면 1/2서스테인 전압원(Vs/2), 제 64다이오드(D64), 제 63다이오드(D63), 충전 캐패시터(Cs), 제 61다이오드(D61), 제 2인덕터(L2) 및 제 64스위치(S64)를 경유하여 기저전압원(GND)으로 이어지는 전류패스가 형성된다. 따라서, 제 4기간(T4) 동안 충전 캐패시터(Cp)에는 1/2서스테인 전압(Vs/2)이 충전된다. 그리고, 제 4기간(T4) 동안 패널 캐패시터(Cp)는 제 64스위치(S64)를 경유하여 기저전압원(GND)에 접속된다. First, the fourth switch S64 is turned on in the fourth period T4. When the 64th switch S64 is turned on, the 1/2 sustain voltage source Vs / 2, the 64th diode D64, the 63rd diode D63, the charging capacitor Cs, the 61st diode D61, A current path leading to the ground voltage source GND is formed via the second inductor L2 and the sixty-sixth switch S64. Therefore, the half sustain voltage Vs / 2 is charged in the charging capacitor Cp during the fourth period T4. During the fourth period T4, the panel capacitor Cp is connected to the base voltage source GND via the 64th switch S64.

제 1기간(T1)에는 제 61스위치(S61)가 턴-온된다. 제 61스위치(S61)가 턴-온되면 Vs/2 전압이 제 64다이오드(D64), 제 61스위치(S61), 제 61다이오드(D61) 및 제 2인덕터(L2)를 경유하여 패널 캐패시터(Cp)로 공급된다. 이때, 제 2인덕터(L2)와 패널 캐패시터(Cp)가 공진회로를 형성하기 때문에 패널 캐패시터(Cp)에는 서스테인 전압(Vs)이 충전된다. 여기서, 제 2인덕터(L2)가 낮은 인덕턴스를 갖기 때문에 패널 캐패시터(Cp)에는 빠른 시간안에 서스테인 전압(Vs)이 충전된다. In the first period T1, the sixty-first switch S61 is turned on. When the 61st switch S61 is turned on, the Vs / 2 voltage is passed through the panel capacitor Cp via the 64th diode D64, the 61st switch S61, the 61st diode D61, and the second inductor L2. Is supplied. At this time, since the second inductor L2 and the panel capacitor Cp form a resonance circuit, the panel capacitor Cp is charged with the sustain voltage Vs. Here, since the second inductor L2 has a low inductance, the panel capacitor Cp is charged with the sustain voltage Vs in a short time.

한편, 제 1기간(T1)동안 제 63노드(n63)에는 1/2 서스테인 전압(Vs/2)이 유지된다. 즉, 제 61다이오드(D61)에 의하여 LC 공진회로에 의해 상승된 서스테인 전압(Vs)이 제 63노드(n63)로 공급되지 못하고, 이에 따라 제 1기간(T1)동안 제 63노드(n63)는 1/2 서스테인 전압(Vs/2)을 유지한다. 제 63노드(n63)로 공급된 1/2 서스테인 전압(Vs/2)은 충전 캐패시터(Cs)의 (-)단자로 공급된다. 따라서, 충전 캐패시터(Cs)는 자신에게 충전된 1/2서스테인 전압(Vs/2)과 제 63노드(n63)로부터 공급되는 1/2서스테인 전압값이 합쳐져 Vs의 전압값을 갖는다. 즉, 제 62노드(n62)에 서스테인 전압(Vs)의 전압값이 나타난다. 한편, 제 63다이오드(D63)는 제 62노드(n62)에 인가되는 서스테인 전압(Vs)이 제 61노드(n61)로 공급되는 것을 방지한다. Meanwhile, the half sustain voltage Vs / 2 is maintained in the 63rd node n63 during the first period T1. That is, the sustain voltage Vs raised by the LC resonant circuit by the 61st diode D61 is not supplied to the 63rd node n63. Thus, the 63rd node n63 during the first period T1 is not supplied. Maintain a 1/2 sustain voltage (Vs / 2). The 1/2 sustain voltage Vs / 2 supplied to the 63rd node n63 is supplied to the negative terminal of the charging capacitor Cs. Therefore, the charging capacitor Cs has a voltage value of Vs by adding up the 1/2 sustain voltage Vs / 2 charged to it and the 1/2 sustain voltage value supplied from the 63rd node n63. That is, the voltage value of the sustain voltage Vs appears at the 62nd node n62. Meanwhile, the 63rd diode D63 prevents the sustain voltage Vs applied to the 62nd node n62 from being supplied to the 61st node n61.

제 2기간(T2)에는 제 62스위치(S62)가 턴-온된다. 이때, 제 61스위치(S61)는 턴-온 상태를 유지한다. 제 62스위치(S62)가 턴-온되면 제 62노드(n62)에 인가되는 서스테인 전압(Vs)이 제 62스위치(S62)를 경유하여 패널 캐패시터(Cp)로 공급된다. 따라서, 제 2기간(T2) 동안 패널 캐패시터(Cp)는 서스테인 전압(Vs)을 유지하게 된다. 그리고, 제 61스위치(S61)가 턴-온되어 있기 때문에 제 63노드(n63)는 1/2 서스테인 전압(Vs)을 유지한다. The 62nd switch S62 is turned on in the second period T2. At this time, the sixty-first switch S61 maintains a turn-on state. When the 62nd switch S62 is turned on, the sustain voltage Vs applied to the 62nd node n62 is supplied to the panel capacitor Cp via the 62nd switch S62. Therefore, the panel capacitor Cp maintains the sustain voltage Vs during the second period T2. In addition, since the sixty-first switch S61 is turned on, the sixty-third node n63 maintains a 1/2 sustain voltage Vs.

제 3기간(T3)에는 제 63스위치(S63)가 턴-온된다. 제 63스위치(S63)가 턴-온되면 패널 캐패시터(Cp)에 충전된 전압이 제 1인덕터(L1), 제 62다이오드(D62), 제 63스위치(S63) 및 제 63다이오드(D63)를 경유하여 충전 캐패시터(Cs)로 공급된다. 따라서, 패널 캐패시터(Cp)에 충전된 전압은 방전되고, 충전 캐패시터(Cs)는 패널 캐패시터(Cp)에서 방전되는 전압에 의하여 충전된다. 실제로, 본 발명의 제 4실시예에 의한 에너지 회수회로는 T1 내지 T4의 과정을 반복하면서 패널 캐패시터(Cp)에 서스테인 전압(Vs), 즉 서스테인 펄스를 공급하게 된다. 한편, 제 1인덕터(L1)의 인덕턴스가 크게 설정되기 때문에 패널 캐패시터(Cp)에 충전된 전압의 전압 회수율(즉, 충전 캐패시터(Cs)에 충전되는 전압)을 높일 수 있다. In the third period T3, the 63rd switch S63 is turned on. When the 63rd switch S63 is turned on, the voltage charged in the panel capacitor Cp passes through the first inductor L1, the 62nd diode D62, the 63rd switch S63, and the 63rd diode D63. Is supplied to the charging capacitor Cs. Therefore, the voltage charged in the panel capacitor Cp is discharged, and the charging capacitor Cs is charged by the voltage discharged in the panel capacitor Cp. In fact, the energy recovery circuit according to the fourth embodiment of the present invention supplies a sustain voltage Vs, that is, a sustain pulse to the panel capacitor Cp while repeating the processes of T1 to T4. On the other hand, since the inductance of the first inductor L1 is set large, it is possible to increase the voltage recovery rate (that is, the voltage charged in the charging capacitor Cs) of the voltage charged in the panel capacitor Cp.

도 13은 본 발명의 제 5실시예에 따른 에너지 회수회로를 나타내는 도면이다.13 is a view showing an energy recovery circuit according to a fifth embodiment of the present invention.

도 13을 참조하면, 본 발명의 제 5실시예에 따른 에너지 회수회로는 제 2충전 캐패시터(Cs2)와 인덕터(L) 사이에 병렬로 접속되는 제 71스위치(S71) 및 제 73 스위치(S73)와; 제 71스위치(S71) 및 제 73스위치(S73) 사이에 접속되는 제 71다이오드(D71) 및 제 72다이오드(D72)와; 인덕터(L)와 패널 캐패시터(Cp) 사이에 병렬로 접속되는 제 72스위치(S72) 및 제 74스위치(S74)와; 제 72노드(n72)와 제 73노드(n73) 사이에 접속되는 제 1충전 캐패시터(Cs1)와, 제 1충전 캐패시터(Cs1)와 병렬로 접속되는 제 73다이오드(D73) 및 제 75스위치(S75)와, 제 73다이오드(D73) 및 제 75스위치(S75)의 공통단자에 접속되는 1/2 서스테인 전압원(Vs/2)을 구비한다. Referring to FIG. 13, the energy recovery circuit according to the fifth embodiment of the present invention includes the seventy-first switch S71 and the seventy-seventh switch S73 connected in parallel between the second charging capacitor Cs2 and the inductor L. FIG. Wow; A 71st diode (D71) and a 72nd diode (D72) connected between the seventy-first switch (S71) and the seventy-seventh switch (S73); A seventieth switch (S72) and a seventy-fourth switch (S74) connected in parallel between the inductor (L) and the panel capacitor (Cp); The first charge capacitor Cs1 connected between the 72nd node n72 and the 73rd node n73, and the 73rd diode D73 and the 75th switch S75 connected in parallel with the first charge capacitor Cs1. And a 1/2 sustain voltage source Vs / 2 connected to the common terminals of the 73rd diode D73 and the 75th switch S75.

패널 캐패시터(Cp)는 방전셀에 형성되는 정전용량값을 등가적으로 나타낸 것이다. 제 71다이오드(D71), 제 72다이오드(D72) 및 제 73다이오드(D73)는 역전류가 흐르는 것을 방지한다. 제 71스위치(S71)는 패널 캐패시터(Cp)에 전압이 충전될 때 턴-온된다. 제 73스위치(S73)는 패널 캐패시터(Cp)에 충전된 전압이 제 2충전 캐패시터(Cs2)로 회수될 때 턴-온된다. 제 72스위치(S72)는 제 1충전 캐패시터(Cs1)에 충전된 전압이 패널 캐패시터(Cp)로 공급될 때 턴-온된다. 제 74스위치(S74)는 패널 캐패시터(Cp)에 기저전위(GND)가 공급될 때 턴-온된다. 여기서, 스위치들(S71,S72,S73,S74,S75)은 MOS FET, IGBT, BJT 등의 반도체 스위치 소자로 구현된다. The panel capacitor Cp equivalently represents the capacitance value formed in the discharge cell. The 71st diode D71, the 72nd diode D72, and the 73rd diode D73 prevent the reverse current from flowing. The seventy-first switch S71 is turned on when a voltage is charged in the panel capacitor Cp. The seventy-seventh switch S73 is turned on when the voltage charged in the panel capacitor Cp is recovered to the second charging capacitor Cs2. The 72nd switch S72 is turned on when the voltage charged in the first charging capacitor Cs1 is supplied to the panel capacitor Cp. The seventieth switch S74 is turned on when the ground potential GND is supplied to the panel capacitor Cp. Here, the switches S71, S72, S73, S74, and S75 are implemented by semiconductor switch elements such as MOS FETs, IGBTs, and BJTs.

이와 같은 본 발명의 제 5실시예에 의한 에너지 회수회로의 동작과정을 도 14를 참조하여 상세히 설명하기로 한다. 도 14에서 Vcp는 패널 캐패시터(Cp)의 충/방전 전압을 나타낸 것이다. The operation of the energy recovery circuit according to the fifth embodiment of the present invention will be described in detail with reference to FIG. In FIG. 14, Vcp represents the charge / discharge voltage of the panel capacitor Cp.

도 14를 참조하면, 본 발명의 제 5실시예에 의한 에너지 회수회로는 제 1충전 캐패시터(Cs1)를 충전시키기 위한 제 4기간(T4), LC 공진회로를 이용하여 패널 캐패시터(Cp)를 충전시키기 위한 제 1기간(T1), 패널 캐패시터(Cp)에 서스테인 전압(Vs)을 공급하기 위한 제 2기간(T2) 및 패널 캐패시터(Cp)에 충전된 전압을 방전시키기 위한 제 3기간(T3)으로 나뉘어 구동된다. 여기서, 제 2충전 캐패시터(Cs2)에는 Vs/2 전압이 충전되었다고 가정하여 에너지 회수회로의 동작과정을 설명하기로 한다. Referring to FIG. 14, the energy recovery circuit according to the fifth embodiment of the present invention charges the panel capacitor Cp by using the LC resonant circuit during the fourth period T4 for charging the first charging capacitor Cs1. A first period T1 for supplying a second period, a second period T2 for supplying a sustain voltage Vs to the panel capacitor Cp, and a third period T3 for discharging the voltage charged in the panel capacitor Cp. Driven by dividing into. Here, an operation process of the energy recovery circuit will be described on the assumption that the second charging capacitor Cs2 is charged with the voltage Vs / 2.

먼저 제 4기간(T4)에는 제 74스위치(S74)가 턴-온된다. 제 74스위치(S74)가 턴-온되면 1/2 서스테인 전압원(Vs/2), 제 73다이오드(D73), 제 1충전 캐패시터(Cs1), 제 71다이오드(D71), 인덕터 및 제 74스위치(S74)를 경유하여 기저전위(GND)로 이어지는 전류패스가 형성된다. 이때, 제 1충전 캐패시터(Cs1)에는 1/2 서스테인 전압(Vs/2)이 충전된다. 즉, 제 74스위치(S74)가 턴-온되면 제 72노드(n72)가 기저전압원(GND)에 접속되기 때문에 제 73노드(n73)로 공급되는 Vs/2 전압이 제 1충전 캐패시터(Cs1)에 충전된다. First, the fourth switch S74 is turned on in the fourth period T4. When the 74th switch S74 is turned on, the 1/2 sustain voltage source Vs / 2, the 73rd diode D73, the first charging capacitor Cs1, the 71st diode D71, the inductor, and the 74th switch ( A current path leading to the ground potential GND is formed via S74. At this time, the first charging capacitor Cs1 is charged with the 1/2 sustain voltage Vs / 2. That is, when the 74 th switch S74 is turned on, the Vs / 2 voltage supplied to the 73 th node n73 is the first charge capacitor Cs1 because the 72 th node n72 is connected to the base voltage source GND. Is charged.

제 1기간(T1)에는 제 71스위치(S71)가 턴-온된다. 제 71스위치(S71)가 턴-온되면 제 2충전 캐패시터(Cs2)에 충전된 Vs/2전압이 제 71스위치(S71), 제 71다이오드(D71) 및 인덕터(L)를 경유하여 패널 캐패시터(Cp)로 공급된다. 이때, 인덕터(L) 및 패널 캐패시터(Cp)가 공진회로를 형성하기 때문에 패널 캐패시터(Cp)에는 서스테인 전압(Vs)이 충전된다. In the first period T1, the seventy-first switch S71 is turned on. When the 71 st switch S71 is turned on, the Vs / 2 voltage charged in the second charging capacitor Cs2 is passed through the 71 th switch S71, the 71 th diode D71, and the inductor L. Cp). At this time, since the inductor L and the panel capacitor Cp form a resonance circuit, the panel capacitor Cp is charged with the sustain voltage Vs.

제 2기간(T2)에는 제 72스위치(S72) 및 제 75스위치(S75)가 턴-온된다. 제 75스위치(S75)가 턴-온되면 충전 캐패시터(Cs)의 부극성(-)단자로 1/2서스테인 전압(Vs/2)이 공급된다. 따라서, 충전 캐패시터(Cs)는 자신에게 충전된 1/2서스테인 전압(Vs/2)과 자신의 부극성(-)단자로 공급되는 1/2서스테인 전압(Vs/2) 값이 합쳐져 Vs의 전압값을 갖는다. 제 72스위치(S72)가 턴-온되면 제 73노드(n73)에 인가된 Vs의 전압값이 패널 캐패시터(Cp)로 공급된다. 따라서, 제 2기간(T2) 동안 패널 캐패시터(Cp)는 서스테인 전압(Vs)을 유지한다. In the second period T2, the 72nd switch S72 and the 75th switch S75 are turned on. When the 75 th switch S75 is turned on, the 1/2 sustain voltage Vs / 2 is supplied to the negative terminal of the charging capacitor Cs. Therefore, the charging capacitor Cs has a voltage of Vs because the half sustain voltage (Vs / 2) charged to itself and the half sustain voltage (Vs / 2) supplied to its negative terminal are added together. Has a value. When the 72nd switch S72 is turned on, the voltage value of Vs applied to the 73rd node n73 is supplied to the panel capacitor Cp. Therefore, the panel capacitor Cp maintains the sustain voltage Vs during the second period T2.

제 3기간(T3)에는 제 73스위치(S73)가 턴-온된다. 제 73스위치(S73)가 턴-온되면 패널 캐패시터(Cp)에 충전된 전압이 인덕터(L), 제 72다이오드(D72) 및 제 73스위치(S73)를 경유하여 제 2충전 캐패시터(Cs2)로 공급된다. 따라서, 패널 캐패시터(Cp)에 충전된 전압은 방전되고, 제 2충전 캐패시터(Cs)는 패널 캐패시터(Cp)에서 방전되는 전압에 의하여 Vs/2 전압만큼 충전된다. 실제로, 본 발명의 제 5실시예에 의한 에너지 회수회로는 T1 내지 T4의 과정을 반복하면서 패널 캐패시터(Cp)에 서스테인 전압, 즉 서스테인 펄스를 공급하게 된다. In the third period T3, the 73rd switch S73 is turned on. When the 73rd switch S73 is turned on, the voltage charged in the panel capacitor Cp is transferred to the second charging capacitor Cs2 via the inductor L, the 72th diode D72, and the 73rd switch S73. Supplied. Accordingly, the voltage charged in the panel capacitor Cp is discharged, and the second charging capacitor Cs is charged by the voltage Vs / 2 by the voltage discharged in the panel capacitor Cp. In fact, the energy recovery circuit according to the fifth embodiment of the present invention supplies a sustain voltage, that is, a sustain pulse to the panel capacitor Cp while repeating the processes of T1 to T4.

도 15는 본 발명의 제 6실시예에 따른 에너지 회수회로를 나타내는 도면이다.15 is a view showing an energy recovery circuit according to a sixth embodiment of the present invention.

도 15를 참조하면, 본 발명의 제 6실시예에 따른 에너지 회수회로는 제 2충전 캐패시터(Cs2)와 인덕터(L) 사이에 병럴로 접속되는 제 81스위치(S81) 및 제 83스위치(S83)와; 제 81스위치(S81) 및 제 83스위치(S83) 사이에 접속되는 제 81다이오드(D81) 및 제 82다이오드(D82)와; 인덕터(L)와 패널 캐패시터(Cp) 사이에 병렬로 접속되는 제 82스위치(S82) 및 제 84스위치(S84)와; 제 82노드(n82)와 제 83노드(n83) 사이에 접속되는 제 1충전 캐패시터(Cs1)와, 제 1충전 캐패시터(Cs1)와 병렬로 접속되는 제 83다이오드(D83) 및 제 86스위치(S86)와, 제 86스위치(S86)와 기저전압원(GND) 사이에 접속되는 제 85스위치(S85)와, 제 83다이오드(D83) 및 제 86스위치(S86)의 공통단자에 접속되는 1/2 서스테인 전압원(Vs/2)을 구비한다. Referring to FIG. 15, in the energy recovery circuit according to the sixth embodiment of the present invention, an eighty-eighth switch S81 and an eighty-eighth switch S83 connected in parallel with each other between the second charging capacitor Cs2 and the inductor L Wow; An 81st diode D81 and an 82nd diode D82 connected between the 81st switch S81 and the 83rd switch S83; An eighty-eighth switch S82 and an eighty-eighth switch S84 connected in parallel between the inductor L and the panel capacitor Cp; The first charge capacitor Cs1 connected between the 82nd node n82 and the 83rd node n83, and the 83rd diode D83 and the 86th switch S86 connected in parallel with the first charge capacitor Cs1. ), 1/2 sustain connected to the 85th switch S85 connected between the 86th switch S86 and the ground voltage source GND, and the common terminal of the 83rd diode D83 and the 86th switch S86. And a voltage source Vs / 2.

패널 캐패시터(Cp)는 방전셀에 형성되는 정전용량값을 등가적으로 나타낸 것이다. 제 81다이오드(D81), 제 82다이오드(D82) 및 제 83다이오드(D83)는 역전류가 흐르는 것을 방지한다. 제 81스위치(S81)는 패널 캐패시터(Cp)에 전압이 충전될 때 턴-온된다. 제 83스위치(S83)는 패널 캐패시터(Cp)에 충전된 전압이 제 2충전 캐패시터(Cs2)로 회수될 때 턴-온된다. 제 82스위치(S82)는 제 1충전 캐패시터(Cs1)에 충전된 전압이 패널 캐패시터(Cp)로 공급될 때 턴-온된다. 제 84스위치(S84)는 패널 캐패시터(Cp)에 기저전위(GND)가 공급될 때 턴-온된다. 제 85스위치(S85)는 제 1충전 캐패시터(Cs1)의 부극성(-) 단자가 기저전위(GND)에 접속될 때 턴-온된다. 제 86스위치(S86)는 제 1충전 캐패시터(Cs1)의 부극성(-) 단자에 Vs/2 전압이 공급될 때 턴-온된다. 여기서, 스위치들(S81,S82,S83,S84,S85,S86)은 MOS FET, IGBT, BJT 등의 반도체 스위치 소자로 구현된다. The panel capacitor Cp equivalently represents the capacitance value formed in the discharge cell. The 81st diode D81, the 82nd diode D82, and the 83rd diode D83 prevent the reverse current from flowing. The eighty-first switch S81 is turned on when a voltage is charged in the panel capacitor Cp. The 83rd switch S83 is turned on when the voltage charged in the panel capacitor Cp is recovered to the second charging capacitor Cs2. The eighty-second switch S82 is turned on when the voltage charged in the first charging capacitor Cs1 is supplied to the panel capacitor Cp. The 84th switch S84 is turned on when the ground potential GND is supplied to the panel capacitor Cp. The 85th switch S85 is turned on when the negative (−) terminal of the first charging capacitor Cs1 is connected to the ground potential GND. The 86th switch S86 is turned on when the voltage Vs / 2 is supplied to the negative terminal of the first charging capacitor Cs1. Here, the switches S81, S82, S83, S84, S85, and S86 are implemented by semiconductor switch elements such as MOS FETs, IGBTs, and BJTs.

이와 같은 본 발명의 제 6실시예에 의한 에너지 회수회로의 동작과정을 도 16를 참조하여 상세히 설명하기로 한다. 도 16에서 Vcp는 패널 캐패시터(Cp)의 충/방전 전압을 나타낸 것이다. The operation of the energy recovery circuit according to the sixth embodiment of the present invention will be described in detail with reference to FIG. In FIG. 16, Vcp represents the charge / discharge voltage of the panel capacitor Cp.

도 16을 참조하면, 본 발명의 제 6실시예에 의한 에너지 회수회로는 제 1충전 캐패시터(Cs1)를 충전시키기 위한 제 4기간(T4), LC 공진회로를 이용하여 패널 캐패시터(Cp)를 충전시키기 위한 제 1기간(T1), 패널 캐패시터(Cp)에 서스테인 전압(Vs)을 공급하기 위한 제 2기간(T2) 및 패널 캐패시터(Cp)에 충전된 전압을 방전시키기 위한 제 3기간(T3)으로 나뉘어 구동된다. 여기서, 제 2충전 캐패시터(Cs2)에는 Vs/2 전압이 충전되었다고 가정하여 에너지 회수회로의 동작과정을 설명하기로 한다. Referring to FIG. 16, the energy recovery circuit according to the sixth embodiment of the present invention charges the panel capacitor Cp by using the LC resonant circuit during the fourth period T4 for charging the first charging capacitor Cs1. A first period T1 for supplying a second period, a second period T2 for supplying a sustain voltage Vs to the panel capacitor Cp, and a third period T3 for discharging the voltage charged in the panel capacitor Cp. Driven by dividing into. Here, an operation process of the energy recovery circuit will be described on the assumption that the second charging capacitor Cs2 is charged with the voltage Vs / 2.

먼저 제 4기간(T4)에는 제 84스위치(S84) 및 제 85스위치(S85)가 턴-온된다. 제 85스위치(85)가 턴-온되면 1/2 서스테인 전압원(Vs/2), 제 83다이오드(D83), 제 1충전 캐패시터(Cs1) 및 제 85스위치(S85)를 경유하여 기저전위(GND)로 이어지는 전류패스가 형성된다. 이때, 제 1충전 캐패시터(Cs1)에는 1/2 서스테인 전압(Vs/2)이 충전된다. 제 84스위치(S84)가 턴-온되면 패널 캐패시터(Cp)가 기저전위(GND) 접속된다. First, in the fourth period T4, the 84th switch S84 and the 85th switch S85 are turned on. When the 85th switch 85 is turned on, the ground potential (GND) is passed through the 1/2 sustain voltage source (Vs / 2), the 83rd diode (D83), the first charging capacitor (Cs1), and the 85th switch (S85). A current path leading to) is formed. At this time, the first charging capacitor Cs1 is charged with the 1/2 sustain voltage Vs / 2. When the 84 th switch S84 is turned on, the panel capacitor Cp is connected to the ground potential GND.

제 1기간(T1)에는 제 81스위치(S81)가 턴-온된다. 이때, 제 84스위치(S84)는 턴-오프되고, 제 85스위치(S85)는 턴-온 상태를 유지한다. 제 81스위치(S81)가 턴-온되면 제 2충전 캐패시터(Cs2)에 충전된 Vs/2전압이 제 81스위치(S81), 제 81다이오드(D81) 및 인덕터(L)를 경유하여 패널 캐패시터(Cp)로 공급된다. 이때, 인덕터(L) 및 패널 캐패시터(Cp)가 공진회로를 형성하기 때문에 패널 캐패시터(Cp)에는 서스테인 전압(Vs)이 충전된다. 그리고, 제 85스위치(S85)가 턴-온상태를 유지하기 때문에 제 1충전 캐패시터(Cs1)는 자신에게 충전된 1/2 서스테인 전압(Vs/2)을 유지한다. In the first period T1, the 81st switch S81 is turned on. At this time, the 84th switch S84 is turned off and the 85th switch S85 maintains a turn-on state. When the 81st switch S81 is turned on, the Vs / 2 voltage charged in the second charging capacitor Cs2 is passed through the 81st switch S81, the 81st diode D81, and the inductor L. Cp). At this time, since the inductor L and the panel capacitor Cp form a resonance circuit, the panel capacitor Cp is charged with the sustain voltage Vs. In addition, since the 85th switch S85 maintains the turn-on state, the first charging capacitor Cs1 maintains the 1/2 sustain voltage Vs / 2 charged thereto.

제 2기간(T2)에는 제 82스위치(S82) 및 제 86스위치(S86)가 턴-온된다. 이때, 제 85스위치(S85)는 턴-오프된다. 제 86스위치(S86)가 턴-온되면 충전 캐패시터(Cs)의 부극성(-)단자로 1/2서스테인 전압(Vs/2)이 공급된다. 따라서, 충전 캐패시터(Cs)는 자신에게 충전된 1/2서스테인 전압(Vs/2)과 자신의 부극성(-)단자로 공급되는 1/2서스테인 전압(Vs/2) 값이 합쳐져 Vs의 전압값을 갖는다. 제 82스위치(S82)가 턴-온되면 제 83노드(n83)에 인가된 Vs의 전압값이 패널 캐패시터(Cp)로 공급된다. 따라서, 제 2기간(T2) 동안 패널 캐패시터(Cp)는 서스테인 전압(Vs)을 유지한다. In the second period T2, the 82nd switch S82 and the 86th switch S86 are turned on. At this time, the 85 th switch S85 is turned off. When the 86 th switch S86 is turned on, the 1/2 sustain voltage Vs / 2 is supplied to the negative terminal of the charging capacitor Cs. Therefore, the charging capacitor Cs has a voltage of Vs because the half sustain voltage (Vs / 2) charged to itself and the half sustain voltage (Vs / 2) supplied to its negative terminal are added together. Has a value. When the 82nd switch S82 is turned on, the voltage value of Vs applied to the 83rd node n83 is supplied to the panel capacitor Cp. Therefore, the panel capacitor Cp maintains the sustain voltage Vs during the second period T2.

제 3기간(T3)에는 제 83스위치(S83) 및 제 85스위치(S85)가 턴-온된다. 제 83스위치(S83)가 턴-온되면 패널 캐패시터(Cp)에 충전된 전압이 인덕터(L), 제 82다이오드(D82) 및 제 83스위치(S83)를 경유하여 제 2충전 캐패시터(Cs2)로 공급된다. 따라서, 패널 캐패시터(Cp)에 충전된 전압은 방전되고, 제 2충전 캐패시터(Cs)는 패널 캐패시터(Cp)에서 방전되는 전압에 의하여 Vs/2 전압만큼 충전된다. 제 85스위치(S85)가 턴-온되면 제 1충전 캐패시터(Cs1)에 Vs/2 전압이 충전된다. 실제로, 본 발명의 제 6실시예에 의한 에너지 회수회로는 T1 내지 T4의 과정을 반복하면서 패널 캐패시터(Cp)에 서스테인 전압, 즉 서스테인 펄스를 공급하게 된다. In the third period T3, the 83rd switch S83 and the 85th switch S85 are turned on. When the 83rd switch S83 is turned on, the voltage charged in the panel capacitor Cp is transferred to the second charging capacitor Cs2 via the inductor L, the 82nd diode D82, and the 83rd switch S83. Supplied. Accordingly, the voltage charged in the panel capacitor Cp is discharged, and the second charging capacitor Cs is charged by the voltage Vs / 2 by the voltage discharged in the panel capacitor Cp. When the 85 th switch S85 is turned on, the Vs / 2 voltage is charged in the first charging capacitor Cs1. In fact, the energy recovery circuit according to the sixth embodiment of the present invention supplies a sustain voltage, that is, a sustain pulse to the panel capacitor Cp while repeating the processes of T1 to T4.

도 17은 본 발명의 제 7실시예에 따른 에너지 회수회로를 나타내는 도면이다. 17 is a view showing an energy recovery circuit according to a seventh embodiment of the present invention.

도 17을 참조하면, 본 발명의 제 7실시예에 따른 에너지 회수회로는 제 2충전 캐패시터(Cs2)와 인덕터(L) 사이에 병렬로 접속되는 제 91스위치(S91) 및 제 93스위치(S93)와; 제 91스위치(S91) 및 제 93스위치(S93) 사이에 접속되는 제 91다이오드(D91) 및 제 92다이오드(D92)와; 인덕터(L)와 패널 캐패시터(Cp) 사이에 병렬로 접속되는 제 92스위치(S92) 및 제 94스위치(S94)와; 제 92노드(n92)와 제 93노드(n93) 사이에 접속되는 제 1충전 캐패시터(Cs1)와, 제 1충전 캐패시터(Cs1)와 병렬로 접속되는 제 93다이오드(D93) 및 제 96스위치(S96)와, 제 96스위치(S96)와 기저전압원(GND) 사이에 접속되는 제 95스위치(S95)와, 제 93다이오드(D83) 및 제 96스위치(S96)의 공통단자에 접속되는 1/2 서스테인 전압원(Vs/2)을 구비한다. Referring to FIG. 17, in an energy recovery circuit according to a seventh embodiment of the present invention, a 91 th switch S91 and a 93 th switch S93 connected in parallel between a second charging capacitor Cs2 and an inductor L, respectively. Wow; A 91st diode D91 and a 92nd diode D92 connected between the 91st switch S91 and the 93rd switch S93; A ninety-ninth switch S92 and a ninety-fourth switch S94 connected in parallel between the inductor L and the panel capacitor Cp; The first charging capacitor Cs1 connected between the 92nd node n92 and the 93rd node n93, and the 93rd diode D93 and the 96th switch S96 connected in parallel with the first charging capacitor Cs1. ), 1/2 sustain connected to the 95th switch S95 connected between the 96th switch S96 and the ground voltage source GND, and the common terminal of the 93rd diode D83 and the 96th switch S96 And a voltage source Vs / 2.

패널 캐패시터(Cp)는 방전셀에 형성되는 정전용량값을 등가적으로 나타낸 것이다. 제 91다이오드(D91), 제 92다이오드(D92) 및 제 93다이오드(D93)는 역전류가 흐르는 것을 방지한다. 제 91스위치(S91)는 패널 캐패시터(Cp)에 전압이 충전될 때 턴-온된다. 제 93스위치(S93)는 패널 캐패시터(Cp)에 충전된 전압이 제 2충전 캐패시터(Cs2)로 회수될 때 턴-온된다. 제 92스위치(S92)는 제 1충전 캐패시터(Cs1)에 충전된 전압이 패널 캐패시터(Cp)로 공급될 때 턴-온된다. 제 94스위치(S94)는 패널 캐패시터(Cp)에 기저전위(GND)가 공급될 때 턴-온된다. 제 95스위치(S95)는 제 1충전 캐패시터(Cs1)의 부극성(-) 단자가 기저전위(GND)에 접속될 때 턴-온된다. 아울러, 제 95스위치(S95)는 패널 캐패시터(Cp)에 기저전위(GND)가 공급될 때 턴-온된다. 제 96스위치(S96)는 제 1충전 캐패시터(Cs1)의 부극성(-) 단자에 Vs/2 전압이 공급될 때 턴-온된다. 여기서, 스위치들(S91,S92,S93,S94,S95,S96)은 MOS FET, IGBT, BJT 등의 반도체 스위치 소자로 구현된다. The panel capacitor Cp equivalently represents the capacitance value formed in the discharge cell. The 91 th diode D91, the 92 th diode D92, and the 93 th diode D93 prevent a reverse current from flowing. The ninety-ninth switch S91 is turned on when a voltage is charged in the panel capacitor Cp. The 93rd switch S93 is turned on when the voltage charged in the panel capacitor Cp is recovered to the second charging capacitor Cs2. The 92nd switch S92 is turned on when the voltage charged in the first charging capacitor Cs1 is supplied to the panel capacitor Cp. The ninetieth switch S94 is turned on when the ground potential GND is supplied to the panel capacitor Cp. The 95th switch S95 is turned on when the negative (−) terminal of the first charging capacitor Cs1 is connected to the ground potential GND. In addition, the 95 th switch S95 is turned on when the ground potential GND is supplied to the panel capacitor Cp. The 96th switch S96 is turned on when the voltage Vs / 2 is supplied to the negative terminal of the first charging capacitor Cs1. The switches S91, S92, S93, S94, S95, and S96 may be implemented as semiconductor switch devices such as MOS FETs, IGBTs, and BJTs.

이와 같은 본 발명의 제 7실시예에 의한 에너지 회수회로의 동작과정을 도 18를 참조하여 상세히 설명하기로 한다. 도 18에서 Vcp는 패널 캐패시터(Cp)의 충/방전 전압을 나타낸 것이다. The operation of the energy recovery circuit according to the seventh embodiment of the present invention will be described in detail with reference to FIG. 18. In FIG. 18, Vcp represents the charge / discharge voltage of the panel capacitor Cp.

도 18을 참조하면, 본 발명의 제 7실시예에 의한 에너지 회수회로는 제 1충전 캐패시터(Cs1)를 충전시키기 위한 제 4기간(T4), LC 공진회로를 이용하여 패널 캐패시터(Cp)를 충전시키기 위한 제 1기간(T1), 패널 캐패시터(Cp)에 서스테인 전압(Vs)을 공급하기 위한 제 2기간(T2) 및 패널 캐패시터(Cp)에 충전된 전압을 방전시키기 위한 제 3기간(T3)으로 나뉘어 구동된다. 여기서, 제 2충전 캐패시터(Cs2)에는 Vs/2 전압이 충전되었다고 가정하여 에너지 회수회로의 동작과정을 설명하기로 한다. Referring to FIG. 18, the energy recovery circuit according to the seventh embodiment of the present invention charges the panel capacitor Cp using the LC resonant circuit during the fourth period T4 for charging the first charging capacitor Cs1. A first period T1 for supplying a second period, a second period T2 for supplying a sustain voltage Vs to the panel capacitor Cp, and a third period T3 for discharging the voltage charged in the panel capacitor Cp. Driven by dividing into. Here, an operation process of the energy recovery circuit will be described on the assumption that the second charging capacitor Cs2 is charged with the voltage Vs / 2.

먼저 제 4기간(T4)에는 제 94스위치(S94) 및 제 95스위치(S95)가 턴-온된다. 제 95스위치(95)가 턴-온되면 1/2 서스테인 전압원(Vs/2), 제 93다이오드(D93), 제 1충전 캐패시터(Cs1) 및 제 95스위치(S95)를 경유하여 기저전위(GND)로 이어지는 전류패스가 형성된다. 이때, 제 1충전 캐패시터(Cs1)에는 1/2 서스테인 전압(Vs/2)이 충전된다. 제 94스위치(S94)가 턴-온되면 패널 캐패시터(Cp), 제 94스위치(S94) 및 제 95스위치(S95)를 경유하여 기저전위(GND)로 이어지는 전류패스가 형성된다. 따라서, 패널 캐패시터(Cp)가 기저전위(GND)에 접속되게 된다. First, in the fourth period T4, the 94th switch S94 and the 95th switch S95 are turned on. When the 95th switch 95 is turned on, the ground potential GND is passed through the 1/2 sustain voltage source Vs / 2, the 93rd diode D93, the first charging capacitor Cs1, and the 95th switch S95. A current path leading to) is formed. At this time, the first charging capacitor Cs1 is charged with the 1/2 sustain voltage Vs / 2. When the 94 th switch S94 is turned on, a current path leading to the ground potential GND is formed via the panel capacitor Cp, the 94 th switch S94, and the 95 th switch S95. Therefore, the panel capacitor Cp is connected to the ground potential GND.

제 1기간(T1)에는 제 91스위치(S91)가 턴-온된다. 이때, 제 94스위치(S94)는 턴-오프되고, 제 95스위치(S95)는 턴-온 상태를 유지한다. 제 91스위치(S91)가 턴-온되면 제 2충전 캐패시터(Cs2)에 충전된 Vs/2전압이 제 91스위치(S91), 제 91다이오드(D91) 및 인덕터(L)를 경유하여 패널 캐패시터(Cp)로 공급된다. 이때, 인덕터(L) 및 패널 캐패시터(Cp)가 공진회로를 형성하기 때문에 패널 캐패시터(Cp)에는 서스테인 전압(Vs)이 충전된다. 그리고, 제 95스위치(S95)가 턴-온상태를 유지하기 때문에 제 1충전 캐패시터(Cs1)는 자신에게 충전된 1/2 서스테인 전압(Vs/2)을 유지한다. In the first period T1, the 91st switch S91 is turned on. At this time, the 94 th switch S94 is turned off and the 95 th switch S95 maintains a turn on state. When the 91 th switch S91 is turned on, the Vs / 2 voltage charged in the second charging capacitor Cs2 is passed through the 91 th switch S91, the 91 th diode D91, and the inductor L. Cp). At this time, since the inductor L and the panel capacitor Cp form a resonance circuit, the panel capacitor Cp is charged with the sustain voltage Vs. In addition, since the 95th switch S95 maintains the turn-on state, the first charging capacitor Cs1 maintains the 1/2 sustain voltage Vs / 2 charged thereto.

제 2기간(T2)에는 제 92스위치(S92) 및 제 96스위치(S96)가 턴-온된다. 이때, 제 95스위치(S95)는 턴-오프된다. 제 96스위치(S96)가 턴-온되면 충전 캐패시터(Cs)의 부극성(-)단자로 1/2서스테인 전압(Vs/2)이 공급된다. 따라서, 충전 캐패시터(Cs)는 자신에게 충전된 1/2서스테인 전압(Vs/2)과 자신의 부극성(-)단자로 공급되는 1/2서스테인 전압(Vs/2) 값이 합쳐져 Vs의 전압값을 갖는다. 제 92스위치(S82)가 턴-온되면 제 93노드(n93)에 인가된 Vs의 전압값이 패널 캐패시터(Cp)로 공급된다. 따라서, 제 2기간(T2) 동안 패널 캐패시터(Cp)는 서스테인 전압(Vs)을 유지한다.In the second period T2, the 92nd switch S92 and the 96th switch S96 are turned on. At this time, the 95 th switch S95 is turned off. When the 96 th switch S96 is turned on, the 1/2 sustain voltage Vs / 2 is supplied to the negative terminal of the charging capacitor Cs. Therefore, the charging capacitor Cs has a voltage of Vs because the half sustain voltage (Vs / 2) charged to itself and the half sustain voltage (Vs / 2) supplied to its negative terminal are added together. Has a value. When the 92nd switch S82 is turned on, the voltage value of Vs applied to the 93rd node n93 is supplied to the panel capacitor Cp. Therefore, the panel capacitor Cp maintains the sustain voltage Vs during the second period T2.

제 3기간(T3)에는 제 93스위치(S93) 및 제 95스위치(S95)가 턴-온된다. 제 93스위치(S93)가 턴-온되면 패널 캐패시터(Cp)에 충전된 전압이 인덕터(L), 제 92다이오드(D82) 및 제 93스위치(S93)를 경유하여 제 2충전 캐패시터(Cs2)로 공급된다. 따라서, 패널 캐패시터(Cp)에 충전된 전압은 방전되고, 제 2충전 캐패시터(Cs2)는 패널 캐패시터(Cp)에서 방전되는 전압에 의하여 Vs/2 전압만큼 충전된다. 제 95스위치(S95)가 턴-온되면 제 1충전 캐패시터(Cs1)에 Vs/2 전압이 충전된다. 실제로, 본 발명의 제 7실시예에 의한 에너지 회수회로는 T1 내지 T4의 과정을 반복하면서 패널 캐패시터(Cp)에 서스테인 전압, 즉 서스테인 펄스를 공급하게 된다. In the third period T3, the 93rd switch S93 and the 95th switch S95 are turned on. When the 93rd switch S93 is turned on, the voltage charged in the panel capacitor Cp is transferred to the second charging capacitor Cs2 via the inductor L, the 92nd diode D82, and the 93rd switch S93. Supplied. Therefore, the voltage charged in the panel capacitor Cp is discharged, and the second charging capacitor Cs2 is charged by the voltage Vs / 2 by the voltage discharged in the panel capacitor Cp. When the 95th switch S95 is turned on, the voltage Vs / 2 is charged in the first charging capacitor Cs1. In fact, the energy recovery circuit according to the seventh embodiment of the present invention supplies a sustain voltage, that is, a sustain pulse to the panel capacitor Cp while repeating the processes of T1 to T4.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널 및 그 구동방법에 의하면 패널로 서스테인 전압을 공급하기 위하여 1/2 서스테인 전압원을 이용하기 때문에 소비전력을 저감할 수 있다. 아울러, 충전 캐패시터에 충전된 1/2서스테인 전압과 1/2서스테인 전압원으로부터 공급되는 1/2서스테인 전압을 더하여 방전유지구간에 서스테인 전압을 공급하기 때문에 방전유지구간동안 안정적으로 서스테인 전압을 공급할 수 있다. 나아가, 1/2서스테인 전압원을 이용하기 때문에 스위치소자들의 내압을 종래의 절반 정도를 낮출 수 있기 때문에 코스트를 저감할 수 있다. As described above, according to the plasma display panel and the driving method thereof according to the present invention, since the 1/2 sustain voltage source is used to supply the sustain voltage to the panel, power consumption can be reduced. In addition, since the sustain voltage is supplied to the discharge sustain period by adding the 1/2 sustain voltage charged to the charging capacitor and the 1/2 sustain voltage supplied from the 1/2 sustain voltage source, the sustain voltage can be stably supplied during the discharge sustain period. . Furthermore, since the half voltage of the switch elements can be lowered by about half of the conventional voltage because the 1/2 sustain voltage source is used, the cost can be reduced.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예를 들면, 본 발명에 따른 에너지 회수회로는 PDP를 중심으로 설명하였지만, PDP에 한정되는 것이 아니라 높은 구동전압이 필요하고 무효전력이 발생되는 어떠한 평판 표시장치나 그 외 다른 전기/전자회로에 적용될 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. For example, although the energy recovery circuit according to the present invention has been described with a focus on the PDP, it is not limited to the PDP but may be applied to any flat panel display device or other electric / electronic circuit that requires high driving voltage and generates reactive power. Could be. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 종래의 에너지 회수회로를 나타내는 회로도.1 is a circuit diagram showing a conventional energy recovery circuit.

도 2는 도 1에 도시된 에너지 회수회로의 동작과정을 나타내는 타이밍도. FIG. 2 is a timing diagram illustrating an operation process of the energy recovery circuit illustrated in FIG. 1.

도 3은 종래의 다른 실시예에 의한 에너지 회수회로를 나타내는 회로도. 3 is a circuit diagram showing an energy recovery circuit according to another conventional embodiment.

도 4는 도 3에 도시된 에너지 회수회로의 동작과정을 나타내는 타이밍도. 4 is a timing diagram illustrating an operation process of an energy recovery circuit illustrated in FIG. 3.

도 5는 본 발명의 제 1실시예에 의한 에너지 회수회로를 나타내는 회로도.5 is a circuit diagram showing an energy recovery circuit according to a first embodiment of the present invention.

도 6 및 도 7은 도 5에 도시된 에너지 회수회로의 동작과정을 나타내는 타이밍도 및 전압 파형도.6 and 7 are timing diagrams and voltage waveform diagrams showing an operation process of the energy recovery circuit shown in FIG.

도 8은 본 발명의 제 2실시예에 의한 에너지 회수회로를 나타내는 회로도.8 is a circuit diagram showing an energy recovery circuit according to a second embodiment of the present invention.

도 9는 본 발명의 제 3실시예에 의한 에너지 회수회로를 나타내는 회로도.9 is a circuit diagram showing an energy recovery circuit according to a third embodiment of the present invention.

도 10은 도 9에 도시된 에너지 회수회로의 동작과정을 나타내는 타이밍도.10 is a timing diagram illustrating an operation process of an energy recovery circuit illustrated in FIG. 9.

도 11은 본 발명의 제 4실시예에 의한 에너지 회수회로를 나타내는 회로도.Fig. 11 is a circuit diagram showing an energy recovery circuit according to a fourth embodiment of the present invention.

도 12는 도 10에 도시된 에너지 회수회로의 동작과정을 나타내는 타이밍도.12 is a timing diagram illustrating an operation process of an energy recovery circuit illustrated in FIG. 10.

도 13은 본 발명의 제 5실시예에 의한 에너지 회수회로를 나타내는 회로도.Fig. 13 is a circuit diagram showing an energy recovery circuit according to a fifth embodiment of the present invention.

도 14는 도 13에 도시된 에너지 회수회로의 동작과정을 나타내는 타이밍도.14 is a timing diagram showing an operation process of the energy recovery circuit shown in FIG.

도 15는 본 발명의 제 6실시예에 의한 에너지 회수회로를 나타내는 회로도.15 is a circuit diagram showing an energy recovery circuit according to a sixth embodiment of the present invention.

도 16은 도 15에 도시된 에너지 회수회로의 동작과정을 나타내는 타이밍도.16 is a timing diagram illustrating an operation process of an energy recovery circuit illustrated in FIG. 15.

도 17은 본 발명의 제 7실시예에 의한 에너지 회수회로를 나타내는 회로도.17 is a circuit diagram showing an energy recovery circuit according to a seventh embodiment of the present invention.

도 18은 도 17에 도시된 에너지 회수회로의 동작과정을 나타내는 타이밍도.18 is a timing diagram illustrating an operation process of an energy recovery circuit illustrated in FIG. 17.

Claims (23)

주사전극 및 유지전극 각각에 설치되어 교번적으로 서스테인 전압을 가지는 서스테인 펄스를 공급하기 위한 에너지 회수회로를 구비하는 플라즈마 디스플레이 패널에 있어서,A plasma display panel provided with an energy recovery circuit for supplying sustain pulses having alternating sustain voltages respectively provided to the scan electrodes and sustain electrodes, 상기 에너지 회수회로는The energy recovery circuit 상기 서스테인 전압의 절반의 전압을 가지는 1/2서스테인 전압원과,A 1/2 sustain voltage source having a voltage of half of the sustain voltage; 상기 1/2서스테인 전압원의 전압을 이용하여 상기 서스테인 전압을 생성하기 위한 배압회로와,A back voltage circuit for generating the sustain voltage using the voltage of the 1/2 sustain voltage source; 상기 플라즈마 디스플레이 패널의 방전셀에 등가적으로 형성되는 패널 캐패시터와 공진회로를 형성하기 위한 인덕터를 구비하며,And an inductor for forming a resonant circuit and a panel capacitor equivalently formed in the discharge cells of the plasma display panel. 상기 배압회로는 상기 1/2서스테인 전압원을 전압을 충전하기 위한 충전 캐패시터를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And said back voltage circuit comprises a charging capacitor for charging the voltage at said 1/2 sustain voltage source. 제 1 항에 있어서,The method of claim 1, 상기 배압회로는 상기 충전 캐패시터와 상기 1/2서스테인 전압원 사이에 접속되어 상기 1/2서스테인 전압원의 전압을 상기 충전 캐패시터로 공급되로록 하는 다이오드와, The back voltage circuit is connected between the charging capacitor and the 1/2 sustain voltage source to supply a voltage of the 1/2 sustain voltage source to the charging capacitor; 상기 다이오드와 상기 충전 캐패시터 사이에 설치되는 스위치를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a switch disposed between the diode and the charging capacitor. 제 2항에 있어서,The method of claim 2, 상기 충전 캐패시터에 상기 1/2서스테인 전압원의 전압이 충전된 후 상기 스위치가 턴-온되어 상기 충전 캐패시터의 부극성(-) 단자로 상기 1/2서스테인 전압원의 전압을 공급함으로써 상기 서스테인 전압이 생성되는 것을 특징으로 하는 플라즈마 디스플레이 패널. After the voltage of the 1/2 sustain voltage source is charged to the charging capacitor, the switch is turned on to supply the voltage of the 1/2 sustain voltage source to the negative terminal of the charging capacitor to generate the sustain voltage. Plasma display panel, characterized in that. 제 1항에 있어서,The method of claim 1, 상기 1/2서스테인 전압원의 전압이 상기 패널 캐패시터로 공급될 때 상기 인덕터와 상기 패널 캐패시터의 공진에 의하여 상기 패널 캐패시터에는 상기 서스테인 전압이 공급되고,When the voltage of the 1/2 sustain voltage source is supplied to the panel capacitor, the sustain voltage is supplied to the panel capacitor by resonance of the inductor and the panel capacitor. 상기 패널 캐패시터에 상기 서스테인 전압이 공급된 후 상기 배압회로부터 상기 서스테인 전압이 일정기간 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And the sustain voltage is supplied from the back voltage circuit for a predetermined period after the sustain voltage is supplied to the panel capacitor. 제 1항에 있어서,The method of claim 1, 상기 서스테인 전압원에 역전류를 방지하기 위하여 설치되는 다이오드를 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a diode disposed in the sustain voltage source to prevent reverse current. 제 2항에 있어서,The method of claim 2, 상기 충전 캐패시터와 기저전압원 사이에 설치되어 상기 충전 캐패시터가 충전될 때 턴-온되는 충전 스위치를 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a charging switch installed between the charging capacitor and the base voltage source and turned on when the charging capacitor is charged. 제 2항에 있어서,The method of claim 2, 상기 스위치와 상기 인덕터 사이에 설치되어 역전류를 방지하기 위한 제 1다이오드와,A first diode disposed between the switch and the inductor to prevent reverse current; 상기 인덕터와 상기 1/2서스테인 전압원 사이에 접속되는 제 1스위치와,A first switch connected between the inductor and the 1/2 sustain voltage source; 상기 제 1스위치와 상기 인덕터 사이에 접속되어 역전류를 방지하기 위한 제 2다이오드와,A second diode connected between the first switch and the inductor to prevent reverse current; 상기 인덕터와 상기 패널 캐패시터 사이에 병렬로 접속되는 제 2스위치 및 제 3스위치를 구비하며,A second switch and a third switch connected in parallel between the inductor and the panel capacitor, 상기 제 2스위치는 상기 배압회로로부터 상기 패널 캐패시터로 상기 서스테인 전압이 공급될 때 턴-온되고,The second switch is turned on when the sustain voltage is supplied from the back voltage circuit to the panel capacitor, 상기 제 3스위치는 기저전압원에 접속되어 상기 패널 캐패시터가 기저전위를 공급할 때 턴-온되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And said third switch is connected to a ground voltage source and is turned on when said panel capacitor supplies ground potential. 제 7항에 있어서,The method of claim 7, wherein 상기 제 3스위치가 턴-온될 때 상기 충전 캐패시터에 전압이 충전되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a voltage is charged to the charging capacitor when the third switch is turned on. 제 2항에 있어서,The method of claim 2, 상기 패널 캐패시터에 충전된 전압을 회수하여 충전되는 외부 캐패시터를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널. And an external capacitor which is charged by recovering the voltage charged in the panel capacitor. 제 9항에 있어서,The method of claim 9, 상기 외부 캐패시터는 1/2서스테인 전압을 충전하고, 상기 외부 캐패시터에 충전된 전압이 상기 패널 캐패시터로 공급될 때 상기 인덕터와 상기 패널 캐패시터의 공진에 의하여 서스테인 전압이 상기 패널 캐패시터로 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널. The external capacitor charges a half sustain voltage, and when the voltage charged in the external capacitor is supplied to the panel capacitor, a sustain voltage is supplied to the panel capacitor by resonance of the inductor and the panel capacitor. Plasma display panel. 제 10항에 있어서,The method of claim 10, 상기 패널 캐패시터에 상기 서스테인 전압이 충전된 후 상기 배압회로로부터 상기 서스테인 전압이 일정기간 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And after the sustain voltage is charged in the panel capacitor, the sustain voltage is supplied from the back voltage circuit for a predetermined period. 제 11항에 있어서,The method of claim 11, 상기 충전 캐패시터와 기저전압원 사이에 설치되어 상기 충전 캐패시터가 충전될 때 턴-온되는 충전 스위치를 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a charging switch installed between the charging capacitor and the base voltage source and turned on when the charging capacitor is charged. 제 9항에 있어서,The method of claim 9, 상기 외부 캐패시터와 상기 인덕터 사이에 설치되는 제 1 및 제 2스위치와,First and second switches disposed between the external capacitor and the inductor; 상기 제 1 및 제 2스위치 각각에 설치되어 역전류를 방지하기 위한 제 1 및 제 2다이오드와,First and second diodes installed on each of the first and second switches to prevent reverse current; 상기 인덕터와 상기 패널 캐패시터 사이에 병렬로 접속되는 제 3스위치 및 제 4스위치를 구비하며, A third switch and a fourth switch connected in parallel between the inductor and the panel capacitor, 상기 제 3스위치는 상기 배압회로로부터 상기 패널 캐패시터로 상기 서스테인 전압이 공급될 때 턴-온되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And the third switch is turned on when the sustain voltage is supplied from the back voltage circuit to the panel capacitor. 제 13항에 있어서,The method of claim 13, 상기 배압회로는 상기 제 1다이오드와 전기적으로 접속되고, 상기 제 4스위치가 턴-온될 때 기저전위와 접속되어 상기 충전캐패시터에 전압이 충전되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And the back pressure circuit is electrically connected to the first diode, and is connected to a ground potential when the fourth switch is turned on to charge the charging capacitor with a voltage. 제 13항에 있어서,The method of claim 13, 상기 배압회로와 기저전압원 사이에 설치되어 상기 충전 캐패시터가 충전될 때 턴-온되는 제 5스위치를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a fifth switch disposed between the back voltage circuit and a base voltage source, the fifth switch being turned on when the charging capacitor is charged. 제 15항에 있어서,The method of claim 15, 상기 제 4스위치는 상기 제 5스위치와 전기적으로 접속되고, 상기 제 4스위치 및 제 5스위치가 동시에 턴-온될 때 상기 패널 캐패시터가 상기 기저전압원에 접속되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the fourth switch is electrically connected to the fifth switch, and the panel capacitor is connected to the base voltage source when the fourth switch and the fifth switch are turned on at the same time. 주사전극 및 유지전극 각각에 설치되어 교번적으로 서스테인 전압을 가지는 서스테인 펄스를 공급하기 위한 에너지 회수회로를 구비하는 플라즈마 디스플레이 패널에 있어서,A plasma display panel provided with an energy recovery circuit for supplying sustain pulses having alternating sustain voltages respectively provided to the scan electrodes and sustain electrodes, 상기 에너지 회수회로는The energy recovery circuit 상기 서스테인 전압의 절반의 전압을 가지는 1/2서스테인 전압원과,A 1/2 sustain voltage source having a voltage of half of the sustain voltage; 상기 1/2서스테인 전압원의 전압을 이용하여 상기 서스테인 전압을 생성하기 위한 배압회로와,A back voltage circuit for generating the sustain voltage using the voltage of the 1/2 sustain voltage source; 상기 패널 캐패시터의 충전경로에 위치되는 제 1인덕터와,A first inductor positioned in a charging path of the panel capacitor; 상기 제 1인덕터의 인덕턴스와 상이한 인덕턴스를 가지면 상기 패널 캐패시터의 방전경로에 위치되는 제 2인덕터를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a second inductor positioned in a discharge path of the panel capacitor when the inductance is different from the inductance of the first inductor. 제 17항에 있어서,The method of claim 17, 상기 배압회로는 상기 1/2서스테인 전압원의 전압을 충전하기 위한 충전 캐패시터와,The back voltage circuit may include a charging capacitor for charging a voltage of the 1/2 sustain voltage source; 상기 충전 캐패시터와 상기 1/2서스테인 전압원 사이에 접속되어 상기 1/2서스테인 전압원의 전압을 상기 충전 캐패시터로 공급되로록 하는 다이오드와, A diode connected between the charging capacitor and the 1/2 sustain voltage source to supply a voltage of the 1/2 sustain voltage source to the charging capacitor; 상기 다이오드와 상기 충전 캐패시터 사이에 설치되는 스위치를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a switch disposed between the diode and the charging capacitor. 제 18항에 있어서,The method of claim 18, 상기 충전 캐패시터에 상기 1/2서스테인 전압원의 전압이 충전된 후 상기 스위치가 턴-온되어 상기 충전 캐패시터의 부극성(-) 단자로 상기 1/2서스테인 전압원의 전압을 공급함으로써 상기 서스테인 전압이 생성되는 것을 특징으로 하는 플라즈마 디스플레이 패널. After the voltage of the 1/2 sustain voltage source is charged to the charging capacitor, the switch is turned on to supply the voltage of the 1/2 sustain voltage source to the negative terminal of the charging capacitor to generate the sustain voltage. Plasma display panel, characterized in that. 제 18항에 있어서,The method of claim 18, 상기 제 1인덕터와 상기 배압회로 사이에 설치되어 역전류를 방지하기 위한 제 1다이오드와, A first diode disposed between the first inductor and the back pressure circuit to prevent reverse current; 상기 패널 캐패시터와 상기 배압회로 사이에 설치되어 상기 배압회로에서 상기 서스테인 전압이 공급될 때 턴-온되는 제 1스위치와,A first switch disposed between the panel capacitor and the back voltage circuit and turned on when the sustain voltage is supplied from the back voltage circuit; 상기 제 2인덕터와 상기 배압회로 사이에 설치되어 역전류를 방지하기 위한 제 2다이오드와,A second diode disposed between the second inductor and the back pressure circuit to prevent reverse current; 상기 제 2다이오드와 상기 배압회로 사이에 설치되어 상기 패널 캐패시터에서 전압이 방전될 때 턴-온되는 제 2스위치와, A second switch disposed between the second diode and the back pressure circuit and turned on when the voltage is discharged from the panel capacitor; 상기 패널 캐패시터와 기저전압원 사이에 설치되어 상기 패널 캐패시터에 기저전위를 공급함과 아울러 상기 충전 캐패시터가 충전될 때 턴-온되는 제 3스위치를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a third switch disposed between the panel capacitor and the base voltage source to supply a base potential to the panel capacitor and to be turned on when the charging capacitor is charged. 제 17항에 있어서,The method of claim 17, 상기 제 2인덕터의 인덕턴스가 상기 제 1인덕터의 인덕턴스보다 크게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And the inductance of the second inductor is set to be larger than the inductance of the first inductor. 주사전극 및 유지전극에 교번적으로 서스테인 전압을 가지는 서스테인 펄스를 공급하는 플라즈마 디스플레이 패널의 구동방법에 있어서,A driving method of a plasma display panel for supplying a sustain pulse having a sustain voltage alternately to a scan electrode and a sustain electrode, 상기 서스테인 전압의 절반의 전압을 가지는 1/2서스테인 전압원의 전압을 배압하여 상기 서스테인 전압을 생성하는 단계와,Generating a sustain voltage by boosting a voltage of a half sustain voltage source having a voltage of half of the sustain voltage; 상기 생성된 서스테인 전압을 상기 패널로 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And supplying the generated sustain voltage to the panel. 제 22항에 있어서, The method of claim 22, 공진회로에 의하여 상기 1/2서스테인 전압원이 상기 패널로 공급될 때 상기 패널에는 상기 서스테인 전압원의 전압이 공급되고,When the 1/2 sustain voltage source is supplied to the panel by a resonance circuit, the panel is supplied with the voltage of the sustain voltage source, 상기 패널로 상기 서스테인 전압이 공급된 후 상기 배압된 서스테인 전압이 상기 패널로 일정기간 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And after the sustain voltage is supplied to the panel, the back-up sustain voltage is supplied to the panel for a predetermined period of time.
KR10-2003-0011034A 2002-06-21 2003-02-21 Plasma Display Panel and Driving Method thereof KR100482346B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020035067 2002-06-21
KR20020035067 2002-06-21

Publications (2)

Publication Number Publication Date
KR20030097639A KR20030097639A (en) 2003-12-31
KR100482346B1 true KR100482346B1 (en) 2005-04-14

Family

ID=32388084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0011034A KR100482346B1 (en) 2002-06-21 2003-02-21 Plasma Display Panel and Driving Method thereof

Country Status (1)

Country Link
KR (1) KR100482346B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646218B1 (en) * 2005-03-08 2006-11-23 엘지전자 주식회사 Driving apparatus for plasma display panel
KR100739074B1 (en) * 2005-11-02 2007-07-12 삼성에스디아이 주식회사 Plasma display, and driving device and method thereof
JP2007122060A (en) * 2005-10-28 2007-05-17 Lg Electronics Inc Plasma display apparatus

Also Published As

Publication number Publication date
KR20030097639A (en) 2003-12-31

Similar Documents

Publication Publication Date Title
KR100508255B1 (en) Energy Recovery Circuit and Driving Method Thereof
US20070052680A1 (en) Energy recovering circuit with boosting voltage-up and energy efficient method using the same
JP2004029817A (en) Device and method for sustained drive of plasma display panel
KR100482346B1 (en) Plasma Display Panel and Driving Method thereof
CN1831916A (en) Plasma display apparatus and driving method thereof
KR100456141B1 (en) Energy recovering circuit
US7009823B2 (en) Energy recovery circuit and energy recovery method using the same
CN100466038C (en) Apparatus for energy recovery of a plasma display panel
KR100662466B1 (en) Energy recovery circuit
CN1342389A (en) High power factor electronic ballast with simplified circuit topology
US8304997B2 (en) Energy recovery circuit for plasma display panel
US7564431B2 (en) Method for reducing power consumption of plasma display panel
KR20050122780A (en) Device of driving for plasma display panel
CN101471027B (en) Plasma display apparatus, driving method thereof and driving IC
KR100452700B1 (en) Circuit For Driving Sustain Of Plasma Display Panel
KR100705279B1 (en) Device for Driving Plasma Display Panel
KR20020036240A (en) Energy Recovering Circuit With Boosting Voltage-Up and It's Driving Method
JP2005221656A (en) Capacitive load driving device and plasma display mounting the same
KR20000009131A (en) Electric power restitution apparatus of plasma display device
Park et al. A new sustainer with primary sided integrated of DC/DC converter and energy recovery circuit for AC-PDP
KR100625573B1 (en) Device and Method for Driving Plasma Display Panel
KR100508254B1 (en) Energy Recovery Circuit and Driving Method Thereof
KR100508253B1 (en) Energy recovery apparatus and method of plasma display panel
KR101174719B1 (en) Energy Recovery Circuit for Plasma Display Panel
KR100738218B1 (en) Apparatus for Plasma Display and Driving Method for Plasma Display Panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee